KR20040078208A - 질화갈륨 기판 제조 방법 - Google Patents

질화갈륨 기판 제조 방법 Download PDF

Info

Publication number
KR20040078208A
KR20040078208A KR20030013016A KR20030013016A KR20040078208A KR 20040078208 A KR20040078208 A KR 20040078208A KR 20030013016 A KR20030013016 A KR 20030013016A KR 20030013016 A KR20030013016 A KR 20030013016A KR 20040078208 A KR20040078208 A KR 20040078208A
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride layer
substrate
sapphire substrate
grooves
Prior art date
Application number
KR20030013016A
Other languages
English (en)
Inventor
이현재
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20030013016A priority Critical patent/KR20040078208A/ko
Publication of KR20040078208A publication Critical patent/KR20040078208A/ko

Links

Abstract

본 발명은 질화갈륨 기판 제조 방법에 관한 것으로, 사파이어 기판의 상, 하부면 각각에 제 1과 2 질화갈륨층을 성장시키는 제 1 단계와; 상기 사파이어 기판 하부면의 제 2 질화갈륨층에 상기 사파이어 기판이 노출되는 복수개의 홈들을 형성하고, 상기 제 2 질화갈륨층에 레이저광을 조사하여 상기 복수개의 홈들에 대응되는 제 1 질화갈륨층을 제거하는 제 2 단계와; 상기 제 1 질화갈륨층의 상면과 측면에 제 3 질화갈륨층을 성장시키는 제 3 단계로 구성된다.
따라서, 본 발명은 사파이어 기판과 질화갈륨층의 접합 면적을 줄일 수 있는 보이드(Void)와 같은 홈들을 사파이어 기판과 접합되는 질화갈륨층에 형성하여 질화갈륨 기판을 제조함으로써, 전위 발생을 감소시키고, 성장되는 질화갈륨에 크랙의 발생과 기판의 휘어짐을 감소시킬 수 있는 효과가 발생한다.

Description

질화갈륨 기판 제조 방법{Method of manufacturing GaN substrate}
본 발명은 질화갈륨 기판 제조 방법에 관한 것으로, 보다 상세하게는 사파이어 기판과 질화갈륨층의 접합 면적을 줄일 수 있는 보이드(Void)와 같은 홈들을 사파이어 기판과 접합되는 질화갈륨층에 형성하여 질화갈륨 기판을 제조함으로써, 전위 발생을 감소시키고, 성장되는 질화갈륨에 크랙의 발생과 기판의 휘어짐을 감소시킬 수 있는 질화갈륨 기판 제조 방법에 관한 것이다.
일반적으로, 질화갈륨(GaN)은 넓고 직접적인 에너지 밴드갭과 원자간의 큰 상호결합력 그리고 높은 열 전도성으로 인해 광 소자 및 고온, 고전력 소자로서 이상적인 특성을 갖고 있다.
이러한 이유로 최근 그 상업적인 개발을 목적으로 많은 연구가 진행되고 있다.
특히, 이러한 질화갈륨을 이용하여 제조되는소자의 효율을 높이기 위해서는 동종물질의 기판인 질화갈륨 기판이 필수적이라 할 수 있다.
그러나, 질화갈륨을 성장시키기 위한 기판으로 대부분 사용되어지고 있는 사파이어(Al2O3)기판과의 격자불일치와 열팽창계수의 차이로 인해 성장된 질화갈륨은 많은 전위(Dislocation) 그리고 크랙(Crack)들과 더불어 성장된 질화갈륨 기판에서의 휘어짐(Bending) 현상이 발생하게 된다.
이러한 문제를 최소화시키기 위하여 질화갈륨 성장 전에 사파이어 기판 상부에 다양한 완층층을 만들어 주거나 LEO(Lateral Epitaxial Overgrowth), 펜디오(PENDEO) 방식의 기법들이 사용되고 있는 실정이다.
도 1a와 1b는 종래의 측면 성장에 의한 질화 갈륨 기판 제조 공정도로서, 도 1a에서, 사파이어, 실리콘 카바이드와 실리콘 등의 이종기판(10)의 상부에 질화갈륨층(11)을 성장시키고, 그 질화갈륨층(11)의 상부에 실리콘 산화막(SiO2), 실리콘질화막(Si3O4)과 같은 유전체막 또는 금속 박막으로 직선형의 반복적인 마스크 패턴(12)을 증착한다.
상기 마스크 패턴(12)이 증착된 후에, 다시 질화갈륨층을 성장시키면, 마스크 패턴(12)이 존재하지 않는 노출된 질화갈륨층(11)의 표면에서는 질화갈륨이 성장이 되고, 상기 마스크 패턴(12)에서는 측면 성장이 이루어져, 전체적으로 평탄한 표면을 갖는 질화갈륨층(13)을 제조할 수 있다.(도 1b)
도 1b의 점선은 결함을 표시하고 있고, 이 결함들 중, 마스크 패턴(12)이 없는 제 2 질화갈륨층(13)에서는 결함(14)이 상부로 전파되지만, 마스크 패턴(12)의 하부에 있는 질화갈륨층의 영역(16)에서는 결함의 전파가 억제되고, 측면 성장에 의해 결함이 없는 영역이 된다.
그리고, 측면 성장된 부분들이 만나는 영역에서는 새로운 결함(15)이 형성되어 질화갈륨층(13)의 표면으로 전파된다.
이러한 마스크를 이용한 측면 성장법은 부분적으로 결함밀도가 작은 영역을 얻는데 효과가 있지만, 마스크 상부로 측면 성장하면서, 마스크와의 반응에 의해 응력이 발생하고, 상기 도 1b에 도시된 바와 같은 결함이 생성하는 등의 문제를 지니고 있다.
특히, 마스크 물질이 고온과 암모니아의 질화갈륨 성장 분위기에서 열화할 가능성이 높기 때문에, 측면 성장되는 영역에서의 결함밀도의 감소가 완전하지 않으며, 결정학적인 기울어짐(Crystallographic tilting)등과 같은 현상은 박막 내부에 높은 밀도를 가지는 전파전위(Treading dislocation)를 형성하며, 표면의 평탄화에 악영향을 미친다. 더욱이, 측면 성장하는 박막이 서로 만나는 합체부위(Coalescence front)에 하부보다 높은 밀도의 결함을 형성하게 된다.
이러한 결정학적인 기울어짐 현상은 박막 내부에 높은 밀도의 결함을 형성한다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 사파이어 기판과 질화갈륨층의 접합 면적을 줄일 수 있는 보이드(Void)와 같은 홈들을 사파이어 기판과 접합되는 질화갈륨층에 형성하여 질화갈륨 기판을 제조함으로써, 전위 발생을 감소시키고, 성장되는 질화갈륨에 크랙의 발생과 기판의 휘어짐을 감소시킬 수 있는 질화갈륨 기판 제조 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 사파이어 기판의 상, 하부면 각각에 제 1과 2 질화갈륨층을 성장시키는 제 1 단계와;
상기 사파이어 기판 하부면의 제 2 질화갈륨층에 상기 사파이어 기판이 노출되는 복수개의 홈들을 형성하고, 상기 제 2 질화갈륨층에 레이저광을 조사하여 상기 복수개의 홈들에 대응되는 제 1 질화갈륨층을 제거하는 제 2 단계와;
상기 제 1 질화갈륨층의 상면과 측면에 제 3 질화갈륨층을 성장시키는 제 3단계로 구성된 질화갈륨 기판 제조 방법이 제공된다.
도 1a와 1b는 종래의 측면 성장에 의한 질화 갈륨 기판 제조 공정도이다.
도 2a 내지 2c는 본 발명에 따른 질화갈륨 기판 제조 공정도이다.
도 3은 본 발명에 따른 질화갈륨 기판을 제조하기 위한 장치의 개략적인 구성도이다.
도 4는 본 발명에 따라 복수의 홈들이 형성된 질화갈륨층 면으로 질화갈륨층을 성장시켰을 때의 전위(Dislocation)가 발생되는 상태를 도시한 모식도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 이종 기판 11,13,110,120,130 : 질화갈륨층
12 : 마스크 패턴 14 : 결함
100,212 : 사파이어 기판 111,121 : 홈
151 : 전위(Dislocation) 204 : 미러
205 : 광주입로 210 : 전기로
211 : 서셉터 220 : 챔버
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2a 내지 2c는 본 발명에 따른 질화갈륨 기판 제조 공정도로서, 먼저, 사파이어 기판(100)의 상, 하부면 각각에 제 1과 2 질화갈륨층(110,120)을 성장시킨다.(도 2a)
그 후, 상기 제 1과 2 질화갈륨층(110,120) 각각에 상기 사파이어 기판(100)이 노출되는 복수개의 홈(111,121)들로 이루어진 패턴을 형성한다.(도 2b)
이 공정은, 상기 사파이어 기판(100) 하부면의 제 2 질화갈륨층(110)에 상기 사파이어 기판(100)이 노출되는 복수개의 홈(111)들로 이루어진 패턴을 형성하고, 상기 제 2 질화갈륨층(110)에 레이저광을 조사하여 상기 복수개의 홈들에 대응되는 제 1 질화갈륨층(120)을 제거함으로써 달성된다.
이것은, 조사된 레이저광으로 질화갈륨층이 하기의 식 (1)에 의해 열분해(Thermal decomposition)되어 제거된다.
2GaN ⇒ Ga + N2---- (1)
이로써, 상기 제 1 질화갈륨층(120)에는 상기 제 2 질화갈륨층(110)에 형성된 복수개의 홈들로 이루어진 패턴과 동일한 패턴이 형성된다.
마지막으로, 상기 제 1 질화갈륨층(120)의 상면과 측면에 제 3질화갈륨층(130)을 성장시킨다.(도 2c)
여기서, 사파이어 기판의 하부면에 형성된 제 2 질화갈륨층(110)은 도 2c의 공정전에 제거할 수도 있다.
도 3은 본 발명에 따른 질화갈륨 기판을 제조하기 위한 장치의 개략적인 구성도로서, 챔버(220)내에는 질화갈륨을 성장시키기 위한 가스가 주입되고, 상기 챔버(220)의 외주면에 감싸여진 전기로(210)는 1000℃ 이상의 고온을 유지시켜 질화갈륨을 성장시키기 위한 적절한 분위기를 조성하여 준다.
그리고, 상기 챔버(220) 내부에는 서셉터(211)가 장착되어 있고, 서셉터(211)의 상부에는 사파이어 기판(212)이 올려지고, 제조 장치가 작동되면, 상기 사파이어 기판(212)의 상부에 질화갈륨층이 성장된다.
이 때, 사파이어 기판(212)의 하부에는 상기 사파이어 기판(212)이 노출되는 복수개의 홈들로 이루어진 패턴을 갖는 질화갈륨층이 형성되어 있고, 사파이어 기판(212)의 상부에는 질화갈륨층이 형성되어 있다.
여기서, 상기 서셉터(211)가 장착된 영역에 접한 전기로(210)에 형성된 광주입로(205)로 미러(204)를 통하여 레이저광이 조사되면, 레이저광은 사파이어 기판(212)의 하부에 형성된 홈들을 통과하여, 상기 홈들에 대응되는 사파이어 기판(212)의 상부에 형성된 질화갈륨층을 제거시킨다.
따라서, 사파이어 기판(211) 상부의 질화갈륨층에는 상기 복수의 홈들에 대응되는 홈들이 형성된다.
이 복수의 홈들이 형성된 질화갈륨층 면으로 질화갈륨층을 재차 성장시키면,도 4에 도시된 바와 같이, 홈 상부에 형성된 질화갈륨층(202)에는 전위(Dislocation) 발생이 감소하고, 홈과 홈 사이의 질화갈륨층(201)에는 전위(151)가 사파이어 기판과 질화갈륨층의 계면으로부터 전달된다.
따라서, 본 발명은 사파이어 기판과 질화갈륨층의 접촉이 차단된 홈을 형성하여 질화갈륨 기판을 제조함으로써, 사파이어 기판과 질화갈륨층의 격자불일치에 의한 전위 발생을 감소시킬 수 있다.
또한, 사파이어 기판과 질화갈륨층의 접합면적을 줄여주는 홈은 성장온도에서 상온으로 온도가 내려가면서 열팽창계수의 차이로 인해 발생되는 크랙과 휘어짐을 감소시키게 된다.
이상 상술한 바와 같이, 본 발명은 사파이어 기판과 질화갈륨층의 접합 면적을 줄일 수 있는 보이드(Void)와 같은 홈들을 사파이어 기판과 접합되는 질화갈륨층에 형성하여 질화갈륨 기판을 제조함으로써, 전위 발생을 감소시키고, 성장되는 질화갈륨에 크랙의 발생과 기판의 휘어짐을 감소시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

  1. 사파이어 기판의 상, 하부면 각각에 제 1과 2 질화갈륨층을 성장시키는 제 1 단계와;
    상기 사파이어 기판 하부면의 제 2 질화갈륨층에 상기 사파이어 기판이 노출되는 복수개의 홈들을 형성하고, 상기 제 2 질화갈륨층에 레이저광을 조사하여 상기 복수개의 홈들에 대응되는 제 1 질화갈륨층을 제거하는 제 2 단계와;
    상기 제 1 질화갈륨층의 상면과 측면에 제 3 질화갈륨층을 성장시키는 제 3 단계로 구성된 질화갈륨 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계의 공정으로,
    상기 제 1 질화갈륨층에는 상기 제 2 질화갈륨층에 형성된 복수개의 홈들로 이루어진 패턴과 동일한 패턴이 형성되는 것을 특징으로 하는 질화갈륨 기판 제조방법.
KR20030013016A 2003-03-03 2003-03-03 질화갈륨 기판 제조 방법 KR20040078208A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030013016A KR20040078208A (ko) 2003-03-03 2003-03-03 질화갈륨 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030013016A KR20040078208A (ko) 2003-03-03 2003-03-03 질화갈륨 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20040078208A true KR20040078208A (ko) 2004-09-10

Family

ID=37363539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030013016A KR20040078208A (ko) 2003-03-03 2003-03-03 질화갈륨 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20040078208A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2053637A2 (en) 2007-10-24 2009-04-29 Siltron Inc. Method for preparing compound semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2053637A2 (en) 2007-10-24 2009-04-29 Siltron Inc. Method for preparing compound semiconductor substrate
EP2333817A2 (en) 2007-10-24 2011-06-15 Siltron Inc. Method for preparing compound semiconductor substrate

Similar Documents

Publication Publication Date Title
US6274518B1 (en) Method for producing a group III nitride compound semiconductor substrate
JP4231189B2 (ja) Iii族窒化物系化合物半導体基板の製造方法
JP2006523033A (ja) シリコン上に単結晶GaNを成長させる方法
KR100450781B1 (ko) Gan단결정제조방법
KR101236213B1 (ko) 질화갈륨 기판을 형성하기 위한 프로세스
JP3890726B2 (ja) Iii族窒化物半導体の製造方法
JP4451606B2 (ja) 半導体薄膜の製造方法
JPH1070313A (ja) 気相成長用基板及びその加熱方法
KR20040078208A (ko) 질화갈륨 기판 제조 방법
KR20040106597A (ko) 질화갈륨 단결정 기판의 제조방법
JP2015097265A (ja) Iii−v族材料の選択エリア成長用のエピ基板およびiii−v族材料をシリコン基板上に製造する方法
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
KR20040078211A (ko) 질화갈륨 기판 제조 방법
JPH10326750A (ja) 高品質GaN系層の選択成長方法、高品質GaN系層成長基板および高品質GaN系層成長基板上に作製した半導体デバイス
JP4192430B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
KR20050029735A (ko) 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법
KR20030067964A (ko) 질화갈륨 기판 제조 방법
KR100427689B1 (ko) 질화물 반도체 기판의 제조방법
JP2005179171A (ja) Inドーピングを通したGaN側面成長方法
KR100454908B1 (ko) 질화갈륨 기판의 제조방법
KR20040036382A (ko) 질화갈륨 기판 제조방법
KR20040078209A (ko) 보이드를 갖는 완충층을 이용한 화합물 반도체 기판 제조방법
JPH06232045A (ja) 結晶基板の製造方法
JPH05315208A (ja) 化合物半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application