JP2005179171A - Inドーピングを通したGaN側面成長方法 - Google Patents

Inドーピングを通したGaN側面成長方法 Download PDF

Info

Publication number
JP2005179171A
JP2005179171A JP2004140726A JP2004140726A JP2005179171A JP 2005179171 A JP2005179171 A JP 2005179171A JP 2004140726 A JP2004140726 A JP 2004140726A JP 2004140726 A JP2004140726 A JP 2004140726A JP 2005179171 A JP2005179171 A JP 2005179171A
Authority
JP
Japan
Prior art keywords
gan
doping
mask
growth
growth rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004140726A
Other languages
English (en)
Inventor
Jeong Tak Oh
正 鐸 呉
Je Won Kim
制 遠 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005179171A publication Critical patent/JP2005179171A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Abstract

【課題】本発明はLEO法を利用してGaNを側面成長させる際インジウム(In)ドーピングを通してGaNの側面成長速度を増加させ、より短時間内にGaN層を形成するInドーピングを通したGaN側面成長方法に関するものである。本発明によると、LEO法を用いたGaNの側面成長時Inを共にドーピングしてGaNの側面成長速度を増加させることにより、素子製作時間を短縮しその生産性を向上させる。
【解決手段】本発明は、GaNを成長させるための基板31を用意する段階と、上記基板31上にGaNエピ層32を形成する段階と、上記GaNエピ層32上に上記GaNエピ層32の上面の一部が露出するようマスク33を形成する段階と、上記マスク33を含むGaNエピ層32上に所定量のInをドーピングしてGaNを所定の厚さに再成長させる段階とを含むことを特徴とするInドーピングを通したGaN側面成長方法を提供する。
【選択図】図1

Description

本発明は窒化物半導体物質の成長方法に関するものとして、とりわけLEO法(Lateral Epitaxy Overgrowth)を利用してGaNを側面成長させる際、インジウム(In)ドーピングを通してGaNの側面成長速度を増加させ、より短時間内にGaN層を形成でき、結局GaNの側面成長速度の増加により一層広い誘電体マスクが形成できるようになり、転位(displace)密度を低減させた良質のGaN層成長を可能にするInドーピングを通したGaN側面成長方法に関するものである。
近来、GaNを始め窒化物を用いた窒化物半導体はその優れた物理、化学的特性に起因して現在光電材料及び電子素子の核心素材として脚光を浴びている。とりわけ、窒化物半導体発光素子は緑色、青色、及び紫外領域までの光を生成することができ、技術発展によりその輝度が飛躍的に向上するにつれて総天然色電光板、照明装置などの分野にも適用されている。
かかる窒化物半導体はAlInGa(1−x−y)N組成式(ここで、0≦x≦1、0≦y≦1、0≦x+y≦1である)を有する窒化物半導体物質を用い、とりわけGaNを用いた半導体発光素子に対する研究が現在活発に進んでいる。通常、窒化物半導体発光素子には、GaNなどのような窒化物半導体物質と結晶構造が同一でありながら格子整合を成す商業的な基板が存在しないので、絶縁性基板であるサファイア基板が使用される。
一般に窒化物半導体物質からなる単結晶薄膜成長は異種基板であるサファイア基板のためにMOCVD(Metal Organic Chemical Vapor Deposition)法、MBE(Molecular Beam Epitaxy)法などを利用したヘテロエピタキシ(heteroepitaxy)法により行われる。この場合、サファイア基板と窒化物半導体物質の薄膜との間には格子定数及び熱膨張係数の不一致により転位(displace)という欠陥が発生する。
かかる転位密度を減少させるべく、現在までは転位を減少させる技術として、GaNを側面成長させるLEO(Lateral Epoitaxy Overgrowth)法(ELOG(Epitaxial Of Lateral Overgrowth)法ともいう)、低温中間層を形成する技法、Si/N処理技法などが提案された。
とりわけ、LEO法は低い転位密度を有する高品質エピタキシャル層の形成を保障する技術として知られている。上記LEO法はGaNを側面方向に成長させサファイア基板とGaN層との界面に形成された欠陥が上層部に移動するのを抑制する方法である。上記LEO法はサファイア基板上または1次成長させたGaNエピ層の上面に誘電体マスクを形成した後、マスクの形成されない部分にGaNを再成長させマスク上面においてはGaNを側方向に成長させる方法である。
図5はかかる従来のLEO法を利用したGaN層の成長方法を示す。上記LEO法は、先ず図5(A)のようにサファイア基板(110)の上面にGaNエピ層(111)を1次成長させた後、次いで図5(B)のように、1次成長エピ層(111)の上面にシリコン酸化膜またはシリコン窒化膜などで所定のパターンを有するマスク(112)を形成する。次いで、図5(C)のようにマスク(112)が形成されない部分に再びGaNを再成長させる。この際、上記マスク(112)の上部は図5(C)に矢印で表示したように側方向にGaN(113)が成長させられる。GaNの側方向成長が完了すると、図5(D)のようにGaN層(113)の成長が完了する。
上記LEO法GaN層は一般に伝播される転位が減少すると知られている。図6に示したように、1次成長エピ層(111)が露出した部分においては下部に存在する転位(B)が以後再成長されるGaN層(113)まで伝播されるが、マスク(112)で覆われた部分は側面成長により成長が行われないので下方から伝播される転位が無く欠陥が減少するようになる。
ところで、かかる方法によりGaNを成長させる場合にマスクで覆われない部位の転位(A)が上方にそのまま伝播される問題と、側方向に再成長されるGaN層(113)が出会う癒着面に高密度の転位(B)が発生する問題が存在する。かかる問題を解決すべく誘電体マスク(112)の数を減少させ、その面積を広くすると転位密度を低減させることもできるが、GaNの側方向成長速度は時間当たり3.45μmほどと大変遅いので、実際マスク面積を広くする方法は産業上利用不可能である。したがって、当技術分野においてはサファイア基板とGaNなどの窒化物半導体物質同士の格子不整合により発生する転位のような欠陥を防止すべくLEO法を使用する際、広い面積の誘電体マスクを形成できるようGaNの側面成長速度を増加させられる新たなGaN側面成長方法が要求される実情がある。
したがって、本発明は、上記問題を解決すべく案出されたもので、その目的は、LEO法を利用したGaNの側面成長時に所定量のInをドーピングすることにより、GaNの側面成長速度を増加させられるInドーピングを通したGaN側面成長方法を提供することにある。
上記技術的課題を成し遂げるために本発明は、GaNを成長させるための基板を用意する段階と、上記基板上にGaNエピ層を形成する段階と、上記GaNエピ層上に上記GaNエピ層の上面一部が露出するようマスクを形成する段階と、上記マスクを含むGaNエピ層上に所定量のInをドーピングしてGaNを所定の厚さに再成長させる段階とを含むことを特徴とするInドーピングを通したGaN側面成長方法を提供する。
上記Inドーピングを通したGaN側面成長方法において、上記Inのドーピング量は0ないし10%であることが好ましい。また、好ましくは、上記再成長させる段階は上記Inのドーピング量の変更を通してGaNの再成長速度を調節する段階である。上記のような本発明によるInドーピングを通したGaN側面成長方法は、以下添付した図を参照しながら説明する実施例により一層明確に理解できるであろう。
上述したように、本発明によると、LEO法を用いたGaNの側面成長時にInを共にドーピングしてGaNの側面成長速度を増加させることにより、素子製作時間を短縮しその生産性を向上させる効果がある。とりわけ、Inドーピングを通してGaNの側面成長速度を増加させることができるので、LEO法を実施する際より広面積のマスクパターンが形成でき、側面成長させられるGaN薄膜の転位密度を低減させて結晶の優れたGaN層が形成できる効果を奏する。また、これを通して製作される素子の電気的、光学的特性を向上できる優れた効果を奏する。
本発明の発明者はInドーピング量に応じたGaNの側面成長速度の増加を観察すべく次のような実験を行った。図1に示したように、サファイア基板(31)上にシード層として20μm厚のGaNエピ層(32)を成長させてから上記GaNエピ層(32)の上面に200μm厚のSiOマスクパターン(33)を形成した。
上記マスクパターン(33)は上記GaNエピ層(32)の上面にPECVD(Plasma Enhanced Chemical Vapor Deposition)法によりSiH及びNOソースを用いてSiOマスクを200nmで蒸着させた後、UVフォトリソグラフィー法により帯状を形成した後ドライエッチングを通して除去することにより、平行の帯状を有するよう形成した。上記工程を通して、帯状のマスクパターン(33)は<1−100>方向に沿って形成され、帯状のマスクパターン一つの幅は3μm、各帯状のマスクパターン同士の間隔は9μmになるよう形成した。本実施例においては帯状のマスクパターンを用いたが、その形状が本発明を限定するわけではない。
次いで、MOCVD(Metalorganic Chemical Deposition)法を用いてGaNを再成長させた。この際、Ga及びNのソースにトリメチルガリウム(TMGa)及びアンモニア(NH)を用いて各々1分当り215μモル及び7000sccm(V/III比率が1451)で流し、Hをキャリアガスに用いた。かかるGaNの成長工程においてInソースとなるトリメチルインジウム(TMIn)を1分当り20μモルないし1分当り40μモルで変更しながらGaNの成長速度を観察した。この際、成長温度及び反応圧力は各々1190℃及び150mbarとした。
図2は同一時間が経過した後、Inがドーピングされない場合のGaN側面の成長状態及びInドーピングが行われたGaN側面成長状態を比較した断面写真である。図2(A)はInをドーピングしない場合を示すSEM写真で、図2(B)はInをドーピングした場合のSEM写真で、上記図2(A)及び図2(B)を比較すると、同一の時間のあいだGaNを側面成長させる場合、Inをドーピングした場合のGaN側面成長速度がInをドーピングしない場合のGaNの側面成長速度に比べて増加することがわかる。
図3は本実施例によりInドーピングとGaN側面成長速度との関係を示したグラフである。図3に示したように、MOCVD工程に投入されるInソースであるTMInの投入量が1分当り20μモルである場合のGaNの側面速度は時間当り約3.88μmであり、TMInの投入量が1分当り40μモルである場合にGaNの側面成長速度は時間当り約4.01μmであった。投入されるTMIn量が増加するにつれて、GaNの側面成長速度はほぼ線形的に増加した。TMInを投入しない場合、GaNの側面成長速度が時間当り3.47μmである点に鑑みると、TMInの投入量が増加するほどGaNの側面成長速度の増加率が漸次減少するものと考えられる。
このように、LEO法を適用する際Inをドーピングすると、側面成長させられるGaN表面においてGa原子が自由に拡散できるようにする窒素原子との結合をInが満たしGa原子の表面拡散を増加させる表面活性剤の役目を果たすため、GaNの側面成長速度が増加するようになる。Inドーピング量が増加するほど側面成長速度が増加するがその増加率が減少することに鑑みると、適正Inドーピング量は0ないし10%であることが好ましい。とりわけ、Inドーピング量が10%以上になると、GaN層にInがドーピングされるのではなく、InGaNの組成を有する他物質の層が形成されかねない。したがって、GaN層の成長時にドーピングするInの最大量は10%ほどが好ましい。
図4は本発明の実施例によるInドーピングにより発生するチルトを観察するためのX線回折結果を示したグラフである。本実施例のように、MOCVD工程を利用して<1−100>方向の帯状の誘電体マスクパターンを形成した状態でGaNの側面成長を行う場合、上記帯状の誘電体マスクパターンが形成された方向に垂直な方向への歪み現象がチルトに発生する。かかるチルトが発生する正確な原因は明らかでないが、熱的ストレス及び側面の成長が進む間上記誘電体マスクパターン物質などがチルトに影響を及ぼすものと考えられている。とりわけ、側面成長速度が速いほど上記チルトは大きくなると報告されている。
図4のように、Inがドーピングされない状態のGaN側面成長時のチルト(ω=0を基準に両側のピーク値)(E)は約0.715°で、TMInの投入量が1分当り20μモルである場合のチルト(E1)は約0.86°、TMInの投入量が1分当り40μモルである場合のチルト(E2)は約0.88°であった。かかる結果はInドーピング量が多いほどGaNの側面成長速度が増加することを示すものである。
以上説明したように、本発明はLEO法を用いたGaNの側面成長時Inをドーピングすることにより側面成長速度を増加させることができ、ドーピング量を調節することにより、必要に応じてGaNの側面成長速度を調節できるようになる。
本発明は上述した実施例及び添付の図面により限定されるものではなく、添付の請求の範囲により限定されるものであり、請求の範囲に記載された本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能なことは当技術分野において通常の知識を有する者にとっては自明であろう。
本発明の実施例によりGaN側面の成長を実験するための試料の断面図である。 本発明の実施例によりInドーピング当否によるGaN側面成長状態を比較した写真である。 本発明の実施例によりInドーピングとGaN側面成長速度との関係を示したグラフである。 本発明の実施例によりInドーピングにより発生するチルト(tilt)を観察するためのX線回折結果を示したグラフである。 通常のGaN側面成長方法を示した工程断面図である。 通常のGaN側面の成長時転位発生状態を示した状態断面図である。
符号の説明
31 サファイア基板
32 GaNエピ層
33 SiOマスクパターン

Claims (3)

  1. GaNを成長させるための基板を用意する段階と、
    上記基板上にGaNエピ層を形成する段階と、
    上記GaNエピ層上に上記GaNエピ層の上面一部が露出するようマスクを形成する段階と、
    上記マスクを含んだGaNエピ層上に、所定量のInをドーピングしてGaNを所定の厚さに再成長させる段階と、
    を有することを特徴とするInドーピングを通したGaN側面成長方法。
  2. 上記Inのドーピング量は0ないし10%であることを特徴とする請求項1に記載のInドーピングを通したGaN側面成長方法。
  3. 上記再成長させる段階は、上記Inのドーピング量の変更を通してGaNの再成長速度を調節する段階であることを特徴とする請求項1に記載のInドーピングを通したGaN側面成長方法。
JP2004140726A 2003-12-19 2004-05-11 Inドーピングを通したGaN側面成長方法 Pending JP2005179171A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093654A KR20050061994A (ko) 2003-12-19 2003-12-19 In 도핑을 통한 GaN 측면 성장 방법

Publications (1)

Publication Number Publication Date
JP2005179171A true JP2005179171A (ja) 2005-07-07

Family

ID=34675845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004140726A Pending JP2005179171A (ja) 2003-12-19 2004-05-11 Inドーピングを通したGaN側面成長方法

Country Status (3)

Country Link
US (1) US20050136564A1 (ja)
JP (1) JP2005179171A (ja)
KR (1) KR20050061994A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
KR100506739B1 (ko) * 2003-12-23 2005-08-08 삼성전기주식회사 알루미늄(Al)을 함유한 질화물 반도체 결정 성장방법
GB2462108A (en) 2008-07-24 2010-01-27 Sharp Kk Deposition of a thin film on a nanostructured surface
CN111081535A (zh) * 2019-12-25 2020-04-28 山西飞虹微纳米光电科技有限公司 U型GaN层的生长方法、U型GaN层和半导体晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
US6271104B1 (en) * 1998-08-10 2001-08-07 Mp Technologies Fabrication of defect free III-nitride materials
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2002270893A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法

Also Published As

Publication number Publication date
KR20050061994A (ko) 2005-06-23
US20050136564A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
KR100878512B1 (ko) GaN 반도체 기판 제조 방법
US20070120142A1 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
JP2013518793A (ja) 窒化ガリウム基板の製造方法
KR20020086511A (ko) 비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
KR20010026835A (ko) GaN 후막 제조 방법
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
KR101083500B1 (ko) 질화갈륨 기판 제조방법
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP2005179171A (ja) Inドーピングを通したGaN側面成長方法
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
KR100508141B1 (ko) 질화물막의 제조방법
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JPH02237021A (ja) 半導体装置の製造方法
JP3805703B2 (ja) 3−5族化合物半導体の製造方法及び3−5族化合物半導体
KR101083496B1 (ko) 질화갈륨 기판 제조방법
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
JP5190343B2 (ja) 半導体素子の製造方法
KR100771227B1 (ko) 유전체 dbr을 구비한 질화물계 발광소자 및 이의제조방법
KR20070083147A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100775137B1 (ko) 질화물 반도체층의 성장 방법
CN111052306B (zh) 衬底及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731