KR101083496B1 - 질화갈륨 기판 제조방법 - Google Patents

질화갈륨 기판 제조방법 Download PDF

Info

Publication number
KR101083496B1
KR101083496B1 KR1020100016034A KR20100016034A KR101083496B1 KR 101083496 B1 KR101083496 B1 KR 101083496B1 KR 1020100016034 A KR1020100016034 A KR 1020100016034A KR 20100016034 A KR20100016034 A KR 20100016034A KR 101083496 B1 KR101083496 B1 KR 101083496B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride layer
etching
layer
substrate
Prior art date
Application number
KR1020100016034A
Other languages
English (en)
Other versions
KR20110096673A (ko
Inventor
김두수
김용진
이호준
이계진
이동건
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020100016034A priority Critical patent/KR101083496B1/ko
Priority to JP2012551912A priority patent/JP5680111B2/ja
Priority to CN201180008490.4A priority patent/CN102754188B/zh
Priority to PCT/KR2011/000628 priority patent/WO2011096684A2/en
Priority to EP11739980.8A priority patent/EP2532022B1/en
Priority to US13/019,146 priority patent/US8354289B2/en
Publication of KR20110096673A publication Critical patent/KR20110096673A/ko
Application granted granted Critical
Publication of KR101083496B1 publication Critical patent/KR101083496B1/ko
Priority to US13/714,240 priority patent/US9153450B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실시예는 질화갈륨 기판 제조방법에 관한 것이다.
실시예에 따른 질화갈륨 기판 제조방법은 기판상에 식각방지층을 형성하는 단계; 상기 식각방지층 상에 제1 질화갈륨층을 형성하는 단계; 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계; 상기 식각된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계; 및 상기 제2 질화갈륨층 상에 제3 질화갈륨층을 형성하는 단계;를 포함한다.

Description

질화갈륨 기판 제조방법{Method for Manufacturing Gallium Nitride Wafer}
실시예는 질화갈륨 기판 제조방법에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의하면 고품질의 질화물(nitride) 반도체의 성장을 위해서 패터닝(patternig)을 통한 엑스시튜(ex-situ) 방법과 HCl 가스(gas)를 이용하는 인시튜(in-situ) 방법이 있다.
먼저, 패터닝(patternig)을 통한 엑스시튜(ex-situ) 방법으로는 ELO(Epitaxial Lateral Overgrowth)방법과 PE(Pendeo Epitaxy)방법 등이 있다.
예를 들어, ELO 방법은 기판상에 GaN 박막을 성장시킨 후, GaN 박막이 성장된 기판을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN 박막 상에 SiO2 박막을 형성시킨다. 이후, SiO2 박막이 증착된 기판을 증착장비에서 꺼낸 후 사진식각 기법을 이용하여 SiO2 마스크 패턴을 형성하고, 이를 다시 반응기에 장입하여 GaN박막을 형성하는 방법이다.
또한, PE방법은 마스크없는(maskless) ELO라고도 불리며, GaN을 성장한 후, 기판까지 건식 식각하여 기판을 패터닝하고 그 위에 다시 GaN을 성장하면, 노출된 기판 위에는 GaN이 성장이 되지 않고 GaN 위의 GaN의 성장이 우세하게 되어 고 품질의 GaN박막을 얻을 수 있다.
그런데, ELO의 경우는 TD(Treading Dislocation)가 마스크패턴(mask pattern)이 없는 곳의 상부까지 전파가 되어 여전히 품질 악화를 초래하는 문제가 있다. 또한, 종래기술에 의한 ELO, PE의 제조방법은 위에서 상술한 바와 같은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸리는 단점이 있다.
한편, 질화갈륨 기판의 결정성을 향상시키는 방법으로 HCl 가스를 이용한 식각(etch)하는 방법은 전위(dislocation) 영역을 식각함으로써 역 피라미드 형상(pyramidal shape)의 에치 핏(etch pit)을 형성시키고 그 위에 질화막을 재성장하는 방법으로 인시튜(in-situ)로 진행한다. 하지만 HCl은 특정면, 예를 들면 {0001}면에 대한 식각효과가 적고, 전위(dislocation)가 분포되어있는 영역을 위주로 식각이 됨으로써 식각 모양(etch shape) 및 식각 밀도를 조절하기가 어렵다는 단점이 있다.
실시예는 식각모양(etch shape) 및 식각 밀도 등의 조정이 용이한 질화갈륨 기판 제조방법을 제공하고자 한다.
또한, 실시예는 결정성을 향상시킬 수 있는 질화갈륨 기판 제조방법을 제공하고자 한다.
실시예에 따른 질화갈륨 기판 제조방법은 기판상에 비정질 식각방지층을 형성하는 단계; 상기 비정질 식각방지층 상에 제1 질화갈륨층을 형성하는 단계; 하기 화학식 1로 표시되는 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계; 상기 식각된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계; 및 상기 제2 질화갈륨층 상에 제3 질화갈륨층을 형성하는 단계;를 포함한다.
또한, 실시예에 따른 질화갈륨 기판 제조방법은 기판상에 비정질 식각방지층을 형성하는 단계; 상기 비정질 식각방지층 상에 제1 질화갈륨층을 형성하는 단계;하기 화학식 1로 표시되는 실란(silane) 가스로 소정의 각도를 가진 홈이 형성되도록 상기 제1 질화갈륨층을 일부 식각하는 단계; 상기 식각된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계;를 포함한다.
[화학식 1]
SinH2n+2(n≥1)
삭제
실시예에 따른 질화갈륨 기판 제조방법에 의하면, 실란(silane)을 이용하여 인시튜(in-situ) 식각을 가능하게 함과 동시에 식각시간(etch time) 및 혼입되는 가스, 예를 들어 수소(H2)의 유량, 실란의 유량 등을 조절함으로써 식각모양(etch shape) 및 식각 밀도 등의 조정이 용이하다.
또한, 실시예에 의하면 실란을 이용한 식각을 통해 대미지층(Damage layer)을 형성하고, 대미지층 상에 보이드를 포함하여 질화갈륨층을 형성함으로써 결정성을 향상시킬 수 있다.
또한, 실시예에 의하면 실란가스를 이용한 질화갈륨층의 수직 식각(etching) 방법으로 질화갈륨층 내부에 균일하고 밀도가 높은 보이드(void)를 형성할 수 있고, 이러한 보이드는 발광소자 구현 시 휘도 향상이 가능한 효과가 있다.
또한, 실시예에 의하면 질화갈륨층 내에 균일하게 전 영역에 보이드를 형성 할 수 있으므로, 보이드를 이용하여 자가분리(Self Split)를 쉽게 진행할 수 있어 용이하게 후막 질화갈륨 기판을 제조할 수 있다.
또한, 실시예에 의하면 실란을 이용하여 표면에 피라미드 모양(pyramidal shape)을 형성시키고 재성장을 통하여 결정성을 향상시킬 수 있다.
도 1 내지 도 7은 제1 실시예에 따른 질화갈륨 기판 제조방법의 공정 단면도 및 사진 예시.
도 8 내지 도 12는 제2 실시예에 따른 질화갈륨 기판 제조방법의 공정 단면도 및 사진 예시.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1 내지 도 7은 제1 실시예에 따른 질화갈륨 기판 제조방법의 공정 단면도 및 사진 예시이다.
제1 실시예에 따른 질화갈륨 기판 제조방법은 기판(110) 상에 식각방지층(130)을 형성하는 단계와, 상기 식각방지층(130) 상에 제1 질화갈륨층(140)을 형성하는 단계와, 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각하는 단계와, 상기 식각된 제1 질화갈륨층(140) 상에 보이드(V)를 포함하여 제2 질화갈륨층(150)을 형성하는 단계 및 상기 제2 질화갈륨층(150) 상에 제3 질화갈륨층(160)을 형성하는 단계를 포함할 수 있다.
제1 실시예는 식각모양(etch shape) 및 식각 밀도 등의 조정이 용이한 질화갈륨 기판의 제조방법을 제공하고자 하며, 또한, 결정성을 향상시킬 수 있는 질화갈륨 기판의 제조방법을 제공하고자 한다.
이를 위해, 제1 실시예에 따른 질화갈륨 기판 제조방법에 의하면, 실란(silane)을 이용하여 인시튜(in-situ) 식각을 가능하게 함과 동시에 식각시간(etch time) 및 혼입되는 가스, 예를 들어 수소(H2)의 유량, 실란의 유량 등을 조절함으로써 식각모양(etch shape) 및 식각 밀도 등의 조정이 용이하며, 또한, 실란을 이용한 식각을 통해 대미지층(Damage layer)을 형성하고, 대미지층 상에 보이드를 포함하는 질화갈륨층을 형성함으로써 결정성을 향상시킬 수 있다.
이하, 도 1 내지 도 7을 참조하여 제1 실시예에 따른 질화갈륨 기판 제조방법을 설명한다.
우선, 기판(110) 상에 식각방지층(130)을 형성한다. 상기 기판(110)은 사파이어(Al2O3)기판, 실리콘카바이드(SiC) 기판, 갈륨아세아니드(GaAs) 기판, 실리콘(Si) 기판 등이 채용될 수 있으나 이에 한정되는 것은 아니다.
실시예는 상기 기판(110) 상에 버퍼층(120)을 형성할 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 기판(110) 또는 버퍼층(120) 상에 식각방지층(130)을 형성한다.
상기 식각방지층(130)은 비정질층(amorphous)을 포함할 수 있고, 상기 식각방지층(130)은 이후 형성되는 제1 질화갈륨층(140)을 선택적으로 식각함에 대한 식각방지층의 역할을 할 수 있다. 예를 들어, 상기 식각방지층(130)은 LT(low temperature) AlN 또는 SiN 중 적어도 하나를 포함할 수 있다.
상기 LT(low temperature) AlN는 900℃ 이하에서 형성될 수 있다. 예를 들어, 약 500℃~약 600℃에서 LT AlN가 비정질층으로 형성될 수 있으나 온도가 이에 한정되는 것은 아니다.
상기 SiN는 약 600℃~약 1200℃에서 비정질층으로 형성될 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 식각방지층(130) 상에 제1 질화갈륨층(140)을 형성한다.
예를 들어, 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 제1 질화갈륨층(140)을 형성할 수 있다.
예를 들어, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3) 등을 사용하여 제1 질화갈륨층(140)을 형성할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 2와 같이 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각한다. 이러한 식각공정은 상기 제1 질화갈륨층(140) 형성공정과 인시튜(in-situ)로 진행할 수 있다.
상기 실란가스는 SinH2n +2의 화학식을 가지며, 모노실란, 다이실란, 트리실란, 테트라실란 등일 수 있으나 이에 한정되는 것은 아니다.
실시예는 상기 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각함에 따라 상기 식각방지층(130)이 일부 노출될 수 있고, 상기 식각된 제1 질화갈륨층(140)에 트렌치(T)가 형성될 수 있다.
예를 들어, 상기 식각된 제1 질화갈륨층(140)에 수직한 프로파일 또는 수직한 프로파일에 근접한 트렌치가 형성될 수 있다.
실시예에서 트렌치(T)는 도 2의 도시와 같이 홈 형상이 상부폭과 하부폭이 같은 것 외에 상부폭과 하부폭이 다른 홈도 포함할 수 있다.
도 3은 제1 실시예에서 실란(silane)가스로 제1 질화갈륨층(140)을 일부 식각한 경우의 상면 예시 사진이고, 도 4 및 도 5는 제1 실시예에서 실란(silane)가스로 제1 질화갈륨층(140)을 일부 식각한 경우의 단면 예시 사진으로서, 도 5가 도 4보다 수직한 프로파일에 근접한 트렌치가 형성된 것을 볼 수 있다.
실시예에서 상기 제1 질화갈륨층(140) 일부를 선택적으로 식각하는 경우, 식각 마스크 없이 식각공정이 진행될 수 있다. 예를 들어, 실시예에서 실란가스로 제1 질화갈륨층(140)을 식각시 SiN 등과 같은 식각마스크 없이도 트렌치 형상이 형성될 수 있다. 이는 GaN 구조(structure)는 우르차이트(Wurtzite) 결정구조로 식각 진행시 a-축(axis)과 c-축 간에 이방성이 존재하게 되고, 이에 따라 식각 시간을 길게 할 경우 c-축 방향으로 깊이 파이게 되어 식각방지층(130) 까지 도달할 경우 식각 마스크 없이도 트렌치를 형성할 수 있다.
종래기술에서 HCl을 이용한 식각의 경우에는 결정방향에 대한 의존도가 높고 결함부위, 예를 들어 전위(dislacations)가 있는 영역에 대한 식각이 주로 이루어져 균일한 홈의 형성이 어려웠고, 나아가 수직한 프로파일의 트렌치 형상의 홈을 형성하지 못했다.
예를 들어, 종래기술에서 HCl을 이용한 식각의 경우에는 주로 {11-21}면 또는 {1-102} 면에 대한 식각이 주로 이루어지며, {0001}면에 대해서는 식각이 잘 일어나지 않았다. 또한, 종래기술에서 HCl을 이용한 식각의 경우에는 전위(dislacations) 등이 존재하는 영역에 대한 식각이 주로 이뤄어져 불균일한 분포를 가지는 피라미드 모양(prmidal shape)을 이루는 홈을 형성할 수 있었으나 균일한 분포를 가지는 피라미드 모양을 홈을 형성하지는 못했다.
또한, 종래기술에서 HCl을 이용한 식각의 경우 식각정지 포인트를 시간으로 조절하는 경우가 많아 기판 등에 대미지를 주는 반면, 실시예에서 실란(silane)가스로 질화갈륨층을 일부 식각하는 경우 질화갈륨층에 대해서 식각이 진행되고, 식각방지층에 의해 기판 등에는 식각이 진행되지 않으므로 안정적인 공정이 가능하다.
실시예에서 상기 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각하는 단계에서, 캐리어 가스로는 H2, N2 를 사용할 수 있으며, 종래기술과 달리 NH3는 실란가스를 이용한 에칭공정시 배제될 수 있다.
실시예에서 실란(silane)가스와 수소(H2)가스의 상대적인 비율에 있어서,수소(H2)가스의 비율을 올리는 경우 수직한 프로파일 보다는 불규칙한 프로파일의 식각이 진행될 수 있다.
또한, 실시예에서 상기 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각하는 단계에서 식각시간은 약 5분 내지 약 30분일 수 있으며, 약 10분 정도의 식각공정시 수직한 트렌치 프로파일이 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각하는 단계에서, 실란가스가 다이실란(Si2H6)인 경우 약 0.01 μmol 이상 내지 약 1 μmol 이하일 수 있으며, 다이실란인 0.01 μmol 미만의 경우 수직한 프로파일의 식각이 진행되지 않을 수 있고, 다이실란이 1 μmol 초과의 경우 과도한 식각이 진행될 수 있다.
또한, 실시예에서 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각하는 단계에서 식각온도는 약 800℃ 내지 약 1200℃에서 진행될 수 있으나 이에 한정되는 것은 아니다.
한편, 실시예는 상기 실란(silane)가스로 상기 제1 질화갈륨층(140)을 일부 식각하는 단계에서, 실리콘 질화막 랜덤 마스크(SixNy Random mask)(미도시)를 이용하여 식각공정이 진행될 수도 있다.
예를 들어, 실란가스로 식각하기전에 다이실란(Si2H6)과 암모니아(NH3) 가스를 혼합하여 실리콘 질화막 랜덤 마스크(SixNy Random mask)를 약 30초 내지 5 분 정도의 공정을 통해 형성한 후 식각공정을 진행하면 랜덤 마스크가 없는 부분이 식각되어 트렌치를 형성할 수 있다.
다음으로, 도 6과 같이 상기 식각된 제1 질화갈륨층(140) 상에 제2 질화갈륨층(150)을 형성하여 보이드(void)(V)를 포함한 제2 질화갈륨층(150)을 형성한다. 이후, 제2 질화갈륨층(150) 상에 제3 질화갈륨층(160), 제4 질화갈륨층(170) 등을 형성할 수 있다.
실시예에 의하면 트렌치의 깊이(depth)가 깊은 하부에는 보이드(void)가 형성이 되고 질화갈륨층 표면에서는 측면성장이 되어 식각된 트렌치의 입구가 막히게 되어 보이드(void) 형성이 인시튜(in-situ) 상태로 쉽게 형성되고 보이드의 생성 밀도도 높으며 균일도도 높은 보이드를 포함하는 질화갈륨 기판을 얻을 수 있다.
실시예에 의하면 실란가스를 이용한 질화갈륨층의 수직 식각(etching) 방법으로 질화갈륨층 내부에 균일하고 밀도가 높은 보이드(void)를 쉽게 형성할 수 있고, 보이드의 위치 조정이 가능하고 및 다중(multi)으로 보이드를 형성을 할 수 있어 발광소자 구현 시 휘도 향상 효과가 있다.
또한, 실시예에 의하면 질화갈륨층 내에 균일하게 전 영역에 보이드를 형성 할 수 있으므로, 보이드를 이용하여 자가분리(Self Split)를 쉽게 진행할 수 있다. 즉, 실시예에 의하면 실란가스로 식각을 이용하여 대미지층(Damage layer)을 적용하면 후속 공정인 화학적 에칭 및 LLO(Laser lift off) 공정 없이 후막을 제조할 수 있다. 이를 이용하여 후막 질화갈륨 기판을 제조하는 수율 향상 및 대구경화까지 가능하며, 또한 실란가스 에칭은 인시튜(In-situ) 공정이 가능하여 추가적인 비용이 발생하지 않고 짧은 시간 내에 고품질의 후막 질화갈륨 기판을 만들 수 있는 장점이 있다.
예를 들어, 높은 3/5족 비율(High V/III ratio)로 1차 성장하여 제2 질화갈륨층(150)을 형성할 수 있다. 예를 들어, TMG, NH3 가스 사용하여 약 1000℃ 이상의 온도와 약 200 mbar 이하의 압력에서 보이드(void)(V)를 포함한 제2 질화갈륨층(150)을 형성할 수 있으나 이에 한정되는 것은 아니며, 압력은 200 mbar 이상일 수도 있다.
이후, 낮은 3/5족 비율(Low V/III ratio)로 2차 성장하여 제3 질화갈륨층(160)을 형성할 수 있다. 예를 들어, TMG, NH3 가스 사용하여 약 1000℃ 이상의 온도와 약 200 mbar 이하의 압력에서 제3 질화갈륨층(160)을 형성할 수 있으나 이에 한정되는 것은 아니며, 압력은 200 mbar 이상일 수도 있다.
다음으로, 보통의 3/5족 비율(Normal V/III ratio)로 3차 성장하여 고품질의 제4 질화갈륨층(170)을 형성할 수 있다.
예를 들어, TMG, NH3 가스 사용하여 약 1000℃ 이상의 온도에서 고품질의 제4 질화갈륨층(170)을 형성할 수 있다.
도 7은 제1 실시예에 따라 보이드(V)를 포함하여 형성된 질화갈륨 기판의 단면 사진이다.
이후, 레이저 리프트 오프(Laser Lift-Off) 공정 또는 기계적으로 연마해서 기판(110)을 제거함으로써 고품질의 질화갈륨 기판을 완성할 수 있다.
실시예에 따른 질화갈륨 기판 제조방법에 의하면, 실란(silane)을 이용하여 인시튜(in-situ) 식각을 가능하게 함과 동시에 식각시간(etch time) 및 혼입되는 가스, 예를 들어 수소(H2)의 유량, 실란의 유량 등을 조절함으로써 식각모양(etch shape) 및 식각 밀도 등의 조정이 용이하다.
또한, 실시예에 의하면 실란을 이용한 식각을 통해 대미지층(Damage layer)을 형성하고, 대미지층 상에 보이드를 포함하여 질화갈륨층을 형성함으로써 결정성을 향상시킬 수 있다.
도 8 내지 도 12는 제2 실시예에 따른 질화갈륨 기판 제조방법의 공정 단면도 및 사진 예시이다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
제2 실시예는 제1 질화갈륨층(240)과 제2 질화갈륨층(250) 사이에 피라미드 모양(Pyramidal shape)의 프로파일을 포함하여 질화갈륨 기판을 제조할 수 있다.
제2 실시예에 따른 질화갈륨 기판의 제조방법은 기판(210) 상에 제1 질화갈륨층(240)을 형성하는 단계와, 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계 및 상기 식각된 제1 질화갈륨층(240) 상에 제2 질화갈륨층(250)을 형성하는 단계를 포함할 수 있다.
우선, 도 8과 같이 기판(210) 상에 버퍼층(220)과 식각방지층(230)을 형성할 수 있으나 이에 한정되는 것은 아니다.
상기 기판(210)은 사파이어(Al2O3)기판, 실리콘카바이드(SiC) 기판, 갈륨아세아니드(GaAs) 기판, 실리콘(Si) 기판 등이 채용될 수 있으나 이에 한정되는 것은 아니다.
상기 식각방지층(230)은 비정질층(amorphous)을 포함할 수 있고, 상기 식각방지층(230)은 이후 형성되는 제1 질화갈륨층(240)을 선택적으로 식각함에 대한 식각방지층의 역할을 할 수 있다. 예를 들어, 상기 식각방지층(230)은 LT(low temperature) AlN 또는 SiN 중 적어도 하나를 포함할 수 있다.
다음으로, 기판(210) 또는 식각방지층(230) 상에 제1 질화갈륨층(240)을 형성한다.
예를 들어, 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 제1 질화갈륨층(240)을 형성할 수 있다.
다음으로, 도 9와 같이 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각한다. 이러한 식각공정은 상기 제1 질화갈륨층(240) 형성공정과 인시튜(in-situ)로 진행할 수 있다.
상기 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계에서, 식각 마스크 없이 식각공정이 진행될 수 있다.
또한, 상기 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계에서, 상기 식각된 제1 질화갈륨층(240)에 소정의 각도를 가진 홈이 형성될 수 있다.
예를 들어, 상기 식각된 제1 질화갈륨층(240)에 피라미드 모양(Pyramidal shape)의 대미지(damage) 영역이 형성될 수 있다.
종래기술에 의한 ELO 공정은 SiN or SiO2를 형성시킨 후 패터닝(patterning)을 통하여 오픈(open)된 영역에서 재성장(regrowth)을 통하여 전위(dislocation)를 차단(bending) 시키는 방법으로서, ELO 공정은 재성장(regrowth) 조건에 따라 피라미드 모양(pyramidal shape)이 형성되며, 실시예는 식각(etching) 조건에 따라 피라미드 모양(pyramidal shape)을 균일하면서도 용이하게 결정할 수 있다.
또한, 종래기술에서 HCl을 사용하여 질화갈륨을 식각하는 기술의 경우 앞서 기술한 바와 같이 {0001} 면에 대한 식각 효과가 적고, {11-21} 또는 {1-102} 면에 대한 식각이 이루어지기 때문에, 정상적으로 성장된 면에서는 식각이 이루어지지 않으며 전위(dislocation) 위치에서 주로 식각이 이루어 지게 되는 한계가 있다.
또한, 종래기술에서 HCl을 사용하여 질화갈륨을 식각하는 경우 반응면에 의한 식각되는 각이 40°~60°범위에서 형성되는 한계가 있으나, 실시예에 의하면 실란가스를 이용할 경우 결정면에 의존하지 않고, 폭넓은 범위에서 식각이 이루어지며, 실란가스 및 혼입가스의 유량을 이용하여 식각비율 및 피라미드 모양을 용이하게 제어할 수 있다.
도 10은 제2 실시예에서 실란(silane)가스로 제1 질화갈륨층(240)을 일부 식각한 경우의 단면 예시 사진으로, 제1 질화갈륨층(240) 상에 피라미드 모양(Pyramidal shape)의 대미지(damage) 영역이 형성됨을 볼 수 있다.
상기 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계에서, 상기 실란은 SinH2n +2의 화학식을 가지며, 실란 가스는 모노실란, 다이실란, 트리실란, 테트라실란 등일 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계에서, 캐리어 가스로 H2, N2 를 사용할 수 있으며, NH3는 실란가스를 이용한 에칭공정시 배제될 수 있다.
상기 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계에서, 식각시간은 3분 내지 10분으로 진행할 수 있고, 예를 들어 약 5분 정도 식각공정이 진행되는 경우 약 60°에 가까운 각도로 피라미드 모양이 관찰되었으나 식각시간이 이에 한정되는 것은 아니다.
상기 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계에서, 실란가스가 다이실란(Si2H6)인 경우 0.01 μmol 이상 1μmol 이하일 수 있으며, 다이실란인 0.01 μmol 미만의 경우 피라미드 모양의 식각이 진행되지 않을 수 있고, 다이실란이 1 μmol 초과의 경우 과도한 식각이 진행될 수 있다.
상기 실란(silane)가스로 상기 제1 질화갈륨층(240)을 일부 식각하는 단계에서, 식각온도는 800℃ 내지 1200℃에서 진행될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 11과 같이 상기 식각된 제1 질화갈륨층(240) 상에 제2 질화갈륨층(250)을 형성할 수 있다.
상기 식각된 제1 질화갈륨층(240) 상에 제2 질화갈륨층(250)을 형성하는 단계는, 상기 제1 질화갈륨층(240)과 상기 제2 질화갈륨층(250) 사이에 피라미드 모양(Pyramidal shape)의 프로파일을 포함하여 제2 질화갈륨층(250)을 형성할 수 있다.
이후, 제2 질화갈륨층(250) 상에 제3 질화갈륨층(260), 제4 질화갈륨층(270) 등을 형성할 수 있다.
예를 들어, 높은 3-5족 비율(High V/III ratio: 5,000 ~110,000)로 1차 성장하여 제2 질화갈륨층(250)을 형성할 수 있다.
예를 들어, TMG, NH3 가스 사용하여 약 1000℃ 이상의 온도와 약 200 mbar 이하의 압력에서 제1 질화갈륨층(240)과 상기 제2 질화갈륨층(250) 사이에 피라미드 모양(Pyramidal shape)의 프로파일을 포함하여 제2 질화갈륨층(250)을 형성할 수 있다.
이후, 낮은 3-5족 비율((Low V/III ratio: 300 ~ 1300)로 2차 성장하여 제3 질화갈륨층(260)을 형성할 수 있다. 예를 들어, TMG, NH3 가스 사용하여 약 1000℃ 이상의 온도와 약 200 mbar 이하의 압력에서 제3 질화갈륨층(260)을 형성할 수 있으나 이에 한정되는 것은 아니며, 압력은 200 mbar 이상일 수도 있다.
다음으로, 보통의 3-5족 비율(Normal V/III ratio: 1,300 ~2,500)로 3차 성장하여 고품질의 제4 질화갈륨층(270)을 형성할 수 있다.
예를 들어, TMG, NH3 가스 사용하여 약 1000℃ 이상의 온도에서 고품질의 제4 질화갈륨층(270)을 형성할 수 있다.
한편, 제2 실시예는 제2 질화갈륨층(250), 제3 질화갈륨층(260)의 공정을 생략하고, 제4 질화갈륨층(270)을 형성함으로써 제1 질화갈륨층(240)과 상기 제4 질화갈륨층(270) 사이에 피라미드 모양(Pyramidal shape)의 프로파일을 포함하여 질화갈륨층을 형성할 수 있다.
또한, 제2 실시예는 제2 질화갈륨층(250), 제3 질화갈륨층(260)의 공정을 포함하여 진행하는 경우 제1 실시예 보다는 공정시간을 단축하여 진행할 수 있다.
도 12는 제2 실시예에 따라 피라미드 모양(Pyramidal shape)의 프로파일을 포함하여 형성된 질화갈륨 기판의 단면 사진이다.
이후, 레이저 리프트 오프(Laser Lift-Off) 공정 또는 기계적으로 연마해서 기판(210)을 제거함으로써 고품질의 질화갈륨 기판을 완성할 수 있다.
실시예에 따른 질화갈륨 기판 제조방법에 의하면, 실란(silane)을 이용하여 인시튜(in-situ) 식각을 가능하게 함과 동시에 식각시간(etch time) 및 혼입되는 가스, 예를 들어 수소(H2)의 유량, 실란의 유량 등을 조절함으로써 식각모양(etch shape) 및 식각 밀도 등의 조정이 용이하다.
또한, 실시예에 의하면 실란을 이용하여 표면에 전체적으로 균일한 피라미드 모양(pyramidal shape)을 형성시키고 재성장을 통하여 결정성을 향상시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 기판상에 비정질 식각방지층을 형성하는 단계;
    상기 비정질 식각방지층 상에 제1 질화갈륨층을 형성하는 단계;
    하기 화학식 1로 표시되는 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계;
    상기 식각된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계; 및
    상기 제2 질화갈륨층 상에 제3 질화갈륨층을 형성하는 단계;를 포함하는 질화갈륨 기판의 제조방법.
    [화학식 1]
    SinH2n+2(n≥1)
  2. 삭제
  3. 제1 항에 있어서,
    상기 비정질 식각방지층은,
    LT(low temperature) AlN 또는 SiN 중 적어도 하나를 포함하는 질화갈륨 기판의 제조방법.
  4. 제3 항에 있어서,
    상기 LT(low temperature) AlN는 900℃ 이하에서 형성되는 질화갈륨 기판의 제조방법.
  5. 제1 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    상기 실란식각으로 상기 비정질 식각방지층이 일부 노출되는 질화갈륨 기판의 제조방법.
  6. 제5 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    식각 마스크 없이 식각공정이 진행되는 질화갈륨 기판의 제조방법.
  7. 제5 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    상기 식각된 제1 질화갈륨층에 트렌치가 형성되는 질화갈륨 기판의 제조방법.
  8. 제7 항에 있어서,
    상기 식각된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계는,
    보이드(void)를 포함하여 제2 질화갈륨층을 형성하는 질화갈륨 기판의 제조방법.
  9. 제7 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    상기 식각된 제1 질화갈륨층에 수직한 프로파일 또는 수직한 프로파일에 근접한 트렌치가 형성되는 질화갈륨 기판의 제조방법.
  10. 삭제
  11. 제8 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    캐리어 가스로 H2, N2 를 사용하는 질화갈륨 기판의 제조방법.
  12. 제11 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    NH3는 실란가스를 이용한 에칭공정시 배제되는 질화갈륨 기판의 제조방법.
  13. 제1 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    실리콘 질화막 랜덤 마스크(SixNy Random mask)를 이용하여 식각공정이 진행되는 질화갈륨 기판의 제조방법.
  14. 제1 항에 있어서,
    상기 제1 질화갈륨층 형성공정과 상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계는 인시튜(in-situ)로 진행하는 질화갈륨 기판의 제조방법.
  15. 기판상에 비정질 식각방지층을 형성하는 단계;
    상기 비정질 식각방지층 상에 제1 질화갈륨층을 형성하는 단계;
    하기 화학식 1로 표시되는 실란(silane) 가스로 소정의 각도를 가진 홈이 형성되도록 상기 제1 질화갈륨층을 일부 식각하는 단계;
    상기 식각된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계;를 포함하는 질화갈륨 기판의 제조방법.
    [화학식 1]
    SinH2n+2(n≥1)
  16. 제15 항에 있어서,
    상기 실란(silane)가스로 상기 제1 질화갈륨층을 일부 식각하는 단계에서,
    식각 마스크 없이 식각공정이 진행되는 질화갈륨 기판의 제조방법.
  17. 제15 항에 있어서,
    상기 제1 질화갈륨층 형성공정과 상기 실란(silane)가스로 상기 제1 질화갈륨층을 홈이 형성되도록 일부 식각하는 단계는 인시튜(in-situ)로 진행하는 질화갈륨 기판의 제조방법.
  18. 제15 항에 있어서,
    상기 비정질 식각방지층은,
    LT(low temperature) AlN 또는 SiN 중 적어도 하나를 포함하는 질화갈륨 기판의 제조방법.
  19. 제15 항에 있어서,
    상기 식각된 제1 질화갈륨층에 피라미드 모양(Pyramidal shape)의 대미지(damage) 영역이 형성되는 질화갈륨 기판의 제조방법.
  20. 제19 항에 있어서,
    상기 식각된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계는,
    상기 제1 질화갈륨층과 상기 제2 질화갈륨층 사이에 피라미드 모양(Pyramidal shape)의 프로파일을 포함하여 제2 질화갈륨층을 형성하는 질화갈륨 기판의 제조방법.
KR1020100016034A 2010-02-04 2010-02-23 질화갈륨 기판 제조방법 KR101083496B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020100016034A KR101083496B1 (ko) 2010-02-23 2010-02-23 질화갈륨 기판 제조방법
JP2012551912A JP5680111B2 (ja) 2010-02-04 2011-01-28 窒化ガリウム基板の製造方法
CN201180008490.4A CN102754188B (zh) 2010-02-04 2011-01-28 用于制造氮化镓晶片的方法
PCT/KR2011/000628 WO2011096684A2 (en) 2010-02-04 2011-01-28 Method for manufacturing galium naitride wafer
EP11739980.8A EP2532022B1 (en) 2010-02-04 2011-01-28 Method for manufacturing gallium nitride wafer
US13/019,146 US8354289B2 (en) 2010-02-04 2011-02-01 Method for manufacturing gallium nitride wafer
US13/714,240 US9153450B2 (en) 2010-02-04 2012-12-13 Method for manufacturing gallium nitride wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016034A KR101083496B1 (ko) 2010-02-23 2010-02-23 질화갈륨 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20110096673A KR20110096673A (ko) 2011-08-31
KR101083496B1 true KR101083496B1 (ko) 2011-11-16

Family

ID=44931802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016034A KR101083496B1 (ko) 2010-02-04 2010-02-23 질화갈륨 기판 제조방법

Country Status (1)

Country Link
KR (1) KR101083496B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011147B1 (ko) * 2012-12-18 2019-08-16 에스케이실트론 주식회사 반도체 기판 및 그 제조 방법
KR102109048B1 (ko) * 2013-05-14 2020-05-11 엘지이노텍 주식회사 반도체 기판, 발광 소자 및 전자 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법

Also Published As

Publication number Publication date
KR20110096673A (ko) 2011-08-31

Similar Documents

Publication Publication Date Title
JP5680111B2 (ja) 窒化ガリウム基板の製造方法
US6403451B1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
US8759203B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
KR100901822B1 (ko) 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
US20080163814A1 (en) CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
JP2010283398A (ja) 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
JP4356208B2 (ja) 窒化物半導体の気相成長方法
KR101083500B1 (ko) 질화갈륨 기판 제조방법
KR101171324B1 (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층
KR101083496B1 (ko) 질화갈륨 기판 제조방법
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
US12106959B2 (en) Nonpolar or semipolar group III-nitride substrates
JP2001288000A (ja) 半導体薄膜結晶の製造方法
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
JP2005179171A (ja) Inドーピングを通したGaN側面成長方法
Kawaguchi et al. Low‐dislocation density AlGaN layer by air‐bridged lateral epitaxial growth
KR100676881B1 (ko) 화합물 반도체의 단결정 박막 제조 방법
KR101001912B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
Feng et al. Reduction in crystallographic tilt of lateral epitaxial overgrown GaN by using new patterned shape mask
KR20090044707A (ko) 화합물 반도체 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 9