CN102754188B - 用于制造氮化镓晶片的方法 - Google Patents

用于制造氮化镓晶片的方法 Download PDF

Info

Publication number
CN102754188B
CN102754188B CN201180008490.4A CN201180008490A CN102754188B CN 102754188 B CN102754188 B CN 102754188B CN 201180008490 A CN201180008490 A CN 201180008490A CN 102754188 B CN102754188 B CN 102754188B
Authority
CN
China
Prior art keywords
gallium nitride
etching
nitride layer
layer
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180008490.4A
Other languages
English (en)
Other versions
CN102754188A (zh
Inventor
金容进
李东健
金杜洙
李浩准
李启珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
LG Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100016034A external-priority patent/KR101083496B1/ko
Application filed by LG Siltron Inc filed Critical LG Siltron Inc
Publication of CN102754188A publication Critical patent/CN102754188A/zh
Application granted granted Critical
Publication of CN102754188B publication Critical patent/CN102754188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供了一种用于制造氮化镓(GaN)晶片的方法。在根据实施方式的用于制造GaN晶片的方法中，在衬底上形成蚀刻阻挡层，且在所述蚀刻阻挡层上形成第一GaN层。使用硅烷气体蚀刻所述第一GaN层的一部分，且在所述蚀刻的第一GaN层上形成第二GaN层。在所述第二GaN层上形成第三GaN层。

Description

用于制造氮化镓晶片的方法
技术领域
本发明涉及一种用于制造氮化镓晶片的方法。
背景技术
作为具有将电能转换成光能特征的p-n结二极管的发光装置(LED)可通过混合周期表中的III族和IV族元素而形成。通过调节化合物半导体的组成比率可对LED实现多种颜色。
氮化物半导体由于高热稳定性和宽能带隙已在开发光学装置和高功率密度的电子装置中获得了极大地关注。尤其是使用氮化物半导体的蓝、绿和紫外光(UV)发光装置等已被商品化，且广泛使用。
根据典型技术，为了生长高质量的氮化物半导体，采用了使用图案化的非原位方法或使用氯化氢(HCl)气体的原位方法。
首先，通过图案化的非原位方法包括外延横向过生长(ELO)方法和悬空外延(PE)方法等。
例如在ELO方法中，在生长氮化镓(GaN)薄膜后，从反应器中取出在其上生长该GaN薄膜的晶片，然后放入沉积设备以在GaN薄膜上形成二氧化硅(SiO2)薄膜。之后，从沉积设备中取出其上沉积有SiO2薄膜的晶片，然后使用光刻技术形成SiO2掩膜图案，且通过将该晶片放回反应器中形成GaN薄膜。
此外，PE方法还被称为无掩膜的ELO方法，且在PE方法中，在生长GaN后通过对衬底的干法蚀刻以在衬底上形成图案。如果在该形成图案的衬底上重新生长GaN，则GaN将不会生长在暴露的衬底上，而在GaN上的GaN生长将是主要的，从而可获得高质量的GaN薄膜。
但是在ELO的情况下，穿透位错(TD)扩展至没有掩膜图案的顶部，这还导致质量下降。此外，根据代表性技术的ELO和PE制造方法具有要经历上述的复杂工艺且处理时间还较长的缺点。
同时，在使用HCl气体以改善GaN晶片的结晶度的蚀刻方法中，通过蚀刻位错区域来形成具有倒金字塔形状的蚀刻坑，然后在原位进行在其上重新生长氮化物层的方法。但是，HCl对特定平面例如{0001}面具有较小的蚀刻效果，且因为蚀刻主要在位错分布的区域进行，因此HCl具有难以控制蚀刻形状和蚀刻密度的缺点。
发明内容
实施方式提供了可容易地控制蚀刻形状和蚀刻密度等的用于制造氮化镓(GaN)晶片的方法。
实施方式还提供了可改善结晶度的用于制造GaN晶片的方法。
在一个实施方式中，用于制造GaN晶片的方法包括：在衬底上形成蚀刻阻挡层；在所述蚀刻阻挡层上形成第一GaN层；使用硅烷气体蚀刻所述第一GaN层的一部分；在所述蚀刻的第一GaN层上形成第二GaN层；以及在所述第二GaN层上形成第三GaN层。
在另一实施方式中，用于制造GaN晶片的方法包括：在衬底上形成蚀刻阻挡层；在所述蚀刻阻挡层上形成第一GaN层；使用硅烷气体蚀刻所述第一GaN层的一部分以形成具有预定角度的凹部；以及在所述蚀刻的第一GaN层上形成第二GaN层。
在又一实施方式中，用于制造GaN晶片的方法，所述方法包括：在衬底上形成第一GaN层；使用硅烷气体蚀刻所述第一GaN层的一部分；在所述蚀刻的第一GaN层上形成第二GaN层以包括空隙(void)；以及在所述第二GaN层上形成第三GaN层。
在又一实施方式中，用于制造GaN晶片的方法包括：在衬底上形成第一GaN层；使用硅烷气体蚀刻所述第一GaN层的一部分；以及在所述蚀刻的第一GaN层上形成第二GaN层以包括金字塔形状的轮廓(profile)。
下面的附图和说明中将对一个或多个实施方式的细节进行陈述。其它特点从说明和附图、以及权利要求书中将是显而易见的。
通过根据实施方式的用于制造GaN晶片的方法，使用硅烷可进行原位蚀刻，同时通过调节蚀刻时间和混合气体(例如氢气(H2)、硅烷等)的流速可容易地控制蚀刻形状和蚀刻密度等。
此外，根据实施方式，通过使用硅烷的蚀刻形成损伤层，且在损伤层上形成GaN层以包括空隙，从而能够改善结晶度。
此外，根据实施方式，通过使用硅烷气体的GaN层的垂直蚀刻方法，具有均匀性和高密度的空隙可容易地形成于GaN层中，且所述空隙在发光装置中实现时可提供亮度增强的效果。
此外，根据实施方式，由于可在GaN层的整个区域中均匀地形成空隙，因此利用空隙可容易地进行自分裂，从而可容易地制造厚膜GaN晶片。
此外，根据实施方式，使用硅烷在表面上形成金字塔形状，且通过再生长可改善结晶度。
附图说明
图1-3为用于氮化镓(GaN)晶片的制造方法的工艺截面图和根据第一实施方式的示例性照片；
图4-6为GaN晶片的制造方法的工艺截面图和根据第二实施方式的示例性照片。
具体实施方式
在实施方式的描述中，应理解当称层(或膜)、区域、图案或结构位于衬底、每层(或膜)、区域、衬垫或图案的“上/上面”或“下”时，可直接位于衬底、每层(或膜)、区域、衬垫、或图案之上或之下，或还可存在中间层。进一步地，关于在每层的“上”和“下”的关系应以附图为基础。
附图中，为了描述方便和清楚而放大、省略或示意性示出了每层的厚度或尺寸。此外，每个元件的尺寸并不完全反映实际尺寸。
(实施方式)
图1-3为用于氮化镓(GaN)晶片的制造方法的工艺截面图和根据第一实施方式的示例性照片。
根据第一实施方式的用于制造GaN晶片的方法可包括：在衬底110上形成蚀刻阻挡层130；在蚀刻阻挡层130上形成第一GaN层140；使用硅烷气体蚀刻第一GaN层140的一部分；在蚀刻的第一GaN层140上形成第二GaN层150以包括空隙V；以及在第二GaN层150上形成第三GaN层160。
第一实施方式可提供能够容易地控制蚀刻形状和蚀刻密度等的用于制造氮化镓(GaN)晶片的方法，还提供了可改善结晶度的用于制造GaN晶片的方法。
为了这一目的，通过根据第一实施方式的用于制造GaN晶片的方法，使用硅烷可进行原位蚀刻，同时通过调节蚀刻时间和混合气体(例如氢气(H2)、硅烷等)的流速可容易地控制蚀刻形状和蚀刻密度等。此外，通过使用硅烷的蚀刻形成损伤层，且在损伤层上形成GaN层以包括空隙，从而能够改善结晶度。
之后，将参考图1-3描述根据第一实施方式的用于制造GaN晶片的方法。
首先，可在衬底110上形成蚀刻阻挡层130。衬底110可包括蓝宝石(Al2O3)衬底、碳化硅(SiC)衬底、砷化镓(GaAs)衬底、硅(Si)衬底等，但并不限于此。
在实施方式中，可在衬底110上形成缓冲层120，但并不限于此。
之后，可在衬底110或缓冲层120上形成蚀刻阻挡层130。
蚀刻阻挡层130可包括非晶质层，且蚀刻阻挡层130可执行用于选择性蚀刻之后将形成的第一GaN层140的蚀刻阻挡层的功能。例如，蚀刻阻挡层130可包括低温(LT)氮化铝(AlN)或氮化硅(SiN)中的至少一种。
可在低于大约900℃的温度下形成低温AlN。例如，可在大约500℃至大约600℃的温度下使低温AlN形成非晶质层，但温度并不限于此。
可在大约600℃至大约1200℃的温度下使SiN形成非晶质层，但并不限于此。
之后，可在蚀刻阻挡层130上形成第一GaN层140。
例如，可使用诸如化学气相沉积(CVD)或分子束外延(MBE)或溅射或氢化物气相外延(HVPE)等方法形成第一GaN层140。
例如，可在腔室内使用三甲基镓(TMGa)气体、氨(NH3)气等形成第一GaN层140，但并不限于此。
随后，如图2所示，可使用硅烷气体蚀刻第一GaN层140的一部分。该蚀刻工艺可在原位与GaN层140的形成工艺一起进行。
硅烷气体可具有化学式SinH2n+2，且可为单硅烷、二硅烷、三硅烷、四硅烷等，但并不限于此。
在实施方式中，由于可使用硅烷气体蚀刻GaN层140的一部分，因此可暴露蚀刻阻挡层的一部分，且可在蚀刻的第一GaN层中形成沟槽T。
例如，可形成具有垂直于蚀刻的GaN层140的轮廓或接近垂直轮廓的沟槽。
在实施方式中，沟槽T可包括具有其中顶部和底部宽度相同的形状的凹部(如图2所示)、以及其中顶部和底部的宽度不同的凹部。
根据第一实施方式，在可使用硅烷气体蚀刻第一GaN层140的一部分的情况中，可获得形成为更接近于垂直轮廓的沟槽。
在实施方式中，当第一GaN层140的一部分可选择性蚀刻时，蚀刻工艺可在没有蚀刻掩膜的情况下进行。例如，在实施方式中，在使用硅烷气体蚀刻GaN层140的过程中，还可在没有蚀刻掩膜诸如SiN等的情况下形成沟槽形状。GaN的结构可为在进行蚀刻的过程中会在a-轴和c-轴之间存在各向异性的纤锌矿晶体结构，从而当长时间蚀刻时，在c-轴可进行深度蚀刻直至达到蚀刻阻挡层130的情况下可在没有蚀刻掩膜的情况下形成沟槽。
在使用HCl的典型蚀刻技术的情况中，对晶体取向的依赖程度很高，且主要进行在缺陷部分(例如具有位错的区域)上的蚀刻，这样均匀凹部的形成很难；且进一步地，不能形成具有垂直轮廓的沟槽形状的凹部。
例如，在使用HCl的典型蚀刻技术的情况中，蚀刻主要在{11-21}面或{1-102}面上进行，而几乎不会发生在{0001}面上的蚀刻。此外，在使用HCl的典型蚀刻技术的情况中，由于蚀刻主要在具有位错等的区域上进行，因此可形成具有不均匀分布的金字塔形状的凹部，但不会形成均匀分布的金字塔形状的凹部。
此外，在使用HCl的典型蚀刻技术的情况中，在很多情况中是通过时间控制蚀刻阻挡点，这样会在衬底等上面造成损伤。另一方面，在实施方式中使用硅烷气体蚀刻GaN层的一部分的情况中，在GaN层上进行蚀刻，且通过蚀刻阻挡层而没有在衬底等上进行蚀刻，从而可实现稳定的工艺。
在实施方式中使用硅烷气体蚀刻第一GaN层140的一部分中，H2和N2可用作载气，且在不同于典型技术的使用硅烷气体的蚀刻工艺的过程中排除NH3。
在实施方式中，关于硅烷气体和氢(H2)气之间的相对比率，当增加H2气的比率时，可进行具有不规则轮廓而不是垂直轮廓的蚀刻。
此外，在实施方式中，在使用硅烷气体蚀刻第一GaN层140的一部分中蚀刻时间可为大约5分钟至大约30分钟。且可在大约10分钟的蚀刻工艺期间形成垂直沟槽轮廓，但并不限于此。
此外，在使用硅烷气体蚀刻第一GaN层140的一部分中，当硅烷气体为二硅烷(Si2H6)时，二硅烷可在大约0.01μmol至大约1μmol的范围内，且当二硅烷为大约0.01μmol或更低时，可能会不进行具有垂直轮廓的蚀刻，而当二硅烷为大约1μmol或更高时，可能会进行过度蚀刻。
此外，在实施方式中使用硅烷气体蚀刻第一GaN层140的一部分中，可在大约800℃至大约1200℃的温度下进行蚀刻，但并不限于此。
同时，在实施方式中使用硅烷气体蚀刻第一GaN层140的一部分中，还可使用氮化硅(SixNy)不规则掩膜(randommask)进行蚀刻工艺(未示出)。
例如，在使用硅烷气体进行蚀刻之前，通过混合二硅烷(Si2H6)和氨(NH3)气在大约30秒至大约5分钟的过程中形成SixNy不规则掩膜，然后如果进行蚀刻工艺，可通过蚀刻没有不规则掩膜的部分形成沟槽。
随后，如图3所示，在蚀刻的第一GaN层140上形成第二GaN层150以形成包括空隙V的第二GaN层150。之后，在第二GaN层150上可形成第三GaN层160和第四GaN层170等。
根据实施方式，在具有大深度的沟槽的下部形成空隙，且在GaN层的表面上出现横向生长以阻塞蚀刻的沟槽的入口，这样可在原位状态容易地形成空隙。因此，可获得包括具有高均匀性及高生成密度的空隙的GaN晶片。
根据实施方式，通过使用硅烷气体的GaN层的垂直蚀刻方法，可在GaN层中容易地形成具有均匀性和高密度的空隙，且可控制空隙的位置并可形成多空隙，这样当在发光装置中实现时存在亮度增强的效果。
此外，根据实施方式，由于可在GaN层的整个区域中均匀地形成空隙，则可利用该空隙容易地进行自分裂。换而言之，根据实施方式，如果使用硅烷气体的蚀刻被应用至损伤层，则可在没有后续工艺诸如化学蚀刻和激光剥离(LLO)工艺的情况下形成厚膜。如果使用前述方法制造厚膜GaN晶片，则可实现大直径制造以及产率提高。此外，硅烷气体蚀刻可用于原位工艺，从而具有可在没有额外成本且在短时间段内制成高质量厚膜GaN晶片的优点。
例如，可通过具有高V/III比率的第一生长形成第二GaN层150。例如，可在高于大约1000℃的温度且小于大约200mbar的压力下使用TMG和NH3气体形成包括空隙V的第二GaN层150，但并不限于此，且压力可高于大约200mbar。
之后，可通过具有低V/III比率的第二生长形成第三GaN层160。例如，可在高于大约1000℃的温度且小于大约200mbar的压力下使用TMG和NH3气体形成第三GaN层160，但并不限于此，且压力可高于大约200mbar。
随后，可通过具有标准V/III比率的第三生长形成高质量的第四GaN层170。
例如，可在高于大约1000℃的温度下使用TMG和NH3气体形成高质量的第四GaN层170。
根据第一实施方式，可获得包括空隙V的GaN晶片。
之后，可通过使用激光剥离工艺或机械研磨去除衬底110来完成高质量的GaN晶片。
通过根据实施方式的用于制造GaN晶片的方法，使用硅烷可进行原位蚀刻，同时通过调节蚀刻时间和混合气体(例如氢气(H2)、硅烷等)的流速可容易地控制蚀刻形状和蚀刻密度等。
此外，根据实施方式，通过使用硅烷的蚀刻形成损伤层，且在该损伤层上形成GaN层以包括空隙，从而能够改善结晶度。
图4-6为GaN晶片的制造方法的工艺截面图和根据第二实施方式的示例性照片。
第二实施方式可采用第一实施方式的技术特征。
在第二实施方式中，可制造GaN晶片以包括在第一GaN层240和第二GaN层250之间的金字塔形状的轮廓。
根据第二实施方式的用于制造GaN晶片的方法可包括：在衬底210上形成第一GaN层240；使用硅烷气体蚀刻第一GaN层240的一部分；以及在蚀刻的第一GaN层240上形成第二GaN层250。
首先，如图4所示，可在衬底210上形成缓冲层220和蚀刻阻挡层230，但并不限于此。
衬底210可选自蓝宝石(Al2O3)衬底、碳化硅(SiC)衬底、砷化镓(GaAs)衬底、硅(Si)衬底等，但并不限于此。
蚀刻阻挡层230可包括非晶质层，且蚀刻阻挡层230可执行用于选择性蚀刻之后将形成的第一GaN层240的蚀刻阻挡层的功能。例如，蚀刻阻挡层230可包括低温(LT)氮化铝(AlN)或氮化硅(SiN)中的至少一种。
随后，在衬底210或蚀刻阻挡层230上形成第一GaN层240。
例如，可使用诸如化学气相沉积(CVD)或分子束外延(MBE)或溅射或氢化物气相外延(HVPE)等方法形成第一GaN层240。
随后，如图5所示，使用硅烷气体蚀刻第一GaN层240的一部分。该蚀刻工艺可在原位与第一GaN层240的形成工艺一起进行。
在使用硅烷气体蚀刻第一GaN层240的一部分中，可在没有蚀刻掩膜的情况下进行蚀刻工艺。
此外，在使用硅烷气体蚀刻第一GaN层240的一部分中，可在蚀刻的第一GaN层240中形成具有预定角度的凹部。
例如，可在蚀刻的第一GaN层240中形成金字塔形状的损伤区域。
根据典型技术的外延横向过生长(ELO)工艺是在氮化硅(SiN)或二氧化硅(SiO2)形成后通过在经图案化打开的区域中再生长来使位错弯曲的方法。在ELO工艺中，通过依赖于再生长条件形成金字塔形状，且在实施方式中，通过依赖于蚀刻条件可均匀且容易地确定金字塔形状。
此外，在经典蚀刻技术中使用HCl蚀刻GaN的情况中，由于在{0001}面上的蚀刻效果小且蚀刻主要在{11-21}或{1-102}面上进行(如上所述)，因此存在蚀刻不在正常生长的平面上进行而是主要在位错位置上进行的限制。
此外，在典型蚀刻技术中使用HCl蚀刻GaN的情况下，存在与反应平面的蚀刻角度形成在大约40-60度的范围内的限制。但是，根据实施方式，当使用硅烷气体时，蚀刻不依赖于晶体平面而在宽范围内进行。因此，利用硅烷气体和混合气体的流速可容易地控制蚀刻比率和金字塔形状。
根据第二实施方式，当使用硅烷气体蚀刻第一GaN层240的一部分时，可在第一GaN层240上形成金字塔形状的损伤区域。
在通过硅烷气体蚀刻第一GaN层240的一部分中，硅烷气体具有化学式SinH2n+2，且可为单硅烷、二硅烷、三硅烷、四硅烷等，但并不限于此。
在实施方式中，在使用硅烷气体蚀刻第一GaN层240的一部分中，H2和N2可用作载气，且可在使用硅烷气体的蚀刻工艺过程中排除NH3。
在使用硅烷气体蚀刻第一GaN层240的一部分中，蚀刻时间可为大约3分钟至大约10分钟，且例如在大约5分钟的过程中进行蚀刻工艺时，观察到具有接近于大约60度的角度的金字塔形状，但蚀刻时间并不限于此。
在使用硅烷气体蚀刻第一GaN层240的一部分中，当硅烷气体为二硅烷(Si2H6)时，二硅烷可在大约0.01μmol至大约1μmol的范围内，且当二硅烷为大约0.01μmol或更低时，可能会不进行具有金字塔形状的蚀刻，且当二硅烷为大约1μmol或更高时，可能会进行过度蚀刻。
在使用硅烷气体蚀刻第一GaN层240的一部分中，可在大约800℃至大约1200℃的温度下进行蚀刻，但并不限于此。
随后，如图6所示，可在第一GaN层240上形成第二GaN层250。
在蚀刻的第一GaN层240上形成第二GaN层250中，可形成第二GaN层250以包括在第一GaN层240和第二GaN层250之间的金字塔形状的轮廓。
之后，可在第二GaN层250上形成第三GaN层260和第四GaN层270等。
例如，可通过具有高V/III比率(大约5000-110000)的第一生长形成第二GaN层250。
例如，可在高于大约1000℃的温度且小于大约200mbar的压力下使用TMG和NH3气体形成第二GaN层250以包括在第一GaN层240和第二GaN层250之间的金字塔形状的轮廓。
之后，可通过具有低V/III比率(大约300-1300)的第二生长形成第三GaN层260。例如，可在高于大约1000℃的温度且小于大约200mbar的压力下使用TMG和NH3气体形成第三GaN层260，但并不限于此，且压力可高于大约200mbar。
随后，可通过具有标准V/III比率(大约1300-2500)的第三生长形成高质量的第四GaN层270。
例如，可在高于大约1000℃的温度下使用TMG和NH3气体形成高质量的第四GaN层270。
同时，在第二实施方式中，省略了用于第二GaN层250和第三GaN层260的工艺，且形成第四GaN层270，这样可形成GaN层以包括在第一GaN层240和第四GaN层270之间的金字塔形状的轮廓。
此外，在第二实施方式中，当通过包括用于第二GaN层250和第三GaN层260的工艺进行时，处理时间可比第一实施方式更短。
根据第二实施方式，可获得包括金字塔形状轮廓的GaN晶片。
之后，通过使用激光剥离工艺或机械研磨去除衬底210可完成高质量的GaN晶片。
通过根据实施方式的用于制造GaN晶片的方法，使用硅烷可进行原位蚀刻，同时通过调节蚀刻时间和混合气体(例如氢气(H2)、硅烷等)的流速可容易地控制蚀刻形状和蚀刻密度等。
此外，根据实施方式，使用硅烷在整个表面上形成均匀的金字塔形状，且可通过再生长改善结晶度。
上述特点、结构、效果被包括在至少一个实施方式中，但并不仅限于一个实施方式。而且实施方式所属的本领域的普通技术人员可对代表性实施方式中示例的特点、结构、效果进行修改或与其它实施方式相结合。因此，涉及结合和修改的细节应被理解为包括在实施方式的范围内。
虽然已参考其许多图示的实施方式描述了各实施方式，但应理解的是，本领域技术人员可设计出许多应在本公开原理的精神和范围内的其它修改和实施方式。更具体地，在本公开、附图和所附权利要求的范围内主体组合布置的组成部分和/或布置中可进行各种变更和修改。除组成部分和/或布置中的变更和修改之外，替代使用对本领域的技术人员来说也是显而易见的。
工业适用性
上述实施方式可应用于GaN，例如可应用于制造GaN晶片的方法，但并不限于此。
通过根据实施方式的用于制造GaN晶片的方法，使用硅烷可进行原位蚀刻，同时通过调节蚀刻时间和混合气体(例如氢气(H2)、硅烷等)的流速可容易地控制蚀刻形状和蚀刻密度等。
此外，根据实施方式，通过使用硅烷的蚀刻形成损伤层，且在损伤层上形成GaN层以包括空隙，从而能够改善结晶度。

Claims (16)

1.一种用于制造氮化镓晶片的方法，所述方法包括：
在衬底上形成蚀刻阻挡层；
在所述蚀刻阻挡层上形成第一氮化镓层；
使用硅烷气体蚀刻所述第一氮化镓层的一部分；
在蚀刻的所述第一氮化镓层上形成第二氮化镓层；以及
在所述第二氮化镓层上形成第三氮化镓层，
其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，通过硅烷蚀刻暴露所述蚀刻阻挡层的一部分，且在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中在没有蚀刻掩膜的情况下进行蚀刻工艺。
2.根据权利要求1所述的方法，其中所述蚀刻阻挡层包括非晶质层。
3.根据权利要求2所述的方法，其中所述蚀刻阻挡层包括低温氮化铝或氮化硅中的至少一种。
4.根据权利要求1所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，在蚀刻的所述第一氮化镓层中形成沟槽。
5.根据权利要求4所述的方法，其中，在蚀刻的所述第一氮化镓层上形成所述第二氮化镓层中，形成所述第二氮化镓层以包括空隙。
6.根据权利要求5所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，所述硅烷具有化学式SinH2n+2，且氢气和氮气用作载气。
7.根据权利要求6所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，在使用所述硅烷气体的所述蚀刻工艺的过程中排除氨。
8.根据权利要求1所述的方法，其中，所述第一氮化镓层的形成和使用所述硅烷气体蚀刻所述第一氮化镓层的一部分是原位进行的。
9.根据权利要求1所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，在蚀刻的所述第一氮化镓层中形成具有预定角度的凹部。
10.根据权利要求9所述的方法，其中，在蚀刻的所述第一氮化镓层中形成金字塔形状的损伤区域。
11.根据权利要求10所述的方法，其中，在蚀刻的所述第一氮化镓层上形成所述第二氮化镓层中，形成所述第二氮化镓层以包括在所述第一氮化镓层和所述第二氮化镓层之间的金字塔形状的轮廓。
12.根据权利要求1所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，在蚀刻的所述第一氮化镓层上形成空隙。
13.根据权利要求12所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，氢气和氮气用作载气，且在使用所述硅烷气体的蚀刻工艺的过程中排除氨。
14.根据权利要求1所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，在蚀刻的所述第一氮化镓层上形成金字塔形状的轮廓。
15.根据权利要求14所述的方法，其中，在使用所述硅烷气体蚀刻所述第一氮化镓层的一部分中，在蚀刻的所述第一氮化镓层中形成具有预定角度的凹部。
16.根据权利要求15所述的方法，其中，在蚀刻的所述第一氮化镓层中形成金字塔形状的损伤区域。
CN201180008490.4A 2010-02-04 2011-01-28 用于制造氮化镓晶片的方法 Active CN102754188B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20100010319 2010-02-04
KR10-2010-0010319 2010-02-04
KR1020100016034A KR101083496B1 (ko) 2010-02-23 2010-02-23 질화갈륨 기판 제조방법
KR10-2010-0016034 2010-02-23
PCT/KR2011/000628 WO2011096684A2 (en) 2010-02-04 2011-01-28 Method for manufacturing galium naitride wafer

Publications (2)

Publication Number Publication Date
CN102754188A CN102754188A (zh) 2012-10-24
CN102754188B true CN102754188B (zh) 2015-11-25

Family

ID=44355932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180008490.4A Active CN102754188B (zh) 2010-02-04 2011-01-28 用于制造氮化镓晶片的方法

Country Status (5)

Country Link
US (2) US8354289B2 (zh)
EP (1) EP2532022B1 (zh)
JP (1) JP5680111B2 (zh)
CN (1) CN102754188B (zh)
WO (1) WO2011096684A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754188B (zh) 2010-02-04 2015-11-25 Lg矽得荣株式会社 用于制造氮化镓晶片的方法
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
US9357991B2 (en) 2011-11-03 2016-06-07 Biomet Sports Medicine, Llc Method and apparatus for stitching tendons
CN103959439B (zh) * 2011-11-21 2017-08-01 圣戈班晶体及检测公司 半导体衬底以及形成方法
US11585262B2 (en) 2014-02-26 2023-02-21 Transportation Ip Holdings, Llc Systems and method for controlling auto-ignition
CN102694090B (zh) * 2012-06-05 2016-03-23 杭州士兰明芯科技有限公司 一种图形化的蓝宝石衬底的制造方法
CN104393136B (zh) * 2014-10-31 2017-02-01 厦门乾照光电股份有限公司 一种提高发光效率的GaN基LED外延片制备方法
FR3031834B1 (fr) * 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
CN106486339B (zh) * 2015-08-26 2020-03-13 中芯国际集成电路制造(上海)有限公司 GaN薄膜的制备方法
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541577B (en) * 2001-07-16 2003-07-11 Motorola Inc Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
KR20010046863A (ko) * 1999-11-16 2001-06-15 이헌 반도체 장치의 게이트 전극
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6709881B2 (en) * 2000-11-28 2004-03-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US7399684B2 (en) * 2002-07-11 2008-07-15 University College Cork - National University Of Ireland, Cork Defect reduction in semiconductor materials
JP4332720B2 (ja) * 2003-11-28 2009-09-16 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
WO2005104236A2 (en) * 2004-04-15 2005-11-03 Trustees Of Boston University Optical devices featuring textured semiconductor layers
KR101204029B1 (ko) * 2005-09-14 2012-11-27 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
KR100695117B1 (ko) * 2005-10-25 2007-03-14 삼성코닝 주식회사 ＧａＮ 제조방법
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
KR101144846B1 (ko) * 2007-12-18 2012-05-16 삼성코닝정밀소재 주식회사 질화갈륨 웨이퍼 제조 방법
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
KR101629733B1 (ko) 2008-11-14 2016-06-21 소이텍 반도체 물질들을 포함하는 구조체들의 품질을 개선하는 방법들
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
CN102754188B (zh) 2010-02-04 2015-11-25 Lg矽得荣株式会社 用于制造氮化镓晶片的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541577B (en) * 2001-07-16 2003-07-11 Motorola Inc Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing

Also Published As

Publication number Publication date
JP2013518793A (ja) 2013-05-23
JP5680111B2 (ja) 2015-03-04
EP2532022B1 (en) 2015-05-27
EP2532022A2 (en) 2012-12-12
US20120003824A1 (en) 2012-01-05
EP2532022A4 (en) 2013-07-24
CN102754188A (zh) 2012-10-24
US9153450B2 (en) 2015-10-06
WO2011096684A2 (en) 2011-08-11
US20130178050A1 (en) 2013-07-11
WO2011096684A3 (en) 2012-01-05
US8354289B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
CN102754188B (zh) 用于制造氮化镓晶片的方法
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
CN104037287B (zh) 生长在Si衬底上的LED外延片及其制备方法
KR100901822B1 (ko) 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
US20030178634A1 (en) Method for manufacturing gallium nitride compound semiconductor
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
JP2003249453A (ja) 窒化ガリウム基板の製造方法
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
CN103430329B (zh) 用于制造光电子半导体芯片的方法
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP4996448B2 (ja) 半導体基板の作成方法
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
KR20070097640A (ko) 반도체 구조물의 제조 방법
KR101083500B1 (ko) 질화갈륨 기판 제조방법
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
CN110491973A (zh) 基于SiC图形衬底的极性c面GaN薄膜及其制备方法
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
KR101083496B1 (ko) 질화갈륨 기판 제조방법
US20050142876A1 (en) Maskless lateral epitaxial overgrowth of aluminum nitride and high aluminum composition aluminum gallium nitride
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP2001288000A (ja) 半導体薄膜結晶の製造方法
CN105762065B (zh) 一种高晶体质量的氮化物外延生长的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant