KR20070097640A - 반도체 구조물의 제조 방법 - Google Patents

반도체 구조물의 제조 방법 Download PDF

Info

Publication number
KR20070097640A
KR20070097640A KR1020060027779A KR20060027779A KR20070097640A KR 20070097640 A KR20070097640 A KR 20070097640A KR 1020060027779 A KR1020060027779 A KR 1020060027779A KR 20060027779 A KR20060027779 A KR 20060027779A KR 20070097640 A KR20070097640 A KR 20070097640A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
semiconductor
layer
concave portion
Prior art date
Application number
KR1020060027779A
Other languages
English (en)
Other versions
KR100786777B1 (ko
Inventor
정흥섭
홍창희
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR20060027779A priority Critical patent/KR100786777B1/ko
Publication of KR20070097640A publication Critical patent/KR20070097640A/ko
Application granted granted Critical
Publication of KR100786777B1 publication Critical patent/KR100786777B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 요철이 형성된 기판 및 상기 기판 상에 형성된 반도체층을 포함하고, 상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 구조물, 이의 제조 방법 및 이를 포함하는 반도체 발광 다이오드를 제공한다. 상기 요철은 습식 식각에 의해 형성될 수 있다.
본 발명은 습식 식각을 통해 기판 표면에 요철을 형성하고, 수평면으로 이루어진 요철의 볼록부 상에 삼각형 또는 사다리꼴 단면 형상의 반도체층을 수직 성장시킨 후, 오목부 위로 수평 성장시켜 반도체층의 관통 전위를 감소시킴으로써, 보다 단순한 공정으로 저결함 반도체층을 성장시키고, 상기 저결함 반도체층을 포함한 발광다이오드의 성능을 향상시킬 수 있는 이점이 있다.
반도체, 에피택셜, 요철, 관통 전위, 수평 성장, 습식 식각, 발광 다이오드, LED

Description

반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드 {Semiconductor, Method of manufacturing the same and Semiconductor Light-emitting diode}
도 1은 종래 반도체 발광 다이오드를 도시한 개략 단면도.
도 2 내지 도 6c는 본 발명에 따른 반도체 구조물의 제조 공정을 설명하기 위한 단면도.
도 7a 및 도 7b는 본 실시예의 요철의 단면을 나타낸 광학 현미경 사진.
도 8 및 도 9는 본 실시예의 질화갈륨 반도체층의 성장 단면을 나타낸 광학 현미경 사진.
도 10a 내지 도 10c는 본 실시예의 질화갈륨 반도체층의 단면을 나타낸 TEM 사진.
도 11 및 도 12는 본 발명에 따른 반도체 발광 다이오드를 도시한 단면도.
도 13은 본 발명에 따른 반도체 발광 다이오드의 발광 특성을 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10, 100, 1000 : 기판
30, 300, 3000 : 반도체층
4000 : N형 반도체층 5000 : 활성층
6000 : P형 반도체층
본 발명은 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드에 관한 것으로, 보다 상세하게는 결정 결함을 줄이고 반도체층의 결정성을 향상시킴으로써, 발광 효율을 향상시키고 신뢰성을 확보할 수 있는 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드에 관한 것이다.
발광 다이오드(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
상기 화합물 반도체 중에서 질화물 반도체 물질은 가시광선 및 UV 영역에 대해서 우수한 발광 특성을 보이고 있으며, 고출력, 고주파 전자 소자에 있어서도 사용된다. 특히 질화갈륨(GaN)은 상온에서 3.4 eV의 직접 천이형 밴드갭(direct bandgap)을 가지며, 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 0.7eV(InN)에서 3.4eV(GaN), 6.2eV(AlN)까지 직접 에너지 밴드갭을 가지고 있어서 가시광에서부터 자외선 영역까지 넓은 파장 영역의 광을 방출할 수 있기 때문에 광소자의 응용 가능성이 매우 큰 물질이다.
도 1은 종래 반도체 발광 다이오드를 도시한 개략 단면도이다.
도 1을 참조하면, 발광 다이오드는 기판(1)과, 상기 기판(1) 상에 순차적으로 형성된 N형 반도체층(2), 활성층(3) 및 P형 반도체층(4)을 포함한다. 또한, 상기 P형 반도체층(4) 상에 형성된 P형 전극(5)과, 상기 P형 반도체층(4) 및 활성층(3)의 일부가 식각되어 노출된 N형 반도체층(2) 상에 형성된 N형 전극(6)을 포함한다. 상기 P형 반도체층(4)은 P형 불순물이 도핑(doping)된 반도체 화합물을 사용하고, 상기 N형 반도체층(2)은 N형 불순물이 도핑된 반도체 화합물을 사용한다.
상기 활성층(3)의 상부 및 하부에 각각 형성된 P형 및 N형 반도체층(4, 2)은 활성층(3)에 전류를 공급하여 발광하도록 한다.
발광 다이오드의 성능을 높이기 위해서는 내부에 흐르는 전류로부터 많은 양의 빛을 얻기 위해 전자가 정공을 재결합시키는 내부 양자 효율(internal quantum efficiency)이 높아야 하고, 또한 발생된 빛이 발광 다이오드의 외부로 빠져나오는 적출 효율(extraction efficiency)이 높아야 한다. 이를 위해 우선적으로 기판 상에 결정 결함이 적고 결정성이 우수한 반도체층을 성장시켜 발광 다이오드의 내부 양자 효율을 높이고, 또한 활성층에서 발생된 빛이 발광 다이오드 내부에서만 반사되는 즉, 내부 전반사(total internal reflection)되는 비율을 줄여 발광 다이오드의 적출 효율을 높여야 한다.
그러나 종래 질화물 반도체는 격자 정합이 되는 기판이 부재하고, 사파이어 기판 상에 형성되는 질화물 반도체층은 사파이어와 질화물 반도체층의 격자 상수 및 열팽창 계수의 차이로 인해 109 내지 1010/cm2 정도로 높은 밀도의 관통 전위(threading dislocation)를 포함한다.
또한, 종래 반도체 발광 다이오드의 기판과 반도체층이 이루는 각 방향의 평면들은 서로 평행 또는 수직으로 형성되어, 활성층에서 발산된 빛의 많은 양이 발광 다이오드의 외부로 잘 빠져나가지 못하고, 내부에서 전반사를 일으키며 순환하다가 흡수되어 소멸된다.
이에 결정 결함을 감소시키고 적출 효율을 높여 발광 다이오드의 성능을 향상시키기 위한 연구가 활발히 진행되고 있다. 결정 결함을 감소시키기 위한 방법으로, 수평 성장에 의해 반도체층을 성장시키는 방법이 개시되어 있다.
ELO(Epitaxial Lateral Overgrowth) 기술은 반도체층이 마스크 패턴에 따라서 선택적으로 수직, 수평 성장되고, 수평 성장 영역에서 관통 전위가 차단됨으로써 표면으로의 침투를 억제할 수 있다. PE(Pendeo-Epitaxy), CE(Cantilever Epitaxy), LEPS(Lateral Epitaxy on Pattened Sapphire) 등의 기술도 모두 수평 성장을 통하여 관통 전위가 표면으로 침투하는 것을 억제하는 기술로, 상기 ELO 기술에서 변형된 것들이다.
ELO 기술은 기판 상에 제 1 반도체층을 성장시키고, 마스크 물질을 증착하여 건식 식각에 의해 마스크 패턴을 형성한 후, 제 2 반도체층을 다시 성장시킨다. 이러한 기술은 수평 성장에 의해 결정 결함의 전파를 방지할 수 있으나, 마스크 패턴의 형성을 위해 건식 식각을 수행해야 하고, 이어서 반도체층을 다시 성장시켜야 하는 번거로움이 있다. 또한 제 2 반도체층의 성장시 마스크 패턴을 통해 수평 성장이 이루어지기 때문에 마스크 패턴으로 인한 제 2 반도체층의 결정학적 기울어짐 현상이 심화되어 결함이 발생될 수 있다.
상기 마스크 패턴의 건식 식각시 제 1 반도체층, 기판의 일부에까지 식각한 후 반도체층을 성장시키는 PE 기술의 경우에도 동일한 문제점이 발생한다.
또한 외부 양자 효율을 높이기 위해 요철 구조가 형성된 사파이어 기판 상에 반도체층을 성장시키는 LEPS 기술의 경우에는 기판을 건식 식각해야 하는 어려움이 있고, 수평 성장하는 면적보다 수직 성장하는 면적의 비율이 크기 때문에 수평 성장에 의한 관통 전위의 감소를 기대할 수 없다. 또한, 요철이 형성된 기판 상에 성장된 반도체층의 높은 단차를 메워 평탄한 표면을 형성하기 위해서는 기존과 다른 특정적인 성장 조건이 필요하고 성장 시간이 길어지는 문제점이 있다.
또한 요철이 형성된 기판을 사용하여 요철의 볼록부에서 성장한 반도체층이 오목부에서 성장한 반도체층 위로 수평 성장하여 봉합함으로써 형성하는 CE 기술의 경우도, 마찬가지로 기판을 건식 식각해야 하는 어려움이 있다. 또한, 요철이 형성된 기판의 표면이 반도체층의 표면과 평행 또는 직각으로 형성되기 때문에 활성층에서 발산된 빛의 많은 양이 내부에서 전반사를 일으키며 발광 다이오드의 외부로 빠져나가지 못하는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 습식 식각을 통해 기판 표면에 요철을 형성하고, 수평면으로 이루어진 요철의 볼록부 상에 삼각형 또는 사 다리꼴 단면 형상의 반도체층을 수직 성장시킨 후, 오목부 위로 수평 성장시켜 반도체층의 관통 전위를 감소시킴으로써, 보다 단순한 공정을 거쳐 성장시키고, 발광다이오드의 신뢰성을 향상시킬 수 있는 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명은 반도체 구조물로서, 요철이 형성된 기판 및 상기 기판 상에 형성된 반도체층을 포함하고, 상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 구조물을 제공한다. 상기 요철은 습식 식각에 의해 형성될 수 있다.
상기 요철은 일정한 기울기 또는 곡률을 갖는 측면으로 이루어지거나, 또는 기울기 또는 곡률이 서로 다른 면이 연결된 측면으로 이루어진 오목부를 포함할 수 있다. 상기 요철의 오목부의 하부는 경사진 평면, 곡면, 선 또는 점의 형상일 수 있다.
상기 반도체층은 상기 볼록부로부터 수직 방향과, 상기 오목부를 가로질러 수평 방향으로 성장된 에피택셜층을 포함할 수 있고, 상기 에피택셜층은 상기 볼록부들 사이에서 봉합될 수 있다. 또한 상기 요철의 오목부는 상기 반도체층의 하부에 형성된 공동을 포함할 수 있다.
상기 기판은 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP 또는 GaAs으로 이루어진 군에서 선택될 수 있다.
상기 반도체층은 GaN, InN, AlN, InGaN, AlGaN 또는 InAlGaN으로 이루어진 군에서 선택될 수 있다.
본 발명은 요철이 형성된 기판을 마련하는 단계 및 상기 기판 상에 반도체층을 형성하는 단계를 포함하고, 상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 구조물의 제조 방법을 제공한다.
상기 요철이 형성된 기판을 마련하는 단계는, 평면 기판 상에 식각 마스크 패턴을 형성하는 단계, 상기 식각 마스크 패턴을 통한 습식 식각을 실시하여 요철을 형성하는 단계 및 상기 식각 마스크 패턴을 제거하는 단계를 포함할 수 있다. 상기 기판은 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP 또는 GaAs으로 이루어진 군에서 선택될 수 있고, 상기 습식 식각은 H2SO4, H3PO4, BOE(buffered-oxide etch), HF, HNO3, KOH, NaCl, NaOH, KBrO3 용액, 이들의 혼합 용액 또는 이들의 희석 용액으로 이루어진 군에서 선택되는 식각 용액을 사용할 수 있다.
상기 반도체층을 형성하는 단계는, 상기 볼록부로부터 수직 방향과, 상기 오목부를 가로질러 수평 방향으로 에피택셜층을 성장시키는 단계를 포함할 수 있다. 즉, 400 내지 800℃의 온도에서 저온 핵형성층 또는 저온 버퍼층을 형성하는 단계, 900 내지 1150℃의 온도에서 에피텍셜층을 수직 성장시키는 단계 및 1050 내지 1200℃의 온도에서 에피텍셜층을 수평 성장시키는 단계를 포함할 수 있다.
상기 반도체층을 형성하는 단계는 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD), 플라즈마 강화 화학 증착법(PECVD), 분자선 성장법(MBE) 또는 수소화물 기상 성장법(HVPE)을 이용할 수 있다.
상기 반도체층은 GaN, InN, AlN, InGaN, AlGaN 또는 InAlGaN으로 이루어진 군에서 선택될 수 있다.
본 발명은 요철이 형성된 기판, 상기 기판 상에 형성된 반도체층 및 상기 반도체층 상에 형성된 N형 및 P형 반도체층을 포함하고, 상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 발광 다이오드를 제공한다. 상기 요철은 습식 식각에 의해 형성될 수 있다.
이하, 도면을 참조하여 본 발명에 따른 반도체 구조물 및 이의 제조 방법에 대하여 상세히 설명하기로 한다.
도 2 내지 도 5c는 본 발명에 따른 반도체 구조물의 제조 공정을 설명하기 위한 단면도들이다.
하기 설명되는 물질층의 증착 및 성장 방법으로는 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 강화 화학 증착법(PECVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy)등을 포함한 다양한 방법을 사용할 수 있다.
먼저, 표면에 소정의 요철이 형성된 기판을 마련한다. 여기서, 상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 한다. 즉, 상기 요철의 오목부의 단면 형상은 수직 또는 수평면을 포함하는 형상이 아니라, 소정의 기울기를 갖는 경사진 평면 또는 곡면 형상인 것을 특징으로 한다.
도 2를 참조하면 평면 기판(10) 상에 층상의 식각 마스크(20)를 증착한다. 상기 기판(10)으로는 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, GaAs 등을 사용하고, 상기 식각 마스크(20)의 재료로는 SiO2, SiOx, SiN2, SiNx, SiOxNy 등을 사용한다. 물론 이에 한정되지 않고 다양한 재료를 사용할 수 있다.
도 3을 참조하면, 상기 식각 마스크(20)를 습식 또는 건식 식각하여 마스크 패턴(25)을 형성한다. 이를 위해, 상기 식각 마스크(20) 상에 층상의 포토레지스트(photoresist)를 코팅한 후, 소정의 포토 마스크를 이용한 사진 식각 공정을 통해 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하는 식각 공정을 실시하여 상기 식각 마스크(20)의 일부를 제거함으로써 마스크 패턴(25)을 형성할 수 있다.
이러한 마스크 패턴(25)은 스트라이프형 구조로 형성하거나, 다수의 스프라이프가 모두 연결된 격자형 구조로 형성할 수도 있다. 물론 상술한 마스크 패턴(25)은 이에 한정되지 않고, 볼록부 또는 오목부를 포함한 요철을 형성할 수 있 는 형상으로 매우 다양하게 형성할 수 있다.
도 4a를 참조하면, 상기 마스크 패턴(25)을 식각 마스크로 하여 습식 식각을 실시하여 기판(10) 표면에 요철(11a, 11b)을 형성한다. 상기 요철(11a, 11b)은 수평면으로 이루어진 볼록부(11a)와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부(11b)를 포함한다. 또한 요철의 오목부(11b)의 하부는 경사진 평면, 곡면, 선 또는 점의 형상인 것을 특징으로 한다. 즉, 상기 요철의 오목부(11b)는 반도체층의 표면과 평행 또는 수직으로 이루어진 면을 포함하지 않는 것을 특징으로 한다.
요철의 오목부(11b)의 소정 면이 반도체층의 표면과 평행하거나 직각으로 형성된 경우에 반도체층에서 발생되는 빛은 평행하거나 직각으로 형성된 계면들을 통해 내부 전반사되어 외부로 투과하지 못하고, 결국 발광 다이오드의 적출 효율을 감소시킨다. 따라서 발광 다이오드의 적출 효율을 높이기 위해서는 반도체층 표면과 기판의 표면이 서로 평행하거나 직각으로 형성된 면적이 적을수록 바람직하다.
이러한 요철의 식각 단면 형상을 도 4a에 도시한 바와 같이 오목부(11b)의 양 측면이 동일한 기울기를 갖는 대칭적인 단면 형상으로 형성하거나, 도 4b에 도시한 바와 같이 오목부(12b)의 양 측면이 서로 다른 기울기를 갖는 비대칭적인 단면 형상으로 형성할 수 있다. 또한, 도 4c에 도시한 바와 같이 오목부(13b)를 다양한 기울기를 갖는 측면이 연결된 단면 형상으로 형성하거나, 도 4d에 도시한 바와 같이 오목부(14b)의 측면을 곡면으로 이루어진 단면 형상으로 형성할 수 있다. 이와 같이 상술한 요철의 식각 단면 형상은 오목부에서 반도체층의 표면과 평행하거 나 직각으로 형성된 면을 포함하지 않는 다양한 형상으로 형성할 수 있다.
종래 건식 식각보다 보다 단순한 습식 식각 공정을 통해 요철을 형성할 수 있으며, 기판의 습식 식각에 의한 식각률은 기판의 결정 방향에 따라 크게 달라지므로, 식각 마스크 패턴, 식각 용액의 혼합비, 식각 온도, 식각 시간 등의 식각 변수에 따라 식각 단면의 형상을 다양하게 형성할 수 있다.
상기와 같이 기판 표면에 요철을 형성한 다음, 습식 및 건식 식각을 통해 상기 식각 마스크 패턴을 제거한다.
도 5a 내지 도 5c를 참조하면, 요철(11a, 11b)이 형성된 기판(10) 상에 반도체층(30)을 형성한다. 상기 반도체층(30)의 성장은 저온 핵형성 층(low-temperature nucleation layer) 또는 저온 버퍼층(low-temperature buffer layer)을 형성하는 제 1 단계, 에피택셜층이 수직 성장하는 제 2 단계 및 에피택셜층이 수평 성장하는 제 3 단계를 포함한다. 이러한 기본 단계 이외에 다른 단계가 더 추가될 수 있고, 상기 단계의 일부가 변경되거나 생략될 수도 있다.
상기 반도체층(30)을 제조하는 각 단계는 여러 가지 박막 성장 조건을 제어하여 달성되며, 예를 들면 성장 온도를 제어하여 달성될 수 있다. 즉, 저압 MOCVD 장비를 이용하는 경우에, 400 내지 800℃의 상대적으로 낮은 온도에서 에피택셜층의 성장을 위한 저온 핵형성층 또는 저온 버퍼층을 형성한 후, 900 내지 1150℃의 온도에서 에피택셜층의 수직 성장을 촉진시키고, 보다 높은 1050 내지 1200℃의 온도에서 에피택셜층의 수평 성장을 촉진시켜 형성한다. 이러한 성장 단계는 상기 에피택셜층의 수직 및 수평 성장으로 인해 평탄하고 연속적인 반도체층을 형성할 때 까지 지속될 수 있다. 물론 이에 한정되지 않고 원하는 목적에 따라 다양하게 형성할 수 있으며, 예를 들어 반도체층 표면이 평탄하지 않을 수도 있고, 수평 성장은 하되 봉합되지 않아 연속적인 반도체층을 형성하지 않을 수도 있다.
이러한 온도 조건 외에도 공급되는 원료의 비율, 분위기 가스, 압력, 시간 등을 조절하여 에피택셜층의 수직 성장 및 수평 성장을 제어할 수 있다. 에피택셜층의 성장을 위한 장비에 따라 차이가 있을 수 있으나, 일반적으로 수평형 반응로를 갖는 MOCVD 장비의 경우, (Ⅴ족 소스 유량/Ⅲ족 소스 유량)의 비율을 높이거나, 성장 압력을 줄이거나, 성장 온도를 높임으로써, 수평 성장을 촉진시킬 수 있다.
도 5a에서 볼 수 있듯이, 수평한 평면의 단면 형상을 갖는 요철의 볼록부(11a) 상에 에피택셜층이 삼각형의 단면 형상으로 수직 성장하고, 경사진 평면의 단면 형상을 갖는 요철의 오목부(11b) 상에도 에피택셜층이 성장한다. 상기 에피택셜층은 삼각형 또는 사다리꼴의 단면 형상으로 수직 성장될 수 있으며, 이는 볼록부 상부의 반도체층에 존재하는 관통 전위를 감소시키기 위해 바람직하다. 즉, 삼각형 또는 사다리꼴의 기울어진 측면으로 인해 관통 전위를 수평 성장 단계에서 수평 방향으로 꺽음으로써, 관통 전위를 현저하게 감소시킬 수 있다. 도면에는 상기 오목부(11b) 상에도 에피택셜층이 성장하였으나, 성장 조건에 따라 성장하지 않을 수도 있다. 또한, 도 5b에서 볼 수 있듯이 요철의 볼록부(11a) 상에 형성된 에피택셜층이 오목부(11b)를 가로질러 수평 성장하고, 요철의 오목부(11b) 상에 성장된 에피택셜층을 덮게 된다. 이러한 수직 및 수평 성장이 진행되며 볼록부(11a)에서 수평 성장된 에피택셜층은 인접한 볼록부(11a)에서 수평 성장된 에피택셜층과 봉합 되어 도 5c에 도시한 바와 같은 평탄하고 연속적인 저결함 반도체층(30)을 형성한다. 물론 이에 한정되지 않고 원하는 목적에 따라 다양하게 형성할 수 있으며, 예를 들어 반도체층 표면이 평탄하지 않을 수도 있고, 수평 성장은 하되 봉합되지 않아 연속적인 반도체층을 형성하지 않을 수도 있다.
이 때, 요철의 볼록부(11a)에 성장되는 에피택셜층이 요철의 오목부(11b)에 성장되는 에피택셜층에 방해받지 않고 오목부(11b)의 상부로 수평 성장할 수 있는 이유는, 요철(11a, 11b)을 형성하는 각 면들 상부에 성장되는 에피택셜층의 성장률, 성장 방향 또는 결정 방향 등이 서로 다르기 때문이다. 즉, 요철의 오목부(11b)를 수평면이 아닌 경사진 평면 또는 곡면 형상의 측면으로 이루어지도록 형성함으로써, 오목부(11b)에 성장되는 에피택셜층의 성장을 서로 다르게 유도하여 요철의 볼록부(11a)에 성장되는 에피택셜층을 방해하지 않고 오목부(11b) 상으로 수평 성장이 가능하도록 한다.
이와 같이 수평 성장에 의해 형성된 반도체층에 의해, 관통 전위가 표면으로 전달되는 것을 감소시키고, 반도체층의 결정성을 향상시킬 수 있다.
뿐만 아니라 반도체층의 표면과 평행 또는 수직이 아닌 다양한 각을 갖는 요철의 오목부의 표면이 광의 임계각을 변화시켜 보다 용이하게 광을 추출할 수 있게 돕는다. 따라서 활성층에서 발생한 광이 전반사되는 수가 감소하고 외부로 방출될 확률이 높아져 외부 양자 효율이 현저하게 향상된다.
도 6a 내지 도 6c는 본 발명에 따라 제조된 반도체층의 다른 예를 설명하기 위한 것으로, 수직 및 수평 방향으로 성장된 에피택셜층은 상기 볼록부들 사이에서 봉합되어 공동(void)을 형성할 수 있다. 도 6a에 도시한 바와 같이, 수평한 평면의 단면 형상을 갖는 요철의 볼록부(12a) 상에 에피택셜층이 삼각형의 단면 형상으로 수직 성장하고, 경사진 평면의 단면 형상을 갖는 요철의 오목부(12b) 상에도 에피택셜층이 성장한다. 또한, 도 6b에 도시한 바와 같이 요철의 볼록부(12a) 상에 형성된 에피택셜층이 오목부(12b)를 가로질러 수평 성장하고, 요철의 오목부(12b) 상에 성장된 에피택셜층을 덮게 된다. 도 6c를 참조하면, 수직 및 수평 성장이 진행되며 볼록부(12a)에서 수평 성장된 에피택셜층은 인접한 볼록부(12a)에서 수평 성장된 에피택셜층과 봉합되어 평탄하고 연속적인 저결함 반도체층(30)을 형성한다. 이 때, 봉합된 반도체층(30)이 오목부(12b)를 그대로 덮으며 오목부(12b) 상부에 형성된 오목부 공동(15)을 포함할 수 있다. 또한, 반도체층(30)의 상부로부터 봉합되어, 반도체층(30)의 내부에 형성된 봉합부 공동(35)을 포함할 수 있다.
이와 같이 오목부(12b) 또는 반도체층(30)의 내부에 형성된 오목부 공동(15) 또는 봉합부 공동(35)은 빛을 반사, 산란 또는 분산시켜 내부에서 전반사되는 비율을 감소시키고, 발광 다이오드의 적출 효율을 증가시킬 수 있다.
본 발명의 반도체층의 제조 방법은 상술한 바에 한정되지 않고, 다양한 수정과 변경이 가능하다. 예를 들어, 상술한 바는 수직 성장시 요철의 볼록부에 성장되는 에피택셜층이 삼각형 또는 사다리꼴의 단면 형상으로 형성되었으나, 이에 한정되지 않고, 에피택셜층이 사각형의 단면 형상으로 형성될 수 있다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다.
먼저, 평면 기판 상에 층상의 식각 마스크를 증착한다. 상기 기판으로는 사 파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, GaAs 등을 사용할 수 있으며, 본 실시예는 사파이어(Al2O3)로 구성된 결정 성장 기판을 사용한다. 상기 사파이어 기판 상에 SiO2 식각 마스크를 PECVD 방법을 통해 증착한다. 상기 식각 마스크의 두께는 300 내지 2000Å이 바람직하며, 기판의 식각 깊이, 식각 마스크의 재료, 식각 마스크의 증착 방법 및 증착 조건에 따라 달라질 수 있다.
다음으로, 포토레지스트 패턴을 마스크로 한 건식 또는 습식 식각 공정을 실시하여 마스크 패턴을 형성한다. 이를 위해, 본 실시예는 상기 식각 마스크 상에 포토레지스트를 1㎛ 이상의 두께로 코팅한 후, 사진 식각 공정을 통해 포토레지스트 패턴을 형성한다. 또한, BOE(buffered-oxide etch), 불산(HF) 또는 이들의 희석 용액을 사용하여 상기 포토레지스트 패턴을 식각 마스크로 하는 습식 식각 공정을 실시하여 상기 SiO2 마스크 패턴을 형성한다.
이후, 상기 SiO2 마스크 패턴을 식각 마스크로 하여 기판에 습식 식각을 실시하여 기판 표면에 요철을 형성한다. 본 실시예에 따른 사파이어 기판 표면의 요철은 습식 식각에 의해 형성되고, 식각 용액은 황산(H2SO4), 인산(H3PO4), 황산과 인산의 혼합 용액 또는 이들의 희석 용액으로 이루어진 군에서 선택되는 것이 바람직하다.
기판의 습식 식각을 위한 식각 용액으로, 사파이어(Al2O3) 또는 GaN 기판인 경우에 H2SO4 또는 H3PO4 용액을 사용할 수 있고, SiC 기판인 경우에 BOE(buffered- oxide etch) 또는 HF 용액을 사용할 수 있고, Si 기판인 경우에 BOE(buffered-oxide etch), HF, HNO3 또는 KOH 용액을 사용할 수 있고, ZnO 기판인 경우에 NaCl 용액을 사용할 수 있고, GaAs 기판인 경우에 H2SO4, NaOH 또는 HNO3 용액을 사용할 수 있고, GaP 또는 InP 기판인 경우에 H2SO4와 KBrO3 혼합 용액을 사용할 수 있다. 물론, 상술한 식각 용액에 한정되지 않고 기타 다양한 식각 용액을 사용할 수 있다.
기판의 습식 식각에 의한 식각률은 기판의 결정 방향에 따라 크게 달라지므로, 식각 마스크 패턴, 식각 용액의 혼합비, 식각 온도, 식각 시간 등의 식각 변수에 따라 식각 단면의 형상을 다양하게 형성할 수 있다.
상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것이 바람직하다. 또한, 상기 오목부의 하부는 경사진 평면, 곡면, 선 또는 점의 형상인 것이 바람직하다.
본 실시예는 상기 마스크 패턴을 스트라이프형 구조로 형성하고, 상기 스트라이프형 구조의 길이 방향이 사파이어 기판 결정의 <11-20> 방향에 평행하도록 형성한다. 식각 용액은 황산 : 인산의 부피 비율이 3:1인 황산과 인산의 혼합 용액을 사용하고, 275℃의 식각 온도에서 30분 동안 습식 식각을 진행하였다. 도 7a는 이러한 습식 식각을 실시하여 기판(100) 표면에 요철(110a, 110b)이 형성된 경우의 단면을 나타낸 광학 현미경 사진이다. 도면에서 볼 수 있듯이, 기판(100) 표면에 형성된 요철(110a, 110b)은 서로 다른 기울기를 갖는 비대칭적인 단면 형상을 갖 고, 그 하부는 수평한 평면이 아닌 선의 형상인 오목부(110b)를 포함한다.
동일한 식각 마스크 패턴을 사용하더라도, 식각 마스크 패턴의 방향, 식각 용액의 물질, 식각 용액의 혼합비, 식각 온도, 식각 시간 등의 조건을 다르게 하여, 다양한 형상의 식각 단면 형상을 얻을 수 있다. 예를 들어, 상술한 바와 동일한 스트라이프형 구조의 마스크 패턴을 이용하는 경우에, 상기 스트라이프형 구조의 길이 방향이 사파이어 기판 결정의 <11-00> 방향에 평행하도록 형성하고 상기와 동일한 식각 조건 하에 식각을 진행하여, 도 7b에 도시한 바와 같은 단면 형상의 요철을 형성할 수 있다. 즉, 기판(100) 표면에 형성된 요철(120a, 120b)은 동일한 기울기를 갖는 대칭적인 단면 형상을 갖고, 그 하부는 수평한 평면이 아닌 선의 형상인 오목부(120b)를 포함한다.
이와 같이 식각 조건에 따라 요철의 오목부를 일정한 기울기 또는 곡률을 갖는 측면으로 형성하거나, 다양한 기울기 또는 곡률을 갖는 측면으로 형성하거나, 즉 기울기 또는 곡률이 서로 다른 면이 연결된 측면으로 형성할 수도 있다. 또는 식각 깊이 및 너비를 다양하게 형성할 수 있다.
상기와 같이 기판 표면에 요철을 형성한 다음, 습식 및 건식 식각을 통해 상기 식각 마스크 패턴을 제거한다. 본 실시예의 SiO2 마스크 패턴은 BOE(buffered-oxide etch), 불산(HF) 또는 이들의 희석 용액을 사용한 습식 식각을 통해 제거된다.
다음으로, 상기와 같이 요철이 형성된 기판 상에 반도체층을 형성한다.
반도체로는 GaN, InN, AlN, InGaN, AlGaN, InAlGaN 등이 있으며, 본 실시예는 MOCVD(Metal-Organic Chemical Vapor Deposition) 법을 이용하여 GaN 반도체층을 형성한다. 이 때, 제조되는 반도체층에 따라 MOCVD 장비에 주입되는 분위기(캐리어) 가스, 원료 가스들을 다양하게 변화시킬 수 있다. 즉, 반도체층으로 GaN 반도체층을 형성할 경우, 분위기 가스로 질소, 수소 또는 질소와 수소의 혼합가스를 이용하며, Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스로 수소 또는 질소를 사용할 수도 있고, 수소와 질소를 혼합하여 사용할 수도 있으며, Ga 소스로 상기 트리메틸갈륨 대신 트리에틸갈륨(Triethygallium)을 사용할 수도 있고, 또한 N 소스로 암모니아에 N2H4를 첨가하여 사용할 수 있고 디메틸히드라진(Dimethylhyrazine)을 사용할 수도 있다.
상기 반도체층으로 InN 반도체층을 형성할 경우, 분위기 가스로 질소를 이용하며, In 소스로 트리메틸인듐(Trimethyindium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
상기 반도체층으로 AlN 단결정 박막을 형성할 경우, 분위기 가스로 수소를 이용하며, Al 소스로 트리메틸알루미늄(Trimethyalumium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 Al 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
상기 반도체층으로 InGaN 단결정 박막을 형성할 경우, 분위기 가스로 질소를 이용하며, In 소스로 트리메틸인듐(Trimethyindium)과 Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스, Ga 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
상기 반도체층으로 AlGaN 단결정 박막을 형성할 경우, 분위기 가스로 수소를 이용하며, Al 소스로 트리메틸알루미늄(Trimethyalumium)과 Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스, Al 소스, Ga 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
또한, 상기 반도체층으로 InAlGaN 단결정 박막을 형성할 경우, 분위기 가스로 수소 또는 질소를 이용하며, In 소스로 트리메틸인듐(Trimethyindium)과, Al 소스로 트리메틸알루미늄(Trimethyalumium)과 Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스, Al 소스, Ga 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
상기 언급한 바와 같이, 반도체층의 성장은 3단계의 성장 단계를 포함한다. 즉, 제 1 단계에서는 초기의 비교적 저온에서 에피택셜층의 성장을 위한 씨드(seed)를 형성하고, 제 2 단계에서는 에피택셜층을 삼각형 또는 사다리꼴의 단면 형상으로 수직 성장시키고, 제 3 단계는 에피택셜층을 수평 성장시킨다. 이러한 에피택셜층의 수직 및 수평 성장은 평탄하고 연속적인 반도체층을 형성할 때까지 지속될 수 있다.
이를 위해, 본 실시예는 요철이 형성된 사파이어 기판 상에 560℃의 저온에서 1분 45초 동안 질화갈륨(GaN)의 저온 핵형성층을 성장시킨다. 상기 저온 핵형성층 상에 1020℃의 수직 성장이 활발한 온도에서 60분동안 질화갈륨 에피택셜층을 성장시킨다. 그 다음에, 1160℃의 수평 성장이 활발한 온도에서 120분동안 질화갈륨 에피택셜층을 성장시킨다.
도 8은 수직 성장된 질화갈륨 반도체층을 나타낸 단면 사진으로, 질화갈륨 반도체층(300)은 요철의 볼록부(110a)와 오목부(110b)에 성장된다. 도 9는 수직 및 수평 성장된 질화갈륨 반도체층을 나타낸 사진으로, 성장이 진행됨에 따라 볼록부(110a)에서 오목부(110b)를 가로질러 수평 성장된 질화갈륨 에피택셜층은 오목부(110b)에 성장된 질화갈륨 에피택셜층을 덮고, 인접한 볼록부(110a)에서 수평 성장된 질화갈륨 에피택셜층과 봉합하여 저결함 질화갈륨 반도체층(300)을 형성하는 것을 볼 수 있다. 또한 오목부(110b) 또는 질화갈륨 반도체층(300) 내부에 오목부 공동(150) 또는 봉합부 공동(350)을 포함할 수 있다.
상기 볼록부(110a)에서 성장된 질화갈륨 에피택셜층이 오목부(110b)에 성장된 질화갈륨 에피택셜층에 방해받지 않고 오목부(110b) 상부에 수평 성장할 수 있는 이유는, 요철(110a, 110b)을 형성하는 각 면들 상부에 성장되는 에피택셜층의 성장률, 성장 방향 또는 결정 방향 등이 서로 다르기 때문이다.
도 10a 내지 도 10c는 본 실시예에 따른 질화갈륨 반도체층의 부분 단면을 나타낸 TEM(Transmission Electron Microscopy) 사진이다.
요철의 볼록부와 질화갈륨 반도체층을 나타낸 도 10a를 참조하면, 요철의 볼록부(110a)와 질화갈륨 반도체층(300)의 경계면에서부터 관통 전위(400)가 전파되는 것을 볼 수 있다. 또한 요철의 볼록부에 형성된 질화갈륨 반도체층(300) 표면의 단면을 나타낸 도 10b를 참조하면, 관통 전위의 밀도가 현저하게 감소한 것을 볼 수 있다. 또한 봉합된 질화갈륨 반도체층(300)의 단면을 나타내는 도 10c를 참조하면, 질화갈륨 반도체층(300) 내부에 봉합부 공동(350)을 형성하며, 수평 성장된 질화갈륨 반도체층(300)으로 인해 수직 방향으로 전파되는 관통 전위가 관찰되지 않음을 확인할 수 있다.
본 실시예의 각 단계에서 반도체층의 수직 및 수평 성장을 위해 성장 온도를 제어하였으나, 이에 한정되지 않고, 공급되는 원료의 비율, 분위기 가스, 압력, 시간 등을 제어할 수도 있다.
본 발명에 따른 반도체 구조물의 제조 방법은 상술한 바에 한정되지 않고, 다양한 수정과 변경이 가능하다. 예를 들어, 상기의 실시예에서는 질화갈륨 반도체층을 제조하는 것에 관하여 예시하였으나, 이에 한정되지 않고 본 발명은 상기 설명한 바와 같은 질화갈륨 반도체 외에도 원료 물질을 변경하여 다양한 화합물 반도체의 단결정 박막을 제조할 수 있다.
이와 같이 본 발명은 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부의 요철이 형성된 기판 상에 수평 성장에 의해 반도체층을 형성함으로써, 결정 결함을 감소시켜 신뢰성을 높이고, 내부 양자 효율을 향상시킬 수 있다. 또한 요철의 오목부에 형성되어 반도체층의 표면과 평행 또는 수직이 아닌 다양한 각을 갖는 표면으로 인해 외부 양자 효율을 향상시킬 수 있다.
이하, 본 발명에 따른 반도체 발광 다이오드 및 이의 제조 방법에 대하여 설명한다.
본 발명은 상술한 공정에 따라 제조되어 결정 결함이 감소되고 결정성이 향상된 반도체층을 성장시켜 반도체 발광 다이오드를 형성하는 것을 특징으로 한다.
도 11 및 도 12는 본 발명에 따른 반도체 발광 다이오드를 도시한 단면도이다.
도 11을 참조하면, 발광 다이오드는 요철(1100a, 1100b)이 형성된 기판(1000)과, 기판(1000) 상에 형성된 저결함 반도체층(3000), 상기 반도체층(3000) 상에 순차적으로 형성된 N형 반도체층(4000), 활성층(5000) 및 P형 반도체층(6000)을 포함한다.
이러한 반도체 발광 다이오드의 제조 공정에 대해 설명한다.
먼저, 기판(1000) 상에 상술한 바와 같은 저결함 반도체층(3000)을 형성한다. 즉, 습식 식각을 통해 기판(1000) 표면에 수평한 평면의 볼록부(1100a)와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부(1200b)의 요철을 형성한 후, 그 상부에 수직 및 수평 성장에 의해 반도체층(3000)을 형성한다.
상기 저결함 반도체층(3000) 상에 순차적으로 N형 반도체층(4000), 활성 층(5000) 및 P형 반도체층(6000)을 형성한다.
상기 N형 반도체층(4000)은 전자가 생성되는 층으로, N형 불순물이 도핑된 화합물 반도체층을 사용한다.
상기 활성층(5000)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로, InGaN을 포함하여 형성할 수 있다. 또한, 활성층(5000)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(5000)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
또한, 상기 P형 반도체층(6000)은 정공이 생성되는 층으로, P형 불순물이 도핑된 화합물 반도체층을 사용한다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD), 플라즈마 화학 증착법(PCVD), 분자선 성장법(MBE), 수소화물 기상 성장법(HVPE) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
다음으로, 도 12에 도시한 바와 같이 소정의 식각 공정을 통해 상기 P형 반도체층(6000) 및 활성층(5000)의 일부를 제거하여 상기 N형 반도체층(4000)의 일부를 노출시킨 후, P형 반도체층(6000)과 노출된 N형 반도체층(4000) 상에 P형 전극(7000) 및 N형 전극(8000)을 형성한다.
상기 P형 반도체층(6000)에 균일한 전류를 낮은 저항으로 넓은 영역에 주입하고 광의 투과율을 향상시킬 수 있도록, 상기 P형 반도체층(6000)과 상기 P형 전극(7000) 사이에 투명전극층을 더 형성할 수 있다. 상기 투명전극층으로는 ITO(Indium Tin Oxide), ZnO 또는 전도성을 갖는 투명 금속을 사용할 수 있다. 또한, 상기 P형 전극(7000) 및 N형 전극(8000)을 형성하기 전에 P형 반도체층(6000) 또는 노출된 N형 반도체층(4000) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다.
본 발명의 발광 다이오드는 상술한 설명에 한정되지 않고, 소자의 특성 및 공정의 편의에 따라 다양한 구조로 형성될 수 있다. 예를 들어, 상기 저결함 반도체층 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성하지 않고, 상기 저결함 반도체층에 N형 또는 P형 불순물을 도핑하여 형성할 수도 있다. 즉, 저결함 반도체층의 성장 초기부터, 또는 성장 도중에 N형 또는 P형 불순물을 도핑하여 형성할 수 있다. 또한 플립칩(flip chip) 구조의 소자를 제조할 수 있다. 또한, N형 전극을 형성하기 위해 상술한 바와 같이 P형 반도체층 및 활성층을 식각하지 않고, 레이저 리프트 오프(laser lift-off) 공정을 통해 기판을 제거한 후, N형 전극을 N형 반도체층의 하면에 형성함으로써 P형 전극과 수직한 구조의 소자를 제조할 수 있다.
도 13은 본 발명에 따른 반도체 발광 다이오드의 발광 특성을 나타내는 그래프로, 전극이 형성되지 않는 박막 상태에서 PL(photoluminescence)을 측정한 결과를 나타내었다. 비교예1은 평면 기판 상에 반도체층을 형성하고, N형 반도체층, 활성층 및 P형 반도체층을 형성한 경우를 나타낸 것이고, 실시예1은 요철이 형성된 기판 상에 반도체층을 형성하고, N형 반도체층, 활성층 및 P형 반도체층을 형성한 경우를 나타낸 것이다. 도면에서 볼 수 있듯이, 요철이 형성된 기판 상에 반도체층 을 성장시킨 실시예1은 비교예1에 비해 발광 강도가 현저하게 높은 것을 볼 수 있다.
하기 표 1은 본 발명에 따른 반도체 발광 다이오드의 발광 특성을 나타내는 것으로, 전극을 형성한 구조에 대해 EL(electroluminescence) 출력비를 측정한 결과를 나타내었다. 비교예2는 평면 기판 상에 반도체층을 형성하고, N형 반도체층, 활성층 및 P형 반도체층을 형성한 경우를 나타낸 것이고, 실시예2, 3, 4는 요철이 형성된 기판 상에 반도체층을 형성하고, N형 반도체층, 활성층 및 P형 반도체층을 형성한 경우를 나타낸 것이다. 상기 비교예2와 실시예2, 3, 4는 기판 표면의 형상 및 반도체층의 성장 조건을 제외하고, 모든 조건이 동일하며, 발광 파장은 405㎚이다. 비교예2의 발광 다이오드의 발광 출력을 1로 하여 비교한 값을 나타내었다.
Figure 112006021711967-PAT00001
상기 표 1에서 볼 수 있듯이, 요철이 형성된 기판 상에 반도체층을 성장시킨 실시예2, 3, 4는 비교예2에 비해 발광 출력이 높은 것을 볼 수 있다. 또한, 요철의 오목부의 너비가 상대적으로 넓어질수록 발광 출력이 높은 것을 볼 수 있다. 이는 요철의 오목부 상부에 수평 성장되는 반도체층으로 인해, 결정 결함이 감소되어 내부 양자 효율을 증가시키기 때문이다. 또한 요철의 오목부에 형성되는 다양한 각을 갖는 표면으로 인해 외부 양자 효율을 증가시키기 때문이다.
이상, 본 발명을 바람직한 실시예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 첨부된 특허 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술 분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
본 발명은 습식 식각을 통해 기판 표면에 요철을 형성하고, 수평면으로 이루어진 요철의 볼록부 상에 삼각형 또는 사다리꼴 단면 형상의 반도체층을 수직 성장시킨 후, 오목부 위로 수평 성장시켜 반도체층의 관통 전위를 감소시켜 결정성을 향상시킬 수 있다. 이로 인해 발광 다이오드의 내부 양자 효율을 향상시키고 신뢰성을 확보할 수 있다. 또한 요철의 오목부에 형성되어 반도체층의 표면과 평행 또는 직각이 아닌 다양한 각을 갖는 표면으로 인해 적출 효율을 향상시킬 수 있다.

Claims (20)

  1. 반도체 구조물로서,
    요철이 형성된 기판; 및
    상기 기판 상에 형성된 반도체층을 포함하고,
    상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 구조물.
  2. 청구항 1에 있어서,
    상기 요철은 습식 식각에 의해 형성된 것을 특징으로 하는 반도체 구조물.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 요철은 일정한 기울기 또는 곡률을 갖는 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 구조물.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 요철은 기울기 또는 곡률이 서로 다른 면이 연결된 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 구조물.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 요철의 오목부의 하부는 경사진 평면, 곡면, 선 또는 점의 형상인 것을 특징으로 하는 반도체 구조물.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체층은 상기 볼록부로부터 수직 방향과, 상기 오목부를 가로질러 수평 방향으로 성장된 에피택셜층을 포함하는 것을 특징으로 하는 반도체 구조물.
  7. 청구항 6에 있어서,
    상기 에피택셜층은 상기 볼록부들 사이에서 봉합되는 것을 특징으로 하는 반도체 구조물.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 요철의 오목부는 상기 반도체층의 하부에 형성된 공동을 포함하는 것을 특징으로 하는 반도체 구조물.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 기판은 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP 또는 GaAs으로 이루어진 군에서 선택되는 것을 특징으로 하는 반도체 구조물.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체층은 GaN, InN, AlN, InGaN, AlGaN 또는 InAlGaN으로 이루어진 군에서 선택되는 것을 특징으로 하는 반도체 구조물.
  11. 요철이 형성된 기판을 마련하는 단계; 및
    상기 기판 상에 반도체층을 형성하는 단계를 포함하고,
    상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  12. 청구항 11에 있어서,
    상기 요철이 형성된 기판을 마련하는 단계는,
    평면 기판 상에 식각 마스크 패턴을 형성하는 단계;
    상기 식각 마스크 패턴을 통한 습식 식각을 실시하여 요철을 형성하는 단계; 및
    상기 식각 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  13. 청구항 12에 있어서,
    상기 기판은 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP 또는 GaAs으로 이루어진 군에서 선택되는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  14. 청구항 13에 있어서,
    상기 습식 식각은 H2SO4, H3PO4, BOE(buffered-oxide etch), HF, HNO3, KOH, NaCl, NaOH, KBrO3 용액, 이들의 혼합 용액 또는 이들의 희석 용액으로 이루어진 군에서 선택되는 식각 용액을 사용하는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  15. 청구항 11 내지 청구항 14 중 어느 한 항에 있어서,
    상기 반도체층을 형성하는 단계는,
    상기 볼록부로부터 수직 방향과, 상기 오목부를 가로질러 수평 방향으로 에피택셜층을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  16. 청구항 15에 있어서,
    상기 반도체층을 형성하는 단계는,
    400 내지 800℃의 온도에서 저온 핵형성층 또는 저온 버퍼층을 형성하는 단계;
    900 내지 1150℃의 온도에서 에피텍셜층을 수직 성장시키는 단계; 및
    1050 내지 1200℃의 온도에서 에피텍셜층을 수평 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  17. 청구항 11 내지 청구항 14 중 어느 한 항에 있어서,
    상기 반도체층을 형성하는 단계는 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD), 플라즈마 강화 화학 증착법(PECVD), 분자선 성장법(MBE) 또는 수소화물 기상 성장법(HVPE)을 이용하는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  18. 청구항 11 내지 청구항 14 중 어느 한 항에 있어서,
    상기 반도체층은 GaN, InN, AlN, InGaN, AlGaN 또는 InAlGaN으로 이루어진 군에서 선택되는 것을 특징으로 하는 반도체 구조물의 제조 방법.
  19. 요철이 형성된 기판;
    상기 기판 상에 형성된 반도체층; 및
    상기 반도체층 상에 형성된 N형 및 P형 반도체층을 포함하고,
    상기 요철은 수평면으로 이루어진 볼록부와 경사진 평면 또는 곡면 형상의 측면으로 이루어진 오목부를 포함하는 것을 특징으로 하는 반도체 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 요철은 습식 식각에 의해 형성된 것을 특징으로 하는 반도체 발광 다이오드.
KR20060027779A 2006-03-28 2006-03-28 반도체 구조물의 제조 방법 KR100786777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060027779A KR100786777B1 (ko) 2006-03-28 2006-03-28 반도체 구조물의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060027779A KR100786777B1 (ko) 2006-03-28 2006-03-28 반도체 구조물의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070097640A true KR20070097640A (ko) 2007-10-05
KR100786777B1 KR100786777B1 (ko) 2007-12-18

Family

ID=38803800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060027779A KR100786777B1 (ko) 2006-03-28 2006-03-28 반도체 구조물의 제조 방법

Country Status (1)

Country Link
KR (1) KR100786777B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
WO2015047355A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Integration of iii-v devices on si wafers
KR102192428B1 (ko) * 2020-06-12 2020-12-17 서울바이오시스 주식회사 고효율 발광 다이오드

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
KR20130128745A (ko) * 2012-05-17 2013-11-27 서울바이오시스 주식회사 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR102504265B1 (ko) * 2016-01-07 2023-02-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4201079B2 (ja) * 2002-12-20 2008-12-24 昭和電工株式会社 発光素子、その製造方法およびｌｅｄランプ
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8410521B2 (en) 2009-03-02 2013-04-02 Lg Innotek Co., Ltd. Semiconductor light emitting device
WO2015047355A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Integration of iii-v devices on si wafers
US9673045B2 (en) 2013-09-27 2017-06-06 Intel Corporation Integration of III-V devices on Si wafers
US10475888B2 (en) 2013-09-27 2019-11-12 Intel Corporation Integration of III-V devices on Si wafers
KR102192428B1 (ko) * 2020-06-12 2020-12-17 서울바이오시스 주식회사 고효율 발광 다이오드

Also Published As

Publication number Publication date
KR100786777B1 (ko) 2007-12-18

Similar Documents

Publication Publication Date Title
KR100825137B1 (ko) 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드
JP3587081B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
JP5406871B2 (ja) 窒化物半導体構造の製造方法および発光ダイオード
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US20090261376A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
KR100786777B1 (ko) 반도체 구조물의 제조 방법
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
US9202976B2 (en) Group III nitride semiconductor light-emitting device and method for producing the same
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR100820836B1 (ko) 발광 다이오드 제조방법
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP2009123836A (ja) 窒化物半導体発光素子
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP4172444B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板
US20240006853A1 (en) Laser diode and method for manufacturing the same
KR100676881B1 (ko) 화합물 반도체의 단결정 박막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee