KR100676881B1 - 화합물 반도체의 단결정 박막 제조 방법 - Google Patents

화합물 반도체의 단결정 박막 제조 방법 Download PDF

Info

Publication number
KR100676881B1
KR100676881B1 KR1020050072919A KR20050072919A KR100676881B1 KR 100676881 B1 KR100676881 B1 KR 100676881B1 KR 1020050072919 A KR1020050072919 A KR 1020050072919A KR 20050072919 A KR20050072919 A KR 20050072919A KR 100676881 B1 KR100676881 B1 KR 100676881B1
Authority
KR
South Korea
Prior art keywords
single crystal
compound semiconductor
thin film
growth
temperature
Prior art date
Application number
KR1020050072919A
Other languages
English (en)
Inventor
홍창희
정흥섭
Original Assignee
홍창희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍창희 filed Critical 홍창희
Priority to KR1020050072919A priority Critical patent/KR100676881B1/ko
Application granted granted Critical
Publication of KR100676881B1 publication Critical patent/KR100676881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 화합물 반도체의 단결정 박막 제조 방법에 관한 것으로, 기판을 마련하는 단계와, 상기 기판 위에 직접 접촉하며 섬형상의 단결정 씨드를 구비하여 단결정 아일랜드 층을 형성하는 단계와, 상기 단결정 아일랜드 층의 수평 성장을 촉진하여 평탄하고 연속적인 단결정 층을 형성하는 단계를 포함하는 화합물 반도체의 단결정 박막 제조 방법을 제공한다. 이와 같이 기판 위에 단결정 아일랜드 층을 성장시킨 후 단결정 박막을 형성하여 결정성이 우수한 저 결함의 화합물 반도체 단결정 박막을 제조할 수 있고, 결정 결함이 억제되고 결정성이 향상된 반도체층으로 인해 소자의 성능을 향상시킬 수 있고, 소자의 신뢰성을 향상시킬 수 있으며, 버퍼층을 배제하고 기판 위에 바로 단결정 박막을 형성하므로 제조 공정을 단순화할 수 있다.
화합물, 반도체, 단결정, 아일랜드, 결정 결함, 버퍼층

Description

화합물 반도체의 단결정 박막 제조 방법{Fabricating Method of Single Crystal Thin Film of Compound Semiconductor}
도 1은 본 발명에 따른 화합물 반도체 단결정 박막의 성장 조건 및 각 조건에서 형성된 단결정 박막의 단면 형상을 나타낸 개념도이다.
도 2는 본 발명의 제1단계 성장 조건을 나타낸 그래프이다.
도 3은 본 발명의 제1단계에서 성장된 단결정 층의 단면 구조도이다.
도 4는 본 발명의 제1단계에서 성장된 단결정 층 평면 SEM 사진이다.
도 5는 본 발명의 제1단계의 초기 단계에서의 단결정 층의 단면 TEM 사진과 SAD 패턴 사진이다.
도 6은 본 발명의 제2단계까지 성장된 단결정 층의 단면 구조도이다.
도 7은 본 발명의 제2단계까지 성장된 단결정 층의 평면 SEM 사진이다.
도 8은 본 발명의 제2단계까지 성장된 단결정 층의 단면 TEM 사진이다.
도 9는 본 발명의 제3단계까지 성장된 단결정 층의 단면 구조도이다.
도 10은 본 발명의 제3단계까지 성장된 단결정 층의 단면 SEM 사진이다.
도 11은 본 발명의 제3단계까지 성장된 단결정 층의 단면 TEM 사진이다.
도 12는 본 발명의 제3단계까지 성장된 단결정 박막을 에칭한 후의 AFM 사진 이다.
도 13은 본 발명에 따라 제조된 화합물 반도체의 단결정 박막의 단면도이다.
도 14는 본 발명에 따라 화합물 반도체의 단결정 박막을 제조하는 공정 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : 기판
14 : 단결정 박막
본 발명은 화합물 반도체의 단결정 박막 제조 방법 및 이에 의해 제조된 화합물 반도체에 관한 것으로, 상세하게는 결정성이 우수하고 결정 결함이 억제된 화합물 반도체의 단결정 박막 제조 방법에 관한 것이다.
일반적으로 발광 소자 즉, 발광 다이오드(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 양공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다. 예를 들어 GaAsP 등을 이용하여 적색 파장 대역의 광을 발광하는 적색 발광 소자를 형성할 수 있고, GaP, InGaN 등을 이용하여 녹색 파장 대역의 광을 발광하는 녹색 발광 소자를 형성할 수 있고, InGaN/GaN 더블 헤테로(double hetero) 구조를 이용하여 청색 파장 대역의 광을 발광하는 청색 발광 소자를 형성할 수 있으며, AlGaN/GaN 또는 AlGaN/AlGaN 구조를 이용하여 UV 파장 대역의 광을 발광하는 UV 발광 소자를 형성할 수 있다. 특히, GaN은 상온에서 3.4eV의 직접 천이형 밴드갭(direct bandgap)을 가지며 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 0.7eV (InN)에서 3.4eV (GaN), 6.2eV (AlN)까지 직접 천이형 에너지 밴드갭을 가지고 있어서 가시광에서부터 자외선 영역까지 넓은 파장 영역 때문에 광소자의 응용 가능성이 매우 큰 물질이다.
상술한 바와 같은 화합물 반도체를 이용하여 광특성이 우수한 발광 다이오드를 제조하기 위해서는 기판 위에 결정 성장되는 화합물 반도체의 박막 특성이 매우 중요하며, 이로 인해 결정성이 우수한 화합물 반도체 박막을 제조하기 위한 개발이 활발히 진행되고 있다.
종래의 질화 갈륨(GaN)계 화합물 반도체는 사파이어 기판 및 SiC 기판 상에 유기금속 화합물 기상 성장법을 통해 성장된다. 즉, 사파이어 기판이 로딩된 챔버 내에 반응 가스로 유기 화합물 가스를 공급하고, 기판 표면의 온도를 섭씨 약 900 내지 1100도 고온으로 유지하여 기판 상에 화합물 반도체 결정의 에피택셜층을 성장시킨다.
하지만, 이때 하부 기판과 질화 갈륨(GaN)계 화합물 반도체막의 결정 부정합 때문에 이러한 질화 갈륨계 화합물 반도체의 에피택셜층을 발광 소자로 사용하기 위해서는 결정성을 향상시켜야 하는 문제가 발생하였다. 즉, MOCVD법을 사용하여 사파이어 기판 위에 직접 성장한, 예를 들면 AlGaN의 에피택셜층의 표면은 6각 피라미드상, 내지는 6각 기둥상의 성장패턴으로 형성되어 그 표면에 요철이 발생한다. 따라서, 표면에 무수한 요철이 있고 표면 토폴로지가 불량한 에피택셜층을 사용하여 발광 소자를 제작할 경우에는 소자의 효율이 낮아지게 되는 문제가 발생하였다.
이러한 문제를 해결하기 위해 한국특허공개공보 제1992-0015514호에 기재되어 있듯이 에피택셜층을 성장시키기 전에 기판상에 AlxGa(1-x)N의 다결정 박막을 버퍼층으로 성장시키는 방법이 제안되었다. 이는 사파이어 기판 상에 섭씨 400 내지 900도의 저온에서 다결정질 버퍼층을 성장시킨 다음, 고온에서 버퍼층 상에 도핑되지 않은 GaN층 또는 실리콘(Si)이 도핑된 n-GaN층을 성장한다. 이러한 방법을 통해 에피택셜층의 결정성을 어느 정도 개선할 수 있다.
하지만, 기판 전면에 균일하게 일정한 두께의 버퍼층을 형성하기 위해서는 버퍼층의 성장시 성장 조건을 매우 엄격하게 제한하여야 하는 문제가 있고, 질화 갈륨 계열의 버퍼층 물질로 사용되는 저온 AlxGa(1-x)N막 또는 InxGa(1-x)N막은 사파이어 기판과 큰 격자 상수의 차이를 가지고 있다. 이러한 격자 상수의 차이로 인해 고품질의 질화 갈륨을 얻는데 많은 문제가 발생하였다.
또한, 저온 버퍼층은 결정 결정구조가 다결정이고, 두께가 0.001-0.5μm인 것으로 제한되어 있으며, 이 방법에 의해 성장된 질화물 반도체 단결정 박막의 관 통전위(threading dislocation) 밀도는 여전히 질화물 반도체 소자의 성능 및 신뢰성에 치명적인 영향을 미치는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 저온 버퍼층의 사용을 배제하고 단결정 씨드층을 구비하여 반도체 단결정 박막의 결정 결함을 감소시키고 결정성을 향상시켜 고품위의 화합물 반도체를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 고품위의 화합물 반도체 박막을 제조하여 화합물 반도체 소자의 성능을 향상시키고, 신뢰성을 확보할 수 있는 화합물 반도체를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 화합물 반도체의 단결정 박막을 제조하는 방법으로서, 기판을 마련하는 단계와, 상기 기판 위에 직접 접촉하며 섬형상의 단결정 씨드를 구비하여 단결정 아일랜드 층을 형성하는 단계와, 상기 단결정 아일랜드 층의 수평 성장을 촉진하여 평탄하고 연속적인 단결정 층을 형성하는 단계를 포함하는 화합물 반도체의 단결정 박막 제조 방법을 제공한다.
여기서, 상기 단결정 아일랜드 층을 형성한 후, 상기 단결정 아일랜드 층의 수직 성장을 촉진하여 단결정 돌출 구조를 형성하는 단계를 포함하는 것이 바람직하다.
상기에서, 상기 단결정 아일랜드 층을 형성하는 단계는 단결정 성장이 진행되는 동안 성장 온도가 초기 온도(T1)에서 후기 온도(T2)로 변화되는 것이 효과적이다. 이때, 상기 초기 온도(T1)는 섭씨 500 내지 900도 범위이며, 후기 온도(T2)는 섭씨 800 내지 1200도 범위인 것이 효과적이다. 물론 상기 초기 온도(T1)에서 기판 위에 화합물 반도체의 단결성 씨드가 형성되는 것이 바람직하다. 상기의 성장 온도의 변화는 시간에 따라 연속적으로 변화되거나, 불연속적으로 변화되거나, 일정 온도로 유지되는 구간을 포함하는 것이 효과적이다. 이때, 상기 단결정 돌출 구조를 형성하는 단계의 성장 온도(T3)는 상기 후기 온도(T2) 보다 높거나 낮으며 상기 초기 온도(T1) 보다는 높은 범위인 것이 바람직하다. 상기의 단결정 돌출 구조를 형성하는 단계의 성장 온도는 섭씨 700 내지 1100도 범위인 것이 바람직하다.
한편, 연속적인 단결정 층을 형성하는 단계의 성장 온도(T4)는 섭씨 900 내지 1300도 범위인 것이 바람직하다. 이때, 상기 연속적인 단결정 층을 형성하는 단계의 성장 온도(T4)는 상기 단결정 돌출 구조를 형성하는 단계의 성장 온도(T3)는 보다 높은 범위인 것이 바람직하다.
상술한 기판은 사파이어, GaN, SiC, ZnO, Si, GaP, InP, GaAs로 이루어진 군에서 선택된 것이 바람직하다.
그리고, 상기 화합물 반도체는 GaN, InN, AlN, InGaN, AlGaN, InAlGaN으로 이루어진 군에서 선택된 것이 효과적이다.
또한, 본 발명에 따른 화합물 반도체로서, 기판과, 상기 기판 위에 직접 접촉하여 형성된 화합물 반도체의 단결정 박막을 포함하고, 상기 화합물 반도체의 단 결정 박막은 상기 기판에 바로 접촉하여 형성된 단결정 씨드가 아일랜드 형상으로 성장하고, 이후 상기 단결정 아일랜드 층이 수평 성장하여 연속적 박막으로 제조된 화합물 반도체를 제공한다.
여기서, 상기 기판은 사파이어, GaN, SiC, ZnO, Si, GaP, InP, GaAs로 이루어진 군에서 선택된 것이 효과적이다.
그리고, 상기 화합물 반도체의 단결정 박막은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN으로 이루어진 군에서 선택된 것이 바람직하다.
도면을 참조하여 본 발명에 대하여 설명한다.
도 1은 본 발명에 따른 화합물 반도체 단결정 박막의 성장 조건 및 각 조건에서 형성된 단결정 박막의 단면 형상을 나타낸 개념도이다.
본 발명의 화합물 반도체의 단결정 박막 제조방법은 성장 조건을 조정하여 기판 상에 화합물 반도체의 단결정 아일랜드(island) 층을 형성하는 제1단계; 상기 아일랜드 층의 수직 성장을 촉진시키는 제2단계; 상기 아일랜드 층의 수평 성장을 촉진하여 연속적인 화합물 반도체의 단결정 박막을 형성하는 제3단계를 포함하며, 이러한 기본 단계 이외에 다른 단계가 더 추가될 수 있으며 제2단계가 생략될 수도 있다.
이러한 화합물 반도체의 단결정 박막을 제조하는 각 단계는 여러 가지 박막 성장 조건을 제어하여 달성되며, 예를 들면 성장 온도를 제어하여 달성될 수 있다. 즉, 제1단계는 박막 성장 온도를 변화시키면서 기판 상에 화합물 반도체의 단결정 아일랜드(island) 층을 형성하고, 제2단계는 일정 온도에서 상기 아일랜드 층의 수직 성장을 촉진시켜 피라미드 형상의 단결정 돌출 구조 층을 형성하며, 제3단계는 일정 온도에서 상기 아일랜드 층의 수평 성장을 촉진하여 화합물 반도체 아일랜드를 완전 봉합시킴으로써 연속적이고 치밀한 화합물 반도체 단결정 박막을 형성할 수 있다.
성장 온도를 변화시켜 단결정 아일랜드 층을 형성하는 제1단계에서는 두께를 일정하게 조절한(약 0.1 내지 2㎛) 절두형 피리미드 구조가 일부 병합된 섬(island)모양으로 아일랜드 층을 성장하는 과정으로 구성되고, 일정 온도에서 아일랜드를 수직 성장시키는 제2단계에서는 아일랜드 층의 하단부가 봉합되고, 각종 관통 전위를 포함한 결정 결함을 줄일 수 있는 피라미드 형태의 아일랜드가 형성하도록 수직 성장률이 우세한 성장 조건을 도입하여 성장시키는 과정으로 구성되고, 일정 온도에서 아일랜드를 수평 성장시키는 제3단계에서는 각각의 수직 성장된 피라미드 형태의 아일랜드의 상단부가 충분히 봉합될 수 있는 수평 성장률이 우세한 성장 조건의 과정으로 구성된다. 이때 성장된 화합물 반도체 박막은 원자 단위의 표면 거칠기를 가지기 때문에 거울과 같은 표면을 형성할 수가 있다.
이때, 본 발명에 따라 성장할 수 있는 화합물 반도체로는 GaN, InN, AlN, InGaN, AlGaN, InAlGaN등이 있으며, 사용할 수 있는 기판으로는 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, GaAs 등이 있다. 물론 이에 한정되지 않고 다양한 재료가 선택될 수 있다.
이하에서 본 발명에 따른 화합물 반도체 단결정 박막 제조 방법의 각 단계를 도면을 참조하여 상세히 설명한다.
도2는 본 발명의 제1단계 성장 조건을 나타낸 그래프이고, 도3은 본 발명의 제1단계에서 성장된 단결정 층의 단면 구조도이고, 도4는 본 발명의 제1단계에서 성장된 단결정 층의 평면 SEM 사진이고, 도5는 본 발명의 제1단계의 초기 단계에서의 단결정 층의 단면 TEM 사진과 SAD 패턴 사진이다.
본 발명의 제1단계에서는 여러 가지 박막 성장 조건을 제어하여 기판 위에 원하는 결정 구조로 섬형상의 반도체 아일랜드 층을 형성한다. 예를 들면 사파이어 기판 위에 GaN 반도체를 형성하는 경우 육방정(hexagonal) 우르짜이트(wurzite) 결정 구조의 단면이 사다리꼴 형태인 섬 형상의 단결정 아일랜드 층을 형성한다.
도2를 참조하면, 본 발명의 화합물 반도체 아일랜드 층을 성장시키는 제1단계는 소정 시간 동안 온도를 변화시키며 수행될 수 있다. 제1단계의 초기에는 비교적 저온(T1)에서 시작하며 후기는 T1 보다 높은 T2에서 진행되도록 시간에 따라 성장 온도를 변화시킨다. 이는 초기의 비교적 저온에서 화합물 반도체의 씨드(seed)를 형성하고 이후 형성된 씨드를 아일랜드 형상으로 성장시키기 위함이다. 초기 온도(T1)의 온도 범위는 섭씨 500 내지 900도 이고 후기 온도(T2)의 온도 범위는 섭씨 800 내지 1200도 인 것이 바람직하다.
이때 시간에 따른 온도의 변화(T1과 T2의 변화)는 여러 가지 방식으로 변경될 수 있다. 도2의 (a)와 같이 제1단계가 진행되는 시간 동안 초기 온도(T1)에서 후기 온도(T2) 까지 연속적으로 변화시킬 수 있고, 도2의 (b)와 같이 초기 일정 시 간 동안 초기 온도(T1)에서 후기 온도(T2) 까지 연속적으로 변화시킨 후 후기의 일정 시간 동안 후기 온도(T2)로 유지할 수 있고, 도2의 (c)와 같이 초기 일정 시간 동안 초기 온도(T1)로 유지한 후 초기 온도(T1)에서 후기 온도(T2)까지 연속적으로 변화시킬 수 있고, 도2의 (d)와 같이 초기 일정 시간 동안 초기 온도(T1)로 유지한 후 초기 온도(T1)에서 후기 온도(T2)까지 연속적으로 변화시키고 그 후 다시 일정 시간 동안 후기 온도(T2)로 유지할 수도 있다. 이외에도 시간에 따른 온도변화는 다양한 형태로 변경될 수 있다. 예를 들면, 시간에 따른 온도변화율(그래프의 기울기)은 직선 형태가 아닐 수 있고, 곡선 형상일 수 있고, 불연속적으로 변화될 수 있고, 계단 형상일 수 있다. 또한, 온도를 상승시키다가 내릴 수 있고, 제1단계를 여러 구간으로 나누어 온도 상승 속도를 구간별로 다르게 할 수도 있고, 각 구간 사이에 성장을 중단하고 어닐링(annealing)을 할 수도 있다.
본 발명의 제1단계를 수행 한 후 형성된 화합물 반도체 층은 도3에 나타내었듯이 성장 초기에 기판(11) 위에 화합물 반도체의 단결정 씨드(seed)가 형성되고, 이후 단결정 아일랜드(12)로 성장된다. 이는 제1단계 성장 후 GaN 반도체 층을 촬영한 주사 전자 현미경(SEM) 사진 및 제1단계 초기의 씨드층을 촬영한 투과 전자 현미경(TEM) 사진으로부터 확인된다. 도4를 참조하면, 본 발명의 제1단계 성장 조건에 따라 초기 일정 시간 동안 초기 온도(T1)에서 후기 온도(T2) 까지 연속적으로 변화시킨 후 후기의 일정 시간 동안 후기 온도(T2)로 유지하여 성장시킨 GaN 반도체의 아일랜드 층의 평면 SEM 사진으로부터 GaN 반도체가 고립된 3차원 섬형상으로 형성되어 있는 것을 알 수 있다.
도5를 참조하면, 본 발명의 제1단계 성장의 초기 온도(T1)에서 일정 시간(10분) 유지하여 사파이어 기판 위에 GaN 씨드층을 성장한 시편의 사파이어 기판과 GaN 층과의 계면부위 단면을 촬영한 TEM 사진과 TEM 장비를 이용하여 관찰한 계면 부위의 SADP(selective area diffraction pattern)으로부터, 도5의 (a)의 TEM 단면사진에서는 사파이어 기판 위에 결정방향이 서로 70도 정도로 심하게 기울어진 우르짜이트 GaN 씨드들이 형성되었음을 볼 수 있고, 도5의 (b)의 SADP는 이러한 기울어진 GaN 씨드들의 회절 패턴이 기울어진 각도와 일치하여 두 방향의 패턴으로 겹쳐서 나타남을 볼 수 있다. 즉, 본 발명의 제1단계의 초기에 성장되는 씨드층은 단결정 층으로 우르짜이트 결정 구조임을 알 수 있다. 따라서 도4 및 도5로부터 알 수 있듯이, 본 발명의 제1단계 성장에서는 종래의 버퍼층 성장의 경우 기판위에 다결정(wurtzite 구조와 zincblende 구조가 혼합된 결정) 질화물 반도체가 형성되는 것과는 다르게 반도체 박막 성장 초기에 기판 위에 화합물 반도체의 단결정 씨드층이 형성되고 이후 3차원 섬형상의 아일랜드 층으로 성장된다.
한편, 본 발명의 제1단계에서 화합물 반도체의 단결정 아일랜드 층을 성장시키기 위해서, 성장 온도 외에 공급되는 원료의 비율, 분위기 가스, 압력 등이 조절될 수 있다.
도6은 본 발명의 제2단계까지 성장된 단결정 층의 단면 구조도이고, 도7은 본 발명의 제2단계까지 성장된 단결정 층의 평면 SEM 사진이고, 도8은 본 발명의 제2단계까지 성장된 단결정 층의 단면 TEM 사진이다.
도6을 참조하면, 본 발명의 제2단계에서는 여러 가지 박막 성장 조건을 제어 하여 상기 제1단계에서 형성된 아일랜드 층의 수직 성장을 촉진하여 단면이 사다리꼴을 포함한 사각형 혹은 삼각형 모양인 돌출 구조를 형성한다. 이러한 본 발명의 제2단계 성장을 생략하고 바로 제3단계 성장을 시행하여 화합물 반도체 단결정 박막을 성장할 수 있으나, 제2단계 성장을 진행하는 것이 관통전위(TD: threading dislocation)의 밀도를 줄이고 결정질을 높이기 위해 바람직하다. 특히, 관통전위의 밀도를 현저하게 줄이고 결정질을 높이기 위해서는 돌출 구조의 단면 형상을 삼각형으로 형성하는 것이 바람직하다.
본 발명의 화합물 반도체 아일랜드 층의 수직 성장을 촉진시키는 제2단계는 소정 시간 동안 일정한 성장 온도(T3)에서 수행될 수 있고, 수직 성장을 촉진시키기 위해서는 성장 온도(T3)가 다소 낮은 편이 좋다. 예를 들면 제1단계의 후기 온도(T2) 보다 약간 높거나 낮고, 제1단계의 초기 온도(T1)보다 높을 수 있다. 이러한 제2단계 성장은 섭씨 700 내지 1100도 범위 내의 일정온도에서 수행되는 것이 바람직하다.
도7을 참조하면, 본 발명의 제2단계 성장 조건에 따라 사파이어 기판에 성장시킨 GaN 반도체 층의 평면 SEM 사진으로부터 GaN 반도체가 피라미드 형상의 돌출 구조로 형성되어 있는 것을 알 수 있다.
도8을 참조하면, 본 발명의 제2단계 성장 조건에 따라 사파이어 기판에 성장시킨 GaN 반도체 층의 단면을 촬영한 단면 TEM 사진으로부터, 사파이어 기판과 GaN 층의 계면에서부터 생성되는 관통전위가 GaN 아일랜드의 성장과 함께 기울어져 전파되면서 GaN 아일랜드의 봉합계면(coalescence boundary)쪽으로 모이는 현상을 관 찰할 수 있으며, 이 현상으로 GaN 아일랜드의 정점(apex)부근에는 관통 전위 밀도가 감소됨을 알 수 있다.
한편, 본 발명의 제2단계에서 단결정 아일랜드 층의 수직 성장을 촉진시키기 위해서는, 성장 온도 외에 공급되는 원료의 비율, 분위기 가스, 압력 등이 조절될 수 있다.
도9는 본 발명의 제3단계까지 성장된 단결정 층의 단면 구조도이고, 도10은 본 발명의 제3단계까지 성장된 단결정 층의 단면 SEM 사진이고, 도11은 본 발명의 제3단계까지 성장된 단결정 층의 단면 TEM 사진이고, 도12는 본 발명의 제3단계까지 성장된 단결정 박막을 에칭한 후의 AFM 사진이다.
도9를 참조하면, 본 발명의 제3단계에서는 여러 가지 박막 성장 조건을 제어하여 상기 제2단계까지에서 형성된 아일랜드 층의 수평 성장을 촉진하여 화합물 반도체 단결정 아일랜드가 수평 성장하여 완전히 봉합(coalescence)됨으로써 거울 표면과 같이 평탄한 저 결함 화합물 반도체의 단결정 박막(14)으로 형성한다.
본 발명의 화합물 반도체 아일랜드 층의 수평 성장을 촉진시키는 제3단계는 소정 시간 동안 일정한 성장 온도(T4)에서 수행될 수 있고, 수직 성장을 촉진시키기 위해서는 성장 온도(T4)가 다소 높은 편이 좋다. 예를 들면 제2단계의 성장 온도(T3) 보다 높은 것이 좋다. 이러한 제3단계 성장은 섭씨 900 내지 1300도 범위 내의 일정온도에서 수행되는 것이 바람직하다.
도10을 참조하면, 본 발명 각 단계의 성장 조건에 따라 사파이어 기판에 제3단계까지 성장시킨 GaN 반도체 층의 단면 SEM 사진으로부터 연속적이고 표면이 거 울 표면과 같이 평탄한 GaN 반도체 박막이 형성되어 있는 것을 알 수 있다.
도11을 참조하면, 본 발명 각 단계의 성장 조건에 따라 사파이어 기판에 제3단계까지 성장시킨 GaN 반도체 층의 단면 TEM 사진으로부터, 사파이어 기판과 GaN 층의 계면에서부터 전파되는 관통전위가 상당히 기울어져 있고 GaN 층의 표면으로 갈수록 그 밀도가 크게 감소함을 관찰할 수 있다. 또한, 도12를 참조하면, 본 발명에 따라 제3단계까지 성장된 GaN 단결정 박막을 약 200도의 황산과 인산의 혼합 용액에 10분간 에칭시킨 후 표면을 스캔한 AFM 이미지로부터, 관통전위에 해당하는 에칭된 점(etch pit)의 밀도가 2.25×108㎠로 종래의 일반적인 방법으로 성장된 GaN 박막의 에칭된 점의 밀도 109-1010㎠ 보다 크게 감소되었음을 알 수 있다.
한편, 본 발명의 제3단계에서 단결정 아일랜드 층의 수평 성장을 촉진시키기 위해서는, 성장 온도 외에 공급되는 원료의 비율, 분위기 가스, 압력 등이 조절될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도13은 본 발명에 따라 제조된 화합물 반도체의 단결정 박막의 단면도이고, 도14는 본 발명에 따라 화합물 반도체의 단결정 박막을 제조하는 공정 흐름도이다.
도 13을 참조하면, 본 발명에 따른 화합물 반도체 박막은 기판(11)위에 형성된 화합물 반도체의 단결정 박막(30)을 포함한다.
상기의 기판(11)으로는 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, GaAs 등이 있다. 바람직하게는 본 실시예에서는 사파이어 기판을 사용한다.
화합물 반도체로는 GaN, InN, AlN, InGaN, AlGaN, InAlGaN등이 있으며, 본 실시예에서는 MOCVD(Metal-Organic Chemical Vapor Deposition)법을 이용하여 상술한 화합물 반도체 단결정 박막(14)을 형성한다. 이때 제조되는 화합물 반도체 단결정 박막(14)에 따라 MOCVD장비에 주입되는 분위기(캐리어) 가스, 원료 가스 및 반응 가스들을 다양하게 변화시킬 수 있다. 즉, 화합물 반도체 단결정 박막(14)으로 GaN 단결정 박막을 형성할 경우, 분위기 가스로 수소를 이용하며, Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스로 수소 또는 질소를 사용할 수도 있고 수소와 질소를 혼합하여 사용할 수도 있으며, Ga 소스로 상기 트리메틸갈륨 대신 트리에틸갈륨(Triethygallium)을 사용할 수도 있고, 또한 N 소스로 암모니아에 N2H4를 첨가하여 사용할 수 있고 디메틸히드라진(Dimethylhyrazine)을 사용할 수도 있다.
화합물 반도체 단결정 박막(14)으로 InN 단결정 박막을 형성할 경우, 분위기 가스로 질소를 이용하며, In 소스로 트리메틸인듐(Trimethyindium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
화합물 반도체 단결정 박막(14)으로 AlN 단결정 박막을 형성할 경우, 분위기 가스로 수소를 이용하며, Al 소스로 트리메틸알루미늄(Trimethyalumium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 Al 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
화합물 반도체 단결정 박막(14)으로 InGaN 단결정 박막을 형성할 경우, 분위기 가스로 질소를 이용하며, In 소스로 트리메틸인듐(Trimethyindium)과 Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
화합물 반도체 단결정 박막(14)으로 AlGaN 단결정 박막을 형성할 경우, 분위기 가스로 수소를 이용하며, Al 소스로 트리메틸알루미늄(Trimethyalumium)과 Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이다.
또한, 화합물 반도체 단결정 박막(14)으로 InAlGaN 단결정 박막을 형성할 경우, 분위기 가스로 수소 또는 질소를 이용하며, In 소스로 트리메틸인듐(Trimethyindium)과, Al 소스로 트리메틸알루미늄(Trimethyalumium)과 Ga 소스로 트리메틸갈륨(Trimethygallium)과 N 소스로 암모니아(NH3)를 이용하여 성장한다. 여기서, 분위기 가스와 In 소스 및 N 소스 가스가 다양하게 변경될 수 있음은 물론이 다.
본 실시예에서는 사이파어 기판 위에 GaN 단결정 박막을 제조하는 경우를 설명한다.
도14를 참조하면, 우선 세정된 사파이어 기판을 준비하여(S11) MOCVD의 반응 챔버 내의 서셉터 위에 로딩하고, 계속해서 반응 챔버 내의 공기를 배기 펌프를 이용하여 충분히 배기한다. 서셉터의 온도를 조절하여 단결정 성장 온도를 원하는 온도로 조절한다. 즉, 성장 온도를 제1단계의 초기온도 섭씨 500 내지 900도 사이로 제어한다. 본 실시예에서는 720도 조절하였다.
이후, 분위기 가스, Ga 소스 및 N 소스 가스를 공급하여 GaN 단결정 씨드 및 아일랜드 층을 형성하는 제1단계 성장을 수행한다.(S12) 분위기 가스로는 수소(H2)를 공급하고, N 소스 가스로 암모니아(NH3) 가스를 공급한다. 또한, Ga 소스로 트리메틸갈륨을 공급한다. 이때 트리메틸갈륨의 양은 약 100 내지 300 μmol/min로, NH3의 양은 약 0.5 내지 2 L/min을 공급하는 것이 바람직하다. 본 실리예에서는 트리메틸갈륨의 양은 약 255 μmol/min, NH3의 양은 1.5 L/min을 공급하였다. 단결정 아일랜드를 형성하기 위해서는 NH3의 양과 트리메틸갈륨의 양의 비(NH3의 양/트리메틸갈륨의 양)가 작은 것이 효율적이다. 예를들면 70 내지 900인 것이 바람직하다. 수소 가스 양은 약 5 내지 9 L/min되도록 공급하는 것이 바람직하다. 본 실시예에서는 수소 가스량이 약 6 L/min가 되도록 공급하였다. 이러한 소스 및 가스의 양은 MOCVD 장비의 종류, 반응 챔버의 크기 등에 따라 변경될 수 있음은 물론이다.
여기서, 기판 위에 단결정 성장이 시작되면서 성장 온도를 서서히 상승시킨다. 즉, 초기 온도(T1) 720도에서 소정 시간 동안 온도를 상승하여 후기 온도(T2)에 도달한다. 후기 온도(T2)는 섭씨 800 내지 1200도로 하는 것이 바람직하며, 본 실시예에서는 후기 온도(T2)를 1050도 하였으며 후기 온도(T2)에 도달한 후 소정 시간 동안 유지시켰다. 즉, 720도에서 3분간에 걸쳐 성장 온도를 1050도로 상승시키고, 1050도에서 7분간 단결정 씨드를 성장시켰다. 이때, 상기에서 상세히 설명한 바와 같이 제1단계의 온도 변화는 여러 가지 형태로 수행될 수 있다.
또한, 제1단계 성장이 수행되는 동안 반응 챔버의 압력은 약 100 내지 700 mbar에서 진행되는 것이 바람직하며, 본 실시예에서는 500 mbar의 압력으로 제1단계 성장을 수행하였다.
상기와 같은 과정으로 제1단계 성장을 수행하면, 기판 위에 GaN 반도체가 사다리꼴 단면을 가지는 아일랜드 형상으로 성장된다. 이때, 상기의 여러 가지 성장 조건을 변화시키면 아일랜드의 단면 형상을 삼각형태로 제조할 수도 있다.
이후, 분위기 가스, Ga 소스 및 N 소스 가스의 공급을 제어하여 GaN 단결정 아일랜드의 수직 성장을 촉진하는 제2단계 성장을 수행한다.(S13) 제2단계의 성장 온도(T3)는 제1단계의 후기 성장 온도(T2)보다 약간 높거나 낮을 수 있고, 초기 성장 온도(T1) 보다 높을 수 있다. 즉, 제2단계의 성장 온도는 섭씨 700 내지 1100도 범위인 것이 바람직하다. 본 실시예에서는 910도로 하였다. 성장 시간은 10 내지 40분으로 하였다. 바람직하게는 30분으로 한다.
이때, 트리메틸갈륨의 양은 약 50 내지 300 μmol/min로, NH3의 양은 약 1 내지 5 L/min을 공급하는 것이 바람직하다. 본 실시예에서는 트리메틸갈륨의 양은 약 177 μmol/min, NH3의 양은 3.5 L/min을 공급하였다. 수소 가스의 양은 6 L/min로 공급하였다. 이러한 소스 및 각 가스의 양은 MOCVD 장비의 종류, 반응 챔버의 크기 등에 따라 변경될 수 있음은 물론이다. 또한, 제2단계 성장이 수행되는 동안 반응 챔버의 압력은 약 100 내지 700 mbar에서 진행되는 것이 바람직하며, 본 실시예에서는 400 mbar의 압력으로 제2단계 성장을 수행하였다.
상기와 같은 과정으로 제2단계 성장을 수행하면, 기판 및 GaN 아일랜드 층위에 GaN 반도체의 수직 성장이 촉진되어 삼각형 단면을 가지는 피라미드 형상으로 수직 성장된다. 이때, 단면을 자르는 방향에 따라 사다리꼴 형상의 단면 일 수도 있다.
이후, 분위기 가스, Ga 소스 및 N 소스 가스의 공급을 제어하여 GaN 단결정 아일랜드의 수평 성장을 촉진하는 제3단계 성장을 수행한다.(S14) 제3단계의 성장 온도(T4)는 제2단계의 성장 온도(T3)보다 약간 높은 것이 좋다. 즉, 제3단계의 성장 온도는 섭씨 900 내지 1300도 범위인 것이 바람직하다. 본 실시예에서는 1140도로 하였다. 성장 시간은 70 내지 100분으로 하였으며 제3단계 성장 후 총 박막 두께는 4.0 내지 6.0㎛이다. 바람직하게는 90분동안 실시하고, 5.5㎛ 두께인 것이 효과적이다.
이때, NH3양/트리메틸갈륨양의 비는 다소 높은 것이 좋고, 압력은 다소 낮은 것이 좋다. 트리메틸갈륨의 양은 약 50 내지 200 μmol/min로, NH3의 양은 약 2 내지 7 L/min을 공급하는 것이 바람직하다. 본 실시예에서는 트리메틸갈륨의 양은 약 110 μmol/min, NH3의 양은 3.5 L/min을 공급하였다. 수소 가스의 양은 6 L/min가 되도록 공급하였다. 이러한 소스 및 각 가스의 양은 MOCVD 장비의 종류, 반응 챔버의 크기 등에 따라 변경될 수 있음은 물론이다. 또한, 제3단계 성장이 수행되는 동안 반응 챔버의 압력은 약 50 내지 500 mbar에서 진행되는 것이 바람직하며, 본 실시예에서는 200 mbar의 압력으로 제3단계 성장을 수행하였다.
상기와 같은 과정으로 제3단계 성장을 수행하면, 기판 및 GaN 아일랜드 층위에 GaN 반도체의 수평 성장이 촉진되어 아일랜드를 봉합시키고 연속적인 단결정 박막으로 형성된다.
상기의 제1단계 내지 제3단계 성장이 진행되는 동안 각 가스가 반응 챔버에 공급되며 가스가 공급되는 동안 배기 펌프가 작동하여 각 가스를 외부로 방출하고 반응 챔버 내의 압력을 조절하다.
전 과정이 종료하면 화합물 반도체 단결정 박막이 성장된 기판을 반응 챔버에서 외부로 언로딩한다.(S15)
상기의 실시예에서는 제2단계를 진행하였으나, 제2단계 성장을 생략하고 바로 제3단계 성장을 수행하여 제1단계에서 형성된 단결정 아일랜드 층의 수평 성장을 촉진하여 단결정 박막을 형성할 수 있다. 이때, 제1단계의 성장 조건을 조절하여 제1단계에서 성장되는 단결정 아일랜드의 단면 형상을 삼각형으로 조절할 수도 있다.
또한 제1단계 성장 조건을 조절하여 제1단계 성장에서 절두형 피라미드가 아닌 다소 거친 표면을 갖는 단결정 씨드를 형성하고 제2단계 성장조건을 조절하여 제2단계 성장에서 절두형 피라미드 또는 피라미드형 아일랜드 층을 성장 한 후, 제3단계에서 아일랜드층을 수평 성장하여 단결정 박막을 형성할 수도 있다.
또한, 상기의 실시예에서는 GaN 단결정 박막을 제조하는 것에 관하여 예시하였으나, 본 발명은 상기에 설명한 바와 질화물 반도체 외에도 원료 물질을 변경하여 다양한 화합물 반도체의 단결정 박막을 제조할 수 있다.
상술한 바와 같이 본 발명은 기판 위에 단결정 아일랜드 층을 성장시킨 후 단결정 박막을 형성하여 결정성이 우수한 저 결함의 화합물 반도체 단결정 박막을 제조할 수 있다.
본 발명은 결정 결함이 억제되고 결정성이 향상된 반도체층으로 인해 소자의 성능을 향상시킬 수 있고, 소자의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 버퍼층을 배제하고 기판 위에 바로 단결정 박막을 형성하므로 제조 공정을 단순화할 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사 상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

Claims (15)

  1. 화합물 반도체의 단결정 박막을 제조하는 방법으로서,
    기판을 마련하는 단계;
    상기 기판 위에 직접 접촉하며 섬형상의 단결정 씨드를 구비하여 단결정 아일랜드 층을 형성하는 단계;
    상기 단결정 아일랜드 층의 수직 성장을 촉진하여 단결정 돌출 구조를 형성하는 단계;
    상기 단결정 아일랜드 층의 수평 성장을 촉진하여 평탄하고 연속적인 단결정 층을 형성하는 단계를 포함하는 화합물 반도체의 단결정 박막 제조 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 단결정 아일랜드 층을 형성하는 단계는 단결정 성장이 진행되는 동안 성장 온도가 초기 온도(T1)에서 후기 온도(T2)로 변화되는 화합물 반도체의 단결정 박막 제조 방법.
  4. 청구항 3에 있어서,
    상기 초기 온도(T1)는 섭씨 500 내지 900도 범위이며, 후기 온도(T2)는 섭씨 800 내지 1200도 범위인 화합물 반도체의 단결정 박막 제조 방법.
  5. 청구항 3에 있어서,
    상기 초기 온도(T1)에서 기판 위에 화합물 반도체의 단결성 씨드가 형성되는 화합물 반도체의 단결정 박막 제조 방법.
  6. 청구항 3에 있어서,
    상기 성장 온도의 변화는 시간에 따라 연속적으로 변화되거나, 불연속적으로 변화되거나, 일정 온도로 유지되는 구간을 포함하는 화합물 반도체의 단결정 박막 제조 방법.
  7. 청구항 3에 있어서,
    상기 단결정 돌출 구조를 형성하는 단계의 성장 온도(T3)는 상기 후기 온도(T2) 보다 높거나 낮으며 상기 초기 온도(T1) 보다는 높은 범위인 화합물 반도체의 단결정 박막 제조 방법.
  8. 청구항 7에 있어서,
    상기 단결정 돌출 구조를 형성하는 단계의 성장 온도는 섭씨 700 내지 1100도 범위인 화합물 반도체 단결정 박막 제조 방법.
  9. 청구항 1에 있어서,
    상기 연속적인 단결정 층을 형성하는 단계의 성장 온도(T4)는 섭씨 900 내지 1300도 범위인 화합물 반도체 단결정 박막 제조 방법.
  10. 청구항 7에 있어서,
    상기 연속적인 단결정 층을 형성하는 단계의 성장 온도(T4)는 상기 단결정 돌출 구조를 형성하는 단계의 성장 온도(T3)는 보다 높은 범위인 화합물 반도체의 단결정 박막 제조 방법.
  11. 청구항 1에 있어서,
    상기 기판은 사파이어, GaN, SiC, ZnO, Si, GaP, InP, GaAs로 이루어진 군에서 선택된 화합물 반도체 단결정 박막 제조 방법.
  12. 청구항 1에 있어서,
    상기 화합물 반도체는 GaN, InN, AlN, InGaN, AlGaN, InAlGaN으로 이루어진 군에서 선택된 화합물 반도체 단결정 박막 제조 방법.
  13. 화합물 반도체로서,
    기판;
    상기 기판 위에 직접 접촉하여 형성된 화합물 반도체의 단결정 박막을 포함하고,
    상기 화합물 반도체의 단결정 박막은 상기 기판에 바로 접촉하여 형성된 단결정 씨드가 아일랜드 형상으로 성장하고, 이후 상기 단결정 아일랜드 층을 수직 성장한 다음 수평 성장하여 연속적 박막으로 제조된 화합물 반도체.
  14. 청구항 13에 있어서,
    상기 기판은 사파이어, GaN, SiC, ZnO, Si, GaP, InP, GaAs로 이루어진 군에서 선택된 화합물 반도체.
  15. 청구항 13에 있어서,
    상기 화합물 반도체의 단결정 박막은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN으로 이루어진 군에서 선택된 화합물 반도체.
KR1020050072919A 2005-08-09 2005-08-09 화합물 반도체의 단결정 박막 제조 방법 KR100676881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050072919A KR100676881B1 (ko) 2005-08-09 2005-08-09 화합물 반도체의 단결정 박막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072919A KR100676881B1 (ko) 2005-08-09 2005-08-09 화합물 반도체의 단결정 박막 제조 방법

Publications (1)

Publication Number Publication Date
KR100676881B1 true KR100676881B1 (ko) 2007-02-01

Family

ID=38105008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072919A KR100676881B1 (ko) 2005-08-09 2005-08-09 화합물 반도체의 단결정 박막 제조 방법

Country Status (1)

Country Link
KR (1) KR100676881B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218045A (ja) * 2001-03-28 2003-07-31 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP2004273661A (ja) 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
KR20060023776A (ko) * 2004-09-10 2006-03-15 (주)에피플러스 광 추출 효율이 향상된 질화갈륨 소자 및 그 제작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218045A (ja) * 2001-03-28 2003-07-31 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP2004273661A (ja) 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
KR20060023776A (ko) * 2004-09-10 2006-03-15 (주)에피플러스 광 추출 효율이 향상된 질화갈륨 소자 및 그 제작방법

Similar Documents

Publication Publication Date Title
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
KR100818452B1 (ko) Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
US20120187444A1 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
KR100901822B1 (ko) 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
JP2011187965A (ja) 窒化物半導体構造とその製造方法および発光素子
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
US8658450B2 (en) Crystal growth method and semiconductor light emitting device
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR100786777B1 (ko) 반도체 구조물의 제조 방법
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
KR101171324B1 (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP4665286B2 (ja) 半導体基材及びその製造方法
KR101083500B1 (ko) 질화갈륨 기판 제조방법
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
JP2007134741A (ja) 窒化物半導体構造とその製造方法および発光素子
KR100676881B1 (ko) 화합물 반도체의 단결정 박막 제조 방법
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
KR101083496B1 (ko) 질화갈륨 기판 제조방법
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
KR100713031B1 (ko) 질화 갈륨계 화합물 반도체
JP4897285B2 (ja) 半導体装置用基材およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140108

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee