KR101195260B1 - 반도체 소자의 컨택 형성 방법 - Google Patents

반도체 소자의 컨택 형성 방법 Download PDF

Info

Publication number
KR101195260B1
KR101195260B1 KR1020060024527A KR20060024527A KR101195260B1 KR 101195260 B1 KR101195260 B1 KR 101195260B1 KR 1020060024527 A KR1020060024527 A KR 1020060024527A KR 20060024527 A KR20060024527 A KR 20060024527A KR 101195260 B1 KR101195260 B1 KR 101195260B1
Authority
KR
South Korea
Prior art keywords
contact
contact plug
dopant
insulating layer
plug
Prior art date
Application number
KR1020060024527A
Other languages
English (en)
Other versions
KR20070094202A (ko
Inventor
이광표
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020060024527A priority Critical patent/KR101195260B1/ko
Publication of KR20070094202A publication Critical patent/KR20070094202A/ko
Application granted granted Critical
Publication of KR101195260B1 publication Critical patent/KR101195260B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 반도체 소자의 컨택 형성 방법에 따르면, 실리콘 기판 상에 제1 컨택홀을 갖는 제1 절연층을 형성한다. 제1 컨택홀에 제1 컨택 플러그를 매립한다. 제1 컨택 플러그 상에, 제1 컨택 플러그를 노출하는 제2 컨택홀을 갖는 제2 절연층을 형성한다. 제2 컨택홀에 제2 컨택 플러그를 형성한다. 제2 컨택 플러그 상에, 제2 컨택 플러그를 노출하는 제3 컨택홀을 갖는 제3 절연층을 형성하되, 제1 컨택 플러그, 제2 컨택 플러그 및 제3 컨택 플러그 매립 전에 각각의 실리콘 기판이나 하부의 컨택 플러그를 비정질화시키고 도펀트를 함유시키기 위해 도펀트 이온 주입을 실시한다.
컨택, 컨택 플러그, 컨택 저항

Description

반도체 소자의 컨택 형성 방법{Method for forming contact in semiconductor device}
도 1 내지 도 3은 본 발명의 제1 실시예에 의한 반도체 소자의 컨택 형성 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 9는 본 발명의 제2 실시예에 의한 반도체 소자의 컨택 형성 방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 소자의 컨택 형성 방법에 관한 것으로, 보다 상세하게는 컨택 저항을 감소시킬 수 있는 반도체 소자의 컨택 형성 방법에 관한 것이다.
일반적으로, 반도체 소자에서는 하부층과 상부층을 연결하기 위하여 컨택 공정을 진행한다. 컨택 공정은 하부층 상에 제1 절연층을 형성한 후, 제1 절연층에 제1 컨택홀을 형성하고 제1 컨택홀에 제1 컨택 플러그를 형성한다. 이어서, 제1 컨택 플러그 상에 다시 제2 절연층을 형성한 후, 제2 절연층에 제2 컨택홀을 형성하고 제2 컨택홀에 제2 컨택 플러그를 형성함으로써 제1 컨택 플러그와 전기적으로 연결하여 컨택을 완성한다.
그런데, 반도체 소자가 고집적화됨에 따라서 다층의 컨택 공정이 진행된다. 예컨대, 반도체 소자의 커패시터 제조시 하부 전극은 3중의 컨택 구조로 형성되는 경우가 많다. 이에 따라, 각각의 컨택간의 컨택 저항을 낮출 필요가 있다. 각각의 컨택 저항이 높을 경우 반도체 소자의 동작 속도에 불량을 유발하여 수율이 저하된다.
본 발명이 이루고자 하는 기술적 과제는, 컨택 저항을 낮출 수 있는 반도체 소자의 컨택 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 컨택 형성 방법은, 실리콘 기판 상에 제1 컨택홀을 갖는 제1 절연층을 형성하는 단계; 상기 제1 컨택홀에 제1 컨택 플러그를 매립하는 단계; 상기 제1 컨택 플러그 상에, 상기 제1 컨택 플러그를 노출하는 제2 컨택홀을 갖는 제2 절연층을 형성하는 단계; 상기 제2 컨택홀에 제2 컨택 플러그를 형성하는 단계; 및 상기 제2 컨택 플러그 상에, 상기 제2 컨택 플러그를 노출하는 제3 컨택홀을 갖는 제3 절연층을 형성하는 단계를 포함하되, 상기 제1 컨택 플러그, 제2 컨택 플러그 및 제3 컨택 플러그 매립 전에 각각의 상기 실리콘 기판이나 하부의 컨택 플러그를 비정질화시키고 도펀트를 함유시키기 위해 도펀트 이온 주입을 실시하는 단계를 포함하는 것을 특징으로 한다.
상기 도펀트 이온 주입을 실시한 후에, 상기 제1 컨택홀 내지 제3 컨택홀의 형성시나 도펀트 이온 주입시 발생한 데미지층을 제거하기 위해 습식 식각할 수 있다.
상기 습식 식각 후에, 상기 제1 컨택 플러그, 제2 컨택 플러그 및 제3 컨택 플러그 상에 도펀트 가스를 흘려주어 도펀트를 더 함유시켜 상기 컨택 플러그들의 매립시 초기 증착을 방해하게 하여 매립을 용이하게 할 수 있다.
상기 도펀트 가스를 흘려준 후, 그레인 사이즈를 최대화하여 컨택 플러그들의 저항을 감소시키기 위해 상기 컨택 플러그들을 인시츄 방식으로 도펀트가 도핑된 비정질 실리콘으로 매립할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1 내지 도 3은 본 발명의 제1 실시예에 의한 반도체 소자의 컨택 형성 방법을 설명하기 위한 단면도들이다. 본 발명의 제1 실시예는 P형 실리콘 기판을 이용하여 설명하지만, N형 실리콘 기판을 경우에도 도전형만 변경하면 바로 적용할 수 있다.
도 1을 참조하면, P형의 실리콘 기판(10) 상에 불순물 영역(12), 예컨대 N- 불순물 영역을 형성한다. 불순물 영역(12)이 형성된 실리콘 기판(10) 상에 제1 컨택홀(16)을 갖는 제1 절연층(14), 예컨대 산화층을 형성한다. 제1 컨택홀(16)은 불순물 영역(12) 내에도 형성된다. 제1 컨택홀 내에 제1 도펀트층(18)을 형성한다. 제1 도펀층(18)은 불순물 영역(102)이 형성된 실리콘 기판(10)을 비정질화시키면서, 실리콘 기판(10)에 도펀트를 함유시킨다. 이어서, 제1 도펀트층(18)이 형성된 제1 컨택홀 내에 제1 컨택 플러그(20)를 형성한다. 제1 컨택 플러그(20)는 폴리실 리콘막으로 형성한다. 제1 컨택 플러그(20) 상에 제1 컨택 플러그(20)를 노출하는 제2 컨택홀(24)을 갖는 제2 절연층(22), 예컨대 산화층을 형성한다. 이어서, 제2 컨택홀(24) 내의 제1 컨택 플러그(20) 상에, 제 1 컨택 플러그(20)를 비정질화시킴과 동시에 고농도의 도펀트를 함유시키기 위한 도펀트 이온 주입을 실시한다(26). 도펀트 이온 주입(26)은 P나 As를 이용하고, 도즈량은 1.0E15 내지 5.0E15, 에너지는 10KeV 내지 20KeV인 조건에서 실시한다.
도 2를 참조하면, 도펀트 이온 주입(26) 후에 제1 컨택 플러그(20)의 형성시에 발생한 식각 데미지나 도펀트 이온주입(26)시에 발생한 데미지층(미도시)을 제거하기 위한 습식 식각을 실시한다. 습식 식각은 HF나 BOE 식각액를 이용하여 수행한다. 습식 식각 공정은 필요에 따라 수행하지 않을 수도 있다. 습식 식각 후, 후속의 제2 컨택 플러그 매립 전에 도펀트 가스, 예컨대 PH3만 먼저 흘려주어 컨택간 계면에 고농도의 도펀트 함유시켜(28) 제1 컨택 플러그(20) 상의 제2 컨택홀(24) 내에 제2 도펀트층(29)을 형성한다. 제1 컨택 플러그(20) 상에 고농도로 함유된 도펀트는 후속의 제2 컨택 플러그 형성시 초기 증착을 방해하여 증착 속도를 떨어뜨리게 함으로써, 깊은 제2 컨택홀에도 매립을 용이하게 할 수 있는 장점이 있다.
도 3을 참조하면, 제2 도펀층(29)이 형성된 제2 컨택홀(24) 내에 제2 컨택 플러그(30)를 매립하여 형성함으로써 컨택 공정을 완료한다. 제2 컨택 플러그(30)의 매립시 그레인 사이즈를 최대화하여 저항을 감소시키기 위해 도펀트 가스를 흘려준 후 인시츄 방식으로 도핑된 비정질 실리콘막을 이용하여 형성한다. 예컨대, 제2 컨택 플러그(30)는 상기 도펀트 가스를 흘려준 후 인시츄 방식으로 저온 조건, 예컨대 530℃ 이하 및 1 Torr의 압력 이하에서 SiH4 가스와 PH3 가스를 이용하여 도핑된 비정질 실리콘막을 이용하여 형성한다.
도 4 내지 도 9는 본 발명의 제2 실시예에 의한 반도체 소자의 컨택 형성 방법을 설명하기 위한 단면도들이다. 본 발명의 제2 실시예는 P형 실리콘 기판을 이용하여 설명하지만, N형 실리콘 기판을 경우에도 도전형만 변경하면 바로 적용할 수 있다. 그리고, 본 발명의 제2 실시예는 제1 실시예와 비교하여 컨택 플러그를 3중으로 형성하는 것을 제외하고는 제1 실시예의 내용을 거의 다 동일하게 적용할 수 있다.
도 4를 참조하면, P형의 실리콘 기판(100) 상에 불순물 영역(102), 예컨대 N- 불순물 영역을 형성한다. 불순물 영역(102)이 형성된 반도체 기판(100) 상에 제1 컨택홀(106)을 갖는 제1 절연층(104), 예컨대 산화층을 형성한다. 제1 컨택홀(106)은 불순물 영역(102) 내에도 형성된다. 제1 컨택홀(106) 내에 제1 도펀트층(110)을 형성한다. 제1 도펀층(110)은 불순물 영역(102)이 형성된 실리콘 기판(100)을 비정질화시키면서, 실리콘 기판(100)에 도펀트를 함유시킨다. 제1 도펀층(110)은 제1 실시예의 도 1 및 도 2와 같은 과정을 거쳐 제1 컨택홀(106) 내에 도펀트 가스를 흘려주어 형성할 수 있다. 물론, 필요에 따라서는 제1 실시예의 참조번호 24와 같이 불순물 이온을 바로 주입하여 형성할 수도 있다.
도 5를 참조하면, 제1 도펀층(110)이 형성된 제1 컨택홀(106) 내에 제1 컨택 플러그(112)를 형성한다. 제1 컨택 플러그(112)는 도 3의 제2 컨택 플러그 형성과 동일한 방법으로 형성한다. 즉, 제1 컨택 플러그(112)는 그레인 사이즈를 최대화하여 저항을 감소시키기 위해 상기 도펀트 가스를 흘려준 후 인시츄 방식으로 도핑된 비정질 실리콘막을 이용하여 형성한다.
도 6을 참조하면, 제1 컨택 플러그(112) 상에 제1 컨택 플러그(112)를 노출하는 제2 컨택홀(116)을 갖는 제2 절연층(114), 예컨대 산화층을 형성한다. 이어서, 도 1 및 도 2에서 설명한 바와 같은 동일한 방법으로 도펀트 이온 주입, 습식 식각, 도펀트 가스를 흘려주는 도펀트 함유 공정(118)을 실시하여 제2 도펀트층(120)을 형성한다. 물론, 제2 도펀트층(120)은 필요에 따라서는 제1 실시예의 참조번호 24와 같이 불순물 이온을 바로 주입하여 형성할 수도 있다.
도 7을 참조하면, 제2 컨택홀(116) 내의 제1 컨택 플러그(112) 내에 제2 컨택 플러그(122)를 매립한다. 제2 컨택 플러그(122)는 도 3의 제2 컨택 플러그 형성과 동일한 방법으로 형성한다. 즉, 제2 컨택 플러그(122)는 그레인 사이즈를 최대화하여 저항을 감소시키기 위해 도펀트 가스를 흘려준 후 인시츄 방식으로 도핑된 비정질 실리콘막을 이용하여 형성한다.
도 8을 참조하면, 제2 컨택 플러그(122) 상에 제2 컨택 플러그(122)를 노출하는 제3 컨택홀(126)을 갖는 제3 절연층(124), 예컨대 산화층을 형성한다. 이어서, 도 1 및 도 2에서 설명한 바와 같은 동일한 방법으로 도펀트 이온 주입, 습식 식각, 도펀트 가스를 흘려주는 도펀트 함유 공정(128)을 실시하여 제3 도펀트층(130)을 형성한다. 물론, 제2 도펀트층(130)은 필요에 따라서는 제1 실시예의 참조 번호 24와 같이 불순물 이온을 바로 주입하여 형성할 수도 있다.
도 9를 참조하면, 제3 컨택홀(126) 내의 제2 컨택 플러그(122) 내에 제3 컨택 플러그(132)를 매립함으로써 컨택 공정을 완료한다. 제3 컨택 플러그(132)는 도 3의 제2 컨택 플러그 형성과 동일한 방법으로 형성한다. 즉, 제2 컨택 플러그(132)는 그레인 사이즈를 최대화하여 저항을 감소시키기 위해 도펀트 가스를 흘려준 후 인시츄 방식으로 도핑된 비정질 실리콘막을 이용하여 형성한다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시예가 가능할 것이다. 그리고, 상기 제1 실시예 및 제2 실시예에서, 각 순서에 따라 반드시 제조 공정을 진행하여야 하는 것은 아니며 필요에 따라 생략할 수 도 있다.
지금까지 설명한 바와 같이, 본 발명에 따르면, 컨택 플러그로 사용되는 실리콘의 그레인 사이즈를 최대화하고 컨택간 표면에 도펀트를 최대한 함유할 수 있도록 하여 컨택 저항을 감소시킬 수 있다. 이에 따라, 본 발명은 컨택 플러그간의 컨택 저항을 최소화하여 소자의 동작 속도를 증가시킴으로써 소자 특성을 개선하여 수율을 향상시킬 수 있다.

Claims (5)

  1. 실리콘 기판 상에 제1 컨택홀을 갖는 제1 절연층을 형성하는 단계;
    상기 제1 컨택홀에 제1 컨택 플러그를 매립하는 단계;
    상기 제1 컨택 플러그 상에, 상기 제1 컨택 플러그를 노출하는 제2 컨택홀을 갖는 제2 절연층을 형성하는 단계;
    상기 제2 컨택홀에 제2 컨택 플러그를 형성하는 단계; 및
    상기 제2 컨택 플러그 상에, 상기 제2 컨택 플러그를 노출하는 제3 컨택홀을 갖는 제3 절연층을 형성하는 단계를 포함하되,
    상기 제1 컨택 플러그, 제2 컨택 플러그 및 제3 컨택 플러그 매립 전에 각각의 상기 실리콘 기판이나 하부의 컨택 플러그를 비정질화시키고 도펀트를 함유시키기 위해 도펀트 이온 주입을 실시하고, 상기 도펀트 이온 주입을 실시한 후에 상기 제1 컨택 플러그, 제2 컨택 플러그 및 제3 컨택 플러그 상에 도펀트 가스를 흘려주어 도펀트를 더 함유시켜 상기 컨택 플러그들의 매립시 초기 증착을 방해하게 함으로써 매립을 용이하게 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 도펀트 이온 주입을 실시하는 단계 후에, 상기 제1 컨택홀 내지 제3 컨택홀의 형성시나 도펀트 주입시 발생한 데미지층을 제거하기 위해 습식 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서,
  4. 삭제
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 도펀트 가스를 흘려준 후, 그레인 사이즈를 최대화하여 컨택 플러그들의 저항을 감소시키기 위해 상기 컨택 플러그들을 인시츄 방식으로 도펀트가 도핑된 비정질 실리콘막으로 매립하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
KR1020060024527A 2006-03-16 2006-03-16 반도체 소자의 컨택 형성 방법 KR101195260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024527A KR101195260B1 (ko) 2006-03-16 2006-03-16 반도체 소자의 컨택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024527A KR101195260B1 (ko) 2006-03-16 2006-03-16 반도체 소자의 컨택 형성 방법

Publications (2)

Publication Number Publication Date
KR20070094202A KR20070094202A (ko) 2007-09-20
KR101195260B1 true KR101195260B1 (ko) 2012-11-21

Family

ID=38688138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024527A KR101195260B1 (ko) 2006-03-16 2006-03-16 반도체 소자의 컨택 형성 방법

Country Status (1)

Country Link
KR (1) KR101195260B1 (ko)

Also Published As

Publication number Publication date
KR20070094202A (ko) 2007-09-20

Similar Documents

Publication Publication Date Title
US10916468B2 (en) Semiconductor device with buried local interconnects
US20090108415A1 (en) Increasing etch selectivity during the patterning of a contact structure of a semiconductor device
US8093661B2 (en) Integrated circuit device with single crystal silicon on silicide and manufacturing method
US10269943B2 (en) Semiconductor device structure with non planar slide wall
US10629674B2 (en) Trench isolated capacitor
US9431286B1 (en) Deep trench with self-aligned sinker
US7569464B2 (en) Method for manufacturing a semiconductor device having improved across chip implant uniformity
CN109659275B (zh) 动态随机存取存储器的制作方法
KR100634260B1 (ko) 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법
US20040000693A1 (en) Methods of forming contact plugs including polysilicon doped with an impurity having a lesser diffusion coefficient than phosphorus and related structures
KR101195260B1 (ko) 반도체 소자의 컨택 형성 방법
US20080286967A1 (en) Method for fabricating a body to substrate contact or topside substrate contact in silicon-on-insulator devices
US6812149B1 (en) Method of forming junction isolation to isolate active elements
KR100824136B1 (ko) 반도체 소자의 커패시터 제조 방법
US7732849B2 (en) Dynamic random access memory
TWI756018B (zh) 半導體元件及半導體方法
KR100474538B1 (ko) 반도체 소자의 캐패시터 형성 방법
CN111293038B (zh) 半导体器件及其制造方法
US8703575B2 (en) Method of forming isolation area and structure thereof
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100356479B1 (ko) 플래시 메모리 셀 제조 방법
KR100680444B1 (ko) 반도체 소자의 캐패시터 제조 방법
JPH11176959A (ja) 半導体装置の製造方法
KR101124562B1 (ko) 증가된 충전용량을 갖는 불휘발성 메모리소자 및 그제조방법
KR100361518B1 (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee