JPS59171140A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59171140A JPS59171140A JP4474383A JP4474383A JPS59171140A JP S59171140 A JPS59171140 A JP S59171140A JP 4474383 A JP4474383 A JP 4474383A JP 4474383 A JP4474383 A JP 4474383A JP S59171140 A JPS59171140 A JP S59171140A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- active
- insulating layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に能動領域を多層にもつ
三次元半導体装置の上、下層を接続するためのスルーポ
ールの構造に関する。
三次元半導体装置の上、下層を接続するためのスルーポ
ールの構造に関する。
層間絶縁膜を介して上下に能動半導体装置を設けたいわ
ゆる三次元半導体装置に於ける集積度は能動領域（トラ
ンジスタのゲート領域など）ではなく、上下層を接続す
るためのコンタクト・ホールにより制限される。すなわ
ち、コンタクト・ポールの寸法（コンタクト・ホール自
身の寸法に目合せ誤差やプロセスでの寸法の変化などの
マージンを含めた寸法）は最小寸法のトランジスタのゲ
ート領域より大きく、かつ基本的にはトランジスタ１個
に対し、このようなコンタクト・ポールが３個必要であ
ることなどによる。従って、回路方式やレイアウトの工
夫、製造方法の改良により可能な限りこのスルーホール
の数を減少させ、かつコンタクト・ポールの寸法を減少
させる事が必要である。しかし、回路方式やレイアウト
の工夫でこれを減少させるという事は、きりもなおさず
各層毎に配線を完了させ上下の接続を少くするという事
で、あり能動層を積層させる利点（配線長が短くなり、
集積度は向上するきいう点）か失せてしまう。従っ−Ｃ
１コンタクト・ホールの占める面積を減少させる事が車
載である。従来のフンタクト・ホールは上層と下層で別
々の位置に設け、両者を配線する方法がとられていた。
ゆる三次元半導体装置に於ける集積度は能動領域（トラ
ンジスタのゲート領域など）ではなく、上下層を接続す
るためのコンタクト・ホールにより制限される。すなわ
ち、コンタクト・ポールの寸法（コンタクト・ホール自
身の寸法に目合せ誤差やプロセスでの寸法の変化などの
マージンを含めた寸法）は最小寸法のトランジスタのゲ
ート領域より大きく、かつ基本的にはトランジスタ１個
に対し、このようなコンタクト・ポールが３個必要であ
ることなどによる。従って、回路方式やレイアウトの工
夫、製造方法の改良により可能な限りこのスルーホール
の数を減少させ、かつコンタクト・ポールの寸法を減少
させる事が必要である。しかし、回路方式やレイアウト
の工夫でこれを減少させるという事は、きりもなおさず
各層毎に配線を完了させ上下の接続を少くするという事
で、あり能動層を積層させる利点（配線長が短くなり、
集積度は向上するきいう点）か失せてしまう。従っ−Ｃ
１コンタクト・ホールの占める面積を減少させる事が車
載である。従来のフンタクト・ホールは上層と下層で別
々の位置に設け、両者を配線する方法がとられていた。
これを図を用いて詳細に説明する。
第１図（ａ）、 （１））は従来の三次元半導体装置の
一例の主要部の平面図及びＡ−Ａ’断面図である。
一例の主要部の平面図及びＡ−Ａ’断面図である。
これは能動領域を形成する単結晶シリコン層を上下２段
に積重ねてコンタクト・ポールで接続した三次元ＣＩ’
ｖｉＯＳインバータの例である。
に積重ねてコンタクト・ポールで接続した三次元ＣＩ’
ｖｉＯＳインバータの例である。
図において１０は基板、１は第１の能動層、２は第２の
能動層、１１は第１の絶縁層、１２は第２の絶縁層、２
０は導電層、３１は第１の能動層へのコンタクト・ポー
ル、３２は第２の能動層へのコンタクト・ポールを示す
。第１の能動層１はＮチャネルＭＯ８ｌ−ランジスクの
ドレイン、第２のシリ：】ン層はＰチャオ、ルＭＯ８）
ランジスタのドレインであり、両者を接＆？ｔすること
によりＣＭＯＳのインバータが形成される。図で示すよ
うにコンタクト・ホールの面積が大きく、特に第１の能
動層１へのコンタクト・ホール形成には２度の目合せ工
程が必要とされるため、より広い面積を要してしまう。
能動層、１１は第１の絶縁層、１２は第２の絶縁層、２
０は導電層、３１は第１の能動層へのコンタクト・ポー
ル、３２は第２の能動層へのコンタクト・ポールを示す
。第１の能動層１はＮチャネルＭＯ８ｌ−ランジスクの
ドレイン、第２のシリ：】ン層はＰチャオ、ルＭＯ８）
ランジスタのドレインであり、両者を接＆？ｔすること
によりＣＭＯＳのインバータが形成される。図で示すよ
うにコンタクト・ホールの面積が大きく、特に第１の能
動層１へのコンタクト・ホール形成には２度の目合せ工
程が必要とされるため、より広い面積を要してしまう。
さらに第１の能動層１で形成舅るトランジスタはコンタ
ク（・・ホールからゲートまでの距離が長く、特性に悪
影響を及ばず。同様（′こ、下層トランジスタのデー１
−電極とＦ層トランジスタのゲート電極を接続するにも
同様のことが起り、広い面積を必要とするという欠点が
ある。、本発明の目的は上記欠点を除去し、層間の接続
のためのコンタクト・ホールの面積を極力小さくし、高
密度に集積できる三次元の半導体装置”を提供すること
にある。
ク（・・ホールからゲートまでの距離が長く、特性に悪
影響を及ばず。同様（′こ、下層トランジスタのデー１
−電極とＦ層トランジスタのゲート電極を接続するにも
同様のことが起り、広い面積を必要とするという欠点が
ある。、本発明の目的は上記欠点を除去し、層間の接続
のためのコンタクト・ホールの面積を極力小さくし、高
密度に集積できる三次元の半導体装置”を提供すること
にある。
本発明によれば、基板上に設けられた半導体の能動層と
、該能動層の上に絶縁層で絶縁分離されて積重ねられた
少くとも一層の半導体の能動Ｊに；と。
、該能動層の上に絶縁層で絶縁分離されて積重ねられた
少くとも一層の半導体の能動Ｊに；と。
前記能動層の各々に設けられた導電層と、？ｉｌ記能動
層と導電層と絶縁層の積層体の表面から接続しようさす
る能動層または導′、ｉＬ層のうぢの最下層に達するよ
うにあけられたコンタクト・ポールと、該コンタクト・
ポールの壁面に設けられ前Ｎ［；能動層もしくは導電層
と電気的に接続する導電層とを含むことを特徴とする半
導体装置が得られる。
層と導電層と絶縁層の積層体の表面から接続しようさす
る能動層または導′、ｉＬ層のうぢの最下層に達するよ
うにあけられたコンタクト・ポールと、該コンタクト・
ポールの壁面に設けられ前Ｎ［；能動層もしくは導電層
と電気的に接続する導電層とを含むことを特徴とする半
導体装置が得られる。
次に一本発明の実施例について図面を用いて説明する。
第２図は本発明の４１の実施例のｔｉｌｉ面図である。
基板１０」二に第１の能動層１を形成しておき、＠１の
絶縁Ｉ’ｌｌを介し°Ｃ第２の能動層２を形成し、その
上に第２の絶縁層１２を設ける。そして表面から最Ｆ層
の能動層１に至るコンタクト・ホール３０をあけ、尋′
亀ｊ閃２０で第１の能動層１と第２の油出１）層２とを
電気的に接続する。
絶縁Ｉ’ｌｌを介し°Ｃ第２の能動層２を形成し、その
上に第２の絶縁層１２を設ける。そして表面から最Ｆ層
の能動層１に至るコンタクト・ホール３０をあけ、尋′
亀ｊ閃２０で第１の能動層１と第２の油出１）層２とを
電気的に接続する。
このような構造に−づることにより北層の能動層と下層
の能動層とを小面積で電気的に接続することができる。
の能動層とを小面積で電気的に接続することができる。
上記の実施例は能動層同士の接続であったが、能ＩｉΦ
層七ｍなる導電層（例えはゲートポリシリコン）、又４
度層同士でも状況は同じである。
層七ｍなる導電層（例えはゲートポリシリコン）、又４
度層同士でも状況は同じである。
第３図は第２図に示す第１の実施例を適用し゛Ｃ構成し
た三次元ＣＮｉ ＯＳインバータの平面図である。
た三次元ＣＮｉ ＯＳインバータの平面図である。
上層のＰチャネルトランジスタのドレインと１層のＮチ
ャネルトランジスタのドｌメイン吉の接続及びＰチャネ
ルトランジスタのゲーｌ−吉Ｎ （−、〜・ネルトラン
ジスタのゲートとの接続を第２図に示゛づ構造で実施し
である。第１図（ａ）と第３図とを比較すれ、は明らか
なように、上面から見たコンタクトの数が減少して全体
の面積が小さくて済む。まｆこ、Ｎチャネルトランジス
タのゲートとコンタクトの距離がＰチャネルトランジス
タのそれと同程度になるため７ＩＪＩ′性も向上する。
ャネルトランジスタのドｌメイン吉の接続及びＰチャネ
ルトランジスタのゲーｌ−吉Ｎ （−、〜・ネルトラン
ジスタのゲートとの接続を第２図に示゛づ構造で実施し
である。第１図（ａ）と第３図とを比較すれ、は明らか
なように、上面から見たコンタクトの数が減少して全体
の面積が小さくて済む。まｆこ、Ｎチャネルトランジス
タのゲートとコンタクトの距離がＰチャネルトランジス
タのそれと同程度になるため７ＩＪＩ′性も向上する。
第４図は本発明の第２の実施例の断面図である。
基板１０の上に第１の能動１９１１を設け、その上に第
２．第３の能動層２．３を絶縁層１１．１２で絶縁分離
して積層し、その−トに絶縁層１３を設□ける。表面か
ら第１の能動層１に達−するコンタクト・ホール３０を
あけ、導′４ｉ層２０を設け、第１゜第２．第３の能動
層１．２．３ｆ：電気的に接続Ｊる。
２．第３の能動層２．３を絶縁層１１．１２で絶縁分離
して積層し、その−トに絶縁層１３を設□ける。表面か
ら第１の能動層１に達−するコンタクト・ホール３０を
あけ、導′４ｉ層２０を設け、第１゜第２．第３の能動
層１．２．３ｆ：電気的に接続Ｊる。
第１及び第２の実施例で説明したよ′）に、本発明は能
動層が何層あっても同様に適用でき、小面積で接続が可
能である。
動層が何層あっても同様に適用でき、小面積で接続が可
能である。
以り詳細に説明したように１本発明によれは。
層間の接続のためのコンタクト・ボールの面６１１極力
小さくし、高密度に集積できる土次元の半導体−’１．
．ｔ？Ａが得られるのでその効果は大きい。
小さくし、高密度に集積できる土次元の半導体−’１．
．ｔ？Ａが得られるのでその効果は大きい。
４、図面の撹ｊ牟な謬、１１９
第１図（ａ）、 （ｂ）は従来の三次元学導体４４：［
パ、の一例の主要部の平面図及びＡ−Ａ’断面図、第２
図は本発明の第１の−に施ゼ・１１の断面図、第３図は
第２図（・・Ｃ示す第１の実施例を適用して構成した三
次ｉｃＭＯＳインバータの平向１シ１、第４図は本発明
の第２の実施例の断面図である。
パ、の一例の主要部の平面図及びＡ−Ａ’断面図、第２
図は本発明の第１の−に施ゼ・１１の断面図、第３図は
第２図（・・Ｃ示す第１の実施例を適用して構成した三
次ｉｃＭＯＳインバータの平向１シ１、第４図は本発明
の第２の実施例の断面図である。
１、２．３・・・・能動層、１０・・・・・・基板、１
１，１２゜１３・・・・・・絶縁層、２０・・・・・・
導霜、層、３０，３１．３２・・・・・・コンタクト・
ポール。
１，１２゜１３・・・・・・絶縁層、２０・・・・・・
導霜、層、３０，３１．３２・・・・・・コンタクト・
ポール。
代理人 弁理士 内 原 ｗ ゛パ・１′：
１、 、、、ｌ
１、 、、、ｌ
Claims (1)
- 基板上に設けられた半導体の能動層と、該能動層の上に
絶縁層で絶縁分離されて積重ねられた少くとも一層の半
導体の能動層と、前記能動層の各各に設けられた導電層
と、前記能動層と導電層と絶縁層の積層体の表面から接
続しようとする能動層または導電層のうちの最下層に達
するようにあけられたコンタクト・ホールと、該コンタ
クト・ホールの壁面に設けられ前記能動層もしくは導電
層と電気的に接続する導電層とを含むことを特徴とする
半導体装１筺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4474383A JPS59171140A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4474383A JPS59171140A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59171140A true JPS59171140A (ja) | 1984-09-27 |
Family
ID=12699920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4474383A Pending JPS59171140A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171140A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290160A (ja) * | 1985-06-14 | 1986-12-20 | 理研軽金属工業株式会社 | 手摺笠木 |
| JPS62190743A (ja) * | 1986-02-18 | 1987-08-20 | Agency Of Ind Science & Technol | 垂直配線の形成方法 |
| JPS62190744A (ja) * | 1986-02-18 | 1987-08-20 | Agency Of Ind Science & Technol | 垂直配線構造 |
| JPS63164359A (ja) * | 1986-12-17 | 1988-07-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 面積の減じられたバッティングコンタクト構造 |
| JPS63216361A (ja) * | 1987-03-04 | 1988-09-08 | Nec Corp | 多層配線構造 |
| JPS63237443A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63260054A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体集積回路装置 |
| JPH0231418A (ja) * | 1988-07-21 | 1990-02-01 | Fujitsu Ltd | 半導体装置の電気的接合構造 |
| JPH02170569A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | Ｍｏｓ型半導体集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4828185A (ja) * | 1971-08-18 | 1973-04-13 |
-
1983
- 1983-03-17 JP JP4474383A patent/JPS59171140A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4828185A (ja) * | 1971-08-18 | 1973-04-13 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290160A (ja) * | 1985-06-14 | 1986-12-20 | 理研軽金属工業株式会社 | 手摺笠木 |
| JPH0421777B2 (ja) * | 1985-06-14 | 1992-04-13 | Riken Keikinzoku Kogyo Kk | |
| JPS62190743A (ja) * | 1986-02-18 | 1987-08-20 | Agency Of Ind Science & Technol | 垂直配線の形成方法 |
| JPS62190744A (ja) * | 1986-02-18 | 1987-08-20 | Agency Of Ind Science & Technol | 垂直配線構造 |
| JPS63164359A (ja) * | 1986-12-17 | 1988-07-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 面積の減じられたバッティングコンタクト構造 |
| JPS63216361A (ja) * | 1987-03-04 | 1988-09-08 | Nec Corp | 多層配線構造 |
| JPS63237443A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63260054A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体集積回路装置 |
| JPH0231418A (ja) * | 1988-07-21 | 1990-02-01 | Fujitsu Ltd | 半導体装置の電気的接合構造 |
| JPH02170569A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | Ｍｏｓ型半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000353793A5 (ja) | ||
| JPH021928A (ja) | 半導体集積回路 | |
| CN103329264A (zh) | 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件 | |
| JPS59171140A (ja) | 半導体装置 | |
| KR20020026134A (ko) | 반도체 장치와 그 제조 방법 | |
| KR970054486A (ko) | 반도체 소자와 그 제조 방법 | |
| JPH05152529A (ja) | 半導体装置 | |
| KR100310470B1 (ko) | 양면반도체메모리소자및그제조방법 | |
| US6914300B2 (en) | Semiconductor device | |
| CN100483721C (zh) | 半导体器件及其制作方法 | |
| JPH0845935A (ja) | 多層配線の形成方法 | |
| JPS58225662A (ja) | 半導体装置 | |
| US20040021176A1 (en) | Integrated circuit device and electronic device | |
| JPS6386455A (ja) | 半導体装置 | |
| JPS58139445A (ja) | 半導体集積回路装置 | |
| JPH0653441A (ja) | 薄膜トランジスタを備えたセル構造、薄膜トランジスタを備えたｓｒａｍメモリーセル構造、及び薄膜トランジスタを備えたセル構造の形成方法 | |
| JPS63216361A (ja) | 多層配線構造 | |
| JPS61270849A (ja) | 集積回路装置 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH09232421A (ja) | 半導体装置 | |
| JPS61268036A (ja) | 半導体装置 | |
| JPH04249325A (ja) | 半導体集積回路 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS63126268A (ja) | ダイナミック型半導体記憶装置 |