JP2006262473A - 音響共振器および電子回路の垂直方向のモノリシック集積 - Google Patents

Abstract

【課題】音響共振器の形成プロセスと電子回路の形成プロセスとが十分に分離されている、良好な性能および感度を有しかつ安価に製造可能なモノリシック集積デバイスを提供する。
【解決手段】音響共振器および電子回路を基板上に垂直方向に配置し、さらに音響アイソレータおよびアイソレーション構造を音響共振器と電子回路との間に設ける。アイソレーション構造によって、音響共振器等の作製で生じる不都合な影響から電子回路が保護される。
【選択図】図３

Description

本発明は、音響共振器および電子回路の集積に関する。

きわめて様々な音響共振器デバイスが開発されている。公知のバルク音響波（ＢＡＷ）共振器は、２つの電極間に設けられた１つ以上の圧電層を備えている。例えば、薄膜バルク音響波共振器（ＦＢＡＲ）は通常、２つの電極間に単一の圧電層を備えている。一方、積層型薄膜バルク音響波共振器（ＳＢＡＲ）は通常、２つの圧電層を備えており、この圧電層は、上面電極層と底面電極層との間に設けられていて、接地電極として通常用いられている中間電極によって互いに分離されている。音響共振器デバイスには、複数の音響共振器デバイスを備えているものもあり、その場合、デバイスは、１つ以上のアイソレーション層によって互いに分離されている。

ＢＡＷ共振器は、圧電層の厚みによって、また他の層で使用される材料の厚みによって予め規定される共振周波数を有している。また、ＢＡＷ共振器は通常、アイソレーション構造、例えばＢＡＷ共振器を支持する膜の下に形成されている空洞によって、または音響インピーダンスの高い材料と低い材料とが交互に配置されて形成されかつデバイスの目標共振周波数に相当する波長の約４分の１の厚みをそれぞれが有する層の積層体からなる音響ミラーによって、支持基板から音響的に分離されている。音響ミラー上に設けられたＢＡＷ共振器は、ＳＭＲ（solidly mounted resonator）と呼ばれることが多い。

ＢＡＷ共振器およびこのＢＡＷ共振器を感知するまたは駆動するために使用される電子回路は通常、接続基板、例えばプリント回路基板によって相互接続されている別個の構成要素として形成される。しかし、１つの提案されている技術では、薄膜圧電共振器および電子回路を、基板の表面にわたって側方に集積している。一般に、このような異なる構成要素を集積するいかなる技術においても、これらの構成要素の不適合なプロセスからのアイソレーションもしくは分離（例えば、熱のアイソレーションおよび汚染物質のアイソレーション）を十分に考慮しなくてはならない。しかし、薄膜圧電共振器および電子回路を側方に集積する技術の提案においては、ＢＡＷ共振器を製造するプロセスと、電子回路を製造するプロセスとをいかに分離するかについて開示されていない。また、側方の集積では、より大きな寸法のダイを必要とすることがあり、これによってデバイスのコストが上昇しうる。

形成プロセスに関連して構成要素が互いに十分に分離されている、良好な性能および感度を有しかつ安価に製造可能なモノリシック集積デバイスを提供する。

一態様では、本発明は、基板と、基板によって支持されている電子回路と、電子回路上にわたって設けられている音響アイソレータと、音響アイソレータ上に設けられている音響共振器とを備えているモノリシック集積デバイスを特徴としている。

別の態様では、本発明は、モノリシック集積デバイスを製造する方法を特徴としている。この方法によれば、電子回路を基板上に形成し、音響アイソレータを電子回路上にわたって形成し、音響共振器を音響アイソレータ上に形成する。

本発明の別の特徴および利点は、図面および特許請求の範囲を参照すると共に以下の説明より明らかになるであろう。

以下の記述では、同様の構成要素に対しては同じ参照符号を用いる。さらに、図面は、例示的な実施態様の主な特徴を概略的に図示することを意図したものである。図面は、実際の態様の細かい特徴や描写されている構成要素の相対的な寸法を表現しておらず、正しい尺度で描かれてもいない。

以下に詳説する実施態様は、音響共振器を電子回路と共に単一のモノリシックデバイス内に垂直方向に組み込んだものであり、音響共振器および電子回路が別個の構成要素として実装されているデバイスと比較して、顕著な利点を提供する。これらの実施態様においては、音響共振器と電子回路との間を信号が伝搬しなくてはならない距離は著しく短く、接続部の数は、非集積のデバイスと比較して著しく少ない。したがって、これらの実施態様の性能および感度を著しく高くすることができる。さらに、これらの実施態様は、非集積のデバイスよりも著しく小さなモノリシックデバイスによって実施することができ、より高い製造信頼性およびより低い製造コストを提供することも特徴としている。さらに、これらの実施態様によって達成可能な垂直方向の集積によって、基板の所定の面積内に作製することのできる音響共振器の構成要素および電子回路の構成要素の数が、音響共振器を電子回路と共に側方に集積しているデバイスと比較して増大する。

Ｉ．概要
図１は、基板１５６上に電子回路１５４を垂直方向に組み込んでいる音響共振器１５２を含むモノリシックデバイス１５０の一態様を示す。音響共振器１５２は、音響アイソレータ１５８上に形成されている。音響アイソレータ１５８は、例えば、共振器支持構造の空洞上に、または音響インピーダンスの高い材料と低い材料とが交互に設けられていてかつ音響共振器１５２の目標共振周波数に相当する波長の約４分の１の厚みをそれぞれ有している層の積層体を備えている音響ミラー上に形成される膜であってよい。音響アイソレータ１５８は、音響共振器１５２を、電子回路１５４および支持基板１５６から音響的にアイソレーションもしくは分離している。

図２に、モノリシック集積デバイス１５０の製造方法の一態様のフローチャートを示す。この方法によれば、電子回路１５４を基板１５６上に形成する（ブロック１６０）。ここで使用される限り、「電子回路」という用語は、電子構成要素、少なくとも１つの音響共振器１２および外部電気コンタクトの間の電気的な接続に沿って設けられている少なくとも１つの電子構成要素を指す。この電子構成要素は、受動要素（例えばトランジスタ）または能動要素（例えばレジスタもしくはキャパシタ）であってよい。基板１５６は、その上に、モノリシックデバイス１５０の様々な構成要素を形成することのできるあらゆる種類の基板であってよく、半導体基板、ガラス基板、サファイヤ基板およびセラミックス基板を含む。

任意のアイソレーション構造１６２を、音響アイソレータ１５８と電子回路１５４との間に形成することができ、これにより、音響共振器１５２の、電子回路１５４からのさらなる分離が行われる（ブロック１６４）。アイソレーション構造１６２は、音響共振器１５２と電子回路１５４との間の分離距離を増大させる材料の１つ以上の層を含むことができる。アイソレーション構造１６２が、音響アイソレータ１５８および音響共振器１５２を形成するために用いられるプロセスによって引き起こされうる損傷から下層の電子回路１５４を保護するので、アイソレーション構造１６２があることにより、音響共振器１５２および電子回路１５４の垂直方向の集積が容易となる。例えば、アイソレーション構造１６２が電子回路１５４を、高い熱レベル、高い熱勾配、および音響アイソレータ１５８および音響共振器１５２の形成中に生成しうるまたは使用しうる不適合な材料（例えば汚染物質）から保護する。また、アイソレーション構造によって、電子回路１５４と音響共振器１５２との間の無線周波数ノイズ信号の伝搬を減少させることもできる。

次に、音響アイソレータ１５８を電子回路１５４上にわたり形成する（ブロック１６６）。さらに、音響共振器１５２を音響アイソレータ１５８上に形成する（ブロック１６８）。

ＩＩ．空洞型の音響共振器および電子回路のモノリシックな垂直方向の集積
図３に、基板１６上に電子回路１４が垂直方向に組み込まれている音響共振器１２を備えているモノリシックデバイス１０の一態様を示す。基板１６は、半導体基板（例えばシリコン基板）であってよい。凹部２０を含むアイソレーション構造１８が、電子回路１４上にわたり形成されている。音響共振器１２は、凹部２０にわたり架けられて配置されており、アイソレーション構造１８の上面１７によって支持されている。音響共振器１２は、第１および第２の導電パス２２、２４によって電子回路１４に電気的に接続されている。キャップ構造２６が、音響共振器１２を密に封止して保護している。このキャップ構造２６は、音響共振器１２および電子回路１４に電気的に接続されている外部コンタクト３０、３２、３４も提供している。音響共振器１２が不動態化されている態様では、キャップ構造２６は、音響共振器１２を密に封止していてもしていなくてもよく、場合によってはキャップ構造全体を省くこともできる。

図４に、モノリシックデバイス１０の製造方法の一態様を示す。電子回路１４を製造するのに用いられるプロセスと音響共振器１２を製造するのに用いられるプロセスのうち適合可能なものを、同じプロセス装置で行うことができる。しかし、これらのプロセスの適合不可なものは、別個のプロセス装置内で行うことができる。プロセスの適合性は、少なくともある程度、汚染および熱を考慮して決定される。

図４および図５によれば、まず、電子回路１４を基板１６上に形成する（ブロック３８）。一般に、電子回路１４は、ＣＭＯＳ製造プロセス、バイポーラトランジスタ製造プロセス、ＢｉＣＭＯＳ製造プロセス、ＩＩＩ−Ｖ半導体製造プロセスを含む、電子回路製造プロセスのあらゆるタイプに基づいて形成することができる。図示の態様では、電子回路１４は、基板１６によって支持される複数のトランジスタを含む。異なる回路内のトランジスタの群は、アイソレーション構造３６（例えば、従来のシャロートレンチアイソレーション構造）によって互いに分離される。

一般に、各トランジスタ４０は、ゲート構造４６およびソース／ドレイン領域４８、５０を有している。各ゲート構造４６は、ゲート誘電体５２、ゲート電極５４およびサイドウォール絶縁体５６を備えている。ゲート誘電体５２は、二酸化シリコン、酸窒化物、窒化シリコン、ＢＳＴ、ＰＺＴ、シリケート、別のあらゆる高誘電率（high-ｋ）材料、またはこれらのあらゆる組合せもしくは積層体から形成することができる。ゲート電極５４は、シリサイド層もしくは金属、例えばチタン、タングステン、ＴｉＮ、タンタルもしくはＴａＮが被せられている、ｎ型またはｐ型にドープされている多結晶シリコンから形成することができる。サイドウォール絶縁体５６は、酸化物（例えば酸化シリコン）、窒化物（例えば窒化シリコン）、酸窒化物（例えば酸窒化シリコン）、またはこれらの組合せもしくは積層体から形成することができる。ソース／ドレイン領域４８、５０は、従来の注入技術によって形成することができ、軽ドープドレイン（lightly-doped drain extension、ＬＤＤ）エクステンションおよびポケット注入（pocket implant）を含むことができる。ソース／ドレイン領域４８、５０は、シリサイド化されていてもよい（例えばチタン、コバルト、ニッケル、タングステンのシリサイドまたは別の従来のシリサイド材料）。

電子回路１４を形成した（図４のブロック３８）後、アイソレーション構造１８を、電子回路１４上にわたり形成する（図４のブロック６０）。

図６に示すように、図示の態様では、アイソレーション構造１８は、トランジスタアイソレーション層４２およびこれに被せられたアイソレーション層６２を含む。この態様における電子回路１４およびトランジスタアイソレーション層４２は、１つのプロセス装置内で製造することができ、アイソレーション層６２を含む他のデバイス構造は、別のプロセス装置内で形成することができる。別の態様では、アイソレーション層６２を省いて、デバイスプロセスステップの全てを同じプロセス装置内で行うことができる。これらの態様では、音響共振器１２を製造するプロセスをトランジスタアイソレーション層４２上で行う。

図示の態様では、アイソレーション層６２は、トランジスタアイソレーション層４２の平坦化された上面上に形成されている。別の態様では、アイソレーション層６２は、トランジスタアイソレーション層４２の平坦化されていない面上に形成することができる。いくつかの態様では、トランジスタアイソレーション層４２およびアイソレーション層６２は、同じ誘電体材料（例えば、ドープされたもしくはドープされていないＳｉＯ_２）から形成されている。別の態様では、トランジスタアイソレーション層４２およびアイソレーション層６２は、異なる誘電体材料からなっている。いくつかの態様では、拡散バリアもしくはエッチストップ層を、トランジスタアイソレーション層４２およびアイソレーション層６２のいずれかもしくは両方の上に形成することができる。拡散バリア／エッチストップ層は、例えば従来の化学機械研磨法によって平坦化することができる。また、さらなる拡散バリア／エッチストップ層を、平坦化された面上に形成することができる。

複数のコンタクトビア４４が、トランジスタアイソレーション層４２を貫通して延びている。これらのコンタクトビア４４は、金属（例えばタングステン、モリブデン、チタン、銅、アルミニウム、スズ、金および銀）、窒化チタン、窒化タンタルまたは金属シリサイドから形成することができる導電性のプラグで充填されている。バリア層のライナ（例えば、Ｔｉ、ＴｉＮ、ＴａＳｉＮ、Ｔａ、ＴａＮ、ＴｉＳｉＮの層、これらの積層体、または従来のライナ／バリア材料）は、導電性プラグとトランジスタアイソレーション層４２の誘電材料との間に形成することができる。コンタクトビア４４は、好ましくは、ソース／ドレイン領域４８、５０およびゲート構造４６のシリサイド化された領域と整合している。

図４および図７Ａによれば、アイソレーション構造１８を形成した（ブロック６０）後、アイソレーション構造１８内に凹部２０をエッチングする（ブロック６４）。このプロセスでは、アイソレーション層６２の上面１７の、凹部２０が形成される部分より外側の領域を、パターンニングされたフォトレジスト層でマスクし、アイソレーション層６２の露出した（マスクされていない）領域を、例えばドライエッチングプロセス（例えば、プラズマエッチング）を用いてエッチングする。一般に、凹部２０の境界を形成しているアイソレーション層６２の壁部は、任意の形状であってよい。いくつかの態様では、これらの壁部は、上面１７に対して垂直方向に配向している。上面１７の、凹部２０と境界をなしている縁部は、多角形状（例えば、四辺形または五角形）、湾曲形状、または別の任意の形状を形成している。

図７Ａおよび図７Ｂに示すように、いくつかの態様では、凹部２０をエッチングするプロセス中、リリースホール８８、８９、９０、９１、９２を凹部２０の周辺縁部に沿って形成する。チャネルがそれぞれ、リリースホール８８〜９２を凹部２０に接続する。図示の態様では、凹部は五角形であり、リリースホール８８〜９２はその五角形の頂点に形成されている。別の態様では、リリースホールが、凹部２０の縁部近傍の別の箇所に形成されていてもよい。

図８に示すように、いくつかの態様では、バリア層６６が、凹部２０を画定するアイソレーション層６２の少なくとも面上に形成されている。図示の例では、バリア層６６は、アイソレーション層６２の上面全体にわたって形成されている。いくつかの実施態様では、バリア層６６は、凹部２０を規定する面上にのみ設けられている。バリア層６６は、後述のプロセスにおいて凹部を充填するために使用される犠牲材料に対して、選択的にエッチング可能な（もしくは選択的にエッチングされない）材料から形成することができる。例えば、犠牲材料がリンシリケートガラス（ＰＳＧ）である態様の場合には、バリア層６６は、熱ＳｉＯ_２、ＬＰＣＶＤＳｉ_３Ｎ_４、ＴｉＷＯＮ、ＷＳｉ_３Ｎ_４、ＡｌＮまたはスパッタリングされたシリコンから形成することができる。アイソレーション層６２が、犠牲材料に対して選択的にエッチング可能である態様では、バリア層６６を省くことができる。いくつかの例では、バリア層６６は、化学機械研磨ストップ層としても働く。

図４および図９によれば、凹部２０をエッチングした（ブロック６４）後、凹部２０を犠牲材料６８で充填する（ブロック７０）。犠牲材料６８は、（設けられているならば）バリア層６６またはアイソレーション層６２に対してエッチング選択性を示すあらゆる種類の材料であってよい。いくつかの態様では、犠牲材料はＰＧＳである。これらの態様では、ＰＳＧは、アイソレーション層６２の上面１７全体にわたって設けられる。ＰＧＳは、シラン、亜酸化窒素およびリン源を使用して約４００℃の温度で堆積させることができ、これにより、約８％のリンを含むＰＧＳ材料が形成される。図９に示すように、ＰＳＧを堆積させた後、ＰＳＧを研磨して、アイソレーション層６２の上面１７のレベルに適合するような原子的に平滑な面にする。別の態様では、犠牲材料は、酸化物（例えばホウ素リンシリケートガラス（ＢＰＳＧ）およびスピンオンガラス）、窒化物、誘電体（例えばポリビニル、ポリプロピレンおよびポリスチレン）、半導体（例えばゲルマニウム）ならびに金属（例えば銅およびアルミニウム）から選択することができる。いくつかの態様では、バリア層６６は、犠牲材料６８と下層のアイソレーション層６２との間の拡散バリアとして働く。

図４、１０および１１によると、凹部２０を犠牲材料６８で充填した（ブロック７０）後、音響共振器１２を形成する（ブロック７２）。このプロセス中、コンタクトビア７４、７６、７８を、アイソレーション層６２中に開設し、トランジスタアイソレーション層４２を貫通して延びるコンタクトビア４４内の導電性プラグに結合する導電性プラグで充填する。音響共振器１２のパターン化された底部電極８０を、図１０に示すように、犠牲材料６８、アイソレーション層６２の上面１７およびコンタクトビア７６上に形成する。別個のコンタクト層８２を、コンタクトビア７８上に堆積させる。圧電構造８４を、底部電極８０上に形成する。底部電極８０および上部電極８６ならびにコンタクト層８２は、Ｍｏ、Ａｌ、Ａｕ、Ｐｔ、Ｔｉのうちの１つおよびこれらの合金から形成することができる。圧電構造８４は、圧電材料からなる１つ以上の層から形成される。１つ以上の圧電層は、ウルツ鉱型六方晶系結晶、例えば硫化カドミウム、セレン化カドミウム、酸化亜鉛、酸化ベリリウム、窒化アルミニウムおよびウルツ鉱型硫化亜鉛、ならびにこれらの固溶体、ならびにチタンジルコン酸鉛（ＰＺＴ）からなっていてよい。別の態様では、１つ以上の圧電層は、ウルツ鉱型六方晶系でない結晶の圧電材料、例えば閃亜鉛鉱型立方晶系結晶から形成されていてよい。

図１０および１１に記載の態様では、電子回路１４と音響共振器１２の底部電極８０との間の電気的接続は、音響共振器１２を形成するプロセス中に形成される。別の態様では、電子回路１４と底部電極８０との間の電気的接続は、音響共振器１２を形成した後（例えば、図４のブロック９６に関連する後述のメタライゼーションプロセス中にまたは外部回路を介して）に形成することができる。音響共振器１２および電子回路１４を外部回路を介して形成する場合には、第１および第２の導電性パス２２および２４を介した電気的接続を省くことができる。

図４および図１２によれば、音響共振器１２を形成した（ブロック７２）後、凹部２０を充填している犠牲材料６８の少なくとも一部を除去する（ブロック９４）。いくつかの態様では、犠牲材料６８を、エッチャントをリリースホール８８〜９２内に流入させることによって除去する。犠牲材料６８がＰＳＧである態様では、エッチャントは、低濃度のＨＦのＨ_２Ｏ溶液であってよい。一態様では、希釈比が１０：１（Ｈ_２Ｏ：ＨＦ）である。犠牲材料６８を除去した後、音響共振器１２の周辺領域は、アイソレーション層６２の上面１７によって支持されており、音響共振器１２の中央部分は凹部２０にわたって架けられて配置されている。

続いて音響共振器１２を、電子回路１４に電気的に接続する（ブロック９６）。図示の例では、コンタクトビア７６上に底部電極８０を形成するプロセス中に、底部電極８０を電子回路１４に電気的に接続する。上部電極８６と、コンタクトビア７８中の導電性プラグに接続している導電性コンタクト層８２との間にメタライゼーション部９８を堆積することによって、上部電極８６と電子回路１４とを電気的に接続する。図示の例では、このプロセス中に、メタライゼーション部１００、１０２、１０４も形成する。メタライゼーション部９８、１００、１０２は、外部コンタクト３０、３２、３４と、音響共振器１２と、電子回路１４との間の電気的接触を提供する。メタライゼーション部１０４は、キャップ構造２６のための構造的な支持を提供する。いくつかの態様では、メタライゼーション部１０４は、音響共振器１２の周辺部およびこれに関連した回路の周りにリングを形成している。いくつかの態様では、メタライゼーション部９８、１００、１０２、１０４は、ボンドメタライゼーション部（bond metallization）である。

例えば、キャップ構造２６が音響共振器１２上に密な封止を形成しないかまたはキャップ構造２６全てが省かれているいくつかの態様では、１つ以上のメタライゼーション部９８、１００、１０２、１０４を省くことができる。

図３を再び参照すると、キャップ構造２６は、基板１０６（例えば、シリコンのような半導体材料のウェハ）を含み、この基板１０６は、キャビティ１１１の上部を画定する切欠１１０を有する底面１０８と、外部コンタクト３０、３２、３４が、メタライゼーション部９８、１００、１０２に向かって貫通して延びているビアを有している上面１１２とを備えている。このようにして、外部コンタクト３０、３２、３４が、外部回路と音響共振器１２と電子回路１４との間の電気的接続を提供している。キャップ構造２６の底面１０８は、音響共振器１２の周辺およびそれに関連する回路の周りに延びているリング畝部１１３も備えている。このリング畝部１１３は、ボンドメタライゼーション部１０４に結合している。いくつかの実施態様では、メタライゼーション部１０４とリング畝部１１３との結合によって、音響共振器１２が密に封止される。さらなるメタライゼーション部を、キャップ構造２６上に堆積させることもできる。いくつかの態様では、キャップ構造２６を、非金属結合材料、例えばベンゾシクロブテン（ＢＣＢ）、ポリイミドもしくはアモルファスフルオロカーボンポリマー（例えばＣＹＴＯＰ（登録商標））を使用して、基板１６に結合させることができる。

ＩＩＩ．音響ミラー型の音響共振器および電子回路のモノリシックな垂直方向の集積
図１３に、基板１２６上に電子回路１２４を組み込んで形成された音響共振器１２２を含むモノリシックデバイス１２０の一態様を示す。モノリシックデバイス１２０の構造は、本質的には、前述のモノリシックデバイスと同じ構造であるが、音響アイソレータ１２８が音響ミラーである点が異なる。特に、音響アイソレータ１２８は、音響インピーダンスの高い材料と低い材料とが交互に重なって形成されている層１３０、１３２、１３４、１３６、１３８の積層体を含む。層１３０〜１３８は、音響共振器１２２の目標共鳴周波数に対応する波長の約４分の１の厚みをそれぞれ有している。別の態様では、音響ミラーを形成するのに５つ以上の層を使用することができる。別の態様では、音響ミラーを形成するのに５つより少ない層を使用することができる。いくつかの例示的な態様では、音響アイソレータ１２８は、酸化シリコンおよびタングステンを交互に重ねた層から、または酸化シリコンおよびモリブデンを交互に重ねた層から形成されている。

ＩＶ．基板の互いに反対側での、音響共振器および電子回路のモノリシックな垂直方向の集積
図１４に、電子回路１４２が基板１４３の反対側に組み込まれて形成されている音響共振器１４１を含む（電子回路および音響共振器がそれぞれ基板の両側に設けられている）モノリシックデバイス１４０の一態様を示す。音響共振器１４１は、音響アイソレータ１４４上に形成されている。音響アイソレータ１４４は、前述のように、例えば共振器支持構造の空洞上に形成されているかまたは音響ミラーから形成されている膜であってよい。電子回路は、その上を覆うパッシベーション層１４５によって保護されており、このパッシベーション層１４５は、例えば、酸化物（例えば酸化シリコン）または窒化物（例えば窒化シリコン）のような誘電体材料から形成することができる。音響共振器１４１は、一対の電気コンタクト１４６、１４７を備えている。それぞれがメタライゼーション部を含むコンタクトビア１４８、１４９の対によって、電子回路１４２を基板１４３の共振器側に電気的に接続することができる。いくつかの態様では、電子回路は、基板１４３の底部の向こうへと電気的に接続されている（つまり、基板１４３の電子回路側を通って）。コンタクトビア１４８、１４９は、基板１４３を通って、電子回路１４２のそれぞれのメタライゼーションラインへと延びている。

いくつかの実施態様では、電子回路１４２を形成して、パッシベーション層１４５によって保護した後、音響アイソレータ１４４および音響共振器１４１を、基板１４３の反対側に形成する。基板１４３は、音響アイソレータ１４４および音響共振器１４１を形成する前に、任意に薄層化する（例えば化学機械研磨によって）ことができる。音響共振器１４１の実装方式に応じて、音響共振器１４１を、その上を覆うパッシベーション層によって保護するか、または前述の種類のキャップ構造を音響共振器１４１上にわたり基板１４３に取り付ける。

その他の態様は、特許請求の範囲に記載する。

以下に、本発明の好ましい態様を示す。
１．基板と、
前記基板によって支持されている電子回路と、
前記電子回路上にわたって設けられている音響アイソレータと、
前記音響アイソレータ上に設けられている音響共振器とを備えている、モノリシック集積デバイス。
２．前記音響アイソレータが音響ミラーを含む、上項１に記載のデバイス。
３．前記電子回路と前記音響共振器との間にアイソレーション構造をさらに備えている、上項１に記載のデバイス。
４．前記音響アイソレータに凹部が設けられており、前記音響共振器が該凹部にわたって架けられて設けられている、上項１に記載のデバイス。
５．バリア層をさらに備えていて、該バリア層が、前記音響アイソレータの、前記凹部を画定している表面上にわたって設けられている、上項３に記載のデバイス。
６．前記音響アイソレータの上面が、平坦化されていて、音響共振器を支持している、上項１に記載のデバイス。
７．少なくとも１つのリリースホールをさらに備えていて、該リリースホールが、前記凹部および前記音響共振器で境界をなしている空洞へと延びている、請求項３に記載のデバイス。
８．前記音響共振器と前記電子回路との間の少なくとも１つの電気的な接続をさらに備えている、上項１に記載のデバイス。
９．前記音響共振器上にわたってキャップ層をさらに備えており、該キャップ層が、音響共振器および電子回路の少なくとも１つと電気的に接続されている少なくとも１つの電気コンタクトを備えている、上項１に記載のデバイス。
１０．前記電子回路が、基板の、音響アイソレータおよび音響共振器とは反対側に設けられている、上項１に記載のデバイス。
１１．モノリシック集積デバイスの製造方法であって、
基板上に電子回路を形成し、
前記電子回路上にわたって音響アイソレータを形成し、
前記音響アイソレータ上に音響共振器を形成する、方法。
１２．前記音響アイソレータを形成することが、前記電子回路上にわたって音響ミラーを形成することを含む、上項１１に記載の方法。
１３．前記電子回路と前記音響アイソレータとの間にアイソレーション構造を形成することをさらに含む、上項１１に記載の方法。
１４．前記音響アイソレータを形成することが、電子回路上にわたってアイソレーション構造を形成すること、該アイソレーション構造内に凹部をエッチングすること、および該凹部を犠牲材料で充填することを含み、前記音響共振器の少なくとも一部を前記犠牲材料上に形成する、上項１１に記載の方法。
１５．前記音響共振器を形成した後、前記犠牲材料の少なくとも一部を除去して、音響共振器の下に空洞を形成することをさらに含む、上項１４に記載の方法。
１６．前記充填の前に、前記アイソレーション構造の、前記凹部を画定する表面上にバリア層を形成することをさらに含む、上項１４に記載の方法。
１７．前記除去することが、凹部内の前記犠牲材料の少なくとも一部をエッチャントに対して露出することを含む、上項１４に記載の方法。
１８．前記エッチングすることが、凹部内の前記犠牲材料に延びる少なくとも１つのリリースホールをエッチングすることを含み、前記除去することが、前記リリースホールを通してエッチャントを流入させることを含む、上項１７に記載の方法。
１９．前記音響共振器と前記電子回路をとを電気的に相互接続することをさらに含む、上項１１に記載の方法。
２０．前記音響共振器が収容されている封止されたキャビティを形成するようにキャップ層を設けること、該キャップ層上に少なくとも１つの電気コンタクトを形成すること、および前記音響共振器および電子回路の少なくとも１つへの電気コンタクトを電気的に接続することをさらに含む、上項１１に記載の方法。
２１．前記電子回路を前記基板の第１の側に形成し、前記音響アイソレータおよび前記音響共振器を、基板の第１の側とは反対側の第２の側に形成する、上項１１に記載の方法。

音響共振器を垂直方向に集積している電子回路を備えているモノリシックデバイスの一態様の概略図である。 図１に示すモノリシックデバイスの製造方法の一態様のフローチャートである。 音響共振器を集積している電子回路を備えているモノリシックデバイスの一態様の概略的な断面図である。 図３に示す集積モノリシックデバイスの製造方法の一態様のフローチャートである。 少なくとも１つのトランジスタを含む電子回路を支持する基板の概略的な断面図である。 図５に示す電子回路上に形成されたアイソレーション構造の概略的な断面図である。 図６に示すアイソレーション構造内にエッチングされた凹部および複数のリリースホールの概略的な断面図である。 図７Ａに示す凹部の上面図である。 図７Ａに示すエッチングされたアイソレーション構造上に形成されたバリア層を示す概略的な断面図である。 図７Ａに示す凹部を充填している犠牲材料の平坦化された層を示す概略的な断面図である。 図９に示す犠牲材料によって支持されている音響共振器の底部電極と、アイソレーション構造の上面とを示す概略的な断面図である。 図７Ａに示す底部電極を含む完成した音響共振器構造の概略的な断面図である。 図１１に示す音響共振器の構造の概略的な断面図であって、凹部を充填している犠牲材料が除去され、パターンニングされたメタライゼーション部が形成されている図である。 音響共振器を垂直方向に集積している電子回路を含むモノリシックデバイスの一態様の概略図である。 音響共振器を垂直方向に集積している電子回路を含むモノリシックデバイスの一態様の概略図である。

符号の説明

２０ 凹部
６６ バリア層
６８ 犠牲材料
９２ リリースホール
１５２ 音響共振器
１５４ 電子回路
１５６ 基板
１５８ 音響アイソレータ
１６２ アイソレーション構造

Claims (10)

1. 基板（１５６）と、
   前記基板（１５６）によって支持されている電子回路（１５４）と、
   前記電子回路（１５４）上にわたって設けられている音響アイソレータ（１５８）と、
   前記音響アイソレータ（１５８）上に設けられている音響共振器（１５２）とを備えている、モノリシック集積デバイス（１５０）。
2. 前記音響アイソレータ（１５８）が音響ミラーを含む、請求項１に記載のデバイス。
3. 前記音響アイソレータ（１５８）に凹部（２０）が設けられており、前記音響共振器（１５２）が該凹部（２０）にわたって架けられて設けられている、請求項１に記載のデバイス。
4. バリア層（６６）をさらに備えていて、該バリア層（６６）が、前記音響アイソレータ（１５８）の、前記凹部（２０）を画定している表面上にわたって設けられている、請求項３に記載のデバイス。
5. 少なくとも１つのリリースホール（９２）をさらに備えていて、該リリースホール（９２）が、前記凹部（２０）および前記音響共振器（１５２）で境界をなしている空洞へと延びている、請求項３に記載のデバイス。
6. 前記電子回路（１５４）が、前記基板（１５６）の、音響アイソレータ（１５６）および音響共振器（１５２）とは反対の側に設けられている、請求項１に記載のデバイス。
7. モノリシック集積デバイスの製造方法であって、
   基板（１５６）上に電子回路（１５４）を形成し、
   前記電子回路（１５４）上にわたって音響アイソレータ（１５８）を形成し、
   前記音響アイソレータ（１５８）上に音響共振器（１５２）を形成する、方法。
8. 前記音響アイソレータ（１５８）を形成することが、電子回路（１５４）上にわたってアイソレーション構造（１６２）を形成すること、該アイソレーション構造（１６２）内に凹部（２０）をエッチングすること、および該凹部（２０）を犠牲材料（６８）で充填することを含み、前記音響共振器（１５２）の少なくとも一部を前記犠牲材料（６８）上に形成する、請求項７に記載の方法。
9. 前記音響共振器（１５２）を形成した後、前記犠牲材料（６８）の少なくとも一部を除去して、音響共振器（１５２）の下に空洞を形成することをさらに含む、請求項８に記載の方法。
10. 前記充填の前に、前記アイソレーション構造（１６２）の、前記凹部（２０）を画定する表面上にバリア層（６６）を形成することをさらに含む、請求項８に記載の方法。

Images