JP2003158309A - 圧電振動素子、容量素子、及び記憶装置 - Google Patents
圧電振動素子、容量素子、及び記憶装置Info
- Publication number
- JP2003158309A JP2003158309A JP2001356879A JP2001356879A JP2003158309A JP 2003158309 A JP2003158309 A JP 2003158309A JP 2001356879 A JP2001356879 A JP 2001356879A JP 2001356879 A JP2001356879 A JP 2001356879A JP 2003158309 A JP2003158309 A JP 2003158309A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- lower metal
- metal electrode
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
方位情報を引き継ぐ方法を用いない限り良いものが得ら
れておらず、容易な製造プロセスで製作された圧電体膜
では充分な圧電特性が得られていない。また、残留分極
が大きく、その温度依存性の小さな強誘電体薄膜の結晶
配向性も同様であり、強誘電体メモリの記憶媒体として
の用途に適したものが無かった。 【解決手段】 基板上に形成された非晶質薄膜と、その
非晶質膜上に形成された下部電極と、その上部に形成さ
れた誘電体を積層したキャパシタおよび圧電振動子にお
いて、個々の下部電極は結晶方位が同一なほぼ単結晶と
見做しせる金属膜であり、かつ全領域では面内方向のみ
結晶方位が異なる。また、前記下部電極金属膜が、下部
電極の膜厚をnとした場合、下部電極を構成する結晶の
平均粒径dが、d≧4nの関係を満たす(100)もし
くは(111)配向の金属膜である。
Description
する容量素子、及びその容量素子に情報を記憶する記憶
装置並びに高周波回路に用いられる薄膜共振器用圧電振
動子に関する。
る弾性波を利用したデバイスは、発振素子やフィルタ等
として電子通信システムに広く利用されてきた。最近、
通信量の加速度的な増加に伴い、通信システムの高周波
化が進められようとしている。この中で、弾性波デバイ
スについても超高周波で使用可能なものが求められてい
る。これまで広く用いられてきた弾性表面波(SAW)
デバイスも、製造プロセスの改善による微細化により使
用周波数が引き上げられてきたが、電極パターンの微細
化限界、減衰の増大等の問題が顕在化してきている。
子やフィルタは、圧電体膜厚が薄く、共振周波数が膜厚
に反比例するため、GHz帯での動作が可能である。ま
た素子寸法が数百μm以下と極めて小さい為、近年盛ん
に研究されている。従来から、この用途に用いる圧電体
薄膜としては、酸化亜鉛(ZnO)、窒化アルミニウム
(AlN)が広く用いられている。 更に、セラミック
スフィルタで広く用いられている鉛系の圧電セラミック
スは、ZnOやAlNに比べて大きな電気機械結合係数
が得られる為、圧電薄膜として検討がなされてきた。特
にPbTiO3(チタン酸鉛、PT)やこれにPbZr
O3を固溶させたPbZrO3−PbTiO3系固溶体
(チタン酸ジルコン酸鉛、PZT)の利用が検討されて
おり、特にPZTに関しては組成による相境界(mor
photropic phaseboundary)近
傍の組成で大きな電気機械結合係数が得られることが発
見され、セラミックス圧電体として広く知られるように
なった。これらPTおよびPZTの薄膜圧電体製作例と
しては、これまでにゾルゲル法を用いてPZT薄膜・P
T膜を形成した例や、RFマグネトロンスパッタを用い
てPTを形成した例(電子情報通信学会論文誌 vOl
82−C−1,No.12(1999)pp.769)
がある。
すのは、それを構成する圧電性微結晶の軸方向が完全に
乱雑ではなく、圧電性にとって有用な軸方向が多少なり
とも揃っているからである。結晶方位の完全にランダム
な多結晶体では、その為多軸性強誘電体、すなわち同一
温度において自発分極の発生可能な方位が多い強誘電体
が望ましい。例えば、正方晶系ペロブスカイト構造では
[001]が分極軸であるが等価な方向の数は6方位が
あり、また斜方晶系では分極軸が[110]であり、等
価な方向は12方位、菱面体晶では分極軸が[11
1]、等価な方向は8方位となり、他の結晶と比較し、
多結晶圧電体としては最適である。しかし、これらのペ
ロブスカイト構造多結晶を完全に分極しても単結晶の自
発分極と比較すると30%程度の分極量しか得られず、
より大きい圧電性を得るためには、分極軸を揃えること
が必要となる。
あり、等価な面が得られないことから、配向させること
が必須となる。また、従来から広く使われてきた圧電体
である酸化亜鉛(ZnO)や窒化アルミニウム(Al
N)は励振される弾性波の粒子変位の違いによる複数の
弾性波のモードが存在する。これらの異なるモードは異
なる位相速度を有する為、結局フィルタを構成した場合
は異なる周波数に通過域を生ずることになる。所用の周
波数以外の通過域はスプリアスを生じ、フィルタの帯域
外減衰特性を劣化させる。従って、AlN、ZnO等も
配向させる必要があった。
膜は、殆どが配向膜であり、多少なりとも圧電性にとっ
て有用な軸が揃っているものである。例えば、六方晶系
ウルツ鉱型のAlNおよびZnOは、圧電方向であるc
軸配向性を示しやすく、圧電体として用いられているも
のもc軸配向膜である。 「キャパシタの従来技術」一方、記憶媒体としては、最
近強誘電体薄膜を用いた記憶装置(強誘電体メモリ)の
開発が行われており、一部では既に実用化されている。
強誘電体メモリは不揮発性であり、電源を落とした後で
も記憶が失われない。しかも、膜厚が十分薄い場合には
自発分極の反転速度が速く、DRAM並に高速の書き込
み・読み出しが可能であるという特徴を持つ。また、1
ビットのメモリセルを1つのトランジスタと一つの強誘
電体キャパシタで作製することが可能な為、高集積・大
容量化にも適している。
は、残留分極が大きいこと、残留分極の温度依存性が小
さいこと、残留分極の長時間保持が可能であること等が
必要である。
ン酸ジルコン酸鉛(PZT)が用いられているが、キュ
リー温度の高さ(300℃以上)や自発分極の大きさに
も関わらず、微細化には対応しにくいと言われている。
第一にPZTの主成分である鉛は773K以上で蒸発し
やすく、そのため、組成の正確な制御が難しい。第二に
PZTがペロブスカイト結晶構造を有した時に初めて強
誘電特性が現れるが、このペロブスカイト型結晶構造を
もつPZTは得にくく、パイロクロア型結晶構造の方が
容易に形成されるという問題がある。
は、主成分であるPbの拡散および蒸発が比較的低温で
起こり易い等の点より、微細化には対応出来ないと言わ
れている。PZT以外ではチタン酸バリウム(BaTi
O3、以下BTOと略記する)が代表的な強誘電体とし
て知られている。BTOはPZTと同じくペロブスカイ
ト型結晶を持ち、キュリー温度は393Kであることが
知られている。Pbと比べるとBaは蒸発し難いので、
BTOの薄膜作成においては組成の制御が比較的容易で
ある。また、BTOが結晶化した場合には、ペロブスカ
イト型以外の結晶構造をとることは殆どない。
ず、BTOの薄膜キャパシタが強誘電体メモリの記憶媒
体としてさほど検討されていない理由は、PZTと比較
して残留分極が小さく、しかも残留分極の温度依存性が
大きいことが挙げられる。この原因は、BTOのキュリ
ー温度が低いことにあり、このため強誘電体メモリを製
作した場合、373K以上の高温に晒された場合に記憶
内容が失われる恐れがあるばかりでなく、通常電子回路
が使用される温度範囲(358K以下)でも残留分極の
温度依存性が大きく、動作が不安定である。したがっ
て、BTOからなる強誘電体薄膜を利用した薄膜キャパ
シタは、強誘電体メモリの記憶媒体としての用途に適さ
ないと考えられている。
課題」これら圧電体膜の結晶配向性は、前記のように単
結晶基板を用いない限り良いものが得られておらず、X
線回折による配向半値幅:FWHM(Full Wid
th at Half Maximum)にして数度以
上であった。従って、圧電方向が揃っておらず、十分な
圧電性が得られなかった。これは具体的には、電気機械
結合係数の低下をもたらし、共振器を用いたフィルタで
は帯域幅の低下を生ずる。
の劣化も伴う。結晶性の劣化は、完全な周期的構造から
の逸脱、すなわち空格子・侵入原子等の欠陥や、転位、
積層欠陥等を含んでいる。これらは、結晶内で局所的な
応力を発生させ格子歪を誘起すること、電荷が中性条件
から外れることで局所的な電場を生じ、分極量を始めと
する誘電特性を変化させる等により、圧電特性を劣化さ
せる。これにより、フィルタを作製した場合では通過域
の減衰が大きくなり、また阻止域のエッジ部の急峻性が
悪くなる。
ャル圧電体膜を用いた共振器も検討されてきた。しかし
ながら、従来ではエピタキシャル圧電体薄膜を得るため
には基板からの結晶方位情報を引き継ぐ必要がある。し
かし、基板上に直接圧電体薄膜が形成されている場合、
実質的に質量負荷となり、励振される振動周波数に大き
な影響を与える。この為、圧電体薄膜下部は音響反射面
を形成する必要があり、一般的には空気との間の音響イ
ンピーダンスの差が利用されている。
開2001−94373に見られるように単結晶基板上
にエピタキシャル圧電体を形成した後、裏面を異方性も
しくは等方性エッチングにより取り去り(いわゆるvi
a−hole)、後に電極を形成する等の方法を取らざ
るを得ない。この方法では、基板を裏面から取り去るこ
とで機械的な強度が減少すること、薄膜裏面の基板を全
て取り去る為エッチングが困難である等の問題点があっ
た。
エピタキシャル成長技術を利用した圧電振動子を提供す
ることを目的とする。 「キャパシタにおける課題」半導体メモリとして実用化
するためには、Si等の半導体からなる基板上に上記の
エピタキシャル・キャパシタとトランジスタを高密度に
製作することが必要である。
を形成したSi基板上に、トランジスタを覆う層間絶縁
膜を形成し、この層間絶縁膜にトランジスタの電極上に
開口部(コンタクトホール)を設け、開口部内に気相か
らの選択エピタキシャル成長により単結晶Siプラグを
作成し、その上にエピタキシャル薄膜キャパシタを形成
する方法(特開平8−139292)が挙げられる。こ
の方法は、トランジスタの電極直上に積層してエピタキ
シャル薄膜キャパシタを形成することが出来る為、構造
上は最も集積化に適する。
した半導体記憶装置においては、トランジスタの電極上
に形成したコンタクトホールの深さと幅のアスペクト比
が大きくなると共に、トランジスタ上のワード線、その
上の層間絶縁膜、ビット線、その上の層間絶縁膜と、何
段にも渡ってコンタクトプラグを形成する必要がある。
更に、選択エピタキシャル成長においては、成長温度が
高温ほど選択性が高まるが、トランジスタの耐熱性から
750℃―800℃程度以上には上げられないという問
題点もある。
持つコンタクトホールの底面のみから、何段にも渡って
単結晶シリコンプラグを選択エピタキシャル成長もしく
は固相エピタキシャル成長させるためのプロセスウイン
ドウは非常に狭く、一つのメモリデバイスに数十メガ個
以上の数のプラグを形成する際の歩留まりを考慮する
と、クリアすべき技術課題が大きい。
誘電率を増大させた高誘電率薄膜を使用し、製造方法が
容易な容量素子を提供すること、及びその容量素子を使
用した記憶装置を提供することを目的とする。
めに請求項1に係る発明では、一主面を有する基板と、
前記基板の一主面上に形成され、膜厚の4倍以上大きい
結晶粒を有し、且つその結晶方位が略均一にされた振動
可能部を有する下部金属電極層と、前記下部金属電極層
の振動可能部上にエピタキシャル成長された結晶質誘電
体膜と、前記下部金属電極層との間の前記結晶質誘電体
膜に対して電界を印加しうるように前記結晶質誘電体膜
上に形成された上部電極層とを有する圧電振動素子を提
供する。
振動素子の下部金属電極層を、(100)又は(11
1)に配向した圧電振動素子を提供する。
振動素子の前記下部金属電極層、前記結晶質誘電体膜、
及び前記上部電極層が、前記基板上に複数組み存在し、
それら前記下部金属電極層どうしの前記基板の一主面と
平行な面内方向の結晶方位は異ならせた圧電振動素子を
提供する。
振動素子の前記下部金属電極層が、白金(Pt)、金
(Au)、銀(Ag)、ロジウム(Rh)、レニウム
(Re)、オスミウム(Os)、イリジウム(Ir)の
何れか一つを主成分とする圧電振動素子を提供する。
振動素子の前記下部金属電極層と前記結晶質誘電体膜間
に、NaCl型化合物の中間層が形成されている圧電振
動素子を提供する。
有する基板と、前記基板の一主面上に形成された非晶質
薄膜と、記非晶質薄膜上に形成され、膜厚の4倍以上大
きい結晶粒を有し、且つその結晶方位が略均一な下部金
属電極層と、前記下部金属電極層上にエピタキシャル成
長された結晶質誘電体膜と、前記下部金属電極層との間
の前記結晶質誘電体膜に対して電界を印加しうるように
前記結晶質誘電体膜上に形成された上部電極層とを有す
る容量素子を提供する。
振動素子の下部金属電極層を、(100)又は(11
1)に配向した容量素子を提供する。
振動素子の前記下部金属電極層、前記結晶質誘電体膜、
及び前記上部電極層が、前記基板上に複数組み存在し、
それら前記下部金属電極層どうしの前記基板の一主面と
平行な面内方向の結晶方位は異ならせた容量素子を提供
する。
振動素子の前記下部金属電極層が、白金(Pt)、金
(Au)、銀(Ag)、ロジウム(Rh)、レニウム
(Re)、オスミウム(Os)、イリジウム(Ir)の
何れか一つを主成分とする容量素子を提供する。
電振動素子の前記下部金属電極層と前記結晶質誘電体膜
間に、NaCl型化合物の中間層が形成されている容量
素子を提供する。
面を有する基板と、前記基板の一主面上に形成された非
晶質薄膜と、記非晶質薄膜上に形成され、膜厚の4倍以
上大きい結晶粒を有し、且つその結晶方位が略均一な下
部金属電極層と、前記下部金属電極層上にエピタキシャ
ル成長された結晶質誘電体膜と、前記下部金属電極層と
の間の前記結晶質誘電体膜に対して電界を印加しうるよ
うに前記結晶質誘電体膜上に形成された上部電極層と、
前記下部金属電極層又は前記上部電極層のいずれか一方
と接続されたスイッチング素子とを有する記憶装置を提
供する。
uO3(以下SROと略記)を下部電極として選択し、
且つこれより大きな格子定数を持つBaリッチ組成のB
STOを誘電体膜として選択して、エピタキシャル成長
させることにより、誘電体膜はc軸方向に格子を伸長さ
せ、かつa軸方向に収縮した状態を保つことができるこ
とを見出した。また、このような誘電体膜はキュリー温
度が高温側にシフトし、室温領域で大きな分極量を示す
ことが確認され、且つ358度K程度まで温度を上げて
も充分大きな残留分極量を保持できる強誘電体膜である
ことを確認した。
することにより、多結晶膜でキャパシタを形成した時の
誘電率(例えば、膜厚20nmで誘電率200程度)の
数倍の800以上に達する誘電率を持つキャパシタを作
成することができ、記憶装置として非常に好ましい誘電
特性を実現可能であることが実験的に確認された。
用し詳細に説明する。 (第1の実施形態)図1は圧電振動素子の構造を示す断
面図および平面図である。圧電振動素子は、基板1、絶
縁層2.下部電極4、誘電体5、上部電極6、更に下部
電極4および上部電極6に挟まれた誘電体膜5からな
り、圧電体の振動部は、キャビティ7により基板1と離
間して保持された構造となっている。尚、図1では1個
の圧電振動素子を示しているが、高周波フィルタ等では
複数個が配置されている。
至図5の工程断面図を参照して説明する。図2は、基板
1上に絶縁層2、及びSrRuO3層3を形成した後、
キャビティ7に相当する形状にSrRuO3層3をパタ
ーニングした状態を示している。ここで、基板1には、
面方位(100)のp型Si単結晶基板、絶縁層2には
熱酸化により形成したSiO2層を使用した。また、S
rRuO3層3は、RFスパッタにより室温で形成し、
X線回折法によりアモルファス相に近い状態であること
を確認した。SrRuO3層3は、公知のフォトリソグ
ラフィおよび硝酸セリウム・アンモニウム2%溶液によ
る湿式エッチングにより所望のパターンに形成した。
絶縁層2にあらかじめ穴を形成してから埋め込んでも良
い。この場合、平坦化の為にSrRuO3層を形成した
後CMPや機械研磨等により平坦化する必要がある。C
MPや機械研磨をする場合は、研磨停止層を穴以外の絶
縁層2上に形成する必要があるが、研磨停止層として
は、酸化アルミニウム等の絶縁体膜が好適する。
スパッタ法により400nm形成した。スパッタはアル
ゴン(以下Ar)および酸素(以下O2)の混合雰囲気
中で行い、Ar+O2の全圧力に対するO2分圧比を10
%とた。この比は、特に10%に固定されるものではな
いが、2%〜20%の範囲であることが好ましい。この
範囲以下では、後のアニ−ルによる大粒径化の為に要す
る、歪による弾性エネルギーが小さすぎる為、大粒径化
が起こらない。また20%以上では、酸素の脱離が十分
に行われず、やはり大粒径化が起こらない。
イオンエッチング(RIE)により下部電極4の形状に
加工した。この後、大気中で700℃、30分の加熱を
行った。この時、絶縁層2およびSrRuO3層3上に
形成されたPt層は、(100)配向し、更に平均粒径
が約1mm以上に成長しており、下部電極4のパターン
が1ないし2個の結晶粒からなっており、ほぼ単結晶と
見做せる。
ッタ装置を使用し、ArとO2の混合雰囲気中、基板温
度450℃で、BaTiO3の焼結体ターゲットを用い
て、厚さ1μmのBaTiO3膜を誘電体膜5として形
成した。これを、リソグラフィおよびアンモニア水、過
酸化水素水、エチレンジアミン四酢酸の混合溶液を用い
た湿式エッチングにより、SrRuO3層3上の下部電
極4を覆う形状にパターニングし、図4の状態を得た。
グネトロンスパッタにより室温で形成し、更にリソグラ
フィおよび反応性イオンエッチングによりSrRuO3
層3上で下部電極4と対抗する形状に加工した。その
後、硝酸セリウムアンモニウム水溶液と過塩素酸により
SrRuO3層3を湿式エッチングにより除去し、中空
のキャビティ7を作成して図5に示される状態を得た。
子を、並列および直列に組み合わせ、2×2のラダ−
(はしご)型高周波フィルタを構成したものを図6
(a)に、また、平面電子顕微鏡観察により決定した下
部電極4のPt層の結晶方位を図6(b)乃至(d)に
示した。夫々の圧電振動素子を実践円で囲み、その領域
をA乃至Dで示した。ここで、基板1として使用された
Si単結晶基板の結晶方位は、(d)と同一である。各
々圧電振動素子のPt層の結晶方位は、AおよびBの領
域が(b)方位を、Cが(c)方位を示し、Dはほぼ基
板の面方位(d)と等しくなっていた。
4個含む高周波フィルタのチップについて、X線回折θ
−2θスキャンを行った結果を図7に示す。このよう
に、Pt層は(200)ピークしか検出されず、更にB
aTiO3も(00n)面由来のピークのみが検出され
たのみであった。従って、面内方向では結晶方位がラン
ダムであるが、膜面に垂直な方向では全て(00n)面
に配向しており、更に個々の圧電振動素子ではほぼ単結
晶と見做せる粒径であった。 (第2の実施形態)本実施形態が先に説明した第1の実
施形態と異なる点は、Ptの下部電極4を形成する前
に、NaCl型構造の化合物であるTiNを形成してお
くことにある。本実施形態の製造方法について、図8乃
至図11の工程断面図を参照して説明する。以下、図1
乃至図5に示される第1の実施形態と同一の部位には同
一符号を付して説明を省略する。
キャビティ7となるべき形状にパターニングされた犠牲
層としてのSrRuO3膜3が、基板1表面の絶縁層2
上に設けられている。図9ではSrRuO3膜3上に、
下部電極4の下地バッファ層8としてSrRuO3膜3
上及び絶縁層2上にTiN膜を20nm形成し、更にそ
の上部に第1の実施形態と同様にして下部電極4のPt
層を形成した。また、下部電極4上に誘電体膜5として
BaTiO3を形成すると図10の状態となる。
てAl膜を形成し、SrRuO3膜3を除去すると図1
1の状態が得られる。図12に、800度Cおよび90
0度Cの温度においてアニ−ルした後の、スパッタ時酸
素混合量によるPt(200)/(111)強度比の変
化を示す。比較例として、第1の実施形態に示した方法
による各アニール温度による強度比の変化を示す。
てTiN膜を形成したものは、低温から(200)/
(111)強度比の増大が見られ、かつ強度比の絶対値
も大きくなった。従って、本実施形態における方法によ
り、(200)配向性を向上させることができる。 (第3の実施形態)図13は第3の実施形態にかかる不
揮発性記憶装置の構造断面図である。スイッチング用の
1個のMOS−FETと、エピタキシャル強誘電体を組
み合わせて、不揮発性メモリを構成している。また、図
では1セル部分を示しているが、メモリセルは通常のD
RAMと同様にマトリックス状に複数個配置され、メモ
リセルアレイを構成すると共にこれに隣接したセンスア
ンプ等も形成される。
晶Siの基板、12は窒化膜などを含む素子分離絶縁
層、13はゲート酸化膜、14はポリSiのゲート電
極、15,16は層間絶縁膜、17,18はn型の夫々
ドレイン領域、及びソース領域、19は平坦化絶縁層、
20はビット線であり、これらの構成は、一般的なDR
AMと同様にして形成される。
プラズマエッチングにより、平坦化絶縁層19を選択的
に除去し、ソース領域17へのコンタクトホールを形成
する。このコンタクトホールはポリSiの室温堆積形成
により充填され、プラグ21が形成される。その後、研
磨停止層22を形成した後、CMPまたは機械研磨によ
りプラグ21頂面の平坦化処理を行う。
O3の下部電極23をArとO2の混合雰囲気中400℃
で厚さ50nm形成する。更に、結晶質誘電体膜24と
してジルコン・チタン酸鉛(Pb(Zn0.5Ti0.5)O
3:以下、PZTと称す。)を膜厚300nm形成し、
その表面に上部電極25をSrRuO3電極24を形成
した。尚、上部電極25とプラグ21とを接続するた
め、絶縁層26を形成後、上部電極25上とプラグ21
上とに選択的にコンタクトホールを開口し、例えば、A
l膜でなる配線27を形成した。
クトホールの底面のみから、何段にも渡って単結晶シリ
コンプラグを選択エピタキシャル成長もしくは固相エピ
タキシャル成長させる必要があったが、上記構造では、
SrRuO3の下部電極23が、その下層にある絶縁層
等の結晶性に影響されずにPZTの結晶配向性を引き出
すため、単結晶Siの基板11からの結晶情報を引き継
ぐような構成をとる必要がなく、単結晶キャパシタ部を
いかなるところにも配置が可能であり、簡単なプロセス
によりエピタキシャルキャパシタを形成できる。 (実施例) 「電極材料」面心立方(FCC)構造の金属は、膜厚が
薄い場合には、表面・界面エネルギーを最小化する為に
(111)配向を示す一方、膜厚が厚くなると弾性エネ
ルギー最小化が支配的となり(100)配向性を示す。
更に、薄膜に導入された歪によっても弾性エネルギーの
異方性を増大させ、これにより配向を変化させることが
できる。これらの歪は、スパッタ成膜時雰囲気への酸素
または窒素混入による膜内部への「打ち込み」効果いわ
ゆるpeening効果や、基板との熱膨張係数差によ
る熱応力を用いることができる。
より粒界エネルギーおよび弾性エネルギーの最小化を起
こさせた場合、異常粒成長が生じ、膜厚の数倍にも達す
る平均粒径を持つ単結晶粒が生成することが確認され
た。
とにより、単結晶基板を用いなくとも、実質的に単結晶
と見做しせる巨大粒径を持ちかつ配向を制御し任意の方
向に配向させることができる。これにより、BaTiO
3を圧電体として用いた場合は、下地電極を(100)
に配向させ、BaTiO3の(100)エピタキシャル
膜を得ることが可能となるし、AlNを圧電体として用
いた場合には、下地電極を(111)に配向させること
によりc軸((0001))方向のエピタキシャル膜が
容易に形成可能となる。
下部電極を構成する結晶の平均粒径dが、d≧4nの関
係を満たす(100)もしくは(111)配向の金属膜
である場合、弾性エネルギー最小化による異常粒成長の
結果、実用上単結晶と見做しうる。
属を用いることが好ましく、中でも白金(Pt)、金
(Au)、銀(Ag)、ロジウム(Rh)、レニウム
(Re)、オスミウム(Os)、イリジウム(Ir)の
何れかおよびこれらを主成分とする合金からなることが
望ましいが、これは、これら貴金属および白金族の金属
は、酸化物の生成自由エネルギーΔG0が大きく、酸化
物が不安定である為、上部に酸化物の圧電体を形成した
際に下部電極の酸化が起こらず、電極の酸化による体積
膨張が起因となって起こる剥がれや、酸化による電極比
抵抗の上昇を防ぐことができる。 「バッファ層材料」下部電極下にはバッファ層としての
中間層を導入することができる。圧電体としてペロブス
カイトの(100)配向膜を用いた場合、中間層として
は、NaCl型の結晶構造を持つ化合物を用いることが
好ましい。NaCl型構造は、6配位の化合物であり、
表面エネルギーは(100)面が最も小さく、弾性エネ
ルギーは(111)が小さい。従って、膜厚が薄い場合
には(100)配向が優勢となる。この(100)配向
したNaCl型化合物を下地として用いることで、成膜
直後から下部電極の(100)配向性が向上する。ま
た、一般的にNaCl型を取る化合物は表面エネルギー
が高い。
表面エネルギーをγf、基板−電極間の界面エネルギー
をγi、電極の基板に対する接触角をθとした場合、Y
onugの式から、γs=γi+γfcosθとなる。
従って、γsすなわち基板の表面エネルギーが大きいほ
どθは0に近くなり、すなわち濡れ易くなり、層状成長
が実現しやすい。これにより、下部電極のモフォロジー
劣化が抑制でき、ひいては圧電体の平坦性を向上させる
ことができる。
形成した場合は、圧電体に対しては質量負荷となり圧電
体の振動を妨げるため、中間層の膜厚は可能な限り薄い
方が良く、この点でも膜厚が薄い場合に(100)配向
をとるNaCl型化合物が有効である。この観点から、
中間層の膜厚は、5〜100nm以下とすることが望ま
しい。
ではMgO、炭化物ではHfC、NbC、TaC、Ti
C、VC、ZrC、更に窒化物では、ZrN、HfN、
TiN、NbN、TaN、VNが挙げられる。中間層と
しての化合物は、NaCl型構造を有するような、これ
らが主成分のものであれば良い。また、こ金属原子と窒
素、酸素もしくは炭素の比が1:1の組成に限定される
ものではない。例えば、窒化物であるTiNでは、A
l、Si等が50原子%まで混入してもNaCl型化合
物をとる。
化合物の膜厚を100nm以上形成するか、もしくはp
eening効果等を用いて歪を導入することで達せら
れる。これにより、中間層および下部電極双方を(11
1)配向とし、更に上部に形成したAlNやZnO、L
iNbO3等の六方晶系結晶を(0001)配向、すな
わちc軸に配向させることが可能となる。 「誘電体材料」下部電極上に形成される誘電体および圧
電体材料としては、立方晶ペロブスカイトの(100)
面か、または正方晶ペロブスカイトもしくは層状ペロブ
スカイト結晶の(001)面、LiNbO3構造の(0
001)面もしくは(0121)面、ウルツ鉱型構造の
(0001)面で構成されていることが好ましい。
BO3で表されるペロブスカイト型結晶 (Aは、B
a,Sr,Ca,Pbからなる群より選ばれる少なくと
も一種、Bは、Ti,Zr,Hf,Sn,(Mg1/3N
b2/3),(Mg1/3Ta2/3),(Zn1/3Nb2/3),
(Zn1/3Ta2/3), (Mg1/2Te1/2), (C
O1/2W1/2), (Mg1/2W1/2), (Mn
1/2W1/2), (Sc1/2Nb1/2), (Mn1/2Nb
1/2), (Sc1/2Ta1/2), (Fe1/2N
b1/2),(In1/2Nb1/2), (Fe1/2T
a1/2), (Cd1/3Nb2/3), (CO 1/3N
b2/3), (Ni1/3Nb2/3), (Co1/3T
a2/3), (Ni1/3Ta2/3)からなる群から選ばれ
る少なくとも1種)であることが好ましい。
LiNbO3およびLiTaO3を主成分とするものが好
ましく、更にウルツ鉱型構造の化合物はAlNもしくは
ZnOを主成分とする化合物であることが好ましい。
れば、単結晶基板の結晶方位情報を引き継がずに単結晶
化された強誘電体薄膜を有する圧電振動子を得ることが
できる。また、単結晶基板の結晶方位情報を引き継ぐこ
となしに単結晶化し、誘電率を増大させた高誘電率薄膜
を有する容量素子を得ることができる。更に、プロセス
的な制約の少ない結晶性高誘電率薄膜を有する容量素子
を使用した高速な記憶装置を得ることができる。
構造および断面構造を示す図。
方法を示す断面図。
方法を示す断面図。
方法を示す断面図。
方法を示す断面図。
個用いて構成した高周波フィルタにおける平面構造と結
晶方位との関係図。
のX線θ−2θスキャン回折図。
工程を示す断面図。
工程を示す断面図。
造工程を示す断面図。
造工程を示す断面図。
る圧電振動素子のX線回折における配向方位の温度およ
び酸素混合比依存性を示す図。
誘電体不揮発性メモリの断面図。
Claims (11)
- 【請求項1】一主面を有する基板と、 前記基板の一主面上に形成され、膜厚の4倍以上大きい
結晶粒を有し、且つその結晶方位が略均一にされた振動
可能部を有する下部金属電極層と、 前記下部金属電極層の振動可能部上にエピタキシャル成
長された結晶質誘電体膜と、 前記下部金属電極層との間の前記結晶質誘電体膜に対し
て電界を印加しうるように前記結晶質誘電体膜上に形成
された上部電極層とを具備することを特徴とする圧電振
動素子。 - 【請求項2】前記下部金属電極層は、(100)又は
(111)に配向されていることを特徴とする請求項2
に記載の圧電振動素子。 - 【請求項3】前記下部金属電極層、前記結晶質誘電体
膜、及び前記上部電極層は、前記基板上に複数組み存在
し、それら前記下部金属電極層どうしの前記基板の一主
面と平行な面内方向の結晶方位は異なっていることを特
徴とする請求項2に記載の圧電振動素子。 - 【請求項4】前記下部金属電極層は、白金(Pt)、金
(Au)、銀(Ag)、ロジウム(Rh)、レニウム
(Re)、オスミウム(Os)、イリジウム(Ir)の
何れか一つを主成分とすることを特徴とする請求項1乃
至請求項3に記載の圧電振動素子。 - 【請求項5】前記下部金属電極層と前記結晶質誘電体膜
間に、NaCl型化合物の中間層が形成されていること
を特徴とする請求項1乃至請求項4に記載の圧電振動素
子。 - 【請求項6】一主面を有する基板と、 前記基板の一主面上に形成された非晶質薄膜と、 記非晶質薄膜上に形成され、膜厚の4倍以上大きい結晶
粒を有し、且つその結晶方位が略均一な下部金属電極層
と、 前記下部金属電極層上にエピタキシャル成長された結晶
質誘電体膜と、 前記下部金属電極層との間の前記結晶質誘電体膜に対し
て電界を印加しうるように前記結晶質誘電体膜上に形成
された上部電極層とを具備することを特徴とする容量素
子。 - 【請求項7】前記下部金属電極層は、(100)又は
(111)に配向されていることを特徴とする請求項6
に記載の容量素子。 - 【請求項8】前記下部金属電極層、前記結晶質誘電体
膜、及び前記上部電極層は、前記基板上に複数組み存在
し、それら前記下部金属電極層どうしの前記基板の一主
面と平行な面内方向の結晶方位は異なっていることを特
徴とする請求項7に記載の容量素子。 - 【請求項9】前記下部金属電極層は、白金(Pt)、金
(Au)、銀(Ag)、ロジウム(Rh)、レニウム
(Re)、オスミウム(Os)、イリジウム(Ir)の
何れか一つを主成分とすることを特徴とする請求項6乃
至請求項8に記載の容量素子。 - 【請求項10】前記下部金属電極層と前記結晶質誘電体
膜間に、NaCl型化合物の中間層が形成されているこ
とを特徴とする請求項6乃至請求項9に記載の容量素
子。 - 【請求項11】一主面を有する基板と、 前記基板の一主面上に形成された非晶質薄膜と、 記非晶質薄膜上に形成され、膜厚の4倍以上大きい結晶
粒を有し、且つその結晶方位が略均一な下部金属電極層
と、 前記下部金属電極層上にエピタキシャル成長された結晶
質誘電体膜と、 前記下部金属電極層との間の前記結晶質誘電体膜に対し
て電界を印加しうるように前記結晶質誘電体膜上に形成
された上部電極層と前記下部金属電極層又は前記上部電
極層のいずれか一方と接続されたスイッチング素子とを
具備することを特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001356879A JP2003158309A (ja) | 2001-11-22 | 2001-11-22 | 圧電振動素子、容量素子、及び記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001356879A JP2003158309A (ja) | 2001-11-22 | 2001-11-22 | 圧電振動素子、容量素子、及び記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003158309A true JP2003158309A (ja) | 2003-05-30 |
Family
ID=19168319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001356879A Pending JP2003158309A (ja) | 2001-11-22 | 2001-11-22 | 圧電振動素子、容量素子、及び記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003158309A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006211589A (ja) * | 2005-01-31 | 2006-08-10 | Kyocera Kinseki Corp | 圧電薄膜デバイス及びその製造方法 |
JP2006262473A (ja) * | 2005-03-14 | 2006-09-28 | Avago Technologies General Ip (Singapore) Private Ltd | 音響共振器および電子回路の垂直方向のモノリシック集積 |
US7596840B2 (en) | 2004-08-23 | 2009-10-06 | Seiko Epson Corporation | Method for manufacturing piezoelectric thin film resonator |
US7701117B2 (en) | 2005-06-30 | 2010-04-20 | Panasonic Corporation | Acoustic resonator and filter |
US8449083B2 (en) | 2008-08-12 | 2013-05-28 | Fujifilm Corporation | Multilayer body, piezoelectric element, and liquid ejecting device |
JP2015065398A (ja) * | 2013-08-29 | 2015-04-09 | 日立金属株式会社 | ニオブ酸系強誘電体薄膜素子の製造方法 |
JP2018186287A (ja) * | 2013-08-29 | 2018-11-22 | 住友化学株式会社 | ニオブ酸系強誘電体薄膜素子の製造方法 |
JP2018190891A (ja) * | 2017-05-10 | 2018-11-29 | 株式会社サイオクス | 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 |
WO2023153126A1 (ja) * | 2022-02-10 | 2023-08-17 | 富士フイルム株式会社 | 圧電素子および電気音響変換器 |
JP7382988B2 (ja) | 2021-06-29 | 2023-11-17 | キヤノンアネルバ株式会社 | 積層構造体の製造方法 |
-
2001
- 2001-11-22 JP JP2001356879A patent/JP2003158309A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7596840B2 (en) | 2004-08-23 | 2009-10-06 | Seiko Epson Corporation | Method for manufacturing piezoelectric thin film resonator |
JP2006211589A (ja) * | 2005-01-31 | 2006-08-10 | Kyocera Kinseki Corp | 圧電薄膜デバイス及びその製造方法 |
JP2006262473A (ja) * | 2005-03-14 | 2006-09-28 | Avago Technologies General Ip (Singapore) Private Ltd | 音響共振器および電子回路の垂直方向のモノリシック集積 |
US7701117B2 (en) | 2005-06-30 | 2010-04-20 | Panasonic Corporation | Acoustic resonator and filter |
US8449083B2 (en) | 2008-08-12 | 2013-05-28 | Fujifilm Corporation | Multilayer body, piezoelectric element, and liquid ejecting device |
JP2015065398A (ja) * | 2013-08-29 | 2015-04-09 | 日立金属株式会社 | ニオブ酸系強誘電体薄膜素子の製造方法 |
JP2018186287A (ja) * | 2013-08-29 | 2018-11-22 | 住友化学株式会社 | ニオブ酸系強誘電体薄膜素子の製造方法 |
EP3333912B1 (en) * | 2013-08-29 | 2021-06-23 | Sumitomo Chemical Company, Ltd | Method for manufacturing niobate-system ferroelectric thin film device |
JP2018190891A (ja) * | 2017-05-10 | 2018-11-29 | 株式会社サイオクス | 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 |
JP7037892B2 (ja) | 2017-05-10 | 2022-03-17 | 住友化学株式会社 | 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 |
JP7382988B2 (ja) | 2021-06-29 | 2023-11-17 | キヤノンアネルバ株式会社 | 積層構造体の製造方法 |
WO2023153126A1 (ja) * | 2022-02-10 | 2023-08-17 | 富士フイルム株式会社 | 圧電素子および電気音響変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6709776B2 (en) | Multilayer thin film and its fabrication process as well as electron device | |
EP1054460B1 (en) | Thin film piezoelectric device for acoustic resonators | |
JP4103421B2 (ja) | 電子デバイス及び電子機器 | |
JP5019247B2 (ja) | 電子デバイス用基板 | |
JP2005005450A (ja) | 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子 | |
WO2004042836A1 (ja) | 薄膜積層体、その薄膜積層体を用いた電子装置、及びアクチュエータ、並びにアクチュエータの製造方法 | |
US20020006733A1 (en) | Multilayer thin film and its fabrication process as well as electron device | |
JP2001189430A (ja) | 強誘電体キャパシタ | |
JP2003158309A (ja) | 圧電振動素子、容量素子、及び記憶装置 | |
JP4427925B2 (ja) | 積層薄膜その製造方法および電子デバイス | |
JP3435633B2 (ja) | 薄膜積層体、薄膜キャパシタ、およびその製造方法 | |
JP2003163566A (ja) | 薄膜圧電共振器及びその製造方法 | |
JP3474352B2 (ja) | 薄膜キャパシタ及び半導体装置 | |
JP2002353421A (ja) | 強誘電体メモリ素子及びそれを備えた電子機器 | |
JP4036544B2 (ja) | 電圧制御発振器 | |
JP3608459B2 (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
JPH08139292A (ja) | 薄膜キャパシタ及び半導体記憶装置 | |
JP3595098B2 (ja) | 薄膜キャパシタ | |
JPH10270653A (ja) | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ | |
JPH11261028A (ja) | 薄膜キャパシタ | |
JPH11233732A (ja) | 薄膜キャパシタ | |
JPH11274419A (ja) | 薄膜キャパシタ | |
JPH1187634A (ja) | 薄膜キャパシタ | |
JP3480767B2 (ja) | 薄膜キャパシタ | |
JPH08340087A (ja) | 強誘電体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |