JPH10270653A - 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ - Google Patents
酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリInfo
- Publication number
- JPH10270653A JPH10270653A JP9076272A JP7627297A JPH10270653A JP H10270653 A JPH10270653 A JP H10270653A JP 9076272 A JP9076272 A JP 9076272A JP 7627297 A JP7627297 A JP 7627297A JP H10270653 A JPH10270653 A JP H10270653A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- thin film
- buffer layer
- oxide thin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 強誘電体不揮発性メモリなどを最適構造で実
現可能な酸化物積層構造およびその製造方法ならびにそ
のような酸化物積層構造を利用した強誘電体不揮発性メ
モリを提供する。 【解決手段】 １トランジスタ１キャパシタ型の強誘電
体不揮発性メモリにおいて、（１００）面方位のＳｉ上
に（１００）面方位のＣｅＯ2 膜を介して（００１）面
方位の強誘電体薄膜８を積層し、この強誘電体薄膜８上
に電極９、１０を設けてキャパシタを形成する。あるい
は、ＦＥＴのドレイン領域上に単結晶Ｓｉからなるプラ
グを設け、このプラグ上に同様な構造のキャパシタを設
ける。また、ＦＥＴ型強誘電体不揮発性メモリにおい
て、ゲートおよびチャネル部を同様な酸化物積層構造に
より形成する。
現可能な酸化物積層構造およびその製造方法ならびにそ
のような酸化物積層構造を利用した強誘電体不揮発性メ
モリを提供する。 【解決手段】 １トランジスタ１キャパシタ型の強誘電
体不揮発性メモリにおいて、（１００）面方位のＳｉ上
に（１００）面方位のＣｅＯ2 膜を介して（００１）面
方位の強誘電体薄膜８を積層し、この強誘電体薄膜８上
に電極９、１０を設けてキャパシタを形成する。あるい
は、ＦＥＴのドレイン領域上に単結晶Ｓｉからなるプラ
グを設け、このプラグ上に同様な構造のキャパシタを設
ける。また、ＦＥＴ型強誘電体不揮発性メモリにおい
て、ゲートおよびチャネル部を同様な酸化物積層構造に
より形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、酸化物積層構造
およびその製造方法ならびに強誘電体不揮発性メモリに
関し、特に、シリコン上で展開される酸化物エレクトロ
ニクスに適用して好適なものである。
およびその製造方法ならびに強誘電体不揮発性メモリに
関し、特に、シリコン上で展開される酸化物エレクトロ
ニクスに適用して好適なものである。
【０００２】
【従来の技術】酸化物薄膜材料は、１９８６年に報告さ
れた高温超伝導酸化物に端を発し((1)Z. Phys. B.,64,1
89-193(1986)) 、この数年で驚異的に発展してきている
ことは周知の事実である（例えば、(2)MRS Bulletin,XV
II,No.8,16-54(1992) 、(3)MRSBulletin,XIX,No.9,21-5
5(1994)）。
れた高温超伝導酸化物に端を発し((1)Z. Phys. B.,64,1
89-193(1986)) 、この数年で驚異的に発展してきている
ことは周知の事実である（例えば、(2)MRS Bulletin,XV
II,No.8,16-54(1992) 、(3)MRSBulletin,XIX,No.9,21-5
5(1994)）。
【０００３】一方、１９５０年代の一時期に精力的に研
究されながら、強誘電体薄膜の界面制御の難しさなどに
より産業に浸透しなかった、強誘電体を用いたメモリデ
バイス（例えば、(4)Electrical Engineering,71,916-9
22(1952)、(5)Bell Labs. Record,33,335-342(1955))
が、最近、強誘電体不揮発性メモリとして新たに脚光を
浴びるようになり、その研究開発が急速に展開されてき
ている。この強誘電体不揮発性メモリの現状について
は、詳細に報告されている（例えば、(6)Appl. Phys. L
ett.,48,1439-1440(1986) 、(7) 米国特許第４７１３１
５７号、(8)IEDM Tech. Dig.,850-851(1987)、(9)IEEE
J. Solid State Circuits,23,1171-1175(1988)、(10)Te
ch. Dig. ISSCC 88,130-131(1988) 、(11)応用物理、第
62巻、第12号、1212-1215(1993) 、(12)エレクトロニク
・セラミクス、第24巻、７月号、6-10(1993)、(13)電子
材料、第33巻、第８号（1994)(「強誘電体薄膜の不揮発
性メモリへの応用」特集号) 、(14)セラミックス、第27
巻、720-727(1992))。
究されながら、強誘電体薄膜の界面制御の難しさなどに
より産業に浸透しなかった、強誘電体を用いたメモリデ
バイス（例えば、(4)Electrical Engineering,71,916-9
22(1952)、(5)Bell Labs. Record,33,335-342(1955))
が、最近、強誘電体不揮発性メモリとして新たに脚光を
浴びるようになり、その研究開発が急速に展開されてき
ている。この強誘電体不揮発性メモリの現状について
は、詳細に報告されている（例えば、(6)Appl. Phys. L
ett.,48,1439-1440(1986) 、(7) 米国特許第４７１３１
５７号、(8)IEDM Tech. Dig.,850-851(1987)、(9)IEEE
J. Solid State Circuits,23,1171-1175(1988)、(10)Te
ch. Dig. ISSCC 88,130-131(1988) 、(11)応用物理、第
62巻、第12号、1212-1215(1993) 、(12)エレクトロニク
・セラミクス、第24巻、７月号、6-10(1993)、(13)電子
材料、第33巻、第８号（1994)(「強誘電体薄膜の不揮発
性メモリへの応用」特集号) 、(14)セラミックス、第27
巻、720-727(1992))。
【０００４】また、酸化物超伝導デバイス（文献(2) お
よび(3) を参照) は当然のことながら、酸化物非線形光
学素子などの応用についても同様に、近年多くの研究開
発が行われていることは、周知の通りである。
よび(3) を参照) は当然のことながら、酸化物非線形光
学素子などの応用についても同様に、近年多くの研究開
発が行われていることは、周知の通りである。
【０００５】さて、強誘電体不揮発性メモリ（以下「Ｆ
ｅＲＡＭ」という）には、大きく分けて、メモリセルが
１個の電界効果トランジスタ（ＦＥＴ）と１個のキャパ
シタとからなるもの（以下「１トランジスタ１キャパシ
タ型ＦｅＲＡＭ」という）とメモリセルがＦＥＴからな
るもの（以下「ＦＥＴ型ＦｅＲＡＭ」という）との二種
類がある。１トランジスタ１キャパシタ型ＦｅＲＡＭの
例を図１６に示す。また、ＦＥＴ型ＦｅＲＡＭの例を図
１７、図１８および図１９に示す。
ｅＲＡＭ」という）には、大きく分けて、メモリセルが
１個の電界効果トランジスタ（ＦＥＴ）と１個のキャパ
シタとからなるもの（以下「１トランジスタ１キャパシ
タ型ＦｅＲＡＭ」という）とメモリセルがＦＥＴからな
るもの（以下「ＦＥＴ型ＦｅＲＡＭ」という）との二種
類がある。１トランジスタ１キャパシタ型ＦｅＲＡＭの
例を図１６に示す。また、ＦＥＴ型ＦｅＲＡＭの例を図
１７、図１８および図１９に示す。
【０００６】図１６に示す１トランジスタ１キャパシタ
型ＦｅＲＡＭにおいては、シリコン（Ｓｉ）基板１０１
上にゲート絶縁膜１０２を介してゲート電極１０３が設
けられている。ゲート電極１０３の両側の部分における
Ｓｉ基板１０１中にはソース領域１０４およびドレイン
領域１０５が設けられている。これらのゲート電極１０
３、ソース領域１０４およびドレイン領域１０５により
ＭＩＳ（Metal-Insulator-Metal)ＦＥＴが形成されてい
る。符号１０６は層間絶縁膜を示す。このＭＩＳＦＥＴ
に隣接する部分における層間絶縁膜１０６上に金属薄膜
からなる下部電極１０７、強誘電体薄膜１０８および金
属薄膜からなる上部電極１０９が順次積層されている。
これらの下部電極１０７、強誘電体薄膜１０８および上
部電極１０９によりＭＦＭ（Metal-Ferroelectric-Meta
l)構造のキャパシタが形成されている。ここで、このキ
ャパシタの下部電極１０７は、ＭＩＳＦＥＴのドレイン
領域１０５と電気的に接続されている。
型ＦｅＲＡＭにおいては、シリコン（Ｓｉ）基板１０１
上にゲート絶縁膜１０２を介してゲート電極１０３が設
けられている。ゲート電極１０３の両側の部分における
Ｓｉ基板１０１中にはソース領域１０４およびドレイン
領域１０５が設けられている。これらのゲート電極１０
３、ソース領域１０４およびドレイン領域１０５により
ＭＩＳ（Metal-Insulator-Metal)ＦＥＴが形成されてい
る。符号１０６は層間絶縁膜を示す。このＭＩＳＦＥＴ
に隣接する部分における層間絶縁膜１０６上に金属薄膜
からなる下部電極１０７、強誘電体薄膜１０８および金
属薄膜からなる上部電極１０９が順次積層されている。
これらの下部電極１０７、強誘電体薄膜１０８および上
部電極１０９によりＭＦＭ（Metal-Ferroelectric-Meta
l)構造のキャパシタが形成されている。ここで、このキ
ャパシタの下部電極１０７は、ＭＩＳＦＥＴのドレイン
領域１０５と電気的に接続されている。
【０００７】なお、この１トランジスタ１キャパシタ型
ＦｅＲＡＭは、ＭＩＳＦＥＴとキャパシタとを平面的に
並列配置した、いわゆるプレーナ型のものであるが、こ
のほかに、後述のような、ドレイン領域から直接プラグ
を介してＭＩＳＦＥＴ部付近の上方にキャパシタを配置
した、いわゆるスタック型のものも知られている。
ＦｅＲＡＭは、ＭＩＳＦＥＴとキャパシタとを平面的に
並列配置した、いわゆるプレーナ型のものであるが、こ
のほかに、後述のような、ドレイン領域から直接プラグ
を介してＭＩＳＦＥＴ部付近の上方にキャパシタを配置
した、いわゆるスタック型のものも知られている。
【０００８】一方、図１７に示すＦＥＴ型ＦｅＲＡＭに
おいては、Ｓｉ基板２０１上に強誘電体薄膜２０２およ
び金属薄膜２０３が順次積層され、ＭＦＳ（Metal-Ferr
oelectric-Semiconductor)構造が形成されている。金属
薄膜２０３の両側の部分におけるＳｉ基板２０１中には
ソース領域２０４およびドレイン領域２０５が設けられ
ている。
おいては、Ｓｉ基板２０１上に強誘電体薄膜２０２およ
び金属薄膜２０３が順次積層され、ＭＦＳ（Metal-Ferr
oelectric-Semiconductor)構造が形成されている。金属
薄膜２０３の両側の部分におけるＳｉ基板２０１中には
ソース領域２０４およびドレイン領域２０５が設けられ
ている。
【０００９】また、図１８に示すＦＥＴ型ＦｅＲＡＭに
おいては、Ｓｉ基板３０１上に絶縁膜３０２、強誘電体
薄膜３０３および金属薄膜３０４が順次積層され、ＭＦ
ＩＳ（Metal-Ferroelectric-Insulator-Semiconductor)
構造が形成されている。金属薄膜３０４の両側の部分に
おけるＳｉ基板３０１中にはソース領域３０５およびド
レイン領域３０６が設けられている。
おいては、Ｓｉ基板３０１上に絶縁膜３０２、強誘電体
薄膜３０３および金属薄膜３０４が順次積層され、ＭＦ
ＩＳ（Metal-Ferroelectric-Insulator-Semiconductor)
構造が形成されている。金属薄膜３０４の両側の部分に
おけるＳｉ基板３０１中にはソース領域３０５およびド
レイン領域３０６が設けられている。
【００１０】さらに、図１９に示すＦＥＴ型ＦｅＲＡＭ
においては、Ｓｉ基板４０１上に絶縁膜４０２、金属薄
膜４０３、強誘電体薄膜４０４および金属薄膜４０５が
順次積層され、ＭＦＭＩＳ（Metal-Ferroelectric-Meta
l-Insulator-Semiconductor)構造が形成されている。金
属薄膜４０５の両側の部分におけるＳｉ基板４０１中に
はソース領域４０６およびドレイン領域４０７が設けら
れている。
においては、Ｓｉ基板４０１上に絶縁膜４０２、金属薄
膜４０３、強誘電体薄膜４０４および金属薄膜４０５が
順次積層され、ＭＦＭＩＳ（Metal-Ferroelectric-Meta
l-Insulator-Semiconductor)構造が形成されている。金
属薄膜４０５の両側の部分におけるＳｉ基板４０１中に
はソース領域４０６およびドレイン領域４０７が設けら
れている。
【００１１】ここで、図１６および図１９において点線
で示したＭＦＭＩＳ構造は、図１６に示す１トランジス
タ１キャパシタ型ＦｅＲＡＭと図１９に示すＦＥＴ型Ｆ
ｅＲＡＭとに共通する部分であり、この基本的積層構造
については、各種の文献でその最適化材料設計や有効性
が述べられている（例えば、(15)特開平８−３３０５４
０号公報、(16)特開平８−３３５６７２号公報、(17)特
開平８−３４００８７号公報、(18)特願平８−３３６１
５８号）、(19)J. Ceram. Soc. Japan, Int. Edition,1
03,1088-1099(1995)、(20)Mater. Sci. Eng. B.,41,166
-173(1996)) 。
で示したＭＦＭＩＳ構造は、図１６に示す１トランジス
タ１キャパシタ型ＦｅＲＡＭと図１９に示すＦＥＴ型Ｆ
ｅＲＡＭとに共通する部分であり、この基本的積層構造
については、各種の文献でその最適化材料設計や有効性
が述べられている（例えば、(15)特開平８−３３０５４
０号公報、(16)特開平８−３３５６７２号公報、(17)特
開平８−３４００８７号公報、(18)特願平８−３３６１
５８号）、(19)J. Ceram. Soc. Japan, Int. Edition,1
03,1088-1099(1995)、(20)Mater. Sci. Eng. B.,41,166
-173(1996)) 。
【００１２】さて、ＦＥＴ型ＦｅＲＡＭにおいては、歴
史的には、図１７に示すＭＦＳ構造から図１８に示すＭ
ＦＩＳ構造へ移行したが、それは、図１７に示すＭＦＳ
構造ではＳｉ基板２０１上に強誘電体薄膜２０２を直接
成長させた場合には良好な界面を形成することが難しい
のに対し、図１８に示すＭＦＩＳ構造ではＳｉ基板３０
１上に絶縁膜３０２を介して強誘電体薄膜３０３を成長
させることにより良好な界面を形成することができるか
らである。さらに、図１８に示すＭＦＩＳ構造から図１
９に示すＭＦＭＩＳ構造への移行は、主として、図１８
に示すＭＦＩＳ構造では強誘電体薄膜３０３からＳｉ基
板３０１のチャネル部への元素の拡散の問題があるから
であるが（文献(4) 〜(14)参照）、この拡散の問題がな
ければ、図１８に示すＭＦＩＳ構造がＦＥＴ型ＦｅＲＡ
Ｍにおいて現在最も理想的と考えられる。
史的には、図１７に示すＭＦＳ構造から図１８に示すＭ
ＦＩＳ構造へ移行したが、それは、図１７に示すＭＦＳ
構造ではＳｉ基板２０１上に強誘電体薄膜２０２を直接
成長させた場合には良好な界面を形成することが難しい
のに対し、図１８に示すＭＦＩＳ構造ではＳｉ基板３０
１上に絶縁膜３０２を介して強誘電体薄膜３０３を成長
させることにより良好な界面を形成することができるか
らである。さらに、図１８に示すＭＦＩＳ構造から図１
９に示すＭＦＭＩＳ構造への移行は、主として、図１８
に示すＭＦＩＳ構造では強誘電体薄膜３０３からＳｉ基
板３０１のチャネル部への元素の拡散の問題があるから
であるが（文献(4) 〜(14)参照）、この拡散の問題がな
ければ、図１８に示すＭＦＩＳ構造がＦＥＴ型ＦｅＲＡ
Ｍにおいて現在最も理想的と考えられる。
【００１３】一方、１トランジスタ１キャパシタ型Ｆｅ
ＲＡＭにおいては、メモリセルの高密度化に伴って、プ
レーナ型からスタック型への移行が考えられる。図２０
および図２１にそれぞれ典型的なプレーナ型およびスタ
ック型の１トランジスタ１キャパシタ型ＦｅＲＡＭを示
す。
ＲＡＭにおいては、メモリセルの高密度化に伴って、プ
レーナ型からスタック型への移行が考えられる。図２０
および図２１にそれぞれ典型的なプレーナ型およびスタ
ック型の１トランジスタ１キャパシタ型ＦｅＲＡＭを示
す。
【００１４】図２０に示すプレーナ型の１トランジスタ
１キャパシタ型ＦｅＲＡＭにおいては、ｎ型Ｓｉ基板５
０１中にｐウエル５０２が設けられている。ｐウエル５
０２の表面にはＳｉＯ2 膜からなるフィールド絶縁膜５
０３が選択的に設けられ、これによって素子間分離が行
われている。フィールド絶縁膜５０３で囲まれた部分に
おけるｐウエル５０２の表面にはＳｉＯ2 膜からなるゲ
ート絶縁膜５０４が設けられている。ゲート絶縁膜５０
４上に、不純物がドープされた多結晶Ｓｉ膜からなるゲ
ート電極５０５が設けられている。ゲート電極５０５の
両側の部分におけるｐウエル５０２中にはｎ+ 型のソー
ス領域５０６およびドレイン領域５０７が設けられてい
る。ゲート電極５０５、ソース領域５０６およびドレイ
ン領域５０７によりｎチャネルＭＩＳＦＥＴが形成され
ている。符号５０８はＳｉＯ2 膜からなる層間絶縁膜を
示す。フィールド絶縁膜５０３の上方の部分における層
間絶縁膜５０８上には白金（Ｐｔ）薄膜からなる下部電
極５０９、強誘電体薄膜５１０およびＰｔ薄膜からなる
上部電極５１１が順次積層されている。下部電極５０
９、強誘電体薄膜５１０および上部電極５１１によりキ
ャパシタが形成されている。これらのｎチャネルＭＩＳ
ＦＥＴおよびキャパシタはＳｉＯ2 膜からなる層間絶縁
膜５１２により覆われている。ｎチャネルＭＩＳＦＥＴ
のドレイン領域５０７の上側の部分におけるゲート絶縁
膜５０４、層間絶縁膜５０８および層間絶縁膜５１２に
はコンタクトホール５１３が設けられている。このコン
タクトホール５１３の部分におけるドレイン領域５０７
上には不純物がドープされた多結晶Ｓｉまたはタングス
テン（Ｗ）からなるプラグ５１４が設けられている。こ
のプラグ５１４は、上部電極５１１の上側の部分におけ
る層間絶縁膜５１２に設けられたコンタクトホール５１
５を介して金属配線５１６により上部電極５１１と接続
されている。下部電極５０９の一端部の上側の部分にお
ける層間絶縁膜５１２にはコンタクトホール５１７が設
けられ、このコンタクトホール５１７を通じて金属配線
５１８が下部電極５０９と接続されている。
１キャパシタ型ＦｅＲＡＭにおいては、ｎ型Ｓｉ基板５
０１中にｐウエル５０２が設けられている。ｐウエル５
０２の表面にはＳｉＯ2 膜からなるフィールド絶縁膜５
０３が選択的に設けられ、これによって素子間分離が行
われている。フィールド絶縁膜５０３で囲まれた部分に
おけるｐウエル５０２の表面にはＳｉＯ2 膜からなるゲ
ート絶縁膜５０４が設けられている。ゲート絶縁膜５０
４上に、不純物がドープされた多結晶Ｓｉ膜からなるゲ
ート電極５０５が設けられている。ゲート電極５０５の
両側の部分におけるｐウエル５０２中にはｎ+ 型のソー
ス領域５０６およびドレイン領域５０７が設けられてい
る。ゲート電極５０５、ソース領域５０６およびドレイ
ン領域５０７によりｎチャネルＭＩＳＦＥＴが形成され
ている。符号５０８はＳｉＯ2 膜からなる層間絶縁膜を
示す。フィールド絶縁膜５０３の上方の部分における層
間絶縁膜５０８上には白金（Ｐｔ）薄膜からなる下部電
極５０９、強誘電体薄膜５１０およびＰｔ薄膜からなる
上部電極５１１が順次積層されている。下部電極５０
９、強誘電体薄膜５１０および上部電極５１１によりキ
ャパシタが形成されている。これらのｎチャネルＭＩＳ
ＦＥＴおよびキャパシタはＳｉＯ2 膜からなる層間絶縁
膜５１２により覆われている。ｎチャネルＭＩＳＦＥＴ
のドレイン領域５０７の上側の部分におけるゲート絶縁
膜５０４、層間絶縁膜５０８および層間絶縁膜５１２に
はコンタクトホール５１３が設けられている。このコン
タクトホール５１３の部分におけるドレイン領域５０７
上には不純物がドープされた多結晶Ｓｉまたはタングス
テン（Ｗ）からなるプラグ５１４が設けられている。こ
のプラグ５１４は、上部電極５１１の上側の部分におけ
る層間絶縁膜５１２に設けられたコンタクトホール５１
５を介して金属配線５１６により上部電極５１１と接続
されている。下部電極５０９の一端部の上側の部分にお
ける層間絶縁膜５１２にはコンタクトホール５１７が設
けられ、このコンタクトホール５１７を通じて金属配線
５１８が下部電極５０９と接続されている。
【００１５】一方、図２１に示すスタック型の１トラン
ジスタ１キャパシタ型ＦｅＲＡＭにおいては、図２０に
示すプレーナ型の１トランジスタ１キャパシタ型ＦｅＲ
ＡＭと同様に、ｎ型Ｓｉ基板６０１中に設けられたｐウ
エル６０２の表面にフィールド絶縁膜６０３が選択的に
設けられて素子間分離が行われているとともに、このフ
ィールド絶縁膜６０３で囲まれた部分におけるｐウエル
６０２にゲート絶縁膜６０４、ゲート電極６０５、ソー
ス領域６０６およびドレイン領域６０７からなるｎチャ
ネルＭＩＳＦＥＴが形成されている。符号６０８はＳｉ
Ｏ2 膜からなる層間絶縁膜を示す。ｎチャネルＭＩＳＦ
ＥＴのドレイン領域６０７の上側の部分におけるゲート
絶縁膜６０４および層間絶縁膜６０８にはコンタクトホ
ール６０９が設けられている。このコンタクトホール６
０９の部分におけるドレイン領域６０７上には、不純物
がドープされた多結晶または単結晶のＳｉからなるプラ
グ６１０が設けられている。このプラグ６１０の上に、
不純物がドープされた多結晶または単結晶のＳｉ膜６１
１およびバリアメタルからなるバッファ層６１２を介し
て、Ｐｔ薄膜からなる下部電極６１３、強誘電体薄膜６
１４およびＰｔ薄膜からなる上部電極６１５が順次積層
されている。下部電極６１３、強誘電体薄膜６１４およ
び上部電極６１５によりキャパシタが形成されている。
ジスタ１キャパシタ型ＦｅＲＡＭにおいては、図２０に
示すプレーナ型の１トランジスタ１キャパシタ型ＦｅＲ
ＡＭと同様に、ｎ型Ｓｉ基板６０１中に設けられたｐウ
エル６０２の表面にフィールド絶縁膜６０３が選択的に
設けられて素子間分離が行われているとともに、このフ
ィールド絶縁膜６０３で囲まれた部分におけるｐウエル
６０２にゲート絶縁膜６０４、ゲート電極６０５、ソー
ス領域６０６およびドレイン領域６０７からなるｎチャ
ネルＭＩＳＦＥＴが形成されている。符号６０８はＳｉ
Ｏ2 膜からなる層間絶縁膜を示す。ｎチャネルＭＩＳＦ
ＥＴのドレイン領域６０７の上側の部分におけるゲート
絶縁膜６０４および層間絶縁膜６０８にはコンタクトホ
ール６０９が設けられている。このコンタクトホール６
０９の部分におけるドレイン領域６０７上には、不純物
がドープされた多結晶または単結晶のＳｉからなるプラ
グ６１０が設けられている。このプラグ６１０の上に、
不純物がドープされた多結晶または単結晶のＳｉ膜６１
１およびバリアメタルからなるバッファ層６１２を介し
て、Ｐｔ薄膜からなる下部電極６１３、強誘電体薄膜６
１４およびＰｔ薄膜からなる上部電極６１５が順次積層
されている。下部電極６１３、強誘電体薄膜６１４およ
び上部電極６１５によりキャパシタが形成されている。
【００１６】図２１および図２２にそれぞれ示すプレー
ナ型およびスタック型の１トランジスタ１キャパシタ型
ＦｅＲＡＭの構造的な相違点の一つに、プラグ５１４、
６１０と下部電極５０９、６１３および上部電極５１
１、６１５との配置がある。具体的には、図２０に示す
プレーナ型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
においては、ｎチャネルＭＩＳＦＥＴのドレイン領域５
０７とキャパシタの上部電極５１１との接続に金属配線
５１６が必要であるが、図２１に示すスタック型の１ト
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、不純
物がドープされた多結晶Ｓｉからなるプラグ６１０によ
りｎチャネルＭＩＳＦＥＴのドレイン領域６０７とキャ
パシタの下部電極６１３とを直接接続している。したが
って、図２１に示すスタック型の１トランジスタ１キャ
パシタ型ＦｅＲＡＭにおけるキャパシタは、不純物がド
ープされたＳｉからなるプラグ６１０および不純物がド
ープされたＳｉ膜６１１が金属であると考えると、単純
なＭＦＭ構造と考えることが可能である。しかしなが
ら、この場合、Ｍ部と考えている、不純物がドープされ
たＳｉ膜６１１と下部電極６１３とを直接接触させる
と、Ｓｉの拡散の問題が生じる。したがって、ＦＥＴ型
ＦｅＲＡＭと同様に、この場合も、上述のように、良質
なバッファ層６１２がどうしても要望される。この結
果、スタック型の１トランジスタ１キャパシタ型ＦｅＲ
ＡＭにおいては、不純物がドープされたＳｉをＭ部とす
る良質のＭＦＩＭ構造が要望されることになる。
ナ型およびスタック型の１トランジスタ１キャパシタ型
ＦｅＲＡＭの構造的な相違点の一つに、プラグ５１４、
６１０と下部電極５０９、６１３および上部電極５１
１、６１５との配置がある。具体的には、図２０に示す
プレーナ型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
においては、ｎチャネルＭＩＳＦＥＴのドレイン領域５
０７とキャパシタの上部電極５１１との接続に金属配線
５１６が必要であるが、図２１に示すスタック型の１ト
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、不純
物がドープされた多結晶Ｓｉからなるプラグ６１０によ
りｎチャネルＭＩＳＦＥＴのドレイン領域６０７とキャ
パシタの下部電極６１３とを直接接続している。したが
って、図２１に示すスタック型の１トランジスタ１キャ
パシタ型ＦｅＲＡＭにおけるキャパシタは、不純物がド
ープされたＳｉからなるプラグ６１０および不純物がド
ープされたＳｉ膜６１１が金属であると考えると、単純
なＭＦＭ構造と考えることが可能である。しかしなが
ら、この場合、Ｍ部と考えている、不純物がドープされ
たＳｉ膜６１１と下部電極６１３とを直接接触させる
と、Ｓｉの拡散の問題が生じる。したがって、ＦＥＴ型
ＦｅＲＡＭと同様に、この場合も、上述のように、良質
なバッファ層６１２がどうしても要望される。この結
果、スタック型の１トランジスタ１キャパシタ型ＦｅＲ
ＡＭにおいては、不純物がドープされたＳｉをＭ部とす
る良質のＭＦＩＭ構造が要望されることになる。
【００１７】しかしながら、これまで、この非常に重要
であるＳｉ上の良好なバッファ層は見い出されていな
い。一般にＳｉと格子整合する材料としては、酸化マグ
ネシウム（ＭｇＯ）、酸化セリウム（ＣｅＯ2 ）、α型
アルミナ（ａ−Ａｌ2 Ｏ3 ）、イットリウム安定化ジル
コニウム（ＹＳＺ）およびマグネシウム・アルミニウム
・スピネル（ＭｇＡｌ2 Ｏ4 ）が知られている。この中
で、拡散による問題やその上へのペロブスカイト型酸化
物のエピタキシャル成長の可能性が高いのがＣｅＯ2 と
ＭｇＡｌ2 Ｏ4 である。ところが、この両者には一長一
短がある。図２２に両者の格子定数の温度依存性を示
す。
であるＳｉ上の良好なバッファ層は見い出されていな
い。一般にＳｉと格子整合する材料としては、酸化マグ
ネシウム（ＭｇＯ）、酸化セリウム（ＣｅＯ2 ）、α型
アルミナ（ａ−Ａｌ2 Ｏ3 ）、イットリウム安定化ジル
コニウム（ＹＳＺ）およびマグネシウム・アルミニウム
・スピネル（ＭｇＡｌ2 Ｏ4 ）が知られている。この中
で、拡散による問題やその上へのペロブスカイト型酸化
物のエピタキシャル成長の可能性が高いのがＣｅＯ2 と
ＭｇＡｌ2 Ｏ4 である。ところが、この両者には一長一
短がある。図２２に両者の格子定数の温度依存性を示
す。
【００１８】図２２から、格子整合の観点からは断然、
ＣｅＯ2 の方がバッファ層の材料として有利であること
がわかる。しかしながら、格子整合した場合の結晶学的
積層構造に関しては、図２３および図２４に示すよう
に、ＭｇＡｌ2 Ｏ4 では、その上へのペロブスカイト型
酸化物の成長が非常に容易であるが、ＣｅＯ2 に関して
は大きな技術上の壁が存在していた。
ＣｅＯ2 の方がバッファ層の材料として有利であること
がわかる。しかしながら、格子整合した場合の結晶学的
積層構造に関しては、図２３および図２４に示すよう
に、ＭｇＡｌ2 Ｏ4 では、その上へのペロブスカイト型
酸化物の成長が非常に容易であるが、ＣｅＯ2 に関して
は大きな技術上の壁が存在していた。
【００１９】すなわち、従来は、Ｓｉ（１００）上でも
ＣｅＯ2 （１００）はエピタキシャル成長せず、ＣｅＯ
2 （１１０）がエピタキシャル成長すると多くの論文で
報告されている。これらの論文のうちＣｅＯ2 に関係す
るもののほとんどが、ＣｅＯ2 （１１０）／Ｓｉ（１０
０）構造しか得られないという結果を示している。
ＣｅＯ2 （１００）はエピタキシャル成長せず、ＣｅＯ
2 （１１０）がエピタキシャル成長すると多くの論文で
報告されている。これらの論文のうちＣｅＯ2 に関係す
るもののほとんどが、ＣｅＯ2 （１１０）／Ｓｉ（１０
０）構造しか得られないという結果を示している。
【００２０】しかしながら、本発明者は、ＣｅＯ2 （１
００）／Ｓｉ（１００）の高配向膜をＭＯＣＶＤ（有機
金属化学気相成長）法で作製することに成功した。その
結果を図２５のＸ線回折パターンに示す。図２５におい
て、わずかに他の結晶面からの回折が認められるが、
（１００）配向が非常に強いことが理解される。この研
究内容については、すでに報告されている（(21)3rd TI
T International Symposium on Oxide Electronics(Yok
ohama,Dec.18-20,1996) 、(22)特願平８−３３７２４１
号）。
００）／Ｓｉ（１００）の高配向膜をＭＯＣＶＤ（有機
金属化学気相成長）法で作製することに成功した。その
結果を図２５のＸ線回折パターンに示す。図２５におい
て、わずかに他の結晶面からの回折が認められるが、
（１００）配向が非常に強いことが理解される。この研
究内容については、すでに報告されている（(21)3rd TI
T International Symposium on Oxide Electronics(Yok
ohama,Dec.18-20,1996) 、(22)特願平８−３３７２４１
号）。
【００２１】したがって、本発明者の知見によれば、Ｃ
ｅＯ2 （１００）／Ｓｉ（１００）の実現に技術的な障
害はほとんど存在しないと言える。この結果、図２６に
示すように、ＣｅＯ2 （１００）上にペロブスカイト型
のＡＢＯ3 （１００）を結晶学的に完全にエピタキシャ
ル成長させることが可能となった。
ｅＯ2 （１００）／Ｓｉ（１００）の実現に技術的な障
害はほとんど存在しないと言える。この結果、図２６に
示すように、ＣｅＯ2 （１００）上にペロブスカイト型
のＡＢＯ3 （１００）を結晶学的に完全にエピタキシャ
ル成長させることが可能となった。
【００２２】このような背景から、特願平８−３３６１
５８号において本発明者が提案したＣｅＯ2 （１００）
／Ｓｉ（１００）構造およびその製造方法が重要にな
る。この技術は、図１８に示すＭＦＩＳ構造のＦＥＴ型
ＦｅＲＡＭや図２１に示すスタック型の１トランジスタ
１キャパシタ型ＦｅＲＡＭなどにおいて、十分に活かさ
れるはずである。
５８号において本発明者が提案したＣｅＯ2 （１００）
／Ｓｉ（１００）構造およびその製造方法が重要にな
る。この技術は、図１８に示すＭＦＩＳ構造のＦＥＴ型
ＦｅＲＡＭや図２１に示すスタック型の１トランジスタ
１キャパシタ型ＦｅＲＡＭなどにおいて、十分に活かさ
れるはずである。
【００２３】次に、上部電極についてであるが、一般に
は強誘電体に対する電極としてＰｔ電極が知られている
（例えば、(23)J. Appl. Phys.,70,382-388(1991))。こ
のＰｔ電極を用いたＦｅＲＡＭの代表例に、ＰＺＴ薄膜
を一対のＰｔ電極間にはさんだ構造を有するＦｅＲＡＭ
があるが、Ｐｔ電極のはがれが起きやすかったり、経時
変化を示すいわゆるファティーグ特性が悪いものが多か
った。これは、Ｐｔ電極との界面の近傍におけるＰＺＴ
薄膜の酸素欠損や、ＰＺＴの自発分極値が大きいこと、
すなわち格子変位量が大きいことに由来する結合力の疲
労などの因子が複雑に絡んで起こるものと考えられてい
る（例えば、(24)J. Appl. Phys.,70,382-388(1991))。
は強誘電体に対する電極としてＰｔ電極が知られている
（例えば、(23)J. Appl. Phys.,70,382-388(1991))。こ
のＰｔ電極を用いたＦｅＲＡＭの代表例に、ＰＺＴ薄膜
を一対のＰｔ電極間にはさんだ構造を有するＦｅＲＡＭ
があるが、Ｐｔ電極のはがれが起きやすかったり、経時
変化を示すいわゆるファティーグ特性が悪いものが多か
った。これは、Ｐｔ電極との界面の近傍におけるＰＺＴ
薄膜の酸素欠損や、ＰＺＴの自発分極値が大きいこと、
すなわち格子変位量が大きいことに由来する結合力の疲
労などの因子が複雑に絡んで起こるものと考えられてい
る（例えば、(24)J. Appl. Phys.,70,382-388(1991))。
【００２４】最近、上述のファティーグ特性を改善する
ために、ビスマス（Ｂｉ）系層状強誘電性酸化物薄膜を
強誘電体薄膜に用いたＦｅＲＡＭが提案されている（例
えば、(25)国際公開番号ＷＯ９３／１２５３８、(26)国
際公開番号ＷＯ９３／１２５４２）。
ために、ビスマス（Ｂｉ）系層状強誘電性酸化物薄膜を
強誘電体薄膜に用いたＦｅＲＡＭが提案されている（例
えば、(25)国際公開番号ＷＯ９３／１２５３８、(26)国
際公開番号ＷＯ９３／１２５４２）。
【００２５】しかしながら、このＢｉ系層状強誘電体材
料は、強誘電体で最も重要な自発分極値を大きくするこ
とができない（例えば、ＰＺＴでは４０μＣ／ｃｍ2 以
上の自発分極値を容易に得ることができるが、Ｂｉ系層
状強誘電体では１５μＣ／ｃｍ2 程度の自発分極値しか
得ることができない）とか、層状物質であることにより
異方性が大きく、デバイス設計において難しい問題を残
す可能性が高いなどの問題がある。このため、既存のＰ
ＺＴを使いこなす方向での研究開発がなされている。そ
の一つが、導電性酸化物からなる電極の使用である。
料は、強誘電体で最も重要な自発分極値を大きくするこ
とができない（例えば、ＰＺＴでは４０μＣ／ｃｍ2 以
上の自発分極値を容易に得ることができるが、Ｂｉ系層
状強誘電体では１５μＣ／ｃｍ2 程度の自発分極値しか
得ることができない）とか、層状物質であることにより
異方性が大きく、デバイス設計において難しい問題を残
す可能性が高いなどの問題がある。このため、既存のＰ
ＺＴを使いこなす方向での研究開発がなされている。そ
の一つが、導電性酸化物からなる電極の使用である。
【００２６】すなわち、例えば、ＦｅＲＡＭ用の電極と
して、ＳｒＲｕＯ3 電極に関して多くの研究がなされて
いる（(27)Science,258,1766-1769(1992) 、(28)Mater.
Res. Soc. Symp. Proc.,310,145-150(1993)、(29)App
l. Phys. Lett.,63,2570-2572(1993)、(30)Mater. Res.
Soc. Symp. Proc., 341,229-240 (1993)、(31)E6.8,MR
S Fall Meeting at Boston (Nov.28,1995)、(32)Appl.
Phys. Lett., 66, 2197-2199 (1995))。
して、ＳｒＲｕＯ3 電極に関して多くの研究がなされて
いる（(27)Science,258,1766-1769(1992) 、(28)Mater.
Res. Soc. Symp. Proc.,310,145-150(1993)、(29)App
l. Phys. Lett.,63,2570-2572(1993)、(30)Mater. Res.
Soc. Symp. Proc., 341,229-240 (1993)、(31)E6.8,MR
S Fall Meeting at Boston (Nov.28,1995)、(32)Appl.
Phys. Lett., 66, 2197-2199 (1995))。
【００２７】また、同じくＦｅＲＡＭ用の電極として、
ＬａＳｒＣｏＯ3 電極についても多くの研究がなされて
いる（(33)Appl. Phys. Lett.,63,3592-3594(1993)、(3
4)Appl. Phys. Lett.,64,1588-1590(1994)、(35)Appl.
Phys. Lett.,64,2511-2513(1994)、(36)Appl. Phys. Le
tt.,66,1337-1339(1995)) 。
ＬａＳｒＣｏＯ3 電極についても多くの研究がなされて
いる（(33)Appl. Phys. Lett.,63,3592-3594(1993)、(3
4)Appl. Phys. Lett.,64,1588-1590(1994)、(35)Appl.
Phys. Lett.,64,2511-2513(1994)、(36)Appl. Phys. Le
tt.,66,1337-1339(1995)) 。
【００２８】さらに、同じくＦｅＲＡＭ用の電極とし
て、ＹＢＣＯ相やＬＳＣＯ相などの超伝導酸化物電極に
ついても多くの研究がなされている（(37)Science,252,
944-946(1991) 、(38)Appl. Phys. Lett.,61,1537-1539
(1992)、(39)Appl. Phys. Lett.,63,27-29(1993)、(40)
Appl. Phys. Lett.,63,30-32(1993)、(41)J. Am. Cera
m. Soc.,76,3141-3143(1993) 、(42)Appl. Phys. Let
t.,64,1050-1052(1994)、(43)Appl. Phys. Lett.,64,36
46-3648(1994)、(44)Appl. Phys. Lett.,66,2493-2495
(1995)、(45)Appl. Phys. Lett.,64,3181-3183(1994)、
(46)Appl. Phys. Lett.,66,2069-2071(1995)、(47)App
l. Phys. Lett.,67,554-556(1995)、(48)J. Appl. Phy
s.,77,6466-6471(1995) 、(49)J. Appl. Phys.,78,4591
-4595(1995) 、(50)5th Int. Supercond. Ele.Conf./IS
EC'95(Sept.18-21,Nagoya,Japan)(1995)pp.246-248、(5
1)Jpn. J. Appl. Phys.,33,5182-5186(1994)、(52)Phys
ica C,235-240,739-740(1994) 、(53)Appl. Phys. Let
t.,66,299-301(1995)、(54)Appl. Phys. Lett.,66,1172
-1174(1995)、(55)Appl. Phys. Lett.,67,58-60(1995))
。
て、ＹＢＣＯ相やＬＳＣＯ相などの超伝導酸化物電極に
ついても多くの研究がなされている（(37)Science,252,
944-946(1991) 、(38)Appl. Phys. Lett.,61,1537-1539
(1992)、(39)Appl. Phys. Lett.,63,27-29(1993)、(40)
Appl. Phys. Lett.,63,30-32(1993)、(41)J. Am. Cera
m. Soc.,76,3141-3143(1993) 、(42)Appl. Phys. Let
t.,64,1050-1052(1994)、(43)Appl. Phys. Lett.,64,36
46-3648(1994)、(44)Appl. Phys. Lett.,66,2493-2495
(1995)、(45)Appl. Phys. Lett.,64,3181-3183(1994)、
(46)Appl. Phys. Lett.,66,2069-2071(1995)、(47)App
l. Phys. Lett.,67,554-556(1995)、(48)J. Appl. Phy
s.,77,6466-6471(1995) 、(49)J. Appl. Phys.,78,4591
-4595(1995) 、(50)5th Int. Supercond. Ele.Conf./IS
EC'95(Sept.18-21,Nagoya,Japan)(1995)pp.246-248、(5
1)Jpn. J. Appl. Phys.,33,5182-5186(1994)、(52)Phys
ica C,235-240,739-740(1994) 、(53)Appl. Phys. Let
t.,66,299-301(1995)、(54)Appl. Phys. Lett.,66,1172
-1174(1995)、(55)Appl. Phys. Lett.,67,58-60(1995))
。
【００２９】特に、電極材料として、強誘電体層と同じ
ペロブスカイト関連構造を有する導電性酸化物を使用す
れば、残留分極値の向上（例えば、(56)Mater. Res. So
c. Symp. Proc.,401,139-149(1996)) だけでなく、ファ
ティーグ特性の回復および向上も図ることができること
が報告されている（例えば、(57)Jpn. J. Appl. Phys.,
33,5207(1994))。
ペロブスカイト関連構造を有する導電性酸化物を使用す
れば、残留分極値の向上（例えば、(56)Mater. Res. So
c. Symp. Proc.,401,139-149(1996)) だけでなく、ファ
ティーグ特性の回復および向上も図ることができること
が報告されている（例えば、(57)Jpn. J. Appl. Phys.,
33,5207(1994))。
【００３０】しかしながら、上述のＦｅＲＡＭや酸化物
超伝導デバイス、さらにはＬｉＮｂＯ3 、ＬｉＴａ
Ｏ3 、ＫＴａ1-x Ｎｂx Ｏ3 などを用いた酸化物光学素
子などのこれまでの研究開発（例えば、(58)Mater. Re
s. Soc. Symp. Proc.,341,253(1994)、(59)Mater. Res.
Soc. Symp. Proc.,341,265(1994)）では、それらの基
板に関する考察がほとんどなされておらず、問題があっ
た。実際、例えば従来のＦｅＲＡＭにおいては、Ｓｉ基
板上に成膜されたホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜上に下部電極層を成膜し、その上に強誘電体層を
成膜しているが、この方法では、下部電極層が多結晶と
なり、したがってその上に成膜される強誘電体層も多結
晶となるため、この強誘電体層の結晶粒の高密度化に伴
う、いわゆるサイズ効果、すなわち分極値の低下などを
引き起こすことが懸念される。さらに、酸化物光学素子
は、これまではほとんど単体のものであり、シリコン基
板上に成長された膜を用いたものに関しては、ほとんど
知られていないのが現状である。
超伝導デバイス、さらにはＬｉＮｂＯ3 、ＬｉＴａ
Ｏ3 、ＫＴａ1-x Ｎｂx Ｏ3 などを用いた酸化物光学素
子などのこれまでの研究開発（例えば、(58)Mater. Re
s. Soc. Symp. Proc.,341,253(1994)、(59)Mater. Res.
Soc. Symp. Proc.,341,265(1994)）では、それらの基
板に関する考察がほとんどなされておらず、問題があっ
た。実際、例えば従来のＦｅＲＡＭにおいては、Ｓｉ基
板上に成膜されたホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜上に下部電極層を成膜し、その上に強誘電体層を
成膜しているが、この方法では、下部電極層が多結晶と
なり、したがってその上に成膜される強誘電体層も多結
晶となるため、この強誘電体層の結晶粒の高密度化に伴
う、いわゆるサイズ効果、すなわち分極値の低下などを
引き起こすことが懸念される。さらに、酸化物光学素子
は、これまではほとんど単体のものであり、シリコン基
板上に成長された膜を用いたものに関しては、ほとんど
知られていないのが現状である。
【００３１】このような背景の下に、本発明者は先に、
Ｓｉ基板上に酸化物薄膜を積層させた酸化物積層構造お
よびこれを用いたＦｅＲＡＭについて提案した（文献(1
5)〜(20)) 。
Ｓｉ基板上に酸化物薄膜を積層させた酸化物積層構造お
よびこれを用いたＦｅＲＡＭについて提案した（文献(1
5)〜(20)) 。
【００３２】
【発明が解決しようとする課題】しかしながら、本発明
者の知見によれば、これまでに提案されたＦｅＲＡＭ、
さらには、酸化物超伝導デバイスなどの電子素子や、酸
化物光変調素子などの酸化物光学素子は、その構造の最
適化に関しては、まだ十分とは言えない状況にある。
者の知見によれば、これまでに提案されたＦｅＲＡＭ、
さらには、酸化物超伝導デバイスなどの電子素子や、酸
化物光変調素子などの酸化物光学素子は、その構造の最
適化に関しては、まだ十分とは言えない状況にある。
【００３３】特に、これらのデバイスの構築のために
は、Ｓｉ基板に格子整合した膜、より好適にはエピタキ
シャル膜によりデバイスを構成するのが最もよいが、そ
のためには、通常、原子層成長法による成長法が用いら
れる。その最有力候補が、分子線エピタキシー（ＭＢ
Ｅ）法、反応性蒸着法あるいはレーザアブレーション法
（これはパルスレーザデポジション法またはレーザＭＢ
Ｅ法と呼ばれることもある）である。
は、Ｓｉ基板に格子整合した膜、より好適にはエピタキ
シャル膜によりデバイスを構成するのが最もよいが、そ
のためには、通常、原子層成長法による成長法が用いら
れる。その最有力候補が、分子線エピタキシー（ＭＢ
Ｅ）法、反応性蒸着法あるいはレーザアブレーション法
（これはパルスレーザデポジション法またはレーザＭＢ
Ｅ法と呼ばれることもある）である。
【００３４】したがって、この発明の目的は、強誘電体
不揮発性メモリのほか、酸化物超伝導デバイスなどの電
子素子や、酸化物光変調素子などの酸化物光学素子を最
適構造で実現することができる酸化物積層構造およびそ
のような酸化物積層構造を容易に製造することができる
酸化物積層構造の製造方法を提供することにある。
不揮発性メモリのほか、酸化物超伝導デバイスなどの電
子素子や、酸化物光変調素子などの酸化物光学素子を最
適構造で実現することができる酸化物積層構造およびそ
のような酸化物積層構造を容易に製造することができる
酸化物積層構造の製造方法を提供することにある。
【００３５】この発明の他の目的は、最適構造で実現す
ることができる強誘電体不揮発性メモリを提供すること
にある。
ることができる強誘電体不揮発性メモリを提供すること
にある。
【００３６】
【課題を解決するための手段】本発明者は、上記目的を
達成すべく、強誘電体不揮発性メモリ、酸化物超伝導デ
バイスなどの酸化物電子素子や酸化物光変調素子などの
酸化物光学素子の実現に最適な材料系などについて詳細
な検討を行った。以下にその概要を述べる。
達成すべく、強誘電体不揮発性メモリ、酸化物超伝導デ
バイスなどの酸化物電子素子や酸化物光変調素子などの
酸化物光学素子の実現に最適な材料系などについて詳細
な検討を行った。以下にその概要を述べる。
【００３７】まず、基板としては、半導体メモリの基本
的材料であり、また、安価かつ入手容易で結晶性にも優
れた単結晶のシリコン基板が選択される。
的材料であり、また、安価かつ入手容易で結晶性にも優
れた単結晶のシリコン基板が選択される。
【００３８】次に、バッファ層の酸化物材料としては、
蛍石型結晶構造を有する酸化セリウム（ＣｅＯ2 ）が選
択される。これは次のような理由による。すなわち、強
誘電性酸化物薄膜をシリコン基板上に直接エピタキシャ
ル成長させることは一般には難しい。そこで、シリコン
基板上にまず、このシリコン基板と格子整合する材料か
らなるバッファ層をエピタキシャル成長させ、その上に
このバッファ層と格子整合する強誘電性酸化物薄膜をエ
ピタキシャル成長させることを考えなくてはならない。
したがって、ここで使われるバッファ層は、その上に導
電性酸化物薄膜をエピタキシャル成長させることができ
るものである必要がある。このような構造を構築するに
は、最低でもバッファー層として酸化物からなるものが
好ましい。これらの条件を満たす酸化物として、酸化セ
リウム（ＣｅＯ2 ）と、マグネシウム・アルミニウム・
スピネル（ＭｇＡｌ2 Ｏ4 ）との二種類が挙げられる
が、すでに述べた通り、後者は拡散によってシリコンと
の界面を劣化させるので、ＦＥＴ型ＦｅＲＡＭには不向
きであると推察できる。また、図２２に示したＣｅＯ2
の格子定数の温度依存性から、ＣｅＯ2 がバッファ層の
材料として最も優れているという結論が得られる。ま
た、成膜の観点からも、ＣｅＯ2 は金属元素が一種であ
ることから、二種類の金属元素を用いるＭｇＡｌ2 Ｏ4
に比べて現実的に容易かつ有利であることが明らかであ
る。
蛍石型結晶構造を有する酸化セリウム（ＣｅＯ2 ）が選
択される。これは次のような理由による。すなわち、強
誘電性酸化物薄膜をシリコン基板上に直接エピタキシャ
ル成長させることは一般には難しい。そこで、シリコン
基板上にまず、このシリコン基板と格子整合する材料か
らなるバッファ層をエピタキシャル成長させ、その上に
このバッファ層と格子整合する強誘電性酸化物薄膜をエ
ピタキシャル成長させることを考えなくてはならない。
したがって、ここで使われるバッファ層は、その上に導
電性酸化物薄膜をエピタキシャル成長させることができ
るものである必要がある。このような構造を構築するに
は、最低でもバッファー層として酸化物からなるものが
好ましい。これらの条件を満たす酸化物として、酸化セ
リウム（ＣｅＯ2 ）と、マグネシウム・アルミニウム・
スピネル（ＭｇＡｌ2 Ｏ4 ）との二種類が挙げられる
が、すでに述べた通り、後者は拡散によってシリコンと
の界面を劣化させるので、ＦＥＴ型ＦｅＲＡＭには不向
きであると推察できる。また、図２２に示したＣｅＯ2
の格子定数の温度依存性から、ＣｅＯ2 がバッファ層の
材料として最も優れているという結論が得られる。ま
た、成膜の観点からも、ＣｅＯ2 は金属元素が一種であ
ることから、二種類の金属元素を用いるＭｇＡｌ2 Ｏ4
に比べて現実的に容易かつ有利であることが明らかであ
る。
【００３９】次に、ＣｅＯ2 からなるバッファ層上に積
層される強誘電性酸化物薄膜材料に関しては、格子定数
がＣｅＯ2 の格子定数に近いこと、ペロブスカイト関連
結晶構造を有していること、誘電率が高い、あるいは強
誘電性に優れていること、そして、現実的な問題ではあ
るが、下地であるＣｅＯ2 からなるバッファ層との間で
拡散の問題が生じないこと、の四点を満足する必要があ
る。これに関しては、多くのペロブスカイト型誘電性酸
化物ＡＢＯ3 がこれらの諸条件を満足し得ると考えられ
る。このことは上述の通りである。
層される強誘電性酸化物薄膜材料に関しては、格子定数
がＣｅＯ2 の格子定数に近いこと、ペロブスカイト関連
結晶構造を有していること、誘電率が高い、あるいは強
誘電性に優れていること、そして、現実的な問題ではあ
るが、下地であるＣｅＯ2 からなるバッファ層との間で
拡散の問題が生じないこと、の四点を満足する必要があ
る。これに関しては、多くのペロブスカイト型誘電性酸
化物ＡＢＯ3 がこれらの諸条件を満足し得ると考えられ
る。このことは上述の通りである。
【００４０】特に、シリコン上に基本結晶学的積層配置
ＡＢＯ3 （００１）／ＣｅＯ2 （１００）／Ｓｉ（１０
０）を実現し得ることは、後述するいくつかの種類のＦ
ｅＲＡＭに十分適合するものであるだけでなく、これに
よって、多くの利点が得られる。
ＡＢＯ3 （００１）／ＣｅＯ2 （１００）／Ｓｉ（１０
０）を実現し得ることは、後述するいくつかの種類のＦ
ｅＲＡＭに十分適合するものであるだけでなく、これに
よって、多くの利点が得られる。
【００４１】さらに、ＡＢＯ3 （００１）／ＣｅＯ
2 （１００）の界面を良好なものにすることが、電気的
に問題となるトラップを生じさせないためにも必要であ
るという観点から、これらの界面に、第２のバッファ層
として、同じペロブスカイト型結晶構造を有し、しかも
ＢサイトがＣｅで占められている物質、すなわちＲＣｅ
Ｏ3 （Ｒ＝Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌ
ｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）を形成すれば、良好な
界面を形成することができるはずである。これは格子整
合の観点からも元素拡散の観点からも支持される材料設
計である。このようなより改善されたＳｉ上の基本結晶
学的積層配置はＡＢＯ3 （００１）／ＲＣｅＯ 3 （００
１）／ＣｅＯ2 （１００）／Ｓｉ（１００）となる。こ
の積層配置は、ＣｅＯ2 からなるバッファ層の最表面に
最初に堆積させる元素をＲ原子とすることにより実現す
ることができる。その際、あまりＲ原子のみを堆積させ
すぎないことが肝要であり、また、適度な基板温度ある
いは熱処理温度により、Ｃｅ原子の拡散を促進させるこ
とも重要である。
2 （１００）の界面を良好なものにすることが、電気的
に問題となるトラップを生じさせないためにも必要であ
るという観点から、これらの界面に、第２のバッファ層
として、同じペロブスカイト型結晶構造を有し、しかも
ＢサイトがＣｅで占められている物質、すなわちＲＣｅ
Ｏ3 （Ｒ＝Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌ
ｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）を形成すれば、良好な
界面を形成することができるはずである。これは格子整
合の観点からも元素拡散の観点からも支持される材料設
計である。このようなより改善されたＳｉ上の基本結晶
学的積層配置はＡＢＯ3 （００１）／ＲＣｅＯ 3 （００
１）／ＣｅＯ2 （１００）／Ｓｉ（１００）となる。こ
の積層配置は、ＣｅＯ2 からなるバッファ層の最表面に
最初に堆積させる元素をＲ原子とすることにより実現す
ることができる。その際、あまりＲ原子のみを堆積させ
すぎないことが肝要であり、また、適度な基板温度ある
いは熱処理温度により、Ｃｅ原子の拡散を促進させるこ
とも重要である。
【００４２】この発明は、本発明者による上記考察に基
づいて、案出されたものである。
づいて、案出されたものである。
【００４３】すなわち、上記目的を達成するために、こ
の発明の第１の発明による酸化物積層構造は、シリコン
基板と、シリコン基板上の、酸化セリウムからなり、か
つ、（１００）面方位を有するバッファ層と、バッファ
層上の、ペロブスカイト型結晶構造、イルメナイト型結
晶構造またはＧｄＦｅＯ3 型結晶構造を有する（Ｂａ，
Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，
Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃ
ｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔ
ａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3（ただし、Ｂａ＋
Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ
＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ
＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋
Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電性酸化
物薄膜とを有することを特徴とするものである。
の発明の第１の発明による酸化物積層構造は、シリコン
基板と、シリコン基板上の、酸化セリウムからなり、か
つ、（１００）面方位を有するバッファ層と、バッファ
層上の、ペロブスカイト型結晶構造、イルメナイト型結
晶構造またはＧｄＦｅＯ3 型結晶構造を有する（Ｂａ，
Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，
Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃ
ｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔ
ａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3（ただし、Ｂａ＋
Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ
＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ
＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋
Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電性酸化
物薄膜とを有することを特徴とするものである。
【００４４】この発明の第１の発明において、好適に
は、バッファ層と強誘電性酸化物薄膜との間に（Ｂａ，
Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，
Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋
Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝
１）または（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ3
（（ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＝１）から
なるもう一つのバッファ層が存在する。
は、バッファ層と強誘電性酸化物薄膜との間に（Ｂａ，
Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，
Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋
Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝
１）または（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ3
（（ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＝１）から
なるもう一つのバッファ層が存在する。
【００４５】この発明の第２の発明による酸化物積層構
造の製造方法は、シリコン基板上に、酸化セリウムから
なり、かつ、（１００）面方位を有する第１のバッファ
層を成長させる工程と、第１のバッファ層上に、ペロブ
スカイト型結晶構造、イルメナイト型結晶構造またはＧ
ｄＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐ
ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）Ｃ
ｅＯ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ
＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１）からなる第２
のバッファ層を成長させる工程と、第２のバッファ層上
に、ペロブスカイト型結晶構造、イルメナイト型結晶構
造またはＧｄＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓ
ｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，
Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒ
ｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓ
ｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋
Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋
Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ
＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋
Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電性酸化物薄膜
を成長させる工程とを有することを特徴とするものであ
る。
造の製造方法は、シリコン基板上に、酸化セリウムから
なり、かつ、（１００）面方位を有する第１のバッファ
層を成長させる工程と、第１のバッファ層上に、ペロブ
スカイト型結晶構造、イルメナイト型結晶構造またはＧ
ｄＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐ
ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）Ｃ
ｅＯ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ
＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１）からなる第２
のバッファ層を成長させる工程と、第２のバッファ層上
に、ペロブスカイト型結晶構造、イルメナイト型結晶構
造またはＧｄＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓ
ｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，
Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒ
ｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓ
ｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋
Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋
Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ
＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋
Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電性酸化物薄膜
を成長させる工程とを有することを特徴とするものであ
る。
【００４６】この発明の第３の発明による酸化物積層構
造の製造方法は、シリコン基板上に、酸化セリウムから
なり、かつ、（１００）面方位を有する第１のバッファ
層を成長させる工程と、第１のバッファ層上に、ペロブ
スカイト型結晶構造、イルメナイト型結晶構造またはＧ
ｄＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐ
ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）
（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，
Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐ
ｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋
Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔ
ｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ
＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋
Ｗ＋Ｖ＝１）からなる強誘電性酸化物薄膜を成長させる
とともに、バッファ層と強誘電性酸化物薄膜との間にバ
ッファ層および強誘電性酸化物薄膜からの構成元素の拡
散により（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＝１）から
なる第２のバッファ層を成長させる工程とを有すること
を特徴とするものである。
造の製造方法は、シリコン基板上に、酸化セリウムから
なり、かつ、（１００）面方位を有する第１のバッファ
層を成長させる工程と、第１のバッファ層上に、ペロブ
スカイト型結晶構造、イルメナイト型結晶構造またはＧ
ｄＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐ
ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）
（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，
Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐ
ｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋
Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔ
ｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ
＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋
Ｗ＋Ｖ＝１）からなる強誘電性酸化物薄膜を成長させる
とともに、バッファ層と強誘電性酸化物薄膜との間にバ
ッファ層および強誘電性酸化物薄膜からの構成元素の拡
散により（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＝１）から
なる第２のバッファ層を成長させる工程とを有すること
を特徴とするものである。
【００４７】この発明の第４の発明は、電界効果トラン
ジスタからなるメモリセルを有する強誘電体不揮発性メ
モリにおいて、シリコン基板と、シリコン基板上の、酸
化セリウムからなり、かつ、（１００）面方位を有する
バッファ層と、バッファ層上の、ペロブスカイト型結晶
構造、イルメナイト型結晶構造またはＧｄＦｅＯ3 型結
晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂ
ｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，
Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇ
ａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ
3（ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ
＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋
Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）か
らなる強誘電性酸化物薄膜と、上記強誘電性酸化物薄膜
上の電極とを有することを特徴とするものである。
ジスタからなるメモリセルを有する強誘電体不揮発性メ
モリにおいて、シリコン基板と、シリコン基板上の、酸
化セリウムからなり、かつ、（１００）面方位を有する
バッファ層と、バッファ層上の、ペロブスカイト型結晶
構造、イルメナイト型結晶構造またはＧｄＦｅＯ3 型結
晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂ
ｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，
Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇ
ａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ
3（ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ
＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋
Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）か
らなる強誘電性酸化物薄膜と、上記強誘電性酸化物薄膜
上の電極とを有することを特徴とするものである。
【００４８】この発明の第５の発明は、１個の電界効果
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、キャパシタが、強誘電性酸化物薄膜とこの強誘電
性酸化物薄膜上に互いに分離して設けられた第１の電極
および第２の電極とからなることを特徴とするものであ
る。
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、キャパシタが、強誘電性酸化物薄膜とこの強誘電
性酸化物薄膜上に互いに分離して設けられた第１の電極
および第２の電極とからなることを特徴とするものであ
る。
【００４９】この発明の第６の発明は、１個の電界効果
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、キャパシタが、シリコン基板と、シリコン基板上
に、酸化セリウムからなり、かつ、（１００）面方位を
有するバッファ層を介して積層された、ペロブスカイト
型結晶構造、イルメナイト型結晶構造またはＧｄＦｅＯ
3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍ
ｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，
Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃ
ｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，
Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂ
ｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ
＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋
Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝
１）からなる強誘電性酸化物薄膜と、強誘電性酸化物薄
膜上に互いに分離して設けられた第１の電極および第２
の電極とからなることを特徴とするものである。
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、キャパシタが、シリコン基板と、シリコン基板上
に、酸化セリウムからなり、かつ、（１００）面方位を
有するバッファ層を介して積層された、ペロブスカイト
型結晶構造、イルメナイト型結晶構造またはＧｄＦｅＯ
3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍ
ｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，
Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃ
ｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，
Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂ
ｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ
＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋
Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝
１）からなる強誘電性酸化物薄膜と、強誘電性酸化物薄
膜上に互いに分離して設けられた第１の電極および第２
の電極とからなることを特徴とするものである。
【００５０】この発明の第７の発明は、１個の電界効果
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、電界効果トランジスタのドレイン領域上に設けら
れた単結晶シリコンからなるプラグ上に、酸化セリウム
からなり、かつ、（１００）面方位を有するバッファ層
を介して積層された、ペロブスカイト型結晶構造、イル
メナイト型結晶構造またはＧｄＦｅＯ3 型結晶構造を有
する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａ
ｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，
Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎ
ｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、
Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎ
ａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ
＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋
Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電
性酸化物薄膜と、強誘電性酸化物薄膜上に互いに分離し
て設けられた第１の電極および第２の電極とからなるこ
とを特徴とするものである。
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、電界効果トランジスタのドレイン領域上に設けら
れた単結晶シリコンからなるプラグ上に、酸化セリウム
からなり、かつ、（１００）面方位を有するバッファ層
を介して積層された、ペロブスカイト型結晶構造、イル
メナイト型結晶構造またはＧｄＦｅＯ3 型結晶構造を有
する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａ
ｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，
Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎ
ｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、
Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎ
ａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ
＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋
Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電
性酸化物薄膜と、強誘電性酸化物薄膜上に互いに分離し
て設けられた第１の電極および第２の電極とからなるこ
とを特徴とするものである。
【００５１】この発明の第８の発明は、１個の電界効果
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、キャパシタが、電界効果トランジスタ上に、酸化
セリウムからなり、かつ、（１００）面方位を有するバ
ッファ層を介して積層された、ペロブスカイト型結晶構
造、イルメナイト型結晶構造またはＧｄＦｅＯ3 型結晶
構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，
Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈ
ｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇ
ａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ
＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋
Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）か
らなる強誘電性酸化物薄膜と、強誘電性酸化物薄膜上に
互いに分離して設けられた第１の電極および第２の電極
とからなることを特徴とするものである。
トランジスタと１個のキャパシタとからなるメモリセル
をシリコン基板上に有する強誘電体不揮発性メモリにお
いて、キャパシタが、電界効果トランジスタ上に、酸化
セリウムからなり、かつ、（１００）面方位を有するバ
ッファ層を介して積層された、ペロブスカイト型結晶構
造、イルメナイト型結晶構造またはＧｄＦｅＯ3 型結晶
構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，
Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈ
ｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇ
ａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ
＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋
Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）か
らなる強誘電性酸化物薄膜と、強誘電性酸化物薄膜上に
互いに分離して設けられた第１の電極および第２の電極
とからなることを特徴とするものである。
【００５２】この発明において、好適には、シリコン基
板上に直接積層されるバッファ層はシリコン基板とほぼ
格子整合し、強誘電性酸化物薄膜はバッファ層とほぼ格
子整合している。これらのバッファ層および強誘電性酸
化物薄膜は、好適には、シリコン基板上にエピタキシャ
ル成長されたものである。また、好適には、シリコン基
板は（１００）面方位を有し、バッファ層は（１００）
面方位を有し、強誘電性酸化物薄膜は（００１）面方位
を有する。シリコン基板とバッファ層との間には厚さが
２０ｎｍ以下、典型的には厚さが数ｎｍ〜十数ｎｍのア
モルファス層が存在することもある。
板上に直接積層されるバッファ層はシリコン基板とほぼ
格子整合し、強誘電性酸化物薄膜はバッファ層とほぼ格
子整合している。これらのバッファ層および強誘電性酸
化物薄膜は、好適には、シリコン基板上にエピタキシャ
ル成長されたものである。また、好適には、シリコン基
板は（１００）面方位を有し、バッファ層は（１００）
面方位を有し、強誘電性酸化物薄膜は（００１）面方位
を有する。シリコン基板とバッファ層との間には厚さが
２０ｎｍ以下、典型的には厚さが数ｎｍ〜十数ｎｍのア
モルファス層が存在することもある。
【００５３】この発明において、バッファ層と強誘電性
酸化物薄膜との間に（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，
Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 また
は（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ3 からなる
もう一つのバッファ層が存在する場合、シリコン基板上
に直接積層されるバッファ層はシリコン基板とほぼ格子
整合し、もう一つのバッファ層はそのバッファ層と格子
整合し、強誘電性酸化物薄膜はもう一つのバッファ層と
ほぼ格子整合している。また、好適には、これらのバッ
ファ層、もう一つのバッファ層および強誘電性酸化物薄
膜はシリコン基板上にエピタキシャル成長されたもので
ある。また、典型的には、シリコン基板は（１００）面
方位を有し、バッファ層は（１００）面方位を有し、も
う一つのバッファ層は（００１）面方位を有し、強誘電
性酸化物薄膜は（００１）面方位を有する。
酸化物薄膜との間に（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，
Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 また
は（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ3 からなる
もう一つのバッファ層が存在する場合、シリコン基板上
に直接積層されるバッファ層はシリコン基板とほぼ格子
整合し、もう一つのバッファ層はそのバッファ層と格子
整合し、強誘電性酸化物薄膜はもう一つのバッファ層と
ほぼ格子整合している。また、好適には、これらのバッ
ファ層、もう一つのバッファ層および強誘電性酸化物薄
膜はシリコン基板上にエピタキシャル成長されたもので
ある。また、典型的には、シリコン基板は（１００）面
方位を有し、バッファ層は（１００）面方位を有し、も
う一つのバッファ層は（００１）面方位を有し、強誘電
性酸化物薄膜は（００１）面方位を有する。
【００５４】この発明において、典型的には、強誘電性
酸化物薄膜上に金属薄膜または導電性酸化物薄膜が電極
として設けられている。この場合、電極を構成する金属
薄膜または導電性酸化物薄膜はエピタキシャル成長され
たものである。
酸化物薄膜上に金属薄膜または導電性酸化物薄膜が電極
として設けられている。この場合、電極を構成する金属
薄膜または導電性酸化物薄膜はエピタキシャル成長され
たものである。
【００５５】この発明において、強誘電性酸化物薄膜は
二種類以上の強誘電性酸化物薄膜からなる強誘電性酸化
物超格子であってもよいし、二種類以上の強誘電性酸化
物薄膜の積層構造を有するものであってもよい。
二種類以上の強誘電性酸化物薄膜からなる強誘電性酸化
物超格子であってもよいし、二種類以上の強誘電性酸化
物薄膜の積層構造を有するものであってもよい。
【００５６】この発明においては、必要に応じて、バッ
ファ層とシリコン基板および／または強誘電性酸化物薄
膜との格子整合やバッファ層中の酸素量の調整などの目
的でバッファ層に微量のＺｒＯ2 を固溶させてもよい。
ファ層とシリコン基板および／または強誘電性酸化物薄
膜との格子整合やバッファ層中の酸素量の調整などの目
的でバッファ層に微量のＺｒＯ2 を固溶させてもよい。
【００５７】ここで、上述の記述における（ ，・・
・， ）は、括弧内に列挙された複数の元素からなる群
より選ばれた一種類の元素または括弧内に列挙された複
数の元素からなる群より選ばれた二種類以上の元素を固
溶させたものを意味する。後者のように二種類以上の元
素を固溶させる場合、これらの元素の組成比の合計は１
である。例えば、（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）
は、Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇからなる群より選ば
れた一種類の元素またはＢａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ
からなる群より選ばれた二種類以上の元素を固溶させた
ものを意味し、後者の場合、Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，
Ｍｇの組成比の合計は１であり、これをＢａ＋Ｓｒ＋Ｃ
ａ＋Ｐｂ＋Ｍｇ＝１と略記した。
・， ）は、括弧内に列挙された複数の元素からなる群
より選ばれた一種類の元素または括弧内に列挙された複
数の元素からなる群より選ばれた二種類以上の元素を固
溶させたものを意味する。後者のように二種類以上の元
素を固溶させる場合、これらの元素の組成比の合計は１
である。例えば、（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）
は、Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇからなる群より選ば
れた一種類の元素またはＢａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ
からなる群より選ばれた二種類以上の元素を固溶させた
ものを意味し、後者の場合、Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，
Ｍｇの組成比の合計は１であり、これをＢａ＋Ｓｒ＋Ｃ
ａ＋Ｐｂ＋Ｍｇ＝１と略記した。
【００５８】次に、この発明における強誘電体不揮発性
メモリの電極の材料について説明する。すでに述べたよ
うに、従来は、白金電極が多用されてきたが、加工性に
問題があるため、酸化物電極が好ましい。この酸化物電
極の材料については、ペロブスカイト型結晶構造を有す
る酸化物には多くの導電性酸化物群があり、これら全て
がその候補と言える。これらの導電性酸化物のうち、一
般式ＡＢＯ3 で表される単純ペロブスカイト型酸化物の
具体例を挙げると、下記の通りである。
メモリの電極の材料について説明する。すでに述べたよ
うに、従来は、白金電極が多用されてきたが、加工性に
問題があるため、酸化物電極が好ましい。この酸化物電
極の材料については、ペロブスカイト型結晶構造を有す
る酸化物には多くの導電性酸化物群があり、これら全て
がその候補と言える。これらの導電性酸化物のうち、一
般式ＡＢＯ3 で表される単純ペロブスカイト型酸化物の
具体例を挙げると、下記の通りである。
【００５９】
【化１】
【００６０】
【化２】
【００６１】
【化３】
【００６２】
【化４】
【００６３】
【化５】
【００６４】
【化６】
【００６５】
【化７】
【００６６】また、導電性酸化物のうち層状ペロブスカ
イト型酸化物としては、
イト型酸化物としては、
【００６７】
【化８】
【００６８】が挙げられる。その具体例をいくつか挙げ
ると、ＳｒＲｕＯ3 、ＳｒＩｒＯ3 、Ｓｒ2 ＲｕＯ4 、
Ｓｒ2 ＩｒＯ4 などである。
ると、ＳｒＲｕＯ3 、ＳｒＩｒＯ3 、Ｓｒ2 ＲｕＯ4 、
Ｓｒ2 ＩｒＯ4 などである。
【００６９】層状ペロブスカイト型酸化物としては、こ
れらのほかに例えばＢａ2 ＲｕＯ4などもある。
れらのほかに例えばＢａ2 ＲｕＯ4などもある。
【００７０】電極材料としては、上に挙げたもののほか
に、いわゆる高温超伝導酸化物も候補と考えられる。そ
の具体例をいくつか挙げると、下記の通りである。
に、いわゆる高温超伝導酸化物も候補と考えられる。そ
の具体例をいくつか挙げると、下記の通りである。
【００７１】
【化９】
【００７２】
【化１０】
【００７３】
【化１１】
【００７４】
【化１２】
【００７５】
【化１３】
【００７６】このように、電極材料としては実に多くの
候補があるが、このうち特に興味深いのは、その非拡散
性によるＳｒ−Ｒｕ（Ｉｒ）−Ｏ系および超伝導酸化物
群である。前者では、ＳｒＲｕＯ3 、Ｓｒ2 ＲｕＯ4 、
ＳｒＩｒＯ3 、Ｓｒ2 ＩｒＯ4 などがそのペロブスカイ
ト型結晶構造のコヒーレンシーを維持し、拡散も少ない
ことから最良の電極材料の一つである。後者の超伝導酸
化物を電極として使用した場合、動作温度が超伝導転移
温度以下であればサイズ効果を少なくし得るという報告
もあり、今後に期待がもてる材料である（(60)Phys. So
lid State,36,1778-1781(1994)) 。
候補があるが、このうち特に興味深いのは、その非拡散
性によるＳｒ−Ｒｕ（Ｉｒ）−Ｏ系および超伝導酸化物
群である。前者では、ＳｒＲｕＯ3 、Ｓｒ2 ＲｕＯ4 、
ＳｒＩｒＯ3 、Ｓｒ2 ＩｒＯ4 などがそのペロブスカイ
ト型結晶構造のコヒーレンシーを維持し、拡散も少ない
ことから最良の電極材料の一つである。後者の超伝導酸
化物を電極として使用した場合、動作温度が超伝導転移
温度以下であればサイズ効果を少なくし得るという報告
もあり、今後に期待がもてる材料である（(60)Phys. So
lid State,36,1778-1781(1994)) 。
【００７７】特に、（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4-d 、
すなわちいわゆるＴ´相は、本発明者らによって、Ｎｄ
2 ＣｕＯ4 からなる母体材料へのＣｅ固溶と酸素欠陥と
の導入により超伝導になることが発見された物質でもあ
り（例えば、(61)特開平０２−２１２３０２号公報、(6
2)第４４回日本物理学会年会（平塚市）、１９８９年３
月３１日、３１ａ−ＰＳ−１０１）、このような高真空
を要するデバイスプロセスには好適な材料系である。
すなわちいわゆるＴ´相は、本発明者らによって、Ｎｄ
2 ＣｕＯ4 からなる母体材料へのＣｅ固溶と酸素欠陥と
の導入により超伝導になることが発見された物質でもあ
り（例えば、(61)特開平０２−２１２３０２号公報、(6
2)第４４回日本物理学会年会（平塚市）、１９８９年３
月３１日、３１ａ−ＰＳ−１０１）、このような高真空
を要するデバイスプロセスには好適な材料系である。
【００７８】上述のように構成された、この発明による
酸化物積層構造によれば、バッファ層、必要に応じても
う第２のバッファ層および強誘電性酸化物薄膜の全てを
シリコン基板とほぼ格子整合させることができる。この
場合、第２のバッファ層は、第１のバッファ層と強誘電
性酸化物薄膜との結晶学的コヒーレンシーを維持しつ
つ、結晶欠陥をなくすことにより、電気的なトラップを
消滅させる働きがある。さらに、強誘電性酸化物薄膜上
に導電性酸化物薄膜を電極として積層する場合、この導
電性酸化物薄膜の強誘電性酸化物薄膜に対する密着性及
び結晶学的コヒーレンシーは良好であるので、はがれの
問題や、空間電荷層などに由来すると考えられている疲
労（ファティーグ）の問題はない。このことは、強誘電
体不揮発性メモリだけでなく、シリコン上へ構築される
超伝導デバイスや光学デバイスなどにも同様に言える。
酸化物積層構造によれば、バッファ層、必要に応じても
う第２のバッファ層および強誘電性酸化物薄膜の全てを
シリコン基板とほぼ格子整合させることができる。この
場合、第２のバッファ層は、第１のバッファ層と強誘電
性酸化物薄膜との結晶学的コヒーレンシーを維持しつ
つ、結晶欠陥をなくすことにより、電気的なトラップを
消滅させる働きがある。さらに、強誘電性酸化物薄膜上
に導電性酸化物薄膜を電極として積層する場合、この導
電性酸化物薄膜の強誘電性酸化物薄膜に対する密着性及
び結晶学的コヒーレンシーは良好であるので、はがれの
問題や、空間電荷層などに由来すると考えられている疲
労（ファティーグ）の問題はない。このことは、強誘電
体不揮発性メモリだけでなく、シリコン上へ構築される
超伝導デバイスや光学デバイスなどにも同様に言える。
【００７９】上述のように構成された、この発明による
酸化物積層構造の製造方法によれば、バッファ層、必要
に応じてもう第２のバッファ層および強誘電性酸化物薄
膜の全てがシリコン基板とほぼ格子整合した上述のよう
な酸化物積層構造を製造することができる。この場合、
強誘電性酸化物薄膜の成長時の熱処理プロセスを利用す
ることにより、第２のバッファ層を元素拡散により強誘
電性酸化物薄膜の成長と同時に成長させることができ
る。
酸化物積層構造の製造方法によれば、バッファ層、必要
に応じてもう第２のバッファ層および強誘電性酸化物薄
膜の全てがシリコン基板とほぼ格子整合した上述のよう
な酸化物積層構造を製造することができる。この場合、
強誘電性酸化物薄膜の成長時の熱処理プロセスを利用す
ることにより、第２のバッファ層を元素拡散により強誘
電性酸化物薄膜の成長と同時に成長させることができ
る。
【００８０】上述のように構成された、この発明による
強誘電体不揮発性メモリによれば、上述のような最適化
された酸化物積層構造をゲートおよびチャネル部または
キャパシタ部に利用することにより、最適な構造で強誘
電体不揮発性メモリを実現することができる。
強誘電体不揮発性メモリによれば、上述のような最適化
された酸化物積層構造をゲートおよびチャネル部または
キャパシタ部に利用することにより、最適な構造で強誘
電体不揮発性メモリを実現することができる。
【００８１】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。図１はこの発明の第１
の実施形態によるプレーナ型の１トランジスタ１キャパ
シタ型ＦｅＲＡＭを示す断面図である。
て図面を参照しながら説明する。図１はこの発明の第１
の実施形態によるプレーナ型の１トランジスタ１キャパ
シタ型ＦｅＲＡＭを示す断面図である。
【００８２】図１に示すように、このプレーナ型の１ト
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、（１
００）面方位を有するｎ型Ｓｉ基板１中にｐウエル２が
設けられている。ｐウエル２の表面には、（１００）面
方位を有するＣｅＯ2 膜からなるフィールド絶縁膜３が
選択的に設けられ、これによって素子間分離が行われて
いる。フィールド絶縁膜３で囲まれた部分におけるｐウ
エル２の表面にはＳｉＯ2 膜からなるゲート絶縁膜４が
設けられている。ゲート絶縁膜４上に、不純物がドープ
された多結晶Ｓｉ膜からなるゲート電極５が設けられて
いる。ゲート電極５の両側の部分におけるｐウエル２中
にはｎ+ 型のソース領域６およびドレイン領域７が設け
られている。ゲート電極５、ソース領域６およびドレイ
ン領域７によりｎチャネルＭＩＳＦＥＴが形成されてい
る。フィールド絶縁膜３上には、（００１）面方位を有
するＡＢＯ3 型結晶構造の強誘電体薄膜８が積層されて
いる。この強誘電体薄膜８の平坦な表面上の一端部およ
び他端部にそれぞれ電極９、１０が設けられている。こ
れらの電極９、１０の材料としてはＰｔなどの金属また
は導電性酸化物が用いられる。これらの強誘電体薄膜８
および電極９、１０によりキャパシタが形成されてい
る。これらのｎチャネルＭＩＳＦＥＴおよびキャパシタ
は例えばＳｉＯ2 膜からなる層間絶縁膜１１により覆わ
れている。ｎチャネルＭＩＳＦＥＴのドレイン領域７の
上側の部分におけるゲート絶縁膜４および層間絶縁膜１
１にはコンタクトホール１２が設けられている。このコ
ンタクトホール１２の部分におけるドレイン領域７上に
は不純物がドープされた多結晶ＳｉまたはＷからなるプ
ラグ１３が設けられている。このプラグ１３は、電極９
の上側の部分における層間絶縁膜１１に設けられたコン
タクトホール１４を介して金属配線１５により電極９と
接続されている。電極１０の上側の部分における層間絶
縁膜１１にはコンタクトホール１６が設けられ、このコ
ンタクトホール１６を通じて金属配線１７が電極１０と
接続されている。この場合、キャパシタ部におけるフィ
ールド絶縁膜３および強誘電体薄膜８は単結晶Ｓｉから
なるｐウエル２上にエピタキシャル成長されたものであ
る。
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、（１
００）面方位を有するｎ型Ｓｉ基板１中にｐウエル２が
設けられている。ｐウエル２の表面には、（１００）面
方位を有するＣｅＯ2 膜からなるフィールド絶縁膜３が
選択的に設けられ、これによって素子間分離が行われて
いる。フィールド絶縁膜３で囲まれた部分におけるｐウ
エル２の表面にはＳｉＯ2 膜からなるゲート絶縁膜４が
設けられている。ゲート絶縁膜４上に、不純物がドープ
された多結晶Ｓｉ膜からなるゲート電極５が設けられて
いる。ゲート電極５の両側の部分におけるｐウエル２中
にはｎ+ 型のソース領域６およびドレイン領域７が設け
られている。ゲート電極５、ソース領域６およびドレイ
ン領域７によりｎチャネルＭＩＳＦＥＴが形成されてい
る。フィールド絶縁膜３上には、（００１）面方位を有
するＡＢＯ3 型結晶構造の強誘電体薄膜８が積層されて
いる。この強誘電体薄膜８の平坦な表面上の一端部およ
び他端部にそれぞれ電極９、１０が設けられている。こ
れらの電極９、１０の材料としてはＰｔなどの金属また
は導電性酸化物が用いられる。これらの強誘電体薄膜８
および電極９、１０によりキャパシタが形成されてい
る。これらのｎチャネルＭＩＳＦＥＴおよびキャパシタ
は例えばＳｉＯ2 膜からなる層間絶縁膜１１により覆わ
れている。ｎチャネルＭＩＳＦＥＴのドレイン領域７の
上側の部分におけるゲート絶縁膜４および層間絶縁膜１
１にはコンタクトホール１２が設けられている。このコ
ンタクトホール１２の部分におけるドレイン領域７上に
は不純物がドープされた多結晶ＳｉまたはＷからなるプ
ラグ１３が設けられている。このプラグ１３は、電極９
の上側の部分における層間絶縁膜１１に設けられたコン
タクトホール１４を介して金属配線１５により電極９と
接続されている。電極１０の上側の部分における層間絶
縁膜１１にはコンタクトホール１６が設けられ、このコ
ンタクトホール１６を通じて金属配線１７が電極１０と
接続されている。この場合、キャパシタ部におけるフィ
ールド絶縁膜３および強誘電体薄膜８は単結晶Ｓｉから
なるｐウエル２上にエピタキシャル成長されたものであ
る。
【００８３】強誘電体薄膜８としては、一般には、（Ｂ
ａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎ
ａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，
Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔ
ａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋
Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ
＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ
＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋
Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）薄膜が用いられる。こ
こで、後述のサイズ効果をなくすとともに、より強い強
誘電性を発現させる観点からは、この強誘電体薄膜８と
して強誘電性単結晶人工超格子を用いるのか好ましい。
この強誘電性単結晶人工超格子の一例を挙げると、
［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）m ］薄膜であ
る。
ａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎ
ａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，
Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔ
ａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋
Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ
＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ
＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋
Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）薄膜が用いられる。こ
こで、後述のサイズ効果をなくすとともに、より強い強
誘電性を発現させる観点からは、この強誘電体薄膜８と
して強誘電性単結晶人工超格子を用いるのか好ましい。
この強誘電性単結晶人工超格子の一例を挙げると、
［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）m ］薄膜であ
る。
【００８４】電極９、１０の材料としては、Ｐｔなどの
金属を用いてもよいが、好適には導電性酸化物が用いら
れる。この導電性酸化物の具体例をいくつか挙げると、
ＳｒＲｕＯ3 、（ＳｒＣａ）ＲｕＯ3 、Ｓｒ2 ＲｕＯ4
などである。これらの導電性酸化物の比抵抗値は１００
〜３００μΩ・ｃｍであ、電極９、１０の材料として用
いるのに全く問題のない値である。
金属を用いてもよいが、好適には導電性酸化物が用いら
れる。この導電性酸化物の具体例をいくつか挙げると、
ＳｒＲｕＯ3 、（ＳｒＣａ）ＲｕＯ3 、Ｓｒ2 ＲｕＯ4
などである。これらの導電性酸化物の比抵抗値は１００
〜３００μΩ・ｃｍであ、電極９、１０の材料として用
いるのに全く問題のない値である。
【００８５】ＣｅＯ2 膜からなるフィールド絶縁膜３と
強誘電体薄膜８との膜厚比は、このＦｅＲＡＭの使い方
にもよるが、基本的には制限はない。ただし、これは、
駆動電圧や所望のゲート部容量や、強誘電体薄膜８の部
分への実効電界を考えたときの両者の誘電率比などによ
って大きく左右される。
強誘電体薄膜８との膜厚比は、このＦｅＲＡＭの使い方
にもよるが、基本的には制限はない。ただし、これは、
駆動電圧や所望のゲート部容量や、強誘電体薄膜８の部
分への実効電界を考えたときの両者の誘電率比などによ
って大きく左右される。
【００８６】この第１の実施形態においては、キャパシ
タの強誘電体薄膜８の上に電極９、１０が互いに分離し
て設けられていることが特徴的である。動作時にこれら
の電極９、１０間に電圧が印加された場合、強誘電体薄
膜８内にはその面にほぼ平行な方向に電界が発生し、圧
電振動が生じる。本発明者の知見によれば、このような
電極配置でも強誘電体薄膜８に十分な分極を生じさせる
ことができ、支障なく動作させることが可能である。
タの強誘電体薄膜８の上に電極９、１０が互いに分離し
て設けられていることが特徴的である。動作時にこれら
の電極９、１０間に電圧が印加された場合、強誘電体薄
膜８内にはその面にほぼ平行な方向に電界が発生し、圧
電振動が生じる。本発明者の知見によれば、このような
電極配置でも強誘電体薄膜８に十分な分極を生じさせる
ことができ、支障なく動作させることが可能である。
【００８７】次に、上述のように構成されたこの第１の
実施形態によるプレーナ型の１トランジスタ１キャパシ
タ型ＦｅＲＡＭの製造方法について説明する。
実施形態によるプレーナ型の１トランジスタ１キャパシ
タ型ＦｅＲＡＭの製造方法について説明する。
【００８８】図１に示すように、まず、（１００）面方
位を有するｎ型Ｓｉ基板１中にｐウエル２を形成した
後、このｐウエル２の表面に例えば熱酸化法によりＳｉ
Ｏ2 膜からなるゲート絶縁膜３を形成する。次に、素子
間分離領域となる部分におけるゲート絶縁膜３をエッチ
ング除去し、さらにこの部分のｐウエル２の上部を所定
深さだけエッチング除去する。
位を有するｎ型Ｓｉ基板１中にｐウエル２を形成した
後、このｐウエル２の表面に例えば熱酸化法によりＳｉ
Ｏ2 膜からなるゲート絶縁膜３を形成する。次に、素子
間分離領域となる部分におけるゲート絶縁膜３をエッチ
ング除去し、さらにこの部分のｐウエル２の上部を所定
深さだけエッチング除去する。
【００８９】次に、例えば有機金属化学気相成長（ＭＯ
ＣＶＤ）法により、全面にＣｅＯ2膜を成長させる。こ
の場合、露出しているｐウエル２上には、（１００）面
方位を有するＣｅＯ2 膜がエピタキシャル成長する。こ
の後、ＦＥＴ形成領域におけるこのＣｅＯ2 膜をエッチ
ング除去する。これによって、フィールド絶縁膜３が形
成される。なお、ＭＯＣＶＤ法によるＣｅＯ2 膜の具体
的な成長方法の一例について説明すると、ホットウォー
ル型反応容器を用い、有機金属化合物原料であるＣｅ
（ＤＰＭ）4 （これはＣｅ（ｔｈｄ）4 と略記されるこ
とがある。ＤＰＭはジピバロイルメタン、ｔｈｄは２，
２，６，６−テトラメチル−３，５−ヘプタンジオンを
意味する。）をＣｅ原料として用いる。キャリアガスと
してはアルゴン（Ａｒ）と酸素（Ｏ2 ）との混合ガスを
用いる。反応容器は通常、１０Ｔｏｒｒ以下に減圧され
る。このＭＯＣＶＤ法によるＣｅＯ2 薄膜のエピタキシ
ャル成長においては、成長時の基板温度が７００℃を超
えると、その上にエピタキシャル成長されるＣｅＯ2 薄
膜の面方位は徐々に（１００）ではなくなり、（１１
１）面方位のＣｅＯ2 薄膜が成長するようになる。した
がって、成長時の基板温度は、７００℃以下が好まし
い。一方、基板温度が６００℃を下回ると、その上に成
長するＣｅＯ2 薄膜の結晶性が著しく悪化するので、上
述のように基板温度は６００〜７００℃の範囲が最適で
ある。このようにして成長されるＣｅＯ2 膜の膜厚は３
０〜１００ｎｍの程度である。
ＣＶＤ）法により、全面にＣｅＯ2膜を成長させる。こ
の場合、露出しているｐウエル２上には、（１００）面
方位を有するＣｅＯ2 膜がエピタキシャル成長する。こ
の後、ＦＥＴ形成領域におけるこのＣｅＯ2 膜をエッチ
ング除去する。これによって、フィールド絶縁膜３が形
成される。なお、ＭＯＣＶＤ法によるＣｅＯ2 膜の具体
的な成長方法の一例について説明すると、ホットウォー
ル型反応容器を用い、有機金属化合物原料であるＣｅ
（ＤＰＭ）4 （これはＣｅ（ｔｈｄ）4 と略記されるこ
とがある。ＤＰＭはジピバロイルメタン、ｔｈｄは２，
２，６，６−テトラメチル−３，５−ヘプタンジオンを
意味する。）をＣｅ原料として用いる。キャリアガスと
してはアルゴン（Ａｒ）と酸素（Ｏ2 ）との混合ガスを
用いる。反応容器は通常、１０Ｔｏｒｒ以下に減圧され
る。このＭＯＣＶＤ法によるＣｅＯ2 薄膜のエピタキシ
ャル成長においては、成長時の基板温度が７００℃を超
えると、その上にエピタキシャル成長されるＣｅＯ2 薄
膜の面方位は徐々に（１００）ではなくなり、（１１
１）面方位のＣｅＯ2 薄膜が成長するようになる。した
がって、成長時の基板温度は、７００℃以下が好まし
い。一方、基板温度が６００℃を下回ると、その上に成
長するＣｅＯ2 薄膜の結晶性が著しく悪化するので、上
述のように基板温度は６００〜７００℃の範囲が最適で
ある。このようにして成長されるＣｅＯ2 膜の膜厚は３
０〜１００ｎｍの程度である。
【００９０】次に、例えばＣＶＤ法により全面に多結晶
Ｓｉ膜を形成し、この多結晶Ｓｉ膜に不純物をドープし
て抵抗化した後、この多結晶Ｓｉ膜をエッチングにより
所定形状にパターニングする。これによって、ゲート電
極５が形成される。次に、このゲート電極５をマスクと
してｐウエル２中にｎ型不純物をイオン注入することに
よりソース領域６およびドレイン領域７を形成する。
Ｓｉ膜を形成し、この多結晶Ｓｉ膜に不純物をドープし
て抵抗化した後、この多結晶Ｓｉ膜をエッチングにより
所定形状にパターニングする。これによって、ゲート電
極５が形成される。次に、このゲート電極５をマスクと
してｐウエル２中にｎ型不純物をイオン注入することに
よりソース領域６およびドレイン領域７を形成する。
【００９１】次に、全面に強誘電体薄膜８を成長させ
る。この場合、フィールド絶縁膜３上の部分におけるこ
の強誘電体薄膜８はエピタキシャル成長する。この後、
この強誘電体薄膜８をエッチングにより所定形状にパタ
ーニングする。
る。この場合、フィールド絶縁膜３上の部分におけるこ
の強誘電体薄膜８はエピタキシャル成長する。この後、
この強誘電体薄膜８をエッチングにより所定形状にパタ
ーニングする。
【００９２】強誘電体薄膜８の成長には、ＭＯＣＶＤ
法、分子線エピタキシー（ＭＢＥ）法、反応性蒸着法、
スパッタリング法、レーザアブレーション法などを用い
ることができる。このうち反応性蒸着法は、抵抗加熱お
よび電子ビーム加熱の併用により基板付近に酸化力の強
いオゾンや活性酸素ガスなどの雰囲気を作って蒸着を行
う蒸着法の一種であり、活性化反応性蒸着法とも呼ばれ
る（例えば、(63)日本セラミックス学会誌、第98巻、74
9-753(1990))。この反応性蒸着法やレーザアブレーショ
ン法などの高真空を用いる成膜時には、１単位胞毎の原
子レベルでの膜厚制御が、いわゆるＲＨＥＥＤ（反射高
速電子回折）振動をモニタすることにより可能である。
法、分子線エピタキシー（ＭＢＥ）法、反応性蒸着法、
スパッタリング法、レーザアブレーション法などを用い
ることができる。このうち反応性蒸着法は、抵抗加熱お
よび電子ビーム加熱の併用により基板付近に酸化力の強
いオゾンや活性酸素ガスなどの雰囲気を作って蒸着を行
う蒸着法の一種であり、活性化反応性蒸着法とも呼ばれ
る（例えば、(63)日本セラミックス学会誌、第98巻、74
9-753(1990))。この反応性蒸着法やレーザアブレーショ
ン法などの高真空を用いる成膜時には、１単位胞毎の原
子レベルでの膜厚制御が、いわゆるＲＨＥＥＤ（反射高
速電子回折）振動をモニタすることにより可能である。
【００９３】強誘電体薄膜８として強誘電性単結晶人工
超格子［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）m ］薄膜
を用いる場合、その成長は例えばＭＢＥ法により次のよ
うにして行うことができる。すなわち、ＭＢＥ装置の超
高真空容器において、電子ビームガンによるＴｉの蒸発
源とクヌーセンセル（Ｋセル）によるＢａおよびＰｂの
蒸発源を用意する。そして、この超高真空容器内にＯ2
ガスを制御性よく導入し、全圧を１０-4Ｔｏｒｒ程度に
保持して、電子ビームガンで常時Ｔｉを蒸発させなが
ら、ＰｂおよびＢａのＫセルのシャッターを交互に制御
して、ＲＨＥＥＤ振動を検出し、フィードバックさせな
がら成長を行う。この際、得られた膜は（００１）面方
位にエピタキシャル成長している。この成長時の基板温
度は、例えば５００〜９００℃の範囲であるが、より良
質な膜を得るには、７００℃以上が好ましい。ただし、
後述のように、ＲＣｅＯ3 膜からなる第２のバッファ層
を形成するためにポストアニールを施す場合には、基板
温度を５００〜７００℃の範囲に抑制してもなんら問題
とならない。
超格子［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）m ］薄膜
を用いる場合、その成長は例えばＭＢＥ法により次のよ
うにして行うことができる。すなわち、ＭＢＥ装置の超
高真空容器において、電子ビームガンによるＴｉの蒸発
源とクヌーセンセル（Ｋセル）によるＢａおよびＰｂの
蒸発源を用意する。そして、この超高真空容器内にＯ2
ガスを制御性よく導入し、全圧を１０-4Ｔｏｒｒ程度に
保持して、電子ビームガンで常時Ｔｉを蒸発させなが
ら、ＰｂおよびＢａのＫセルのシャッターを交互に制御
して、ＲＨＥＥＤ振動を検出し、フィードバックさせな
がら成長を行う。この際、得られた膜は（００１）面方
位にエピタキシャル成長している。この成長時の基板温
度は、例えば５００〜９００℃の範囲であるが、より良
質な膜を得るには、７００℃以上が好ましい。ただし、
後述のように、ＲＣｅＯ3 膜からなる第２のバッファ層
を形成するためにポストアニールを施す場合には、基板
温度を５００〜７００℃の範囲に抑制してもなんら問題
とならない。
【００９４】次に、全面に例えば導電性酸化物薄膜を成
長させる。この場合、強誘電体薄膜８上の部分において
は、この導電性酸化物薄膜はエピタキシャル成長する。
この場合、例えば導電性酸化物としてＳｒＲｕＯ3 を用
いると、これは元来斜方晶であるが、エピタキシャル成
長時にはその結晶構造がペロブスカイト類似構造からペ
ロブスカイト構造となって成長する。この際の結晶方位
は（１００）である。導電性酸化物としてＳｒ2 ＲｕＯ
4 を用いた場合には、その結晶方位は（００１）であ
る。この導電性酸化物薄膜の成長には、ＭＢＥ法、ＭＯ
ＣＶＤ法、反応性蒸着法、スパッタリング法、レーザア
ブレーション法などを用いることができる。次に、この
導電性酸化物薄膜をエッチングにより所定形状にパター
ニングして電極９、１０を形成する。ここで、これらの
電極９、１０を形成する導電性酸化物薄膜を強誘電体薄
膜８上にエピタキシャル成長させることにより、この導
電性酸化物薄膜の強誘電体薄膜８との界面に酸素欠陥に
よるファティーグ減少を防止することができる。
長させる。この場合、強誘電体薄膜８上の部分において
は、この導電性酸化物薄膜はエピタキシャル成長する。
この場合、例えば導電性酸化物としてＳｒＲｕＯ3 を用
いると、これは元来斜方晶であるが、エピタキシャル成
長時にはその結晶構造がペロブスカイト類似構造からペ
ロブスカイト構造となって成長する。この際の結晶方位
は（１００）である。導電性酸化物としてＳｒ2 ＲｕＯ
4 を用いた場合には、その結晶方位は（００１）であ
る。この導電性酸化物薄膜の成長には、ＭＢＥ法、ＭＯ
ＣＶＤ法、反応性蒸着法、スパッタリング法、レーザア
ブレーション法などを用いることができる。次に、この
導電性酸化物薄膜をエッチングにより所定形状にパター
ニングして電極９、１０を形成する。ここで、これらの
電極９、１０を形成する導電性酸化物薄膜を強誘電体薄
膜８上にエピタキシャル成長させることにより、この導
電性酸化物薄膜の強誘電体薄膜８との界面に酸素欠陥に
よるファティーグ減少を防止することができる。
【００９５】次に、例えばＣＶＤ法により全面にＳｉＯ
2 膜のような層間絶縁膜１１を形成した後、この層間絶
縁膜１１およびゲート絶縁膜４の所定部分をエッチング
除去してコンタクトホール１２を形成する。次に、例え
ばＣＶＤ法によりコンタクトホール１２の部分における
ドレイン領域７上に多結晶ＳｉまたはＷを成長させてプ
ラグ１３を形成する。プラグ１３を多結晶Ｓｉにより形
成する場合には、プラグ１３の形成後に例えばｎ型不純
物をイオン注入法によりドープして低抵抗化する。次
に、層間絶縁膜１１の所定部分をエッチング除去してコ
ンタクトホール１４、１６を形成する。次に、例えばス
パッタリング法や真空蒸着法により全面に例えばＡｌ膜
のような金属膜を形成した後、この金属膜をエッチング
により所定形状にパターニングして金属配線１５、１７
を形成する。
2 膜のような層間絶縁膜１１を形成した後、この層間絶
縁膜１１およびゲート絶縁膜４の所定部分をエッチング
除去してコンタクトホール１２を形成する。次に、例え
ばＣＶＤ法によりコンタクトホール１２の部分における
ドレイン領域７上に多結晶ＳｉまたはＷを成長させてプ
ラグ１３を形成する。プラグ１３を多結晶Ｓｉにより形
成する場合には、プラグ１３の形成後に例えばｎ型不純
物をイオン注入法によりドープして低抵抗化する。次
に、層間絶縁膜１１の所定部分をエッチング除去してコ
ンタクトホール１４、１６を形成する。次に、例えばス
パッタリング法や真空蒸着法により全面に例えばＡｌ膜
のような金属膜を形成した後、この金属膜をエッチング
により所定形状にパターニングして金属配線１５、１７
を形成する。
【００９６】ここで、ＦｅＲＡＭにおける強誘電体薄膜
の厚さが減少したときのリーク電流（あるいは絶縁破
壊）およびいわゆるサイズ効果の問題について論じてお
く。
の厚さが減少したときのリーク電流（あるいは絶縁破
壊）およびいわゆるサイズ効果の問題について論じてお
く。
【００９７】リーク電流を防止するため、電極間にはさ
まれた強誘電体薄膜には、その厚さ方向に１０個以上の
結晶粒が存在するようにすることが望まれている。これ
は、電極間に入っている結晶粒の数が少なくなると、リ
ーク電流が著しく増大するためである。このときの強誘
電体薄膜（厚さ１μｍ程度）の様子を図２に模式的に示
し、そのときのＦｅＲＡＭの電流−電圧（Ｉ−Ｖ）特性
を図３に示す。
まれた強誘電体薄膜には、その厚さ方向に１０個以上の
結晶粒が存在するようにすることが望まれている。これ
は、電極間に入っている結晶粒の数が少なくなると、リ
ーク電流が著しく増大するためである。このときの強誘
電体薄膜（厚さ１μｍ程度）の様子を図２に模式的に示
し、そのときのＦｅＲＡＭの電流−電圧（Ｉ−Ｖ）特性
を図３に示す。
【００９８】厚さが１００ｎｍ程度に減少したときの強
誘電体薄膜の様子を図４に模式的に示す。このとき、こ
の強誘電体薄膜の厚さ方向に存在する結晶粒の数は１０
よりも少ない。このときのＦｅＲＡＭのＩ−Ｖ特性を図
５に示す。図５を図３と比較すると明らかなように、電
極間に入っている結晶粒の数が１０よりも少ないときの
リーク電流は、電極間に入っている結晶粒の数が１０個
以上であるときのリーク電流よりも多くなっている。
誘電体薄膜の様子を図４に模式的に示す。このとき、こ
の強誘電体薄膜の厚さ方向に存在する結晶粒の数は１０
よりも少ない。このときのＦｅＲＡＭのＩ−Ｖ特性を図
５に示す。図５を図３と比較すると明らかなように、電
極間に入っている結晶粒の数が１０よりも少ないときの
リーク電流は、電極間に入っている結晶粒の数が１０個
以上であるときのリーク電流よりも多くなっている。
【００９９】厚さがさらに減少して５０ｎｍ以下になっ
たときの強誘電体薄膜の様子を図６に模式的に示す。こ
のとき、この強誘電体薄膜は単結晶である。このときの
ＦｅＲＡＭのＩ−Ｖ特性を図７に示す。図７を図３およ
び図５と比較すると明らかなように、強誘電体薄膜が単
結晶であるときのリーク電流は、強誘電体薄膜が多結晶
であるときのリーク電流に比べて大幅に減少している。
たときの強誘電体薄膜の様子を図６に模式的に示す。こ
のとき、この強誘電体薄膜は単結晶である。このときの
ＦｅＲＡＭのＩ−Ｖ特性を図７に示す。図７を図３およ
び図５と比較すると明らかなように、強誘電体薄膜が単
結晶であるときのリーク電流は、強誘電体薄膜が多結晶
であるときのリーク電流に比べて大幅に減少している。
【０１００】次に、強誘電体のサイズ効果について説明
する。このサイズ効果とは、強誘電体薄膜の厚さを減少
させたとき、この強誘電体薄膜は強誘電性を保持するこ
とができるか、というものである。これは、室温で正方
晶（強誘電性）が安定である物質の粒径が非常に小さく
なると、ある値を境にしてそれ以下の粒径で急に立方晶
に変化して強誘電性を失う現象で、従来はもっぱら微粒
子に対して議論されてきた。つまり、三次元的なサイズ
縮小による物性変化と言える。このサイズ効果は、具体
的には、例えばＢａＴｉＯ3 多結晶薄膜の場合は０．１
μｍ以下である。ＰＺＴ多結晶薄膜の場合も、同様な結
果が得られている。
する。このサイズ効果とは、強誘電体薄膜の厚さを減少
させたとき、この強誘電体薄膜は強誘電性を保持するこ
とができるか、というものである。これは、室温で正方
晶（強誘電性）が安定である物質の粒径が非常に小さく
なると、ある値を境にしてそれ以下の粒径で急に立方晶
に変化して強誘電性を失う現象で、従来はもっぱら微粒
子に対して議論されてきた。つまり、三次元的なサイズ
縮小による物性変化と言える。このサイズ効果は、具体
的には、例えばＢａＴｉＯ3 多結晶薄膜の場合は０．１
μｍ以下である。ＰＺＴ多結晶薄膜の場合も、同様な結
果が得られている。
【０１０１】以上のようなリーク電流およびサイズ効果
の問題を考慮すると、この第１の実施形態において強誘
電体薄膜８として［（ＢａＴｉＯ3 ）n （ＰｂＴｉ
Ｏ3 ）m］薄膜のような強誘電性単結晶人工超格子を用
いることは、強誘電体薄膜の厚さが１００〜２００ｎｍ
程度に減少したときに有利になると考えられる。
の問題を考慮すると、この第１の実施形態において強誘
電体薄膜８として［（ＢａＴｉＯ3 ）n （ＰｂＴｉ
Ｏ3 ）m］薄膜のような強誘電性単結晶人工超格子を用
いることは、強誘電体薄膜の厚さが１００〜２００ｎｍ
程度に減少したときに有利になると考えられる。
【０１０２】この第１の実施形態によれば、キャパシタ
部にＳｉ（１００）上の酸化物積層構造を用いているこ
とにより、構造の最適化を図ることができる。また、キ
ャパシタの強誘電体薄膜８上に電極９、１０が互いに対
向して設けられていることにより、次のような利点を得
ることができる。すなわち、強誘電体薄膜８上に電極
９、１０が設けられていることにより、従来の１トラン
ジスタ１キャパシタ型ＦｅＲＡＭにおけるようにＳｉ上
に強誘電体薄膜を設ける場合に生ずる拡散の問題を回避
することができ、また、バリアメタルの成膜工程をなく
すことができる。さらに、一般に、ＦｅＲＡＭにおいて
は、動作時に圧電による振動応力が生じるため、これが
ＦＥＴに悪影響を与えて誤動作の原因となる可能性があ
り、特に、これはスタック型の１トランジスタ１キャパ
シタ型ＦｅＲＡＭにおけるようにキャパシタがＦＥＴの
近傍に配置される場合には問題を生じやすいと考えられ
る。これに対し、この第１の実施形態によれば、強誘電
体薄膜８上に電極９、１０が設けられているため、圧電
振動は強誘電体薄膜８の面内方向に生じることから、こ
の圧電振動がＦＥＴ部に直接悪影響を及ぼすことがな
い。
部にＳｉ（１００）上の酸化物積層構造を用いているこ
とにより、構造の最適化を図ることができる。また、キ
ャパシタの強誘電体薄膜８上に電極９、１０が互いに対
向して設けられていることにより、次のような利点を得
ることができる。すなわち、強誘電体薄膜８上に電極
９、１０が設けられていることにより、従来の１トラン
ジスタ１キャパシタ型ＦｅＲＡＭにおけるようにＳｉ上
に強誘電体薄膜を設ける場合に生ずる拡散の問題を回避
することができ、また、バリアメタルの成膜工程をなく
すことができる。さらに、一般に、ＦｅＲＡＭにおいて
は、動作時に圧電による振動応力が生じるため、これが
ＦＥＴに悪影響を与えて誤動作の原因となる可能性があ
り、特に、これはスタック型の１トランジスタ１キャパ
シタ型ＦｅＲＡＭにおけるようにキャパシタがＦＥＴの
近傍に配置される場合には問題を生じやすいと考えられ
る。これに対し、この第１の実施形態によれば、強誘電
体薄膜８上に電極９、１０が設けられているため、圧電
振動は強誘電体薄膜８の面内方向に生じることから、こ
の圧電振動がＦＥＴ部に直接悪影響を及ぼすことがな
い。
【０１０３】さらに、強誘電体薄膜８として強誘電性単
結晶人工超格子［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）
m ］薄膜を用いた場合には、その厚さが減少しても、リ
ーク電流が極めて少なく、また、三次元サイズ効果によ
る強誘電性の劣化を防止することができるだけでなく、
従来知られていないような飽和分極値を示す可能性もあ
る。これに関し、格子歪誘起強誘電性の概念のイメージ
を図８および図９に示す。これは下地格子との格子不整
合により導入された２次元圧縮応力によるキュリー点の
著しい上昇の結果現われる驚異的な強誘電性が期待され
るからである。この物性は一般には下地からの膜厚に依
存するため、格子緩和しない範囲での超格子の周期が好
適である。
結晶人工超格子［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）
m ］薄膜を用いた場合には、その厚さが減少しても、リ
ーク電流が極めて少なく、また、三次元サイズ効果によ
る強誘電性の劣化を防止することができるだけでなく、
従来知られていないような飽和分極値を示す可能性もあ
る。これに関し、格子歪誘起強誘電性の概念のイメージ
を図８および図９に示す。これは下地格子との格子不整
合により導入された２次元圧縮応力によるキュリー点の
著しい上昇の結果現われる驚異的な強誘電性が期待され
るからである。この物性は一般には下地からの膜厚に依
存するため、格子緩和しない範囲での超格子の周期が好
適である。
【０１０４】以上のように、この第１の実施形態によれ
ば、構造の最適化により、優れた特性を有し、かつ信頼
性の高いプレーナ型の１トランジスタ１キャパシタ型Ｆ
ｅＲＡＭを実現することができる。
ば、構造の最適化により、優れた特性を有し、かつ信頼
性の高いプレーナ型の１トランジスタ１キャパシタ型Ｆ
ｅＲＡＭを実現することができる。
【０１０５】図１０はこの発明の第２の実施形態による
プレーナ型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
プレーナ型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
【０１０６】図２に示すように、この第２の実施形態に
おいては、キャパシタの強誘電体薄膜８の両端部の上部
が所定深さだけ除去されて段部が設けられ、これらの段
部の底部に電極９、１０が設けられている。その他のこ
とは第１の実施形態と同様であるので、説明を省略す
る。
おいては、キャパシタの強誘電体薄膜８の両端部の上部
が所定深さだけ除去されて段部が設けられ、これらの段
部の底部に電極９、１０が設けられている。その他のこ
とは第１の実施形態と同様であるので、説明を省略す
る。
【０１０７】この第２の実施形態によれば、キャパシタ
の強誘電体薄膜８の両端部の段部の底部に電極９、１０
が設けられていることにより、動作時にこれらの電極
９、１０間に電圧が印加された場合、強誘電体薄膜８内
に発生する電界をよりその面に平行にすることができ、
より大きな分極値を得ることができるという利点を得る
ことができる。
の強誘電体薄膜８の両端部の段部の底部に電極９、１０
が設けられていることにより、動作時にこれらの電極
９、１０間に電圧が印加された場合、強誘電体薄膜８内
に発生する電界をよりその面に平行にすることができ、
より大きな分極値を得ることができるという利点を得る
ことができる。
【０１０８】図１１はこの発明の第３の実施形態による
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
【０１０９】図１１に示すように、このスタック型の１
トランジスタ１キャパシタ型ＦｅＲＡＭにおいては、
（１００）面方位を有するｎ型Ｓｉ基板２１中にｐウエ
ル２２が設けられている。ｐウエル２２の表面には、
（１００）面方位を有するＣｅＯ2 膜からなるフィール
ド絶縁膜２３が選択的に設けられ、これによって素子間
分離が行われている。フィールド絶縁膜２３で囲まれた
部分におけるｐウエル２２の表面にはＳｉＯ2 膜からな
るゲート絶縁膜２４が設けられている。ゲート絶縁膜２
４上に、不純物がドープされた多結晶Ｓｉ膜からなるゲ
ート電極２５が設けられている。ゲート電極２５の両側
の部分におけるｐウエル２２中にはｎ+ 型のソース領域
２６およびドレイン領域２７が設けられている。ゲート
電極２５、ソース領域２６およびドレイン領域２７によ
りｎチャネルＭＩＳＦＥＴが形成されている。符号２８
は例えばＳｉＯ2 膜からなる層間絶縁膜を示す。ドレイ
ン領域２７の上側の部分におけるゲート絶縁膜２４およ
び層間絶縁膜２８にはコンタクトホール２９が設けられ
ている。このコンタクトホール２９の部分におけるドレ
イン領域２７上には、（１００）面方位を有するアンド
ープまたは不純物がドープされた単結晶のＳｉからなる
プラグ３０が設けられている。このプラグ３０の上に
（１００）面方位を有する単結晶Ｓｉ膜３１および（１
００）面方位を有するＣｅＯ2 膜からなるバッファ層３
２を介して（００１）面方位を有するＡＢＯ3 型結晶構
造の強誘電体薄膜３３が積層されている。この強誘電体
薄膜３３の平坦な表面上の一端部および他端部にそれぞ
れ電極３４、３５が設けられている。これらの強誘電体
薄膜２８および電極３４、３５によりキャパシタが形成
されている。ここで、このキャパシタの電極３４、３５
の一方は、ｎチャネルＭＩＳＦＥＴのドレイン領域２７
と電気的に接続されている。その他のことは第１の実施
形態と同様である。
トランジスタ１キャパシタ型ＦｅＲＡＭにおいては、
（１００）面方位を有するｎ型Ｓｉ基板２１中にｐウエ
ル２２が設けられている。ｐウエル２２の表面には、
（１００）面方位を有するＣｅＯ2 膜からなるフィール
ド絶縁膜２３が選択的に設けられ、これによって素子間
分離が行われている。フィールド絶縁膜２３で囲まれた
部分におけるｐウエル２２の表面にはＳｉＯ2 膜からな
るゲート絶縁膜２４が設けられている。ゲート絶縁膜２
４上に、不純物がドープされた多結晶Ｓｉ膜からなるゲ
ート電極２５が設けられている。ゲート電極２５の両側
の部分におけるｐウエル２２中にはｎ+ 型のソース領域
２６およびドレイン領域２７が設けられている。ゲート
電極２５、ソース領域２６およびドレイン領域２７によ
りｎチャネルＭＩＳＦＥＴが形成されている。符号２８
は例えばＳｉＯ2 膜からなる層間絶縁膜を示す。ドレイ
ン領域２７の上側の部分におけるゲート絶縁膜２４およ
び層間絶縁膜２８にはコンタクトホール２９が設けられ
ている。このコンタクトホール２９の部分におけるドレ
イン領域２７上には、（１００）面方位を有するアンド
ープまたは不純物がドープされた単結晶のＳｉからなる
プラグ３０が設けられている。このプラグ３０の上に
（１００）面方位を有する単結晶Ｓｉ膜３１および（１
００）面方位を有するＣｅＯ2 膜からなるバッファ層３
２を介して（００１）面方位を有するＡＢＯ3 型結晶構
造の強誘電体薄膜３３が積層されている。この強誘電体
薄膜３３の平坦な表面上の一端部および他端部にそれぞ
れ電極３４、３５が設けられている。これらの強誘電体
薄膜２８および電極３４、３５によりキャパシタが形成
されている。ここで、このキャパシタの電極３４、３５
の一方は、ｎチャネルＭＩＳＦＥＴのドレイン領域２７
と電気的に接続されている。その他のことは第１の実施
形態と同様である。
【０１１０】この第３の実施形態によるスタック型の１
トランジスタ１キャパシタ型ＦｅＲＡＭを製造するに
は、第１の実施形態と同様にしてゲート電極２５まで形
成した後、例えばＣＶＤ法により全面に層間絶縁膜２８
を形成する。次に、この層間絶縁膜２８にコンタクトホ
ール２９を形成した後、このコンタクトホール２９の部
分におけるドレイン領域２７上に例えばＣＶＤ法により
単結晶Ｓｉをエピタキシャル成長させ、プラグ３０を形
成する。さらに、このプラグ３０上に単結晶Ｓｉ膜３１
をエピタキシャル成長させる。次に、この単結晶Ｓｉ膜
３１上にバッファ層３２を介して強誘電体薄膜３３をエ
ピタキシャル成長させ、その上に電極３４、３５を形成
する。
トランジスタ１キャパシタ型ＦｅＲＡＭを製造するに
は、第１の実施形態と同様にしてゲート電極２５まで形
成した後、例えばＣＶＤ法により全面に層間絶縁膜２８
を形成する。次に、この層間絶縁膜２８にコンタクトホ
ール２９を形成した後、このコンタクトホール２９の部
分におけるドレイン領域２７上に例えばＣＶＤ法により
単結晶Ｓｉをエピタキシャル成長させ、プラグ３０を形
成する。さらに、このプラグ３０上に単結晶Ｓｉ膜３１
をエピタキシャル成長させる。次に、この単結晶Ｓｉ膜
３１上にバッファ層３２を介して強誘電体薄膜３３をエ
ピタキシャル成長させ、その上に電極３４、３５を形成
する。
【０１１１】この第３の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【０１１２】図１２はこの発明の第４の実施形態による
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
【０１１３】図１２に示すように、この第４の実施形態
においては、キャパシタの強誘電体薄膜８の両端部の上
部が所定深さだけ除去されて段部が設けられ、これらの
段部の底部に電極３４、３５が設けられている。その他
のことは第３の実施形態と同様であるので、説明を省略
する。
においては、キャパシタの強誘電体薄膜８の両端部の上
部が所定深さだけ除去されて段部が設けられ、これらの
段部の底部に電極３４、３５が設けられている。その他
のことは第３の実施形態と同様であるので、説明を省略
する。
【０１１４】この第４の実施形態によれば、キャパシタ
の強誘電体薄膜２８の両端部の段部の底部に電極３４、
３５が設けられていることにより、動作時にこれらの電
極３４、３５間に電圧が印加された場合、強誘電体薄膜
２８内に発生する電界をよりその面に平行にすることが
でき、より大きな分極値を得ることができるという利点
を得ることができる。
の強誘電体薄膜２８の両端部の段部の底部に電極３４、
３５が設けられていることにより、動作時にこれらの電
極３４、３５間に電圧が印加された場合、強誘電体薄膜
２８内に発生する電界をよりその面に平行にすることが
でき、より大きな分極値を得ることができるという利点
を得ることができる。
【０１１５】図１３はこの発明の第５の実施形態による
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
【０１１６】図５に示すように、このスタック型の１ト
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、ゲー
ト電極２５の真上の部分における層間絶縁膜２８上に、
コンタクトホール２９の部分におけるドレイン領域２７
上に設けられた（１００）面方位を有する単結晶Ｓｉか
らなるプラグ３０と接触して、（１００）面方位を有す
る単結晶Ｓｉ膜３１が積層されている。そして、この単
結晶Ｓｉ膜３１上に、（１００）面方位を有するＣｅＯ
2 膜からなるバッファ層３２、（００１）面方位を有す
るＲＣｅＯ3 膜からなるバッファ層３６を介して（００
１）面方位を有するＡＢＯ3 型結晶構造の強誘電体薄膜
３３が積層されている。この強誘電体薄膜３３の平坦な
表面上の一端部および他端部にそれぞれ電極３４、３５
が設けられている。これらの強誘電体薄膜２８および電
極３４、３５によりキャパシタが形成されている。この
場合、キャパシタ部におけるプラグ３０は単結晶Ｓｉか
らなるドレイン領域２７上にエピタキシャル成長された
ものであり、単結晶Ｓｉ膜３１はプラグ３０上にエピタ
キシャル成長されたものであり、バッファ層３２、バッ
ファ層３６および強誘電体薄膜３３は単結晶Ｓｉ膜３１
上にエピタキシャル成長されたものである。その他のこ
とは第３の実施形態と同様であるので、説明を省略す
る。
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、ゲー
ト電極２５の真上の部分における層間絶縁膜２８上に、
コンタクトホール２９の部分におけるドレイン領域２７
上に設けられた（１００）面方位を有する単結晶Ｓｉか
らなるプラグ３０と接触して、（１００）面方位を有す
る単結晶Ｓｉ膜３１が積層されている。そして、この単
結晶Ｓｉ膜３１上に、（１００）面方位を有するＣｅＯ
2 膜からなるバッファ層３２、（００１）面方位を有す
るＲＣｅＯ3 膜からなるバッファ層３６を介して（００
１）面方位を有するＡＢＯ3 型結晶構造の強誘電体薄膜
３３が積層されている。この強誘電体薄膜３３の平坦な
表面上の一端部および他端部にそれぞれ電極３４、３５
が設けられている。これらの強誘電体薄膜２８および電
極３４、３５によりキャパシタが形成されている。この
場合、キャパシタ部におけるプラグ３０は単結晶Ｓｉか
らなるドレイン領域２７上にエピタキシャル成長された
ものであり、単結晶Ｓｉ膜３１はプラグ３０上にエピタ
キシャル成長されたものであり、バッファ層３２、バッ
ファ層３６および強誘電体薄膜３３は単結晶Ｓｉ膜３１
上にエピタキシャル成長されたものである。その他のこ
とは第３の実施形態と同様であるので、説明を省略す
る。
【０１１７】強誘電体薄膜３３として例えば強誘電性単
結晶人工超格子［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）
m ］薄膜を用いる場合、バッファ層３６を構成するＲＣ
ｅＯ3 薄膜としては例えばＢａＣｅＯ3 薄膜を用いるこ
とができる。この場合、このＢａＣｅＯ3 薄膜は、例え
ばＭＢＥ法により次のようにして成長させることができ
る。
結晶人工超格子［（ＢａＴｉＯ3 ）n （ＰｂＴｉＯ3 ）
m ］薄膜を用いる場合、バッファ層３６を構成するＲＣ
ｅＯ3 薄膜としては例えばＢａＣｅＯ3 薄膜を用いるこ
とができる。この場合、このＢａＣｅＯ3 薄膜は、例え
ばＭＢＥ法により次のようにして成長させることができ
る。
【０１１８】すなわち、第１の手法としては、ＣｅＯ2
膜上への最初のＭＢＥ法による成長をＢａＴｉＯ3 側か
ら開始することである。これによって、ポストアニール
なしに、数ユニット層のＢａＣｅＯ3 が形成される。第
２の手法は、ポストアニールを施し、両層へ相互にＣｅ
を拡散させてＢａＣｅＯ3 を作製する方法である。この
際、ＭＢＥ法による超格子の作製の際の基板温度を拡散
可能温度域に保つことで、成長と同時進行の形でＢａＣ
ｅＯ3 膜を成長させることもできる。当然ながら、ＭＢ
Ｅ法により超格子を形成した後、ポストアニールにより
拡散を起こさせてＢａＣｅＯ3 膜を成長させることも可
能である。
膜上への最初のＭＢＥ法による成長をＢａＴｉＯ3 側か
ら開始することである。これによって、ポストアニール
なしに、数ユニット層のＢａＣｅＯ3 が形成される。第
２の手法は、ポストアニールを施し、両層へ相互にＣｅ
を拡散させてＢａＣｅＯ3 を作製する方法である。この
際、ＭＢＥ法による超格子の作製の際の基板温度を拡散
可能温度域に保つことで、成長と同時進行の形でＢａＣ
ｅＯ3 膜を成長させることもできる。当然ながら、ＭＢ
Ｅ法により超格子を形成した後、ポストアニールにより
拡散を起こさせてＢａＣｅＯ3 膜を成長させることも可
能である。
【０１１９】この第５の実施形態によれば、第３の実施
形態と同様な利点を得ることができほか、次のような利
点をも得ることができる。すなわち、ＣｅＯ2 膜からな
るバッファ層３２と強誘電体薄膜３３との間にＲＣｅＯ
3 膜、例えばＢａＣｅＯ3 膜が形成されていることによ
り、界面における格子欠陥はほとんどなく、かつ結晶コ
ヒーレンシーに優れ、電気物性におけるトラップ準位も
形成されない良質な積層構造を得ることができる。この
ため、キャパシタの特性の向上を図ることができ、ひい
てはＦｅＲＡＭの特性の向上を図ることができる。さら
に、キャパシタがＦＥＴの真上に配置されていることに
より、メモリセルの占有面積を小さくすることができ、
メモリセルの高密度化を図ることができるという利点を
も得ることができる。
形態と同様な利点を得ることができほか、次のような利
点をも得ることができる。すなわち、ＣｅＯ2 膜からな
るバッファ層３２と強誘電体薄膜３３との間にＲＣｅＯ
3 膜、例えばＢａＣｅＯ3 膜が形成されていることによ
り、界面における格子欠陥はほとんどなく、かつ結晶コ
ヒーレンシーに優れ、電気物性におけるトラップ準位も
形成されない良質な積層構造を得ることができる。この
ため、キャパシタの特性の向上を図ることができ、ひい
てはＦｅＲＡＭの特性の向上を図ることができる。さら
に、キャパシタがＦＥＴの真上に配置されていることに
より、メモリセルの占有面積を小さくすることができ、
メモリセルの高密度化を図ることができるという利点を
も得ることができる。
【０１２０】図１４はこの発明の第６の実施形態による
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す断面図である。
【０１２１】図１４に示すように、このスタック型の１
トランジスタ１キャパシタ型ＦｅＲＡＭにおいては、
（１００）面方位を有するｎ型Ｓｉ基板４１中にｐウエ
ル４２が設けられている。ｐウエル４２の表面にはＳｉ
Ｏ2 膜からなるゲート絶縁膜４３が選択的に設けられて
いる。ゲート絶縁膜４３上に、不純物がドープされた多
結晶Ｓｉ膜からなるゲート電極４４が設けられている。
ゲート電極４４の両側の部分におけるｐウエル４２中に
はｎ+ 型のソース領域４５およびドレイン領域４６が設
けられている。ゲート電極４４、ソース領域４５および
ドレイン領域４６によりｎチャネルＭＩＳＦＥＴが形成
されている。符号４７は（１００）面方位を有するＣｅ
Ｏ2 膜からなる層間絶縁膜を示す。この層間絶縁膜４７
は、ゲート絶縁膜４３が設けられていない部分において
ｐウエル４２の表面と接触している。ゲート電極４４の
真上の部分における層間絶縁膜４７上に、（００１）面
方位を有するＲＣｅＯ3 膜からなるバッファ層４８を介
して（００１）面方位を有する強誘電体薄膜４９が積層
されている。この強誘電体薄膜４９の平坦な表面上の一
端部および他端部にそれぞれ電極５０、５１が設けられ
ている。これらの強誘電体薄膜４９および電極５０、５
１によりキャパシタが形成されている。この場合、層間
絶縁膜４７、バッファ層４８および強誘電体薄膜４９は
単結晶Ｓｉからなるｐウエル４２上にエピタキシャル成
長されたものである。その他のことは第３の実施形態と
同様である。
トランジスタ１キャパシタ型ＦｅＲＡＭにおいては、
（１００）面方位を有するｎ型Ｓｉ基板４１中にｐウエ
ル４２が設けられている。ｐウエル４２の表面にはＳｉ
Ｏ2 膜からなるゲート絶縁膜４３が選択的に設けられて
いる。ゲート絶縁膜４３上に、不純物がドープされた多
結晶Ｓｉ膜からなるゲート電極４４が設けられている。
ゲート電極４４の両側の部分におけるｐウエル４２中に
はｎ+ 型のソース領域４５およびドレイン領域４６が設
けられている。ゲート電極４４、ソース領域４５および
ドレイン領域４６によりｎチャネルＭＩＳＦＥＴが形成
されている。符号４７は（１００）面方位を有するＣｅ
Ｏ2 膜からなる層間絶縁膜を示す。この層間絶縁膜４７
は、ゲート絶縁膜４３が設けられていない部分において
ｐウエル４２の表面と接触している。ゲート電極４４の
真上の部分における層間絶縁膜４７上に、（００１）面
方位を有するＲＣｅＯ3 膜からなるバッファ層４８を介
して（００１）面方位を有する強誘電体薄膜４９が積層
されている。この強誘電体薄膜４９の平坦な表面上の一
端部および他端部にそれぞれ電極５０、５１が設けられ
ている。これらの強誘電体薄膜４９および電極５０、５
１によりキャパシタが形成されている。この場合、層間
絶縁膜４７、バッファ層４８および強誘電体薄膜４９は
単結晶Ｓｉからなるｐウエル４２上にエピタキシャル成
長されたものである。その他のことは第３の実施形態と
同様である。
【０１２２】この第６の実施形態によれば、第３の実施
形態と同様な利点を得ることができほか、第５の実施形
態と同様に、キャパシタがＦＥＴの真上に配置されてい
ることにより、メモリセルの占有面積を小さくすること
ができ、メモリセルの高密度化を図ることができるとい
う利点をも得ることができる。
形態と同様な利点を得ることができほか、第５の実施形
態と同様に、キャパシタがＦＥＴの真上に配置されてい
ることにより、メモリセルの占有面積を小さくすること
ができ、メモリセルの高密度化を図ることができるとい
う利点をも得ることができる。
【０１２３】図１５はこの発明の第７の実施形態による
ＭＦＩＳ構造のＦＥＴ型ＦｅＲＡＭを示す断面図であ
る。
ＭＦＩＳ構造のＦＥＴ型ＦｅＲＡＭを示す断面図であ
る。
【０１２４】図１５に示すように、このＦＥＴ型ＦｅＲ
ＡＭにおいては、（１００）面方位を有する例えばｐ型
のＳｉ基板６１上に、（１００）面方位を有するＣｅＯ
2 膜６２、（００１）面方位を有するＲＣｅＯ3 膜６３
および（００１）面方位を有するＡＢＯ3 型結晶構造の
強誘電体薄膜６４が順次積層されている。ここで、Ｃｅ
Ｏ2 膜６２は第１のバッファ層を構成し、ＲＣｅＯ3 膜
６３は第２のバッファ層を構成する。また、これらのＳ
ｉ基板６１、ＣｅＯ2 膜６２、ＲＣｅＯ3 膜６３および
強誘電体薄膜６４は相互にほぼ完全に格子整合してお
り、エピタキシャルな関係を有している。強誘電体薄膜
６４上には電極６５が積層されている。この電極６５と
しては好適には導電性酸化物薄膜が用いられ、この導電
性酸化物薄膜は強誘電体薄膜６４上にエピタキシャル成
長される。この電極６５の両側の部分におけるＳｉ基板
６１中には例えばｎ+ 型のソース領域６６およびドレイ
ン領域６７が設けられている。
ＡＭにおいては、（１００）面方位を有する例えばｐ型
のＳｉ基板６１上に、（１００）面方位を有するＣｅＯ
2 膜６２、（００１）面方位を有するＲＣｅＯ3 膜６３
および（００１）面方位を有するＡＢＯ3 型結晶構造の
強誘電体薄膜６４が順次積層されている。ここで、Ｃｅ
Ｏ2 膜６２は第１のバッファ層を構成し、ＲＣｅＯ3 膜
６３は第２のバッファ層を構成する。また、これらのＳ
ｉ基板６１、ＣｅＯ2 膜６２、ＲＣｅＯ3 膜６３および
強誘電体薄膜６４は相互にほぼ完全に格子整合してお
り、エピタキシャルな関係を有している。強誘電体薄膜
６４上には電極６５が積層されている。この電極６５と
しては好適には導電性酸化物薄膜が用いられ、この導電
性酸化物薄膜は強誘電体薄膜６４上にエピタキシャル成
長される。この電極６５の両側の部分におけるＳｉ基板
６１中には例えばｎ+ 型のソース領域６６およびドレイ
ン領域６７が設けられている。
【０１２５】ＲＣｅＯ3 膜６３としては、具体的には、
（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，
Ｎａ，Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 膜が用いられるが、一例
を挙げると、ＢａＣｅＯ3 膜である。また、強誘電体薄
膜６４としては、（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂ
ｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，
Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇ
ａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ
＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋
Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）薄
膜が用いられるが、一例を挙げると、ＰｂＴｉＯ3 膜で
ある。
（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，
Ｎａ，Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 膜が用いられるが、一例
を挙げると、ＢａＣｅＯ3 膜である。また、強誘電体薄
膜６４としては、（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂ
ｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，
Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇ
ａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ
＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋
Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）薄
膜が用いられるが、一例を挙げると、ＰｂＴｉＯ3 膜で
ある。
【０１２６】この第７の実施形態によれば、ＦＥＴ部に
Ｓｉ（１００）上の酸化物積層構造を用いていることに
より、構造の最適化を図ることができる。そして、この
構造の最適化により、優れた特性を有し、かつ信頼性の
高いＦＥＴ型ＦｅＲＡＭを実現することができる。
Ｓｉ（１００）上の酸化物積層構造を用いていることに
より、構造の最適化を図ることができる。そして、この
構造の最適化により、優れた特性を有し、かつ信頼性の
高いＦＥＴ型ＦｅＲＡＭを実現することができる。
【０１２７】以上、この発明の実施形態につき具体的に
説明したが、この発明は、上述の実施形態に限定される
ものでなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施形態に限定される
ものでなく、この発明の技術的思想に基づく各種の変形
が可能である。
【０１２８】例えば、上述の第５および第７の実施形態
において、ＲＣｅＯ3 膜からなるバッファ層３６として
は、ＳｒＣｅＯ3 膜を用いてもよい。また、第１〜第７
の実施形態において、強誘電体薄膜８、３３、４９、６
４としては、例えば、Ｂｉ2ＳｒＴａ2 Ｏ9 などのいわ
ゆるＢｉ系層状強誘電体物質からなる薄膜を用いてもよ
い。さらに、第７の実施形態において、強誘電体薄膜６
４として、例えば人工超格子［（ＳｒＴｉＯ3 ）n （Ｐ
ｂＴｉＯ3 ）m ］薄膜を用いてもよい。この場合、当然
のことながら、バルクでの格子定数よりもこのペロブス
カイトＰｂＴｉＯ3 （００１）膜は十分に格子歪を受け
てエピタキシャル成長していることも少なくない。
において、ＲＣｅＯ3 膜からなるバッファ層３６として
は、ＳｒＣｅＯ3 膜を用いてもよい。また、第１〜第７
の実施形態において、強誘電体薄膜８、３３、４９、６
４としては、例えば、Ｂｉ2ＳｒＴａ2 Ｏ9 などのいわ
ゆるＢｉ系層状強誘電体物質からなる薄膜を用いてもよ
い。さらに、第７の実施形態において、強誘電体薄膜６
４として、例えば人工超格子［（ＳｒＴｉＯ3 ）n （Ｐ
ｂＴｉＯ3 ）m ］薄膜を用いてもよい。この場合、当然
のことながら、バルクでの格子定数よりもこのペロブス
カイトＰｂＴｉＯ3 （００１）膜は十分に格子歪を受け
てエピタキシャル成長していることも少なくない。
【０１２９】
【発明の効果】以上説明したように、この発明による酸
化物積層構造によれば、シリコン基板と、シリコン基板
上の、酸化セリウムからなり、かつ、（１００）面方位
を有するバッファ層と、バッファ層上の導電性酸化物薄
膜とを有することにより、これを用いて、強誘電体不揮
発性メモリのほか、酸化物超伝導デバイスなどの電子素
子や、酸化物光変調素子などの酸化物光学素子を最適構
造で実現することができる。
化物積層構造によれば、シリコン基板と、シリコン基板
上の、酸化セリウムからなり、かつ、（１００）面方位
を有するバッファ層と、バッファ層上の導電性酸化物薄
膜とを有することにより、これを用いて、強誘電体不揮
発性メモリのほか、酸化物超伝導デバイスなどの電子素
子や、酸化物光変調素子などの酸化物光学素子を最適構
造で実現することができる。
【０１３０】また、この発明による酸化物積層構造の製
造方法によれば、最適化された酸化物積層構造を容易に
製造することができる。
造方法によれば、最適化された酸化物積層構造を容易に
製造することができる。
【０１３１】さらに、この発明による強誘電体不揮発性
メモリによれば、上述のような最適化された酸化物積層
構造をゲートおよびチャネル部またはキャパシタ部に利
用した最適な構造で強誘電体不揮発性メモリを実現する
ことができる。
メモリによれば、上述のような最適化された酸化物積層
構造をゲートおよびチャネル部またはキャパシタ部に利
用した最適な構造で強誘電体不揮発性メモリを実現する
ことができる。
【図１】この発明の第１の実施形態によるプレーナ型の
１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面図
である。
１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面図
である。
【図２】ＦｅＲＡＭにおける強誘電体薄膜の厚さの減少
に伴うリーク電流の問題を説明するための断面図であ
る。
に伴うリーク電流の問題を説明するための断面図であ
る。
【図３】図２に示すＦｅＲＡＭの電流−電圧特性を示す
グラフである。
グラフである。
【図４】ＦｅＲＡＭにおける強誘電体薄膜の厚さの減少
に伴うリーク電流の問題を説明するための断面図であ
る。
に伴うリーク電流の問題を説明するための断面図であ
る。
【図５】図４に示すＦｅＲＡＭの電流−電圧特性を示す
グラフである。
グラフである。
【図６】ＦｅＲＡＭにおける強誘電体薄膜の厚さの減少
に伴うリーク電流の問題を説明するための断面図であ
る。
に伴うリーク電流の問題を説明するための断面図であ
る。
【図７】図６に示すＦｅＲＡＭの電流−電圧特性を示す
グラフである。
グラフである。
【図８】格子歪誘起強誘電性の概念を説明するための略
線図である。
線図である。
【図９】格子歪誘起強誘電性の概念を説明するための略
線図である。
線図である。
【図１０】この発明の第２の実施形態によるプレーナ型
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
【図１１】この発明の第３の実施形態によるスタック型
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
【図１２】この発明の第４の実施形態によるスタック型
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
【図１３】この発明の第５の実施形態によるスタック型
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
【図１４】この発明の第６の実施形態によるスタック型
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
の１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面
図である。
【図１５】この発明の第７の実施形態によるＭＦＩＳ構
造のＦＥＴ型ＦｅＲＡＭを示す断面図である。
造のＦＥＴ型ＦｅＲＡＭを示す断面図である。
【図１６】従来の１トランジスタ１キャパシタ型ＦｅＲ
ＡＭを示す断面図である。
ＡＭを示す断面図である。
【図１７】従来のＭＦＳ構造のＦＥＴ型ＦｅＲＡＭを示
す断面図である。
す断面図である。
【図１８】従来のＭＦＩＳ構造のＦＥＴ型ＦｅＲＡＭを
示す断面図である。
示す断面図である。
【図１９】従来のＭＦＭＩＳ構造のＦＥＴ型ＦｅＲＡＭ
を示す断面図である。
を示す断面図である。
【図２０】従来のプレーナ型の１トランジスタ１キャパ
シタ型ＦｅＲＡＭを示す断面図である。
シタ型ＦｅＲＡＭを示す断面図である。
【図２１】従来のスタック型の１トランジスタ１キャパ
シタ型ＦｅＲＡＭを示す断面図である。
シタ型ＦｅＲＡＭを示す断面図である。
【図２２】ＭｇＡｌ2 Ｏ4 およびＣｅＯ2 の格子定数の
温度依存性をシリコンの格子定数の温度依存性とともに
示す略線図である。
温度依存性をシリコンの格子定数の温度依存性とともに
示す略線図である。
【図２３】ＡＢＯ3 ／ＭｇＡｌ2 Ｏ4 ／Ｓｉ（１００）
の結晶学的積層構造を示す略線図である。
の結晶学的積層構造を示す略線図である。
【図２４】ＡＢＯ3 ／ＣｅＯ2 ／Ｓｉ（１００）の結晶
学的積層構造を示す略線図である。
学的積層構造を示す略線図である。
【図２５】（１００）Ｓｉ基板上の（１００）ＣｅＯ2
のＸ線回折パターンを示す略線図である。
のＸ線回折パターンを示す略線図である。
【図２６】ＡＢＯ3 （００１）／ＣｅＯ2 （１００）／
Ｓｉ（１００）の結晶学的積層構造を示す略線図であ
る。
Ｓｉ（１００）の結晶学的積層構造を示す略線図であ
る。
１、２１、４１・・・ｎ型Ｓｉ基板、２、２２、４２・
・・ｐウエル、３、２３・・・フィールド絶縁膜、４、
２４、４３・・・ゲート絶縁膜、５、２５、４４・・・
ゲート電極、６、２６、４５・・・ソース領域、７、２
７、４６・・・ドレイン領域、８、３３、４９・・・強
誘電体薄膜、９、１０、３４、３５、５０、５１・・・
電極、１３、３０・・・プラグ、３１・・・単結晶Ｓｉ
膜、３２、３６、４８・・・バッファ層
・・ｐウエル、３、２３・・・フィールド絶縁膜、４、
２４、４３・・・ゲート絶縁膜、５、２５、４４・・・
ゲート電極、６、２６、４５・・・ソース領域、７、２
７、４６・・・ドレイン領域、８、３３、４９・・・強
誘電体薄膜、９、１０、３４、３５、５０、５１・・・
電極、１３、３０・・・プラグ、３１・・・単結晶Ｓｉ
膜、３２、３６、４８・・・バッファ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792
Claims (44)
- 【請求項１】 シリコン基板と、 上記シリコン基板上の、酸化セリウムからなり、かつ、
（１００）面方位を有するバッファ層と、 上記バッファ層上の、ペロブスカイト型結晶構造、イル
メナイト型結晶構造またはＧｄＦｅＯ3 型結晶構造を有
する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａ
ｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，
Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎ
ｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、
Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎ
ａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ
＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋
Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電
性酸化物薄膜とを有することを特徴とする酸化物積層構
造。 - 【請求項２】 上記バッファ層は上記シリコン基板とほ
ぼ格子整合し、上記強誘電性酸化物薄膜は上記バッファ
層とほぼ格子整合していることを特徴とする請求項１記
載の酸化物積層構造。 - 【請求項３】 上記バッファ層および上記強誘電性酸化
物薄膜は上記シリコン基板上にエピタキシャル成長され
たものであることを特徴とする請求項１記載の酸化物積
層構造。 - 【請求項４】 上記シリコン基板は（１００）面方位を
有し、上記強誘電性酸化物薄膜は（００１）面方位を有
することを特徴とする請求項１記載の酸化物積層構造。 - 【請求項５】 上記シリコン基板と上記バッファ層との
間に厚さが２０ｎｍ以下のアモルファス層が存在するこ
とを特徴とする請求項１記載の酸化物積層構造。 - 【請求項６】 上記バッファ層と上記強誘電性酸化物薄
膜との間に（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌ
ｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 （ただし、Ｂ
ａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ
＋Ｋ＋Ｙ＋Ｌｎ＝１）からなるもう一つのバッファ層が
存在することを特徴とする請求項１記載の酸化物積層構
造。 - 【請求項７】 上記バッファ層と上記強誘電性酸化物薄
膜との間に（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ3
（ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＝１）からな
るもう一つのバッファ層が存在することを特徴とする請
求項１記載の酸化物積層構造。 - 【請求項８】 上記シリコン基板と上記バッファ層との
間に厚さが２０ｎｍ以下のアモルファス層が存在し、上
記バッファ層と上記強誘電性酸化物薄膜との間に（Ｂ
ａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎ
ａ，Ｋ，Ｙ，Ｌｎ）ＣｅＯ3 （ただし、Ｂａ＋Ｓｒ＋Ｃ
ａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌ
ｎ＝１）からなるもう一つのバッファ層が存在すること
を特徴とする請求項１記載の酸化物積層構造。 - 【請求項９】 上記シリコン基板と上記バッファ層との
間に厚さが２０ｎｍ以下のアモルファス層が存在し、上
記バッファ層と上記強誘電性酸化物薄膜との間に（Ｂ
ａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ3 （ただし、Ｂａ
＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＝１）からなるもう一つのバ
ッファ層が存在することを特徴とする請求項１記載の酸
化物積層構造。 - 【請求項１０】 上記バッファ層は上記シリコン基板と
ほぼ格子整合し、上記もう一つのバッファ層は上記バッ
ファ層と格子整合し、上記強誘電性酸化物薄膜は上記も
う一つのバッファ層とほぼ格子整合していることを特徴
とする請求項６記載の酸化物積層構造。 - 【請求項１１】 上記バッファ層、上記もう一つのバッ
ファ層および上記強誘電性酸化物薄膜は上記シリコン基
板上にエピタキシャル成長されたものであることを特徴
とする請求項６記載の酸化物積層構造。 - 【請求項１２】 上記シリコン基板は（１００）面方位
を有し、上記バッファ層は（１００）面方位を有し、上
記もう一つのバッファ層は（００１）面方位を有し、上
記強誘電性酸化物薄膜は（００１）面方位を有すること
を特徴とする請求項６記載の酸化物積層構造。 - 【請求項１３】 上記強誘電性酸化物薄膜上に金属薄膜
または導電性酸化物薄膜からなる電極が設けられている
ことを特徴とする請求項１記載の酸化物積層構造。 - 【請求項１４】 上記電極を構成する上記金属薄膜また
は上記導電性酸化物薄膜は上記強誘電性酸化物薄膜上に
エピタキシャル成長されたものであることを特徴とする
請求項１３記載の酸化物積層構造。 - 【請求項１５】 上記強誘電性酸化物薄膜は二種類以上
の上記強誘電性酸化物薄膜からなる強誘電性酸化物超格
子であることを特徴とする請求項１記載の酸化物積層構
造。 - 【請求項１６】 上記強誘電性酸化物薄膜は二種類以上
の上記強誘電性酸化物薄膜の積層構造を有することを特
徴とする請求項１記載の酸化物積層構造。 - 【請求項１７】 シリコン基板上に、酸化セリウムから
なり、かつ、（１００）面方位を有する第１のバッファ
層を成長させる工程と、 上記第１のバッファ層上に、（Ｂａ，Ｓｒ，Ｃａ，Ｐ
ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）Ｃ
ｅＯ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ
＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１）からなる第２
のバッファ層を成長させる工程と、 上記第２のバッファ層上に、ペロブスカイト型結晶構
造、イルメナイト型結晶構造またはＧｄＦｅＯ3 型結晶
構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，
Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈ
ｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇ
ａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ
＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋
Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）か
らなる強誘電性酸化物薄膜を成長させる工程とを有する
ことを特徴とする酸化物積層構造の製造方法。 - 【請求項１８】 シリコン基板上に、酸化セリウムから
なり、かつ、（１００）面方位を有する第１のバッファ
層を成長させる工程と、 上記第１のバッファ層上に、（Ｂａ，Ｓｒ，Ｃａ，Ｐ
ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）
（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，
Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐ
ｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋
Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔ
ｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ
＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋
Ｗ＋Ｖ＝１）からなる強誘電性酸化物薄膜を成長させる
とともに、上記バッファ層と上記強誘電性酸化物薄膜と
の間に上記バッファ層および上記強誘電性酸化物薄膜か
らの構成元素の拡散により（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，
Ｍｇ）ＣｅＯ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍ
ｇ＝１）からなる第２のバッファ層を成長させる工程と
を有することを特徴とする酸化物積層構造の製造方法。 - 【請求項１９】 電界効果トランジスタからなるメモリ
セルを有する強誘電体不揮発性メモリにおいて、 シリコン基板と、 上記シリコン基板上の、酸化セリウムからなり、かつ、
（１００）面方位を有するバッファ層と、 上記バッファ層上の、ペロブスカイト型結晶構造、イル
メナイト型結晶構造またはＧｄＦｅＯ3 型結晶構造を有
する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａ
ｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，
Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎ
ｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、
Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎ
ａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ
＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋
Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電
性酸化物薄膜と、 上記強誘電性酸化物薄膜上の電極とを有することを特徴
とする強誘電体不揮発性メモリ。 - 【請求項２０】 上記シリコン基板は（１００）面方位
を有し、上記強誘電性酸化物薄膜は（００１）面方位を
有することを特徴とする請求項１９記載の強誘電体不揮
発性メモリ。 - 【請求項２１】 上記バッファ層と上記強誘電性酸化物
薄膜との間に（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，
Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）ＣｅＯ3（ただし、
Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎ
ａ＋Ｋ＋Ｙ＋Ｌｎ＝１）からなるもう一つのバッファ層
が存在することを特徴とする請求項１９記載の強誘電体
不揮発性メモリ。 - 【請求項２２】 上記バッファ層と上記強誘電性酸化物
薄膜との間に（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ）ＣｅＯ
3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＝１）から
なるもう一つのバッファ層が存在することを特徴とする
請求項１９記載の強誘電体不揮発性メモリ。 - 【請求項２３】 １個の電界効果トランジスタと１個の
キャパシタとからなるメモリセルをシリコン基板上に有
する強誘電体不揮発性メモリにおいて、 上記キャパシタが、強誘電性酸化物薄膜とこの強誘電性
酸化物薄膜上に互いに分離して設けられた第１の電極お
よび第２の電極とからなることを特徴とする強誘電体不
揮発性メモリ。 - 【請求項２４】 上記強誘電性酸化物薄膜は、ペロブス
カイト型結晶構造、イルメナイト型結晶構造またはＧｄ
ＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐ
ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）
（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，
Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐ
ｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋
Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔ
ｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ
＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋
Ｗ＋Ｖ＝１）からなることを特徴とする請求項２３記載
の強誘電体不揮発性メモリ。 - 【請求項２５】 上記シリコン基板上に、酸化セリウム
からなり、かつ、（１００）面方位を有するバッファ層
を介して、上記強誘電性酸化物薄膜が積層されているこ
とを特徴とする請求項２４記載の強誘電体不揮発性メモ
リ。 - 【請求項２６】 上記キャパシタは上記電界効果トラン
ジスタのほぼ真上に設けられていることを特徴とする請
求項２３記載の強誘電体不揮発性メモリ。 - 【請求項２７】 １個の電界効果トランジスタと１個の
キャパシタとからなるメモリセルをシリコン基板上に有
する強誘電体不揮発性メモリにおいて、 上記キャパシタが、 上記シリコン基板上に、酸化セリウムからなり、かつ、
（１００）面方位を有するバッファ層を介して積層され
た、ペロブスカイト型結晶構造、イルメナイト型結晶構
造またはＧｄＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓ
ｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，
Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒ
ｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓ
ｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、Ｂａ＋Ｓｒ＋
Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋
Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋Ｒｕ
＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓｂ＋
Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電性酸化物薄膜
と、 上記強誘電性酸化物薄膜上に互いに分離して設けられた
第１の電極および第２の電極とからなることを特徴とす
る強誘電体不揮発性メモリ。 - 【請求項２８】 上記シリコン基板は（１００）面方位
を有し、上記強誘電性酸化物薄膜は（００１）面方位を
有することを特徴とする請求項２７記載の強誘電体不揮
発性メモリ。 - 【請求項２９】 上記第１の電極および上記第２の電極
は上記強誘電性酸化物薄膜の平坦な表面に設けられてい
ることを特徴とする請求項２７記載の強誘電体不揮発性
メモリ。 - 【請求項３０】 上記第１の電極および上記第２の電極
は上記強誘電性酸化物薄膜の表面に設けられた段部の底
部に設けられていることを特徴とする請求項２７記載の
強誘電体不揮発性メモリ。 - 【請求項３１】 上記キャパシタは上記電界効果トラン
ジスタのほぼ真上に設けられていることを特徴とする請
求項２７記載の強誘電体不揮発性メモリ。 - 【請求項３２】 上記電界効果トランジスタのドレイン
領域上に導電材料からなるプラグが設けられ、このプラ
グと上記キャパシタの上記第１の電極および上記第２の
電極のうちの一方とが電気的に接続されていることを特
徴とする請求項２７記載の強誘電体不揮発性メモリ。 - 【請求項３３】 １個の電界効果トランジスタと１個の
キャパシタとからなるメモリセルをシリコン基板上に有
する強誘電体不揮発性メモリにおいて、 上記キャパシタが、 上記電界効果トランジスタのドレイン領域上に設けられ
た単結晶シリコンからなるプラグ上に、酸化セリウムか
らなり、かつ、（１００）面方位を有するバッファ層を
介して積層された、ペロブスカイト型結晶構造、イルメ
ナイト型結晶構造またはＧｄＦｅＯ3 型結晶構造を有す
る（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａ
ｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，
Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎ
ｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、
Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎ
ａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ
＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋
Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電
性酸化物薄膜と、 上記強誘電性酸化物薄膜上に互いに分離して設けられた
第１の電極および第２の電極とからなることを特徴とす
る強誘電体不揮発性メモリ。 - 【請求項３４】 上記シリコン基板は（１００）面方位
を有し、上記プラグを構成する上記単結晶シリコンは
（１００）面方位を有し、上記強誘電性酸化物薄膜は
（００１）面方位を有することを特徴とする請求項３３
記載の強誘電体不揮発性メモリ。 - 【請求項３５】 上記電界効果トランジスタの上記ドレ
イン領域と上記キャパシタの上記第１の電極および上記
第２の電極のうちの一方とが電気的に接続されているこ
とを特徴とする請求項３３記載の強誘電体不揮発性メモ
リ。 - 【請求項３６】 上記第１の電極および上記第２の電極
は上記強誘電性酸化物薄膜の平坦な表面に設けられてい
ることを特徴とする請求項３３記載の強誘電体不揮発性
メモリ。 - 【請求項３７】 上記第１の電極および上記第２の電極
は上記強誘電性酸化物薄膜の表面に設けられた段部の底
部に設けられていることを特徴とする請求項３３記載の
強誘電体不揮発性メモリ。 - 【請求項３８】 上記キャパシタは上記電界効果トラン
ジスタのほぼ真上に設けられていることを特徴とする請
求項３３記載の強誘電体不揮発性メモリ。 - 【請求項３９】 １個の電界効果トランジスタと１個の
キャパシタとからなるメモリセルをシリコン基板上に有
する強誘電体不揮発性メモリにおいて、 上記キャパシタが、 上記電界効果トランジスタ上に、酸化セリウムからな
り、かつ、（１００）面方位を有するバッファ層を介し
て積層された、ペロブスカイト型結晶構造、イルメナイ
ト型結晶構造またはＧｄＦｅＯ3 型結晶構造を有する
（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，
Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｔ
ｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａｌ，Ｎ
ｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ，Ｗ，Ｖ）Ｏ3 （ただし、
Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎ
ａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｈｆ＋Ｓｎ＋Ｔｈ
＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋
Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＋Ｗ＋Ｖ＝１）からなる強誘電
性酸化物薄膜と、 上記強誘電性酸化物薄膜上に互いに分離して設けられた
第１の電極および第２の電極とからなることを特徴とす
る強誘電体不揮発性メモリ。 - 【請求項４０】 上記シリコン基板は（１００）面方位
を有し、上記プラグを構成する上記単結晶シリコンは
（１００）面方位を有し、上記強誘電性酸化物薄膜は
（００１）面方位を有することを特徴とする請求項３９
記載の強誘電体不揮発性メモリ。 - 【請求項４１】 上記電界効果トランジスタの上記ドレ
イン領域と上記キャパシタの上記第１の電極および上記
第２の電極のうちの一方とが電気的に接続されているこ
とを特徴とする請求項３９記載の強誘電体不揮発性メモ
リ。 - 【請求項４２】 上記第１の電極および上記第２の電極
は上記強誘電性酸化物薄膜の平坦な表面に設けられてい
ることを特徴とする請求項３９記載の強誘電体不揮発性
メモリ。 - 【請求項４３】 上記第１の電極および上記第２の電極
は上記強誘電性酸化物薄膜の表面に設けられた段部の底
部に設けられていることを特徴とする請求項３９記載の
強誘電体不揮発性メモリ。 - 【請求項４４】 上記キャパシタは上記電界効果トラン
ジスタのほぼ真上に設けられていることを特徴とする請
求項３９記載の強誘電体不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07627297A JP3994468B2 (ja) | 1997-03-27 | 1997-03-27 | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07627297A JP3994468B2 (ja) | 1997-03-27 | 1997-03-27 | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270653A true JPH10270653A (ja) | 1998-10-09 |
| JP3994468B2 JP3994468B2 (ja) | 2007-10-17 |
Family
ID=13600622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07627297A Expired - Fee Related JP3994468B2 (ja) | 1997-03-27 | 1997-03-27 | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994468B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100578A (en) * | 1997-08-29 | 2000-08-08 | Sony Corporation | Silicon-based functional matrix substrate and optical integrated oxide device |
| WO2001052271A1 (fr) * | 2000-01-14 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Materiau dielectrique, procede de production de ce materiau dielectrique, dispositif semi-conducteur fabrique avec ce materiau dielectrique et procede de production de ce dispositif semi-conducteur |
| US6278138B1 (en) | 1998-08-28 | 2001-08-21 | Sony Corporation | Silicon-based functional matrix substrate and optical integrated oxide device |
| JP2002261249A (ja) * | 2001-03-01 | 2002-09-13 | Makoto Ishida | 半導体記憶素子 |
| KR20030047571A (ko) * | 2001-12-11 | 2003-06-18 | 삼성에스디아이 주식회사 | 실리콘박막 형성방법 |
| US7326989B2 (en) | 2002-08-29 | 2008-02-05 | Fujitsu Limited | Thin film capacitor and its manufacture method |
| JP2008160086A (ja) * | 2006-11-30 | 2008-07-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN114349082A (zh) * | 2022-02-07 | 2022-04-15 | 合肥学院 | 一种Eu掺杂的多晶氧化物材料及其制备方法和应用 |
| CN115988956A (zh) * | 2023-01-31 | 2023-04-18 | 北京大学 | 一种相变温度可调的超晶格Mott相变器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800282B (zh) * | 2010-02-20 | 2012-07-25 | 同济大学 | 一种钛锡酸锶薄膜的用途 |
-
1997
- 1997-03-27 JP JP07627297A patent/JP3994468B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100578A (en) * | 1997-08-29 | 2000-08-08 | Sony Corporation | Silicon-based functional matrix substrate and optical integrated oxide device |
| US6229159B1 (en) | 1997-08-29 | 2001-05-08 | Sony Corporation | Silicon-based functional matrix substrate and optical integrated oxide device |
| US6278138B1 (en) | 1998-08-28 | 2001-08-21 | Sony Corporation | Silicon-based functional matrix substrate and optical integrated oxide device |
| WO2001052271A1 (fr) * | 2000-01-14 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Materiau dielectrique, procede de production de ce materiau dielectrique, dispositif semi-conducteur fabrique avec ce materiau dielectrique et procede de production de ce dispositif semi-conducteur |
| JP2002261249A (ja) * | 2001-03-01 | 2002-09-13 | Makoto Ishida | 半導体記憶素子 |
| KR20030047571A (ko) * | 2001-12-11 | 2003-06-18 | 삼성에스디아이 주식회사 | 실리콘박막 형성방법 |
| US7326989B2 (en) | 2002-08-29 | 2008-02-05 | Fujitsu Limited | Thin film capacitor and its manufacture method |
| JP2008160086A (ja) * | 2006-11-30 | 2008-07-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN114349082A (zh) * | 2022-02-07 | 2022-04-15 | 合肥学院 | 一种Eu掺杂的多晶氧化物材料及其制备方法和应用 |
| CN114349082B (zh) * | 2022-02-07 | 2023-05-23 | 合肥学院 | 一种Eu掺杂的多晶氧化物材料及其制备方法和应用 |
| CN115988956A (zh) * | 2023-01-31 | 2023-04-18 | 北京大学 | 一种相变温度可调的超晶格Mott相变器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3994468B2 (ja) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4734823B2 (ja) | 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子 | |
| JP4221765B2 (ja) | 光集積化酸化物装置および光集積化酸化物装置の製造方法 | |
| US5753934A (en) | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film | |
| US5270298A (en) | Cubic metal oxide thin film epitaxially grown on silicon | |
| US5326721A (en) | Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer | |
| JP3310881B2 (ja) | 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法 | |
| EP0732422B1 (en) | Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate | |
| EP0673311A1 (en) | C-axis perovskite thin films grown on silicon dioxide | |
| US20010015448A1 (en) | Ferroelectric capacitor and semiconductor device | |
| JPH10223476A (ja) | 強誘電体薄膜およびその製造方法 | |
| JP3994468B2 (ja) | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ | |
| JP4401300B2 (ja) | （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置 | |
| JP2008066668A (ja) | 半導体装置及びその製造方法 | |
| JP2004505444A (ja) | 薄膜金属酸化物構造体およびその製造方法 | |
| JPH1117126A (ja) | 強誘電体膜の堆積方法および強誘電体キャパシタ素子 | |
| JPH09252094A (ja) | 薄膜キャパシタ及び半導体装置 | |
| JPH08335672A (ja) | 強誘電体不揮発性メモリ | |
| JP4142128B2 (ja) | 積層薄膜およびその製造方法 | |
| Joseph et al. | Ferroelectric behavior of epitaxial Bi 2 VO 5.5 thin films on Si (100) formed by pulsed-laser deposition | |
| JPH10182292A (ja) | 酸化物積層構造およびその製造方法 | |
| JPH11261028A (ja) | 薄膜キャパシタ | |
| JPH11103024A (ja) | 強誘電体素子および半導体装置 | |
| JPH11233732A (ja) | 薄膜キャパシタ | |
| JPH08330540A (ja) | 酸化物積層構造 | |
| JPH07509689A (ja) | シリコン上にエピタキシャル的に成長する立方金属酸化薄膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |