JP2008160086A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】簡易でかつ低コストで製造可能なＨＯＴ構造の半導体装置およびその製造方法を提供する。
【解決手段】（１００）面方位Ｓｉ基板Ｓの表面に電子線ＥＢを局所的に照射した状態で、基板Ｓの表面上にセリウムオキサイド（ＣｅＯ_２）を成膜することにより、電子線ＥＢが照射した領域ＡＲ１には（１００）面方位セリウムオキサイド（ＣｅＯ_２）膜３６を成膜し、電子線ＥＢが照射しない領域ＡＲ２には（１１０）面方位セリウムオキサイド（ＣｅＯ_２）膜３８を成膜する。それぞれ異なった面方位を有するセリウムオキサイド（ＣｅＯ_２）上に、シリコン（Ｓｉ）膜を成長することにより、ＨＯＴ(Hybrid Orientation Technology)構造を有する半導体装置を提供することを可能とする。
【選択図】図１３

Description

本発明は、半導体装置およびその製造方法に関する。

共通の半導体基板の主面に、互いに異種の方位を有する半導体結晶層が共存する、いわゆるＨＯＴ(Hybrid Orientation Technology)構造の半導体装置が近年着目されている。

従来、このようなＨＯＴ構造の半導体装置を得るためには、互いに異種の方位を有する半導体基板を貼り合わせて表層側の半導体層を薄膜化した後に、表層側の半導体層を局所的に除去し、裏面側の半導体層が露出した領域に半導体結晶層を成長させる製造方法が採用されてきた。

しかしながら、上述の製造方法によれば、異種の方位を有する結晶を得るために、互いに異なる方位を有する２枚の単結晶層が必要になる。従って、１枚のＨＯＴ構造の半導体装置を作成するためには２枚のウェーハが必要となり、製造コストの増加を招いていた。また、表層側のウェーハの薄膜化工程では無駄にするウェーハ量が多く、またそのための工程も多数に亘るために製造に時間がかかるなど、コストおよび工期のいずれの点においても、改善が強く望まれていた。
Ｑ． Ｑｕｙａｎｇ ｅｔ ａｌ．，２００５ ＶＬＳＩ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐ．２８ Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ＣＭＯＳ Ｄｅｖｉｃｅｓ ｗｉｔｈ Ｅｍｂｅｄｄｅｄ ＳｉＧｅ Ｓｏｕｒｃｅ／Ｄｒａｉｎ ｏｎ Ｈｙｂｒｉｄ Ｏｒｉｅｎｔａｔｉｏｎ Ｓｕｂｓｔｒａｔｅｓ Ｍ． Ｙａｎｇ ｅｔ ａｌ．，２００６ ＶＬＳＩ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐ．１６６ Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ ＭＯＳＦＥＴｓ ｗｉｔｈ Ｈｙｂｒｉｄ Ｃｒｙｓｔａｌ Ｏｒｉｅｎｔａｔｉｏｎｓ

本発明の目的は、簡易でかつ低コストで製造可能なＨＯＴ構造の半導体装置およびその製造方法を提供することにある。

本発明は、以下の手段により上記課題の解決を図る。

即ち、本発明の第１の側面によれば、
半導体基板と、
前記半導体基板上に形成され、結晶方位が互いに異なる少なくとも２つの結晶性絶縁膜を含む複数の結晶性絶縁膜と、
を備える半導体装置が提供される。

また、本発明の第２の側面によれば、
半導体基板と、
前記半導体基板上に形成され、結晶方位が互いに異なる少なくとも２つの結晶性絶縁膜を含む複数の結晶性絶縁膜と、
を備え、
（１００）面方位を有し、その結晶軸が前記半導体基板の法線方向に対して０．５°乃至７°のオフアングルを有する半導体結晶で前記半導体基板が形成される、
半導体装置が提供される。

また、本発明の第３の側面によれば、
半導体基板上にエネルギー線を局所的に照射しながら、前記半導体基板上に結晶性絶縁膜を成膜する工程を備える半導体装置の製造方法が提供される。

さらに、本発明の第４の側面によれば、
半導体基板上にエネルギー線を局所的に照射しながら、前記半導体基板上に結晶性絶縁膜を成膜する工程を備え、
（１００）面方位を有し、その結晶軸が前記半導体基板の法線方向に対して０．５°乃至７°のオフアングルを有する半導体結晶で前記半導体基板が形成される、
半導体装置の製造方法が提供される。

本発明によれば、簡易でかつ低コストで製造可能なＨＯＴ構造の半導体装置およびその製造方法が提供される。

（１）第１の実施の形態
本発明の第１の実施の形態について図１乃至図１１を参照しながら説明する。なお、以下の各図において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。

図１は、本発明の第１の実施の形態による半導体装置の概略構成を示す断面図である。同図に示す半導体装置１は、（１００）面方位を有するシリコン単結晶基板Ｓ１と、基板Ｓ１の主面の一部の領域ＡＲ１上に形成されたセリウムオキサイド（ＣｅＯ_２）膜３６と、基板Ｓ１の主面の他の領域ＡＲ２上に形成されたセリウムオキサイド（ＣｅＯ_２）膜３８ａ，３８ｂと、を備える。セリウムオキサイド（ＣｅＯ_２）膜３６とセリウムオキサイド（ＣｅＯ_２）膜３８ａ，３８ｂは本実施形態において例えば２つの結晶性絶縁膜に対応し、互いに異なる結晶方位を有する。より具体的には、セリウムオキサイド（ＣｅＯ_２）膜３６は（１００）面方位を有し、セリウムオキサイド（ＣｅＯ_２）膜３８ａ，３８ｂは（１１０）面方位を有する。

このように、本実施形態によれば、複数種の異なる結晶方位を有する結晶性絶縁膜が、共通の半導体基板上に形成されたＨＯＴ構造の半導体装置が提供される。これにより、後に第２の実施の形態で説明するように、例えばそれぞれの方位を有する結晶領域上にそれぞれの方位で優れた特性を発揮する素子を形成することにより、優れた特性を有するＬＳＩを作成することが可能になる。

図１に示す半導体装置の製造方法について、図２乃至図７を参照しながら説明する。

まず、（１００）面方位を有するシリコン単結晶基板Ｓ１上に、図２に示すように、セリウム（Ｃｅ）をスパッタ法により堆積させ、約１．５ｎｍの厚さを有するセリウム（Ｃｅ）膜３２を成膜する。

次に、図３に示すように、基板Ｓ１を真空中４００℃で３０秒間熱処理する。これにより、基板Ｓ１上のセリウム（Ｃｅ）膜３２がセリウムシリサイド（ＣｅＳｉ_２）３４となる。

次いで、図４に示すように、基板上の一部の領域ＡＲ１にのみエネルギー線を照射した状態でセリウムオキサイド（ＣｅＯ_２）を５０ｎｍの厚さで堆積させる。本実施形態においては、エネルギー線として９０ｅＶの電子線ＥＢを用いる。また、セリウムオキサイド（ＣｅＯ_２）の堆積は、基板Ｓ１の温度を８００℃として、Ａｒ／Ｏ_２の混合ガス雰囲気中でＣｅをスパッタすることによる、反応性スパッタ法を用いる。堆積したセリウムオキサイド（ＣｅＯ_２）の結晶方位を電子線回折にて確認したところ、電子線を照射した領域ＡＲ１には（１００）面方位のセリウムオキサイド（ＣｅＯ_２）がエピタキシャル成長し、この一方、電子線が照射されていない領域ＡＲ２には（１１０）面方位のセリウムオキサイド（ＣｅＯ_２）がエピタキシャル成長していることが確認された。なお、このセリウムオキサイド（ＣｅＯ_２）の成膜工程前に基板Ｓ１の表面に存在していたセリウムシリサイド（ＣｅＳｉ_２）は、セリウムオキサイド（ＣｅＯ_２）膜３６，３８ａ，３８ｂの成膜後、セリウムオキサイド（ＣｅＯ_２）膜中にセリウム（Ｃｅ）が、及びシリコン（Ｓｉ）基板Ｓ１中にシリコン（Ｓｉ）が再拡散することで消失してしまっており、セリウムオキサイド（ＣｅＯ_２）が（１００）シリコン（Ｓｉ）基板Ｓ１の直上に形成された構造となっていることが判明した。

ここで、セリウムオキサイド（ＣｅＯ_２）の成長前にセリウムシリサイド（ＣｅＳｉ_２）３４を形成する理由は次のとおりである。即ち、仮にセリウムシリサイド（ＣｅＳｉ_２）３４を形成せずにシリコン（Ｓｉ）基板直上にセリウムオキサイド（ＣｅＯ_２）膜を成膜しようとした場合、セリウムオキサイド（ＣｅＯ_２）の成長が酸化性雰囲気中で行われるため、シリコン（Ｓｉ）基板Ｓ１の表面の全面がセリウムオキサイド（ＣｅＯ_２）で被覆されるより前に、シリコン（Ｓｉ）基板Ｓ１の表面が酸化されて熱酸化膜ＳｉＯ_２が形成されてしまう。この熱酸化膜ＳｉＯ_２は結晶性を有しないアモルファスであるため、その後にセリウムオキサイド（ＣｅＯ_２）を成長させようとしても、下地のシリコン（Ｓｉ）基板Ｓ１の結晶性を引継ぐことができない。そこで、シリコン（Ｓｉ）表面に一旦セリウムオキサイド（ＣｅＯ_２）を形成することで、シリコン（Ｓｉ）表面が酸化されてしまうことを抑制することができる。これにより、セリウムオキサイド（ＣｅＯ_２）がセリウムシリサイド（ＣｅＳｉ_２）３４の結晶性を引継いで、単結晶状態で成長することが可能となる。

このように単結晶成長するセリウムオキサイド（ＣｅＯ_２）が、電子線照射の有無に依存して結晶方位が互いに異なるセリウムオキサイド（ＣｅＯ_２）膜３６，３８ａ，３８ｂとして成膜されるメカニズムについて調べるため、透過型電子顕微鏡による断面観察により結晶の成長過程を調べた。その結果、基板Ｓ１の直上に形成されるセリウムオキサイド（ＣｅＯ_２）の核の結晶方位が電子線ＥＢの照射に応じて変化し、それぞれの領域で各結晶方位のセリウムオキサイド（ＣｅＯ_２）核が結合していくことで、図５の説明図に示すように、電子線ＥＢが照射された領域ＡＲ１には（１００）面方位を有するセリウムオキサイド（ＣｅＯ_２）膜３６が成膜され、電子線ＥＢが照射されない領域ＡＲ２には（１１０）面方位を有するセリウムオキサイド（ＣｅＯ_２）膜３８ａ，３８ｂが成膜されていくことが判明した。

基板Ｓ１直上に形成されるセリウムオキサイド（ＣｅＯ_２）の核の結晶方位が電子線ＥＢ照射に応じて変化する理由は、セリウムオキサイド（ＣｅＯ_２）の結晶においては、面方位によって電気的な異方性が変化するため、電子線ＥＢの照射により局所的に異なる表面ポテンシャルを持つようにすることで、各領域ＡＲ１，ＡＲ２で安定に成長することのできる結晶方位が変化するようになったためと考えられる。図６にその概念図を示す。セリウムオキサイド（ＣｅＯ_２）は（１００）面方向には電気的な極性を有するが、（１１０）面方向には極性を有していない。この結果として図６（ａ）に示すように、電子線の照射により表面ポテンシャルが変化した領域ＡＲ１にのみ（１００）面方向のセリウムオキサイド（ＣｅＯ_２）が成長したものと考えられる。これに対して、電子線ＥＢが照射されていない領域ＡＲ２は、図６（ｂ）に示すように、その表面が電気的に中性であるため、セリウムオキサイド（ＣｅＯ_２）の結晶方位の中でも電気的な異方性を有しない方向である（１１０）面方位を有する単結晶が成長したものと考えられる。

上述したような、共通の（１００）面方位のシリコン（Ｓｉ）単結晶上に、（１００）面方位のセリウムオキサイド（ＣｅＯ_２）と（１１０）面方位のセリウムオキサイド（ＣｅＯ_２）との双方が同時に成長した場合の三次元的な結晶方向の関係について図７を参照しながら説明する。なお、このような結晶方向の関係は、文献Ｒ．Ｌ．Ｇｏｅｔｔｌｅｒ，Ｊ．Ｐ．Ｍａｒｉａ ａｎｄ Ｄ．Ｇ．Ｓｃｈｌｏｍ，Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．ｖｏｌ．４７４， ｐ．３３３ （１９９７）に示されている。

本実施形態による半導体装置の製造方法の比較例として、従来の技術によるＨＯＴ構造の半導体装置の製造方法を、図８乃至図１１を参照しながら説明する。

まず、図８に示すように、（１００）面方位を有するシリコン（Ｓｉ）基板２２０上に熱酸化膜２３０を３０ｎｍの厚さで成膜する。次に、熱酸化膜２３０の表面に（１１０）面方位を有するシリコン（Ｓｉ）基板２５０を貼り付け、基板２２０との貼り合わせ面と反対の側からシリコン（Ｓｉ）基板２５０を薄膜化し、図９に示す構造を形成する。その後、図１０に示すように、シリコン酸化膜２６０を堆積させ、マスク（図示せず）によりパターニングを行った後、シリコン酸化膜２６０、シリコン（Ｓｉ）層２５０およびシリコン酸化膜層２３０をエッチングにより選択的に除去し、既知の方法によりシリコン酸化膜の側壁２７０を形成する。その後、図１１に示すように、いわゆる選択成長法により、シリコン（Ｓｉ）が露出した領域ＡＲ２００のみに選択的にシリコン（Ｓｉ）層２８０を成長させる。これにより、シリコン（Ｓｉ）基板２２０の主面上に（１００）面方位のシリコン（Ｓｉ）単結晶（２８０）と（１１０）面方位のシリコン（Ｓｉ）単結晶（２５０）とが共存するＨＯＴ構造を形成することができる。

しかしながら、従来の技術による方法は、異種の方位を有する結晶を得るために、異なる２枚の方位を有する単結晶層が必要となっている。このように、１枚のＨＯＴ構造の半導体装置を作成するために２枚のウェーハが必要になるなど、従来の技術にはコストおよび工期のいずれにおいても改善が強く望まれていた。

なお、図１１では（１１０）面方位の領域のみＳＯＩ構造で、（１００）面方位の領域は下地に埋め込み酸化膜層のないバルク領域となっているが、既知の方法により、例えば（１１０）面方位の領域と（１００）面方位の領域のいずれをもＳＯＩ領域とすること、またはいずれをもバルク領域とすることは可能である。

（２）第２の実施の形態
次に、本発明の第２の実施の形態について図１２および図１３を参照しながら説明する。

図１２は、本実施形態の半導体装置３の概略構造を示す断面図である。同図に示す半導体装置３は、図１に示す半導体装置１の上に形成されたシリコン単結晶層４２，４４をさらに備える。シリコン単結晶層４２，４４はそれぞれセリウムオキサイド（ＣｅＯ_２）３６，３８ａ，３８ｂの上に形成され、下層の結晶方位を引き継いで形成されており、それぞれ（１００）面方位と（１１０）面方位を有する。

図１２に示す半導体装置３に、例えばＭＯＳＦＥＴを形成してその特性を評価すると、従来の方法で同一基板上に（１００）面方位と（１１０）面方位とを形成した場合と同様の特性が得られることが分かっている。

本実施形態の半導体装置３の製造方法は、次の通りである。

即ち、第１の実施の形態の半導体装置１の上に、ＣＶＤ法によりシリコン単結晶層を５０ｎｍの厚さで堆積させる。ここでシリコン（Ｓｉ）のＣＶＤはジクロルシランを原料ガスとして用い、８００℃で行う。シリコン単結晶は、（１００）面方位のセリウムオキサイド（ＣｅＯ_２）膜３６と（１１０）面方位のセリウムオキサイド（ＣｅＯ_２）膜３８ａ，３８ｂのそれぞれに対して、（１００）面方位のシリコン（Ｓｉ）と（１１０）面方位のシリコン（Ｓｉ）とがエピタキシャル成長するため、シリコン単結晶層も図１２に示すように、（１００）面方位のシリコン（Ｓｉ）層４２と（１１０）面方位のシリコン（Ｓｉ）層４４とが形成される。

図１３は、図１２に示すＨＯＴ構造の半導体装置上にｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとを作成したＬＳＩの一例を示す部分断面図である。

（３）第３の実施の形態
上述した実施形態での製造方法によれば、例えば図１２を参照して説明すると、（１００）面方位を有するＳｉ基板Ｓ１上に（１１０）面方位を有するＳｉ薄膜４４を成長させる領域ＡＲ２同士で、（１１０）面方位を有するセリウムオキサイド（ＣｅＯ_２）膜３８ａ，３８ｂが互いに９０°傾いて形成される場合があることが判明した。このような場合、その上に形成される素子の特性は互いに異なるものになってしまう。本実施形態はこのような回転角のばらつきが無い半導体装置を提供する。

図１４に示す半導体装置２は、（１００）面方位を有するシリコン単結晶基板Ｓ３と、基板Ｓ３の主面の一部の領域ＡＲ１上に形成されたセリウムオキサイド（ＣｅＯ_２）膜３６と、基板Ｓ３の主面の他の領域ＡＲ２上に形成されたセリウムオキサイド（ＣｅＯ_２）膜３９と、を備える。セリウムオキサイド（ＣｅＯ_２）膜３６およびセリウムオキサイド（ＣｅＯ_２）膜３９は本実施形態において例えば２つの結晶性絶縁膜に対応する。本実施形態の半導体装置２の特徴は、基板Ｓ３を形成する＜１００＞方向のシリコン単結晶の結晶軸（（１００）軸）が基板Ｓ３の法線方向から[００１]方向へ向けて所定の角度（オフアングル）を有するように設定されている点にある。

このように設定された下地基板Ｓ３に対して第１の実施の形態と同様の方法でセリウムオキサイド（ＣｅＯ_２）膜を成長させたところ、（１１０）面方位を有するセリウムオキサイド（ＣｅＯ_２）膜が成長した領域ＡＲ２における成長状態に、第１の実施の形態とは大きく異なる現象が確認された。具体的には、第１の実施の形態では、成長した（１１０）面方位を有するセリウムオキサイド（ＣｅＯ_２）膜が、そのローテーションにおいて、互いに９０°傾いた２種類の領域から構成されることがあるが、本実施形態の下地基板Ｓ３によれば、下地基板Ｓ３を形成する＜１００＞方向のシリコン単結晶の結晶軸（（１００）軸）が基板Ｓ３の法線方向から[００１]方向へ向けて所定の角度（オフアングル）を有するので、（１１０）面方位のセリウムオキサイド（ＣｅＯ_２）膜３９が、相互に回転角のばらつきを惹起することなく単一の結晶構造で成膜されることが判明した。これにより、セリウムオキサイド（ＣｅＯ_２）膜３９上に素子を形成した場合、（１１０）面方位を有する結晶を用いた場合に得られる本来の特性が得られるようになった。

＜１００＞方向のシリコン単結晶の結晶軸（（１００）軸）の基板Ｓ３の法線方向からのオフアングルの角度は、図１５に示すように、０．５°乃至７°の範囲内であれば良いが、２．５°を採用した場合が最も優れた特性が得られることが分かっている。図１５において、「χｍｉｎ」(normalized minimum ion yield)は規格化された最小イオン収率（軸チャネリング条件下とノンチャネリング条件下での後方散乱イオン収率の比をいう。規格化された最小イオン収率が小さいほど結晶性が良いことを示す。）を表す。図１５からも分かるように、オフアングルは０．５°以上であれば本実施形態で得られる半導体装置２と同様の、単一ドメイン構造が得ることができ、また７°以下であれば、本来の（１００）または（１１０）面方位で得られるはずの電気特性から大きく劣化することのない特性を得ることができる。

このようなオフアングルを有する半導体結晶で形成された基板を採用することで、オフアングルを有する半導体結晶で形成された基板を用いなかった場合に見られた２種類の異なるドメインが観察されなくなることは、これまでに、電子線等を照射しないでＣｅＯ_２を成長させた場合に観察された結果（例えば、Ｍａｔ． Ｒｅｓ． Ｓｙｍｐ． Ｐｒｏｃ． Ｖｏｌ．３４１， １９９４ ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ， ｐ．１０１， Ｔ． Ｉｎｏｕｅ ｅｔ ａｌ．， Ｓｔｕｄｙ ｏｆ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ ｏｆ ＣｅＯ２ （１１０）／（１００） ｉｎ Ｃｏｎｊｕｎｃｔｉｏｎ ｗｉｔｈ Ｓｕｂｓｔｒａｔｅ Ｏｆｆ−Ｏｒｉｅｎｔａｔｉｏｎ）と同様となっている。本実施形態において得られた結果も、上記文献に示されたのと同様のメカニズムに基づくものと考えられる。

（４）第４の実施の形態
図１６は、本実施形態の半導体装置４の概略構造を示す断面図である。図１６に示す半導体装置４は、図１２に示した半導体装置３と同様に、図１４に示す半導体装置２の上に形成されたシリコン単結晶層４２，４４をさらに備える。シリコン単結晶層４２，４４はそれぞれセリウムオキサイド（ＣｅＯ_２）３６，３９の上に形成され、下層の結晶方位を引き継いで形成されており、それぞれ（１００）面方位と（１１０）面方位を有する。

本実施形態の半導体装置４の製造方法も、その法線方向ＣＡから２．５°傾斜させた結晶軸（（１００）軸）を有する＜１００＞方向のシリコン単結晶で形成された下地基板Ｓ３を用いる点を除いて上述した第３の実施の形態と同様である。

図１７は、図１６に示すＨＯＴ構造の半導体装置４上にｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとを作成したＬＳＩの一例を示す部分断面図である。

以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記実施形態にかぎられるものでは決して無く、その技術的範囲内で実施形態を種々変更して適用できることは勿論である。

例えば、上記実施形態では、セリウム（Ｃｅ）またはセリウムオキサイド（ＣｅＯ_２）の成膜方法としてスパッタ法を用いたが、これに限ることなく、例えば真空蒸着、ＭＢＥ(Molecular Beam Epitaxy))、ＣＶＤ（Chemical Vapour Deposition）、またはレーザアブレーション等の方法を用いてもよい。

また、電子線のエネルギーとしては、上記実施形態では９０ｅＶとしたが、これに限ることなく数ｅＶから１ｋｅＶの範囲のいずれでもよい。また、電子線を基板の一部の領域に照射する方法として、電子線を走査するだけでなく基板を支持するステージを動かすことによってもよい。また、照射領域のみ開口したマスクを用いてもよい。

また、結晶方位の異なるセリウムオキサイド（ＣｅＯ_２）を同時に形成するために、一部の領域のみ電気的ポテンシャルを変化させる方法として、第１の実施の形態に示したような電子線を照射する方法だけでなく、荷電粒子線として水素やヘリウムなどのイオンのビーム等を照射する他、Ｘ線、紫外線を用いることによってもよい。

また、上記実施形態では、結晶性絶縁物としてセリウムオキサイド（ＣｅＯ_２）の例を示したが、これに限ることなく、ＣｅＯ_２からＣｅ_２Ｏ_３の範囲でセリウム（Ｃｅ）に対する酸素の原子数比が１．５〜２の範囲にあるものであればよい。また、例えば酸化マグネシウム（ＭｇＯ）、スピネル（ＭｇＡｌ_２Ｏ_４）、酸化バリウム（ＢａＯ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化イットリウム（Ｙ_２Ｏ_３）等、結晶面により電気的に極性を有する方向と有しない方向とを持つ、結晶性の絶縁物であっても、本発明と同様の効果を得ることができる。

また、上記実施形態では半導体基板としてシリコン（Ｓｉ）基板を用いたが、これに限ることなく、例えばゲルマニウム（Ｇｅ）、炭化珪素（ＳｉＣ）もしくはガリウム砒素（ＧａＡｓ）等の半導体、またはシリコンゲルマニウム（ＳｉＧｅ）などの混晶の半導体であってもよい。

本発明の第１の実施の形態による半導体装置の概略構成を示す断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図４に示す製造工程における結晶の成長過程を説明する図である。 エネルギー線の照射により結晶性絶縁膜の結晶方位が変化することを説明する図である。 共通の（１００）面方位を有する半導体単結晶上に、（１００）面方位を有するセリウムオキサイド（ＣｅＯ_２）と（１１０）面方位のセリウムオキサイド（ＣｅＯ_２）との双方が同時に成長する場合の三次元的な結晶方向の関係を説明する図である。 従来の技術によるＨＯＴ構造の半導体装置の製造方法を説明する断面図である。 従来の技術によるＨＯＴ構造の半導体装置の製造方法を説明する断面図である。 従来の技術によるＨＯＴ構造の半導体装置の製造方法を説明する断面図である。 従来の技術によるＨＯＴ構造の半導体装置の製造方法を説明する断面図である。 本発明の第２の実施の形態による半導体装置の概略構造を示す断面図である。 図１２に示す半導体装置を用いて作成されたＬＳＩの一例を示す断面図である。 本発明の第３の実施の形態による半導体装置の概略構成を示す断面図である。 ＜１００＞方向のシリコン単結晶の結晶軸（（１００）軸）の下地基板の法線方向からのオフアングルの角度と規格化された最小イオン収率との関係を示すグラフ。 本発明の第４の実施の形態による半導体装置の概略構造を示す断面図である。 図１６に示す半導体装置を用いて作成されたＬＳＩの一例を示す断面図である。

符号の説明

１〜４：半導体装置
１０：ＬＳＩ
３６：（１００）方位セリウムオキサイド（ＣｅＯ_２）膜
３８ａ，３８ｂ，３９：（１１０）方位セリウムオキサイド（ＣｅＯ_２）膜
４２：（１００）方位シリコン（Ｓｉ）単結晶層
４４：（１１０）方位シリコン（Ｓｉ）単結晶層
ＣＡ：下地基板の法線方向
ＥＢ：電子線
Ｓ１，Ｓ３：半導体基板

Claims (5)

1. 半導体基板と、
   前記半導体基板上に形成され、結晶方位が互いに異なる少なくとも２つの結晶性絶縁膜を含む複数の結晶性絶縁膜と、
   を備える半導体装置。
2. 前記結晶性絶縁膜の上にそれぞれ形成され、下層の前記結晶性絶縁膜と同一の結晶方位を有する半導体結晶層をさらに備える請求項１に記載の半導体装置。
3. 半導体基板と、
   前記半導体基板上に形成され、結晶方位が互いに異なる少なくとも２つの結晶性絶縁膜を含む複数の結晶性絶縁膜と、
   を備え、
   （１００）面方位を有し、その結晶軸が前記半導体基板の法線方向に対して０．５°乃至７°のオフアングルを有する半導体結晶で前記半導体基板が形成される、
   半導体装置。
4. 半導体基板上にエネルギー線を局所的に照射しながら、前記半導体基板上に結晶性絶縁膜を成膜する工程を備える半導体装置の製造方法。
5. 半導体基板上にエネルギー線を局所的に照射しながら、前記半導体基板上に結晶性絶縁膜を成膜する工程を備え、
   （１００）面方位を有し、その結晶軸が前記半導体基板の法線方向に対して０．５°乃至７°のオフアングルを有する半導体結晶で前記半導体基板が形成される、
   半導体装置の製造方法。

Images