JPS6348866A - Mosトランジスタの製造方法 - Google Patents

Mosトランジスタの製造方法

Info

Publication number
JPS6348866A
JPS6348866A JP19309686A JP19309686A JPS6348866A JP S6348866 A JPS6348866 A JP S6348866A JP 19309686 A JP19309686 A JP 19309686A JP 19309686 A JP19309686 A JP 19309686A JP S6348866 A JPS6348866 A JP S6348866A
Authority
JP
Japan
Prior art keywords
insulating film
gate electrode
excimer laser
laser light
ldd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19309686A
Other languages
English (en)
Inventor
Takashi Toida
戸井田 孝志
Toshikazu Nakada
中田 俊和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP19309686A priority Critical patent/JPS6348866A/ja
Publication of JPS6348866A publication Critical patent/JPS6348866A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLDD構造(Lightly Doped D
rain)を持ったMOSトランジスタの製造方法に関
する。
〔従来技術とその問題点〕
MO3半導体素子の集積度を上げ、高速動作および低消
費電流を達成するには、まずMOS)ランジスタを微細
化すなわちチャネル長を短くすることが必要である。
MOS)ランジスタのチャネル長を短くすると、次に記
すような現象が発生し、短チヤネルMOSトランジスタ
の安定動作という点で問題となる。
ドレイン領域からひろがった空乏層カーソース領域とつ
ながるバンチスルーや、ドレイン領域の近傍に電界が集
中するため格子との衝突により電子−正孔対が発生する
ことにより、基板電流が増大しキャリアがゲート電極に
注入されるという現象を生じる。また基板とドレイン領
域とのpn接合の逆方向の耐圧が電界集中した領域で決
まるため高い逆方向の耐圧が得られない。
これらの問題点を解決するために、MOS)ランジスタ
のソース領域およびドレイン領域のゲ−ト電極の近傍の
みの接合深さを浅(、しかも他のソース領域およびドレ
イン領域より不純物濃度を低くするいわゆるLDD構造
により電界集中とパンチスルーを防止するへ10Sトラ
ンジスタが使用されている。
このLDD構造を得る方法を、第4図(a)、(b)を
用いて説明する。第4図(a)、(b)は従来例のLD
D構造を形成するMOS)ランジスタの各工程における
側断面図である。
第4図(a)に示すように第1導電型の半導体基板1上
に二酸化シリコン膜からなるゲート絶縁膜8を形成し、
このゲート絶縁膜8上に多結晶シリコン膜からなるゲー
ト電極2を形成し、このゲート電極2をマスクとして第
2導電型の浅い接合5のソース領域6およびドレイン領
域4をイオン注入法により形成し、その後CV D法(
ChemicalVapor Deposition 
)により、全面に二酸化シリコン膜を形成する。
次に第4図(b)に示すように、RIE法(React
iveIon Etching)にて二酸化シリコン膜
をエツチングすると、ゲート電極2の側面にエツチング
されないサイドウオール18と呼ばれる二酸化シリコン
膜が残る。このサイドウオール18とゲート電極2をマ
スクとして、第2導電型の深い接合6のソース領域3お
よびドレイン領域4を、イオン注入法により形成する。
サイドウオールを形成しLDD構造のMOSトランジス
タを得る従来法では、次に記す問題点がある。
RIE法でゲート電極の側面に形成したサイドウオール
が側面部で充分大きく取れず、その結果浅い接合の領域
が小さいことにより、LDD構造の利点を生かせないこ
とである。さらにRIE法で二酸化シリコン膜をエツチ
ングするとき、種々のエツチング条件のバラツキにより
均一なサイドウオールを得るのが難しく、さらにこのサ
イドウオールのバラツキによりしきい値電圧等のMOS
)ランジスタ特性が変動する。またソース領域にも製造
工程上必然的にLDD構造を持っているために、ソース
領域のシート抵抗が高くなり、このためMOS)ランジ
スタのドレイン電流が減少することにより、電流増幅率
が小さくなるという問題点もある。ソース領域上のサイ
ドウオールをフォトエツチング技術を用いて除去する方
法も考えられるが、サイドウオールを除去するときエツ
チングのバラツキにより、ゲート電極下のゲート絶縁膜
がエツチングされるという問題点を生じる。
本発明の目的は、均一なLDD構造により良好な特性を
有するMOSトランジスタを提供することである。
〔問題点を解決するための手段〕
上記目的のため本発明においては、紫外域で高出力ビー
ムが得られ、しかも直径10〜25mmの大きさから1
μm程度までレンズ系を用いてビーム径が変えられるエ
キシマレーザ−光の特性を有効に利用するようにした。
すなわちゲート電極形成後、反応ガスとエキシマレーザ
−光との光化学反応によりゲート電極と接するドレイン
領域上にサイドウオールの代わりとしてLDD絶縁膜を
形成することによりLDD構造を有するMOSトランジ
スタを得る。
〔実施例〕
以下図面を用いて本発明の詳細な説明する。
第3図は本発明の実施例におけるLDD絶縁膜形成を行
なうための装置の側断面図である。エキシマレーザ−光
10を導入するための光導入窓17と各種の反応ガスを
導入するための流入口15と排気口16を持った反応室
14の中に試料取付基台16を配置する。
第1図(a)、(b)は本発明の実施例における、エキ
シマレーザ−光の照射装置および各工程におけるh[)
S)ランジスタの側断面図を示したものである。
まず第1図(a)に示すように、第1導電型を有する半
導体基板1に二酸化シリコン膜からなるゲート絶縁膜8
とゲート電極2を順次形成した後、このゲート電極2を
マスクにソース領域6およびドレイン領域4にI X 
10 ”cm−”程度のイオン注入量で不純物をイオン
注入することにより、第2導電型の浅い接合5のソース
領域3およびドレイン領域4を形成する。その後半導体
基板1を、第3図に示す反応室14内の試料取付基台1
6に取付け、反応室14内に流入口15から、ジシラン
(Si2Ha)ガスと亜酸化窒素(N20)の混合ガス
、あるいはモノシラン(SiI(4)ガスと亜酸化窒素
の混合ガスに、エキシマレーザ−光10としてアルゴン
フロライド(ArF)エキシマレーザ−光(波長193
 n m )を、例えば光強度200mJ/c−で、半
導体基板1上に配置した遮光マスク9を介して選択的に
照射し、光化学反応により厚さ400nm程度の二酸化
シリコン膜をLDD絶縁膜7としてゲート電極2と接す
るドレイン領域4上に形成する。
遮光マスク例えば透明石英板に、選択的にLDD絶縁膜
を形成する領域はエキシマレーザ−光を透過させ、LD
D絶縁膜を形成しない領域はエキシマレーザ−光を反射
または吸収する薄膜を形成する。
次に第1図(b)に示すように、ゲート電極2とLDD
絶縁膜7とをマスクにして、4 X 10I5cm−″
2程度のイオン注入量で不純物をイオン注入することに
より、第2導電型の深い接合乙のソース領域3およびド
レイン領域4を形成する。
この後は一般的な方法により二酸化シリコン膜を主体と
する多層配線用絶縁膜を形成し、フォトエツチング技術
を用いてコンタクト窓を形成し、配線金属としてアルミ
ニウムを形成することによりLDD構造を有するMOS
トランジスタが得られる。
空乏層のひろがりは、ソース領域と比べるとドレイン領
域の方がはるかに大きいので、ドレイン領域のみをLD
D構造とすれば、ドレイン領域近傍での電界集中は防止
できる。
第2図は本発明の他の実施例におけるエキシマレーザ−
光の照射装置およびMOS)ランジスタの側断面図を示
したもので、エキシマレーザ−光は全面照射ではなく、
集光して選択的にLDD絶縁膜を形成した例である。
第2図に示すように第1導電型を有する半導体基板1に
二酸化シリコン膜からなるゲート絶縁膜8とゲート電極
2を順次形成した後、ゲート電極2をマスクにしてイオ
ン注入法により、第2導電型の浅い接合5のソース領域
3およびドレイン領域4を形成する。
その後、半導体基板1を第3図に示す反応室14内の試
料取付基台16に取付け、前記反応ガスと集光レンズ1
1を用いて集光したエキシマレーザ−光10の光化学反
応により、LDD絶縁膜7として二酸化シリコン膜をゲ
ート電極2と接するドレイン領域4に形成する。コンビ
ーータにてシャッター12の開閉および試料取付基台1
3のX方向、Y方向の走査を制御すれば希望のパターン
が得られる。
次に第1図(b)に示したと同様に、ゲート電極2とL
DD絶縁膜7とをマスクにして、イオン注入法により第
2導電型の深い接合6のソース領域3およびドレイン領
域4を形成する。
以上LDD絶縁膜として二酸化シリコン膜を用いて説明
してきたが、反応ガスとエキシマレーザ−光との光化学
反応を利用すると、二酸化シリコン膜以外にも窒化シリ
コン膜(S13N4)、酸化アルミニウム(h120.
 )、酸化タンタル(Taz 05 )等も形成可能で
ある。二酸化シリコン膜以外の材料をLDD絶縁膜とし
て用いると、LDD絶縁膜を形成しイオン注入法により
ゲート電極とLDD絶縁膜とをマスクにして、深い接合
を形成し、その後LDD絶縁膜を除去し、ゲート電極を
マスクとして浅い接合を形成する前述した方法と逆の工
程順による形成方法も、エツチングの選択比が充分大き
く取れるため二酸化シリコン膜からなるゲート絶縁膜が
エツチングされずにLDD絶縁膜の除去が容易に行なえ
る。
またイオン注入法によりLDD構造を形成するとき、各
不純物イオンの打込エネルギーから求められる平均射影
飛程(Rp)と平均射影飛程の標準偏差(ΔRp)より
、計算でLDD絶縁膜の厚さを求め、ゲート電極とこの
LDD絶縁膜上から一回のイオン注入により、深い接合
と浅い接合を有するLDD構造を有するMOS)ランジ
スタも得られる。
〔発明の効果〕
以上の説明で明らかなように、反応ガスとエキシマレー
ザ−光との光化学反応によりLDD絶縁膜を形成した結
果、均一なLDD構造により安定した特性を有するM 
OS )ランジスタが得られる。
さらにLDD絶縁膜をドレイン領域のみに形成したこと
により、半導体素子の集積度が向上しソース領域のシー
ト抵抗が低くなりMoSトランジスタのドレイン電流が
大きくなるため、高速動作が可能で高い電流増幅率を有
する半導体素子が得られる。
【図面の簡単な説明】
第1図(a)、(b)は本発明の実施例におけるエキシ
マレーザ−光照射装置および各工程におけるMo3)ラ
ンジスタの僻断面図、第2図は本発明の他の実施例にお
けるエキシマレーザ−光の照射7゜装置とMOSトラン
ジスタの脩断面図、第3図G3’本発明の実施例におけ
るLDD絶縁膜形成を行なうための装置の側゛断面図、
第4図(a)、(b)は従来例によるLDD構造の製造
方法を説明するための各工程におけるMo8)ランジス
タの骨断面図である。 1・・・・・・半導体基板、 2・・・・・・ゲート電極、 6・・・・・・ソース領域、 4・・・・・・ドレイン領域、 5・・・・・・浅い接合、 6・・・・・・深い接合、 7・・・・・・LDD絶縁膜、 8・・・・・・ゲート絶縁膜。 第1図 (a) (b) 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 第1導電型の半導体基板に設けた素子領域表面に一部が
    ゲート絶縁膜となる二酸化シリコン膜を形成する工程と
    、このゲート絶縁膜上のゲート部分にゲート電極となる
    多結晶シリコン膜を成形する工程と、このゲート電極を
    マスクとしてイオン注入法により第2導電型の浅い接合
    のソース領域およびドレイン領域を形成する工程と、反
    応ガスとエキシマレーザー光との光化学反応より前記ゲ
    ート電極と接するドレイン領域上にLDD絶縁膜を形成
    する工程と、前記ゲート電極とこのLDD絶縁膜とをマ
    スクとしてイオン注入法により第2導電型の深い接合の
    ソース領域およびドレイン領域を形成する工程とを有す
    るMOSトランジスタの製造方法。
JP19309686A 1986-08-19 1986-08-19 Mosトランジスタの製造方法 Pending JPS6348866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19309686A JPS6348866A (ja) 1986-08-19 1986-08-19 Mosトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19309686A JPS6348866A (ja) 1986-08-19 1986-08-19 Mosトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS6348866A true JPS6348866A (ja) 1988-03-01

Family

ID=16302167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19309686A Pending JPS6348866A (ja) 1986-08-19 1986-08-19 Mosトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS6348866A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160086A (ja) * 2006-11-30 2008-07-10 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160086A (ja) * 2006-11-30 2008-07-10 Toshiba Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4312741B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
US20060267115A1 (en) Semiconductor device and method of manufacturing the same
JPS6348866A (ja) Mosトランジスタの製造方法
JP3234117B2 (ja) エッチング方法
JPH05283687A (ja) 半導体素子の製造方法
JPH06232152A (ja) 電界効果トランジスタ及びその製造方法
KR100375093B1 (ko) 유전막 제조방법
KR100292051B1 (ko) 반도체장치의모스전계효과트랜지스터제조방법
JPH06177148A (ja) 絶縁ゲート型電界効果トランジスタの製法
JP3498415B2 (ja) 半導体装置及びその製造方法
JPH0536721A (ja) 電界効果トランジスタの製造方法
JP3084089B2 (ja) 半導体装置用基板及びその製造方法
JP3491408B2 (ja) 半導体装置の製造方法
JP2791420B2 (ja) 電界効果型半導体装置の作製方法
JPS63173367A (ja) Mosトランジスタの製造方法
KR0144246B1 (ko) 트랜지스터 제조방법
KR960002083B1 (ko) 모스 페트 제조 방법
JP3716288B2 (ja) 半導体装置及びその製造方法
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH0582545A (ja) Mis型半導体装置の製造方法
JPH06310711A (ja) 電界効果トランジスタとその製法
JPH065622A (ja) 半導体装置のポリサイドゲート構造の製造方法
JPS63155764A (ja) Mosトランジスタの製造方法
JPH03129740A (ja) Mos型半導体装置の製造方法
JPS595624A (ja) 半導体装置の製造方法