JPH0582545A - Ｍｉｓ型半導体装置の製造方法 - Google Patents
Ｍｉｓ型半導体装置の製造方法Info
- Publication number
- JPH0582545A JPH0582545A JP26846691A JP26846691A JPH0582545A JP H0582545 A JPH0582545 A JP H0582545A JP 26846691 A JP26846691 A JP 26846691A JP 26846691 A JP26846691 A JP 26846691A JP H0582545 A JPH0582545 A JP H0582545A
- Authority
- JP
- Japan
- Prior art keywords
- concentration region
- low
- gate electrode
- annealing treatment
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＬＤＤ構造の半導体装置における
低濃度領域と高濃度領域との結晶性を浅い接合状態で改
善し、低濃度領域と高濃度領域とのアニール処理を１工
程のアニール処理で行うことで、工程数の削減を図る。 【構成】 第１の工程で、半導体基板１１上にゲート絶
縁膜１５を介してゲート電極１４を形成後、ゲート電極
１４をマスクにして第１の不純物を半導体基板１１の上
層に導入し、低濃度領域１６を形成する。第２の工程
で、ゲート電極１４の側壁にサイドウォールスペーサ１
８を形成する。第３の工程で、ゲート電極１４とサイド
ウォールスペーサ１８とをマスクにして第２の不純物を
半導体基板１１の上層に導入し、低濃度領域１６よりも
深くに達する高濃度領域２０を形成する。第４の工程
で、サイドウォールスペーサ１８を除去した後、低濃度
領域１６と高濃度領域２０とにエキシマレーザ光３０を
照射してアニール処理を行う。
低濃度領域と高濃度領域との結晶性を浅い接合状態で改
善し、低濃度領域と高濃度領域とのアニール処理を１工
程のアニール処理で行うことで、工程数の削減を図る。 【構成】 第１の工程で、半導体基板１１上にゲート絶
縁膜１５を介してゲート電極１４を形成後、ゲート電極
１４をマスクにして第１の不純物を半導体基板１１の上
層に導入し、低濃度領域１６を形成する。第２の工程
で、ゲート電極１４の側壁にサイドウォールスペーサ１
８を形成する。第３の工程で、ゲート電極１４とサイド
ウォールスペーサ１８とをマスクにして第２の不純物を
半導体基板１１の上層に導入し、低濃度領域１６よりも
深くに達する高濃度領域２０を形成する。第４の工程
で、サイドウォールスペーサ１８を除去した後、低濃度
領域１６と高濃度領域２０とにエキシマレーザ光３０を
照射してアニール処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳ型半導体装置の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】ＬＤＤ構造のＭＩＳ型半導体装置の製造
方法における低濃度領域や高濃度領域の形成では、通
常、イオン注入法によって、半導体基板の上層に不純物
を導入し、低濃度領域を形成する。その後ゲート電極の
側壁にサイドウォールスペーサを形成する。そしてゲー
ト電極とサイドウォールスペーサとをイオン注入マスク
にして、半導体基板の上層に高濃度領域を低濃度領域よ
りも深く形成する。その後低濃度領域や高濃度領域に発
生する結晶欠陥を解消するために、アニール処理を行
う。通常アニール処理は電気炉で行う。またはアニール
処理時間を短縮することが可能なランプアニール処理を
採用することもできる。ところが、上記電気炉によるア
ニール処理またはランプアニール処理では、アニール処
理中に導入した不純物がさらに拡散して接合が深くまで
進行する。このため、浅い接合を必要とする半導体装置
のアニール処理には不適当であった。そこで、浅く形成
された低濃度領域または高濃度領域のみを加熱してアニ
ール処理することができるエキシマレーザ光照射による
アニール処理が採用されている。
方法における低濃度領域や高濃度領域の形成では、通
常、イオン注入法によって、半導体基板の上層に不純物
を導入し、低濃度領域を形成する。その後ゲート電極の
側壁にサイドウォールスペーサを形成する。そしてゲー
ト電極とサイドウォールスペーサとをイオン注入マスク
にして、半導体基板の上層に高濃度領域を低濃度領域よ
りも深く形成する。その後低濃度領域や高濃度領域に発
生する結晶欠陥を解消するために、アニール処理を行
う。通常アニール処理は電気炉で行う。またはアニール
処理時間を短縮することが可能なランプアニール処理を
採用することもできる。ところが、上記電気炉によるア
ニール処理またはランプアニール処理では、アニール処
理中に導入した不純物がさらに拡散して接合が深くまで
進行する。このため、浅い接合を必要とする半導体装置
のアニール処理には不適当であった。そこで、浅く形成
された低濃度領域または高濃度領域のみを加熱してアニ
ール処理することができるエキシマレーザ光照射による
アニール処理が採用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ランプアニール処理と同様に、ＬＤＤ構造の半導体装置
の低濃度領域と高濃度領域とを形成した後に、エキシマ
レーザ光照射によってアニール処理したのでは、図２に
示すように、サイドウォールスペーサ１８の表面が急峻
な傾斜を有しているために、照射したエキシマレーザ光
３０はサイドウォールスペーサ１８の表面で反射されて
低濃度領域１６に達しない。このため、低濃度領域１６
がアニール処理されないので、低濃度領域１６の結晶性
が改善されない。よって、低濃度領域１６でリーク電流
が発生し易くなる。そこで、低濃度領域を形成した後に
エキシマレーザ光照射によるアニール処理を行い、さら
に高濃度領域を形成した後にエキシマレーザ光照射によ
るアニール処理を行って、低濃度領域と高濃度領域と両
方の結晶性を改善していた。このためアニール処理工程
が２工程になるために、スループットが低下していた。
ランプアニール処理と同様に、ＬＤＤ構造の半導体装置
の低濃度領域と高濃度領域とを形成した後に、エキシマ
レーザ光照射によってアニール処理したのでは、図２に
示すように、サイドウォールスペーサ１８の表面が急峻
な傾斜を有しているために、照射したエキシマレーザ光
３０はサイドウォールスペーサ１８の表面で反射されて
低濃度領域１６に達しない。このため、低濃度領域１６
がアニール処理されないので、低濃度領域１６の結晶性
が改善されない。よって、低濃度領域１６でリーク電流
が発生し易くなる。そこで、低濃度領域を形成した後に
エキシマレーザ光照射によるアニール処理を行い、さら
に高濃度領域を形成した後にエキシマレーザ光照射によ
るアニール処理を行って、低濃度領域と高濃度領域と両
方の結晶性を改善していた。このためアニール処理工程
が２工程になるために、スループットが低下していた。
【０００４】本発明は、１工程のアニール処理で高濃度
領域と低濃度領域との結晶性を改善するＭＩＳ型半導体
装置の製造方法を提供することを目的とする。
領域と低濃度領域との結晶性を改善するＭＩＳ型半導体
装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたＭＩＳ型半導体装置の製造方法で
ある。すなわち、第１の工程で、半導体基板上にゲート
絶縁膜を介してゲート電極を形成し、その後ゲート電極
をマスクにして第１の不純物を半導体基板の上層に導入
して低濃度領域を形成する。次いで第２の工程として、
ゲート電極の側壁にサイドウォールスペーサを形成す
る。続いて第３の工程で、ゲート電極とサイドウォール
スペーサとをマスクにして第２の不純物を半導体基板の
上層に導入して高濃度領域を低濃度領域よりも深く形成
する。その後第４の工程で、サイドウォールスペーサを
除去した後、低濃度領域と高濃度領域とにエキシマレー
ザ光を照射してアニール処理を行う。
成するためになされたＭＩＳ型半導体装置の製造方法で
ある。すなわち、第１の工程で、半導体基板上にゲート
絶縁膜を介してゲート電極を形成し、その後ゲート電極
をマスクにして第１の不純物を半導体基板の上層に導入
して低濃度領域を形成する。次いで第２の工程として、
ゲート電極の側壁にサイドウォールスペーサを形成す
る。続いて第３の工程で、ゲート電極とサイドウォール
スペーサとをマスクにして第２の不純物を半導体基板の
上層に導入して高濃度領域を低濃度領域よりも深く形成
する。その後第４の工程で、サイドウォールスペーサを
除去した後、低濃度領域と高濃度領域とにエキシマレー
ザ光を照射してアニール処理を行う。
【０００６】
【作用】上記ＭＩＳ型半導体装置の製造方法では、サイ
ドウォールスペーサを除去した後、低濃度領域と高濃度
領域とにエキシマレーザ光を照射してアニール処理を行
うので、１工程のエキシマレーザ光の照射によって、浅
い接合の低濃度領域と高濃度領域とがアニール処理され
る。
ドウォールスペーサを除去した後、低濃度領域と高濃度
領域とにエキシマレーザ光を照射してアニール処理を行
うので、１工程のエキシマレーザ光の照射によって、浅
い接合の低濃度領域と高濃度領域とがアニール処理され
る。
【０００７】
【実施例】本発明の実施例を図１に示す製造工程図によ
り説明する。図に示すように、第１の工程で、例えば化
学的気相成長法によって、半導体基板（例えばシリコン
製基板）１１の上面に酸化シリコン層１２を形成する。
続いて例えば化学的気相成長法によって、酸化シリコン
層１２の上面に多結晶シリコン層１３を形成する。次い
で通常のホトリソグラフィーとエッチングとにより、多
結晶シリコン層１３の２点鎖線で示す部分を除去してゲ
ート電極１４を形成し、続いて酸化シリコン層１２の１
点鎖線で示す部分を除去してゲート絶縁膜１５を形成す
る。その後ゲート電極１４をマスクにして、例えばイオ
ン注入法によって、第１の不純物（例えばリン）を半導
体基板１１の上層に導入し、低濃度領域１６を形成す
る。この低濃度領域１６の深さは例えばおよそ４０ｎｍ
以下に設定される。
り説明する。図に示すように、第１の工程で、例えば化
学的気相成長法によって、半導体基板（例えばシリコン
製基板）１１の上面に酸化シリコン層１２を形成する。
続いて例えば化学的気相成長法によって、酸化シリコン
層１２の上面に多結晶シリコン層１３を形成する。次い
で通常のホトリソグラフィーとエッチングとにより、多
結晶シリコン層１３の２点鎖線で示す部分を除去してゲ
ート電極１４を形成し、続いて酸化シリコン層１２の１
点鎖線で示す部分を除去してゲート絶縁膜１５を形成す
る。その後ゲート電極１４をマスクにして、例えばイオ
ン注入法によって、第１の不純物（例えばリン）を半導
体基板１１の上層に導入し、低濃度領域１６を形成す
る。この低濃度領域１６の深さは例えばおよそ４０ｎｍ
以下に設定される。
【０００８】次いで第２の工程として、例えば化学的気
相成長法によって、ゲート電極１４を覆う状態に半導体
基板１１上に、例えば酸化シリコン膜（ＳｉＯ2 膜）１
７を成膜する。その後２点鎖線で示す部分の酸化シリコ
ン膜１７をエッチバックして、ゲート電極１５の側壁に
酸化シリコン膜１７よりなるサイドウォールスペーサ１
８を形成する。
相成長法によって、ゲート電極１４を覆う状態に半導体
基板１１上に、例えば酸化シリコン膜（ＳｉＯ2 膜）１
７を成膜する。その後２点鎖線で示す部分の酸化シリコ
ン膜１７をエッチバックして、ゲート電極１５の側壁に
酸化シリコン膜１７よりなるサイドウォールスペーサ１
８を形成する。
【０００９】続いて第３の工程で、例えばイオン注入法
によって、ゲート電極１４とサイドウォールスペーサ１
８とをマスクにして第２の不純物（例えばホウ素）を半
導体基板１９の上層に、例えばイオン注入法によって導
入し、低濃度領域１６よりも深い状態に高濃度領域２０
を形成する。上記高濃度領域２０の深さは例えばおよそ
６０ｎｍ以下に設定される。
によって、ゲート電極１４とサイドウォールスペーサ１
８とをマスクにして第２の不純物（例えばホウ素）を半
導体基板１９の上層に、例えばイオン注入法によって導
入し、低濃度領域１６よりも深い状態に高濃度領域２０
を形成する。上記高濃度領域２０の深さは例えばおよそ
６０ｎｍ以下に設定される。
【００１０】その後第４の工程で、例えばプラズマエッ
チングによって、サイドウォールスペーサ１８（第３の
工程参照）を除去する。次いで、ゲート電極１４側より
半導体基板１１に対してエキシマレーザ光３０を照射
し、低濃度領域１６と高濃度領域２０とをアニール処理
する。このアニール処理によって、低濃度領域１６と高
濃度領域２０に存在していた結晶欠陥が解消される。上
記の如くして、ＭＩＳ型半導体装置１が完成する。
チングによって、サイドウォールスペーサ１８（第３の
工程参照）を除去する。次いで、ゲート電極１４側より
半導体基板１１に対してエキシマレーザ光３０を照射
し、低濃度領域１６と高濃度領域２０とをアニール処理
する。このアニール処理によって、低濃度領域１６と高
濃度領域２０に存在していた結晶欠陥が解消される。上
記の如くして、ＭＩＳ型半導体装置１が完成する。
【００１１】なお上記製造方法において、エキシマレー
ザ光３０を照射した際の反射を抑えるために、サイドウ
ォールスペーサ１８を形成した後に、半導体基板１１の
上面に反射防止膜になるおよそ５０ｎｍの厚さのＳｉＯ
2 膜（図示せず）を形成してもよい。この場合には、半
導体基板１１の表面での反射がほとんどなくなるので、
低濃度領域１６と高濃度領域２０とに照射したエキシマ
レーザ光３０のほとんどは、当該低濃度領域１６と高濃
度領域２０とに吸収されて熱に変換される。このため、
エキシマレーザ光３０の照射効率が高まる。
ザ光３０を照射した際の反射を抑えるために、サイドウ
ォールスペーサ１８を形成した後に、半導体基板１１の
上面に反射防止膜になるおよそ５０ｎｍの厚さのＳｉＯ
2 膜（図示せず）を形成してもよい。この場合には、半
導体基板１１の表面での反射がほとんどなくなるので、
低濃度領域１６と高濃度領域２０とに照射したエキシマ
レーザ光３０のほとんどは、当該低濃度領域１６と高濃
度領域２０とに吸収されて熱に変換される。このため、
エキシマレーザ光３０の照射効率が高まる。
【００１２】
【発明の効果】以上、説明したように本発明によれば、
サイドウォールスペーサを除去した後、低濃度領域と高
濃度領域とにエキシマレーザ光を照射したので、１工程
のエキシマレーザ光の照射によって、低濃度領域と高濃
度領域とにアニール処理を行うことができる。このた
め、スループットの向上が図れる。しかも低濃度領域や
高濃度領域が深さ方向に拡散することなく浅い接合状態
でのアニール処理ができる。
サイドウォールスペーサを除去した後、低濃度領域と高
濃度領域とにエキシマレーザ光を照射したので、１工程
のエキシマレーザ光の照射によって、低濃度領域と高濃
度領域とにアニール処理を行うことができる。このた
め、スループットの向上が図れる。しかも低濃度領域や
高濃度領域が深さ方向に拡散することなく浅い接合状態
でのアニール処理ができる。
【図１】実施例の製造工程図である。
【図２】課題の説明図である。
１ ＭＩＳ型半導体装置 １１ 半導体基板 １４ ゲート電極 １５ ゲート絶縁膜 １６ 低濃度領域 １８ サイドウォールスペーサ ２０ 高濃度領域 ３０ エキシマレーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｂ
Claims (1)
- 【請求項１】 半導体基板上にゲート絶縁膜を介してゲ
ート電極を形成した後、前記ゲート電極をマスクにして
第１の不純物を前記半導体基板の上層に導入することで
低濃度領域を形成する第１の工程と、 前記ゲート電極の側壁にサイドウォールスペーサを形成
する第２の工程と、 前記ゲート電極と前記サイドウォールスペーサとをマス
クにして第２の不純物を前記半導体基板の上層に導入す
ることで前記低濃度領域よりも深い状態に高濃度領域を
形成する第３の工程と、 前記サイドウォールスペーサを除去した後、前記低濃度
領域と前記高濃度領域とにエキシマレーザ光を照射して
アニール処理を行う第４の工程とよりなるＭＩＳ型半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26846691A JPH0582545A (ja) | 1991-09-18 | 1991-09-18 | Ｍｉｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26846691A JPH0582545A (ja) | 1991-09-18 | 1991-09-18 | Ｍｉｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582545A true JPH0582545A (ja) | 1993-04-02 |
Family
ID=17458895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26846691A Pending JPH0582545A (ja) | 1991-09-18 | 1991-09-18 | Ｍｉｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582545A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5533446A (en) * | 1993-04-16 | 1996-07-09 | Nissha Printing Co., Ltd. | Thin-film forming apparatus and thin-film forming method |
| JP2002280548A (ja) * | 2001-03-21 | 2002-09-27 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
-
1991
- 1991-09-18 JP JP26846691A patent/JPH0582545A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5533446A (en) * | 1993-04-16 | 1996-07-09 | Nissha Printing Co., Ltd. | Thin-film forming apparatus and thin-film forming method |
| JP2002280548A (ja) * | 2001-03-21 | 2002-09-27 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0316123A (ja) | イオン注入方法およびそれにより製造される半導体装置 | |
| JPS6359251B2 (ja) | ||
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0582545A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| US6107173A (en) | Method of manufacturing semiconductor device | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH09133928A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| KR100266841B1 (ko) | 확산영역형성수단을 개량한 반도체 장치의 제조방법 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JPH06124959A (ja) | 半導体装置の製造方法 | |
| JPH07142447A (ja) | 半導体装置の製造方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPH06204248A (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JPH0244717A (ja) | 半導体装置の製造方法 |