JPH10182292A - 酸化物積層構造およびその製造方法 - Google Patents

酸化物積層構造およびその製造方法

Info

Publication number
JPH10182292A
JPH10182292A JP8336158A JP33615896A JPH10182292A JP H10182292 A JPH10182292 A JP H10182292A JP 8336158 A JP8336158 A JP 8336158A JP 33615896 A JP33615896 A JP 33615896A JP H10182292 A JPH10182292 A JP H10182292A
Authority
JP
Japan
Prior art keywords
thin film
oxide
buffer layer
conductive oxide
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8336158A
Other languages
English (en)
Inventor
Masayuki Suzuki
真之 鈴木
Takaaki Ami
隆明 網
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8336158A priority Critical patent/JPH10182292A/ja
Publication of JPH10182292A publication Critical patent/JPH10182292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 強誘電体不揮発性メモリ、酸化物超伝導デバ
イスなどの電子素子や酸化物光変調素子などの酸化物光
学素子を最適構造で実現可能な酸化物積層構造およびそ
の製造方法を提供する。 【解決手段】 Ｓｉ基板１上にＣｅＯ2 薄膜２を介して
ＳｒＲｕＯ3 薄膜３を下部電極として積層した酸化物積
層構造を用い、その上に強誘電体薄膜としてのＰＺＴ薄
膜４および上部電極としてのＳｒＲｕＯ3 薄膜５を順次
積層して強誘電体不揮発性メモリを構成する。Ｓｉ基板
１、ＣｅＯ2 薄膜２、ＳｒＲｕＯ3 薄膜３およびＳｒＲ
ｕＯ3 薄膜５は（１００）面方位、ＰＺＴ薄膜４は（０
０１）面方位を有する。ＳｒＲｕＯ3 薄膜３およびＳｒ
ＲｕＯ3 薄膜５の代わりにそれぞれ、Ｃｅが拡散された
Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜およびＮｄ2 ＣｕＯ4 薄膜を
用いてもよい。Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜は、例えば、
ＣｅＯ2 薄膜２上にＮｄ2 ＣｕＯ4 薄膜を成長させた
後、７００〜１１５０℃で熱処理を行ってＣｅＯ2 薄膜
２からそのＮｄ2 ＣｕＯ4 薄膜にＣｅを拡散させること
により形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、酸化物積層構造
およびその製造方法に関し、例えば、強誘電体不揮発性
メモリ、酸化物光学素子、酸化物超伝導デバイスなどの
製造に適用して好適なものである。
【０００２】
【従来の技術】酸化物薄膜材料は、１９８６年に報告さ
れた高温超伝導酸化物に端を発し((1)Z. Phys. B.,64,1
89-193(1986)) 、この数年で驚異的に発展してきている
ことは周知の事実である（例えば、(2)MRS Bulletin,XV
II,No.8,16-54(1992) 、(3)MRSBulletin,XIX,No.9,21-5
5(1994)）。
【０００３】そのような状況下、１９５０年代の一時期
に精力的に研究されながら、強誘電体薄膜の界面制御の
難しさなどにより産業に浸透しなかった、強誘電体を用
いたメモリデバイス（例えば、(4)Electrical Engineer
ing,71,916-922(1952)、(5)Bell Labs. Record,33,335-
342(1955))が、最近、強誘電体不揮発性メモリとして新
たに脚光を浴びるようになり、その研究開発が急速に展
開されてきている（例えば、(6)Appl. Phys. Lett.,48,
1439-1440(1986) 、(7) 米国特許第４７１３１５７号、
(8)IEDM Tech. Dig.,850-851(1987)、(9)IEEE J. Solid
State Circuits,23,1171-1175(1988)、(10)Tech. Dig.
ISSCC 88,130-131(1988))。この強誘電体不揮発性メモ
リの現状については、詳細に報告されている（例えば、
(11)応用物理、第62巻、第12号、1212-1215(1993) 、(1
2)エレクトロニク・セラミクス、第24巻、７月号、6-10
(1993)、(13)電子材料、第33巻、第８号（1994)(「強誘
電体薄膜の不揮発性メモリへの応用」特集号) 、(14)セ
ラミックス、第27巻、720-727(1992))。
【０００４】また、酸化物超伝導デバイス（文献(2) お
よび(3) を参照) は当然のことながら、酸化物非線形光
学素子などの応用についても同様に、近年多くの研究開
発が行われていることは、周知の通りである。
【０００５】さて、強誘電体不揮発性メモリとしては、
ペロブスカイト型結晶構造を有する強誘電体酸化物薄膜
を一対の白金（Ｐｔ）電極間にはさんだ構造を有するも
のが多く報告されている（例えば、(15)J. Appl. Phy
s.,70,382-388(1991))。その代表例に、ＰＺＴ薄膜を一
対のＰｔ電極間にはさんだ構造を有する強誘電体不揮発
性メモリがあるが、Ｐｔ電極のはがれが起きやすかった
り、経時変化を示すいわゆるファティーグ特性が悪いも
のが多かった。これは、Ｐｔ電極との界面の近傍におけ
るＰＺＴ薄膜の酸素欠損や、ＰＺＴの自発分極値が大き
いこと、すなわち格子変位量が大きいことに由来する結
合力の疲労などの因子が複雑に絡んで起こるものと考え
られている（例えば、(16)J. Appl. Phys.,70,382-388
(1991))。
【０００６】最近、上述のファティーグ特性を改善する
ために、ビスマス（Ｂｉ）系層状強誘電体酸化物薄膜を
強誘電体薄膜に用いた強誘電体不揮発性メモリが提案さ
れている（例えば、(17)国際公開番号ＷＯ９３／１２５
３８、(18)国際公開番号ＷＯ９３／１２５４２）。
【０００７】しかしながら、このＢｉ系層状強誘電体酸
化物は、強誘電体で最も重要な自発分極値を大きくする
ことができない（例えば、ＰＺＴでは４０μＣ／ｃｍ2
以上の自発分極値を容易に得ることができるが、Ｂｉ系
層状強誘電体酸化物では１５μＣ／ｃｍ2 程度の自発分
極値しか得ることができない）とか、層状物質であるこ
とにより異方性が大きく、デバイス設計において難しい
問題を残す可能性が高いなどの問題がある。このため、
既存のＰＺＴを使いこなす方向での研究開発がなされて
いる。その一つが、導電性酸化物からなる電極の使用で
ある。
【０００８】すなわち、例えば、強誘電体不揮発性メモ
リ用の電極として、ＳｒＲｕＯ3 電極に関して多くの研
究がなされている（(19)Science,258,1766-1769(1992)
、(20)Mater. Res. Soc. Symp. Proc.,310,145-150(19
93)、(21)Appl. Phys. Lett.,63,2570-2572(1993)、(2
2)Mater. Res. Soc. Symp. Proc.,341,229-240(1993)、
(23)E6.8, MRS Fall Meeting at Boston(Nov.28,1995)
、(24)Appl. Phys. Lett.,66,2197-2199(1995)）。
【０００９】また、同じく強誘電体不揮発性メモリ用の
電極として、ＬａＳｒＣｏＯ3 電極についても多くの研
究がなされている（(25)Appl. Phys. Lett.,63,3592-35
94(1993)、(26)Appl. Phys. Lett.,64,1588-1590(199
4)、(27)Appl. Phys. Lett.,64,2511-2513(1994)、(28)
Appl. Phys. Lett.,66,1337-1339(1995)) 。
【００１０】さらに、同じく強誘電体不揮発性メモリ用
の電極として、ＹＢＣＯ相やＬＳＣＯ相などの超伝導酸
化物電極についても多くの研究がなされている（(29)Sc
ience,252,944-946(1991) 、(30)Appl. Phys. Lett.,6
1,1537-1539(1992)、(31)Appl. Phys. Lett.,63,27-29
(1993)、(32)Appl. Phys. Lett.,63,30-32(1993)、(33)
J. Am. Ceram. Soc.,76,3141-3143(1993) 、(34)Appl.
Phys. Lett.,64,1050-1052(1994)、(35)Appl. Phys. Le
tt.,64,3646-3648(1994)、(36)Appl. Phys. Lett.,66,2
493-2495(1995)、(37)Appl. Phys. Lett.,64,3181-3183
(1994)、(38)Appl. Phys. Lett.,66,2069-2071(1995)、
(39)Appl. Phys. Lett.,67,554-556(1995)、(40)J. App
l. Phys.,77,6466-6471(1995) 、(41)J. Appl. Phys.,7
8,4591-4595(1995) 、(42)5th Int. Supercond. Ele.Co
nf./ISEC'95(Sept.18-21,Nagoya,Japan)(1995)pp.246-2
48、(43)Jpn. J. Appl. Phys.,33,5182-5186(1994)、(4
4)Physica C,235-240,739-740(1994) 、(45)Appl. Phy
s. Lett.,66,299-301(1995)、(46)Appl. Phys. Lett.,6
6,1172-1174(1995)、(47)Appl. Phys. Lett.,67,58-60
(1995)) 。特に、電極材料として、強誘電体層と同じペ
ロブスカイト関連構造を有する導電性酸化物を使用すれ
ば、残留分極値の向上（例えば、文献(23)および(48)Ma
ter. Res. Soc. Symp. Proc.,401,139-149(1996)) だけ
でなく、ファティーグ特性の回復および向上も図ること
ができることが報告されている（文献(20)および(49)Jp
n. J. Appl. Phys.,33,5207(1994))。
【００１１】
【発明が解決しようとする課題】しかしながら、上述の
強誘電体不揮発性メモリや酸化物超伝導デバイス、さら
にはＬｉＮｂＯ3 、ＬｉＴａＯ3 、ＫＴａ1-x Ｎｂx Ｏ
3 などを用いた酸化物光学素子などのこれまでの研究開
発（例えば、(50)Mater. Res. Soc. Symp. Proc.,341,2
53(1994)、(51)Mater. Res. Soc. Symp. Proc.,341,265
(1994)）では、それらの基板に関する考察がほとんどな
されておらず、問題があった。実際、例えば従来の強誘
電体不揮発性メモリにおいては、シリコン基板上に成膜
されたホウ素リンシリケートガラス（ＢＰＳＧ）膜上に
下部電極層を成膜し、その上に強誘電体層を成膜してい
るが、この方法では、下部電極層が多結晶となり、した
がってその上に成膜される強誘電体層も多結晶となるた
め、この強誘電体層の結晶粒の高密度化に伴う、いわゆ
るサイズ効果、すなわち分極値の低下などを引き起こす
ことが懸念される。さらに、酸化物光学素子は、これま
ではほとんど単体のものであり、シリコン基板上に成長
された膜を用いたものに関しては、ほとんど知られてい
ないのが現状である。
【００１２】このような背景の下に、本発明者は先に、
シリコン基板上に酸化物薄膜を積層させた酸化物積層構
造およびこれを用いた強誘電体不揮発性メセリについて
提案した（(52)特願平７−１５８５２１号、(53)特願平
７−１６１４２２号、(54)特願平７−１６９２６６号、
(55)J. Ceram. Soc. Japan, Int. Edition,103,1088-10
99(1995)）。
【００１３】しかしながら、本発明者の知見によれば、
これまでに提案された強誘電体不揮発性メモリ、酸化物
超伝導デバイスなどの電子素子や、酸化物光変調素子な
どの酸化物光学素子は、その構造の最適化に関しては、
まだ十分とは言えない状況にある。
【００１４】特に、これらのデバイスの構築のために
は、シリコン基板に格子整合した膜、より好適にはエピ
タキシャル膜によりデバイスを構成するのが最もよい
が、そのためには、通常、原子層成長法による成長法が
用いられる。その最有力候補が、分子線エピタキシー
（ＭＢＥ）法、反応性蒸着法あるいはレーザアブレーシ
ョン法（これはパルスレーザデポジション法またはレー
ザＭＢＥ法と呼ばれることもある）である。これらの手
法に共通しているのが、高真空中での酸化物薄膜の成長
である。しかしながら、上述の種々の文献の技術の多く
には、酸素欠陥についての問題が残されている。さら
に、シリコン基板上に単純に目的組成の酸化物薄膜を成
長させていくだけだと、熱処理による自然拡散が生じて
しまうため、現実的には、初期設計通りに酸化物積層構
造が形成されないという問題があった。
【００１５】したがって、この発明の目的は、強誘電体
不揮発性メモリ、酸化物超伝導デバイスなどの電子素子
や、酸化物光変調素子などの酸化物光学素子を最適構造
で実現することができる酸化物積層構造およびそのよう
な酸化物積層構造を容易に製造することができる酸化物
積層構造の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明者は、上記目的を
達成すべく、強誘電体不揮発性メモリ、酸化物超伝導デ
バイスなどの酸化物電子素子や酸化物光変調素子などの
酸化物光学素子の実現に最適な材料系などについて詳細
な検討を行った。以下にその概要を述べる。
【００１７】まず、基板としては、安価かつ入手容易で
結晶性にも優れた単結晶のシリコン基板が、最も有力な
候補として挙げられる。
【００１８】次に、電極材料に関しては、電極材料にＰ
ｔを用いた従来の強誘電体不揮発性メモリにおける問題
を回避することができるものとして、導電性酸化物、特
にペロブスカイト型結晶構造を有するものが、優れてい
ると考えられる。この導電性酸化物のうち、一般式ＡＢ
Ｏ3 で表される単純ペロブスカイト型酸化物、あるい
は、その構造に近い物質の具体例を挙げると、下記の通
りである。
【００１９】 （１） （Ｓｒ，Ｃａ）（Ｖ，Ｃｒ，Ｆｅ，Ｒｕ）Ｏ3 （ただし、Ｓｒ＋Ｃａ＝１、Ｖ＋Ｃｒ＋Ｆｅ＋Ｒｕ＝１） （２） Ｌａ（Ｔｉ，Ｃｏ，Ｎｉ，Ｃｕ）Ｏ3 （ただし、Ｔｉ＋Ｃｏ＋Ｎｉ＋Ｃｕ＝１） （３） （Ｈ，Ｌｉ，Ｎａ，Ｋ）（Ｒｅ，Ｍｏ，Ｎｂ）Ｏ3 （ただし、Ｈ＋Ｌｉ＋Ｎａ＋Ｋ＝１、Ｒｅ＋Ｍｏ＋Ｎｂ＝１） （４） Ｌａ1-x Ｓｒx ＶＯ3 （ただし、０．２３≦ｘ≦１） Ｌａ1-x Ｓｒx ＭｎＯ3 （ただし、０．２≦ｘ≦０．４） Ｌａ1-x Ｓｒx ＣｏＯ3 （ただし、０≦ｘ≦０．３） （５） ＢａＰｂＯ3 （６） Ｃａn+1 Ｔｉn Ｏ3n+1 （７） （ＢｉＰｂ）2 （Ｒｕ1-x （Ｂｉ，Ｐｂ）x ）2 Ｏ7-d （ただし、この物質はパイロクロアー型結晶構造を有し、 また、０≦ｘ≦１、０≦ｄ≦１） （８） （Ｓｒ，Ｃａ，Ｂａ）ＣｕＯ2 （ただし、Ｓｒ＋Ｃａ＋Ｂａ＝１） （９） （Ｓｒ，Ｃａ，Ｂａ）ＲｕＯ3 （ただし、Ｓｒ＋Ｃａ＋Ｂａ＝１） ここで、（１）〜（４）式などにおける（ ，・・
・， ）は、括弧内に列挙された複数の元素からなる群
より選ばれた一種類の元素または括弧内に列挙された複
数の元素からなる群より選ばれた二種類以上の元素を固
溶させたものを意味する。後者のように二種類以上の元
素を固溶させる場合、これらの元素の組成比の合計は１
である。例えば、（Ｖ，Ｃｒ，Ｆｅ，Ｒｕ）は、Ｖ，Ｃ
ｒ，ＦｅおよびＲｕからなる群より選ばれた一種類の元
素またはＶ，Ｃｒ，ＦｅおよびＲｕからなる群より選ば
れた二種類以上の元素を固溶させたものを意味し、後者
の場合、Ｖ，Ｃｒ，ＦｅおよびＲｕの組成比の合計は１
であり、これをＶ＋Ｃｒ＋Ｆｅ＋Ｒｕ＝１と略記する。
以下においても同様である。
【００２０】導電性酸化物のうち層状ペロブスカイト型
酸化物としては、下記のものが挙げられる。まず、いわ
ゆるＴ相としては、 （１０） Ｌａ2 ＣｕＯ4 （１１）（Ｌａ1-x Ｂａx ）2 ＣｕＯ4 （１２）（Ｌａ1-x Ｓｒx ）2 ＣｕＯ4 （１３）（Ｌａ1-x Ｃａx ）2 ＣｕＯ4 が挙げられる（ただし、０≦ｘ≦１）。
【００２１】また、いわゆるＴ´相としては、 （１４） Ｎｄ2 ＣｕＯ4 （１５） Ｐｒ2 ＣｕＯ4 （１６） Ｓｍ2 ＣｕＯ4 （１７） Ｇｄ2 ＣｕＯ4 （１８） Ｅｕ2 ＣｕＯ4 （１９）（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4 (20)(Nd1-x Ｔｈx ）2 ＣｕＯ4 （２１）（Ｓｍ1-x Ｃｅx ）2 ＣｕＯ4 （２２）（Ｇｄ1-x Ｃｅx ）2 ＣｕＯ4 （２３）（Ｅｕ1-x Ｃｅx ）2 ＣｕＯ4 （２４）（Ｐｒ1-x Ｃｅx ）2 ＣｕＯ4 が挙げられる（ただし、０≦ｘ≦１）。ここで、（１
４）〜（１８）に示す物質を含むＴ´相の一般式は、
（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 と表すこ
とができる。図１に、Ｔ´相の代表的な物質であるＮｄ
2 ＣｕＯ4 の結晶構造を示す。なお、上述のＴ´相のう
ち、（１９）の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4は、本発
明者らによって、Ｎｄ2 ＣｕＯ4 からなる母体材料への
Ｃｅ固溶と酸素欠陥との導入により超伝導になることが
発見された物質でもある（例えば、(57)特開平０２−２
１２３０２号公報、(58)第４４回日本物理学会年会（平
塚市）、１９８９年３月３１日、３１ａ−ＰＳ−１０
１）。
【００２２】さらに、Ｒｕ系の物質としては、 （２５）Ｓｒ2 （Ｒｕ1-x Ｉｒx ）Ｏ4 （２６）Ｓｒ2 （Ｒｕ1-x Ｒｈx ）Ｏ4 （２７）Ｓｒ2 （Ｒｕ1-x Ｒｈx ）Ｏ4 が挙げられる（ただし、０≦ｘ≦１）。
【００２３】電極材料としては、上に挙げたもののほか
に、他の高温超伝導酸化物も使用可能である。その具体
例をいくつか挙げると、下記の通りである。
【００２４】（２８）ＹＢａ2 Ｃｕ3 Ｏ7-d （ただし、
０≦ｄ≦０．６） （２９）ＹＢａ2 Ｃｕ4 Ｏ8 （３０）Ｂｉ2 Ｓｒ2 Ｃａn-1 Ｃｕn Ｏ2n+4（ただし、
ｎ≦４） （３１）Ｔｌm Ｂａ2 Ｃａn-1 Ｃｕn Ｏ2n+4 （ただし、ｍ＝１または２、ｎ≦５） さて、電極材料として上述のような導電性酸化物を用い
る場合、この導電性酸化物をシリコン基板上に直接エピ
タキシャル成長させることは一般には難しい。そこで、
シリコン基板上にまず、このシリコン基板と格子整合す
る材料からなるバッファ層をエピタキシャル成長させ、
その上にこのバッファ層と格子整合する導電性酸化物薄
膜をエピタキシャル成長させることを考える。このよう
にすることにより、広範囲の導電性酸化物の中から、最
適な電極材料を選択することができる。このバッファ層
は、その上に導電性酸化物薄膜をエピタキシャル成長さ
せることができるようにするためには、酸化物からなる
ものが好ましい。ここで、この酸化物からなるバッファ
層は、シリコン基板上に直接エピタキシャル成長させる
ことができることが必要である。
【００２５】このようなシリコン基板上に直接エピタキ
シャル成長可能な酸化物材料としては、表１に示すよう
に、現在、酸化マグネシウム（ＭｇＯ）、酸化セリウム
（セリア）（ＣｅＯ2 ）、α型アルミナ（α−Ａｌ2 Ｏ
3 ）、イットリウム安定化ジルコニウム（ＹＳＺ）およ
びマグネシウム・アルミニウム・スピネル（ＭｇＡｌ2
Ｏ4 ）の五種類に限られている。もちろん、これ以外の
酸化物がシリコン基板上に直接エピタキシャル成長しな
いことが明らかとなっているわけではなく、これ以外に
直接エピタキシャル成長可能なものがある可能性はあ
る。表１には、酸化物結晶の格子定数（ａ、ｃ）および
熱膨張率（α）を示してある（いくつかのデータはF.S.
Galasso 著「Structure and Properties of Inorganic
Solids」（Int.Series of Monographs in Solid State
Physics, Vol.7）に記載されているものを用いた）。な
お、Ｓｉの格子定数および熱膨張率は、それぞれａ＝
０．５４３０８８４ｎｍおよびα＝３．０×１０-6／Ｋ
である。
【００２６】
【表１】
【００２７】シリコン基板とその上にエピタキシャル成
長させる酸化物材料とは、それらの格子定数および熱膨
張率の一致が最も重要である。図１に、酸化物材料とし
て最も有力視されているＭｇＡｌ2 Ｏ4 およびＣｅＯ2
の格子定数の温度依存性をＳｉの格子定数の温度依存性
とともに示す。
【００２８】図１より、バッファ層の材料としては、Ｃ
ｅＯ2 の方がＭｇＡｌ2 Ｏ4 よりも優れていることがわ
かる。また、成膜の観点からも、ＣｅＯ2 は金属元素が
一種類であることから、二種類の金属元素を用いるＭｇ
Ａｌ2 Ｏ4 に比べて現実的には有利であることが明らか
である。
【００２９】バッファ層の材料としてこのＣｅＯ2 を用
いる場合、その上に形成する電極の材料としては上述の
種々の酸化物材料を用いることができるが、それらのう
ち、（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 で表
されるＴ´相は、Ｃｅドープにより高い導電性を得るこ
とができるという観点から、特に優れている。すなわ
ち、例えば、このＣｅＯ2 からなるバッファ層上に（Ｎ
ｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 を電極材料と
して積層した後、熱処理を行って下地のバッファ層から
Ｃｅを、その（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 Ｃｕ
Ｏ4 に拡散させてドープすることにより導電性を高める
ことができる。この（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）
2 ＣｕＯ4 はまた、格子定数がバッファ層の格子定数に
近く、ペロブスカイト関連結晶構造を有していることな
どにより、ＣｅＯ2 との格子整合も良好であるという利
点も有している。
【００３０】この発明は、本発明者による上記考察に基
づいて、案出されたものである。
【００３１】すなわち、上記目的を達成するために、こ
の発明の第１の発明による酸化物積層構造は、シリコン
基板と、シリコン基板上の、酸化セリウムからなり、か
つ、（１００）面方位を有するバッファ層と、バッファ
層上の導電性酸化物薄膜とを有することを特徴とするも
のである。
【００３２】この第１の発明において、好適には、バッ
ファ層はシリコン基板とほぼ格子整合し、導電性酸化物
薄膜はバッファ層とほぼ格子整合している。これらのバ
ッファ層および導電性酸化物薄膜は、好適には、シリコ
ン基板上にエピタキシャル成長されたものである。
【００３３】この第１の発明において、導電性酸化物薄
膜は、典型的には、ペロブスカイト型結晶構造を有す
る。このペロブスカイト型結晶構造を有する導電性酸化
物は、上に挙げたものなどから必要に応じて選ばれる
が、その具体例を挙げると、（Ｓｒ，Ｃａ，Ｂａ）Ｃｕ
Ｏ2 （ただし、Ｓｒ＋Ｃａ＋Ｂａ＝１）、（Ｓｒ，Ｃ
ａ，Ｂａ）ＲｕＯ3 （ただし、Ｓｒ＋Ｃａ＋Ｂａ＝１）
などである。
【００３４】ここで、（Ｓｒ，Ｃａ，Ｂａ）ＲｕＯ3 の
一種であるＳｒＲｕＯ3 について考察する。このＳｒＲ
ｕＯ3 は、バルクでは通常のペロブスカイト型結晶構造
の格子定数（ａ、ｂ）の２1/2 倍のサイズの単位胞（ａ
＝０．５５６７０ｎｍ、ｂ＝０．５５３０４ｎｍ、ｃ＝
０．７８４４６ｎｍ）を有しているが、薄膜ではその１
／２1/2 倍のサイズに戻ることがあり（ａ＝ｂ＝０．３
９３ｎｍ）、種々の下地酸化物層と格子整合しやすい。
【００３５】この第１の発明において、導電性酸化物薄
膜は、層状ペロブスカイト型結晶構造を有するものであ
ることもある。この層状ペロブスカイト型結晶構造を有
する導電性酸化物は、上に挙げたものなどから必要に応
じて選ばれるが、その具体例を挙げると、（Ｌａ
1-x （Ｓｒ，Ｃａ，Ｂａ）x ）2 ＣｕＯ4 （ただし、０
≦ｘ≦０．１５）、（（Ｎｄ，Ｓｍ，Ｐｒ，Ｇｄ）1-x
（Ｃｅ，Ｔｈ）x ）2 ＣｕＯ4-d （ただし、０≦ｘ≦
０．１、０≦ｄ≦０．１）、（Ｙ，Ｌａ，Ｎｄ，Ｓｍ，
Ｇｄ，Ｅｕ，Ｐｒ，Ｈｏ）Ｂａ2 Ｃｕ3 Ｏ7-d （ただ
し、Ｙ＋Ｌａ＋Ｎｄ＋Ｓｍ＋Ｇｄ＋Ｅｕ＋Ｐｒ＋Ｈｏ＝
１、０≦ｄ≦０．５）、（Ｂｉ1-x Ｐｂx ）2 Ｓｒ2 Ｃ
ａn-1 Ｃｕn Ｏ2n+4（ただし、０＜ｎ≦４、０≦ｘ≦
１）、Ｔｌm Ｂａ2 Ｃａn-1 Ｃｕn Ｏ2n+4（ただし、ｍ
＝１または２、０＜ｎ≦５）、Ｓｒ2 （Ｒｕ，Ｒｈ，Ｉ
ｒ，Ｃｕ）Ｏ4-d （ただし、Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＝
１、０≦ｄ≦１）などである。これらのうち、Ｓｒ
2 （Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ）Ｏ4-d の一種に、Ｓｒ2
ＲｕＯ4 がある。
【００３６】この第１の発明において、好適には、シリ
コン基板は（１００）面方位を有する。ここで、導電性
酸化物薄膜がペロブスカイト型結晶構造を有する場合に
は、その導電性酸化物薄膜は典型的には（１００）面方
位を有する。また、導電性酸化物薄膜が層状ペロブスカ
イト型結晶構造を有する場合には、その導電性酸化物薄
膜は典型的には（００１）面方位を有する。
【００３７】この第１の発明においては、必要に応じ
て、バッファ層とシリコン基板および／または導電性酸
化物薄膜との格子整合やバッファ層中の酸素量の調整な
どの目的で、バッファ層に微量のＺｒＯ2 を固溶させて
もよい。
【００３８】この第１の発明においては、シリコン基板
とバッファ層との間に膜厚５ｎｍ以下の酸化シリコン膜
またはバッファ層と異なる組成の膜が介在していること
もあり得る。
【００３９】この発明の第２の発明による酸化物積層構
造は、シリコン基板と、シリコン基板上の酸化セリウム
からなるバッファ層と、バッファ層上の、バッファ層を
構成する酸化セリウムからセリウムが拡散された（Ｎ
ｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 からなる導電
性酸化物薄膜とを有することを特徴とするものである。
【００４０】この第２の発明においては、好適には、バ
ッファ層はシリコン基板とほぼ格子整合し、導電性酸化
物薄膜はバッファ層とほぼ格子整合している。これらの
バッファ層および導電性酸化物薄膜は、好適には、シリ
コン基板上にエピタキシャル成長されたものである。
【００４１】この第２の発明において、典型的には、導
電性酸化物薄膜に拡散されたセリウムの原子濃度はバッ
ファ層と導電性酸化物薄膜との界面から離れる方向に指
数関数的に減少している。
【００４２】この第２の発明において、酸化物積層構造
は、導電性酸化物薄膜上の、ペロブスカイト型結晶構
造、イルメナイト型結晶構造またはＧｄＦｅＯ3 型結晶
構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ，Ｍｇ，Ｂｉ，
Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）（Ｔｉ，Ｚｒ，Ｓ
ｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，Ｃｕ，Ｇａ，Ａ
ｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ）Ｏ3 （ただし、Ｂ
ａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌｉ＋Ａｇ＋Ｎａ
＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｓｎ＋Ｔｈ＋Ｃｅ＋
Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋Ｎｂ＋Ｔａ＋Ｓ
ｂ＋Ｂｉ＋Ｐｂ＝１）からなる酸化物薄膜をさらに有す
ることがある。また、導電性酸化物薄膜上の、二種類以
上の上記酸化物薄膜からなる酸化物超格子をさらに有す
ることも、導電性酸化物薄膜上の、二種類以上の上記酸
化物薄膜の積層膜をさらに有することもある。
【００４３】この第２の発明においては、例えば、シリ
コン基板およびバッファ層はそれぞれ（１００）面方位
を有し、導電性酸化物薄膜は（００１）面方位を有する
場合もあるし、シリコン基板およびバッファ層はそれぞ
れ（１００）面方位を有し、導電性酸化物薄膜は（００
１）面方位を有する場合もある。
【００４４】この第２の発明においては、必要に応じ
て、バッファ層とシリコン基板および／または導電性酸
化物薄膜との格子整合やバッファ層中の酸素量の調整な
どの目的で、バッファ層に微量のＺｒＯ2 を固溶させて
もよい。
【００４５】この第２の発明においては、シリコン基板
とバッファ層との間に膜厚５ｎｍ以下の酸化シリコン膜
またはバッファ層と異なる組成の膜が介在していること
もあり得る。
【００４６】この発明の第３の発明による酸化物積層構
造の製造方法は、シリコン基板上に酸化セリウムからな
るバッファ層を成長させる工程と、バッファ層上に（Ｎ
ｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 からなる導電
性酸化物薄膜を成長させる工程と、熱処理を行うことに
よりバッファ層を構成する酸化セリウムから導電性酸化
物薄膜にセリウムを拡散させる工程とを有することを特
徴とするものである。
【００４７】この第３の発明においては、好適には、シ
リコン基板上にバッファ層および導電性酸化物薄膜を順
次エピタキシャル成長させる。また、熱処理は、好適に
は、７００〜１１５０℃の温度で行い、より好適には、
７００〜９５０℃の温度で行う。
【００４８】この第３の発明においては、典型的には、
成長室内においてバッファ層上に導電性酸化物薄膜を成
長させた後、成長室内でそのまま熱処理を行う。
【００４９】この発明の第４の発明による酸化物積層構
造の製造方法は、シリコン基板上に酸化セリウムからな
るバッファ層を成長させる工程と、バッファ層上に（Ｎ
ｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 からなる導電
性酸化物薄膜を成長させるとともに、バッファ層を構成
する酸化セリウムから導電性酸化物薄膜にセリウムを拡
散させる工程とを有することを特徴とするものである。
【００５０】この第４の発明においては、好適には、シ
リコン基板上にバッファ層および導電性酸化物薄膜を順
次エピタキシャル成長させる。また、導電性酸化物薄膜
は、好適には、７００〜１１５０℃の温度、より好適に
は、７００〜９５０℃の温度で成長させる。
【００５１】この発明の第５の発明による酸化物積層構
造の製造方法は、シリコン基板上に酸化セリウムからな
るバッファ層を成長させる工程と、バッファ層上に（Ｎ
ｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 からなる導電
性酸化物薄膜を４００〜７００℃の温度で成長させる工
程と、７００〜１１５０℃の温度で熱処理を行うことに
よりバッファ層を構成する酸化セリウムから導電性酸化
物薄膜にセリウムを拡散させる工程とを有し、導電性酸
化物薄膜を成長させる工程および導電性酸化物薄膜にセ
リウムを拡散させる工程を繰り返すようにしたことを特
徴とするものである。
【００５２】この第５の発明においては、好適には、シ
リコン基板上にバッファ層および導電性酸化物薄膜を順
次エピタキシャル成長させる。
【００５３】この第５の発明においては、好適には、導
電性酸化物薄膜を５００〜６００℃の温度で成長させ、
７００〜９５０℃の温度で熱処理を行う。
【００５４】この発明の第３の発明、第４の発明および
第５の発明においては、良好な導電性酸化物薄膜を成長
させる観点から、好適には、導電性酸化物薄膜を成長さ
せる際の成長室内の雰囲気中の酸素分圧は１×１０-7気
圧以上１×１０-2気圧以下とする。
【００５５】上述のように構成された、この発明の第１
の発明による酸化物積層構造においては、シリコン基板
の面方位、導電性酸化物薄膜の材料や面方位などの組み
合わせにより、バッファ層をシリコン基板とほぼ格子整
合させることができるとともに、導電性酸化物薄膜をバ
ッファ層とほぼ格子整合させることができる。この場
合、この導電性酸化物薄膜の下地に対する密着性は良好
であるので、この導電性酸化物薄膜を電極として用いた
とき、この電極が下地からはがれる問題はない。また、
例えば、強誘電体不揮発性メモリにおいては、使用する
強誘電体薄膜の材料に応じて、この強誘電体薄膜が下地
の導電性酸化物薄膜とほぼ格子整合するようにこの導電
性酸化物薄膜の材料を選択することにより、強誘電体薄
膜の導電性酸化物薄膜に対する密着性は良好となり、は
がれが起きにくい。また、導電性酸化物薄膜を電極とし
て用いたとき、この電極との界面における強誘電体薄膜
の酸素欠損を抑えることができるので、良好な電気的特
性を得ることができ、特に、強誘電体不揮発性メモリに
おいては、良好なファティーグ特性を得ることができ
る。さらに、この導電性酸化物薄膜に対する密着性は、
この導電性酸化物薄膜上に成膜する酸化膜が超伝導膜や
光学膜などであっても、同様である。
【００５６】上述のように構成された、この発明の第２
の発明による酸化物積層構造においては、シリコン基板
の面方位、導電性酸化物薄膜の材料や面方位などの組み
合わせにより、バッファ層をシリコン基板とほぼ格子整
合させることができるとともに、導電性酸化物薄膜をバ
ッファ層とほぼ格子整合させることができる。この場
合、この導電性酸化物薄膜の下地に対する密着性は良好
であるので、この導電性酸化物薄膜を電極として用いた
とき、この電極が下地からはがれる問題はない。また、
例えば、強誘電体不揮発性メモリにおいては、使用する
強誘電体薄膜の材料に応じて、この強誘電体薄膜が下地
の導電性酸化物薄膜とほぼ格子整合するようにこの導電
性酸化物薄膜の材料を選択することにより、強誘電体薄
膜の導電性酸化物薄膜に対する密着性は良好となり、は
がれが起きにくい。また、導電性酸化物薄膜を電極とし
て用いたとき、この電極との界面における強誘電体薄膜
の酸素欠損を抑えることができるので、良好な電気的特
性を得ることができ、特に、強誘電体不揮発性メモリに
おいては、良好なファティーグ特性を得ることができ
る。さらに、この導電性酸化物薄膜に対する密着性は、
この導電性酸化物薄膜上に成膜する酸化膜が超伝導膜や
光学膜などであっても、同様である。また、導電性酸化
物薄膜にセリウムを拡散させていることにより、この導
電性酸化物薄膜の導電性を大幅に向上させることがで
き、電極として用いて好適なものとなる。
【００５７】上述のように構成された、この発明の第３
の発明、第４の発明および第５の発明による酸化物積層
構造の製造方法においては、（Ｎｄ，Ｐｒ，Ｓｍ，Ｇ
ｄ，Ｅｕ）2 ＣｕＯ4 からなる導電性酸化物薄膜に、バ
ッファ層を構成する酸化セリウムからセリウムが拡散さ
れた、この発明の第２の発明による酸化物積層構造を容
易に製造することができる。
【００５８】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
【００５９】図３はこの発明の第１の実施形態による強
誘電体不揮発性メモリ、特にそのキャパシタ部を示す断
面図である。
【００６０】図３に示すように、この強誘電体不揮発性
メモリにおいては、Ｓｉ基板１上にＣｅＯ2 薄膜２、Ｓ
ｒＲｕＯ3 薄膜３、ＰＺＴ薄膜４およびＳｒＲｕＯ3 薄
膜５が順次積層されている。この場合、ＣｅＯ2 薄膜２
はバッファ層を構成する。また、ＳｒＲｕＯ3 薄膜３お
よびＳｒＲｕＯ3 薄膜５は、それぞれ下部電極および上
部電極を構成する。これらのＳｒＲｕＯ3 薄膜３および
ＳｒＲｕＯ3 薄膜５の比抵抗値は２〜３００μΩ・ｃｍ
であり、電極として用いるのに十分低い値である。ＰＺ
Ｔ薄膜４は強誘電体薄膜を構成する。
【００６１】この場合、Ｓｉ基板１、ＣｅＯ2 薄膜２、
ＳｒＲｕＯ3 薄膜３およびＳｒＲｕＯ3 薄膜５は、いず
れも（１００）面方位を有する。また、ＰＺＴ薄膜４は
（００１）面方位を有する。なお、Ｓｉ基板１は、不純
物をドープしたものであっても、ノンドープのものであ
ってもよい。
【００６２】この強誘電体不揮発性メモリにおいて、Ｓ
ｉ基板１、ＣｅＯ2 薄膜２、ＳｒＲｕＯ3 薄膜３、ＰＺ
Ｔ薄膜４およびＳｒＲｕＯ3 薄膜５は、相互にほぼ完全
に格子整合しており、エピタキシャルな関係を有してい
る。
【００６３】ところで、強誘電体不揮発性メモリは、当
然ではあるが、できるだけ効率的な強誘電性ヒステリシ
ス曲線を有することが望まれている。そのためには、い
わゆる角型比（＝残留分極（Ｐr ）／自発分極
（Ｐs ））が高いこと、および、抗電界（Ｅc ）が適度
に低いことの二つの条件を満たす必要がある。したがっ
て、角型比を高くするためには、ＰＺＴ薄膜４の結晶軸
異方性、すなわち分極異方性を有効に活用することがで
きるようにすることが重要である。
【００６４】上述のように構成されたこの第１の実施形
態による強誘電体不揮発性メモリを製造するには、Ｓｉ
基板１上にＣｅＯ2 薄膜２、ＳｒＲｕＯ3 薄膜３、ＰＺ
Ｔ薄膜４およびＳｒＲｕＯ3 薄膜５を順次エピタキシャ
ル成長させる。このエピタキシャル成長には、反応性蒸
着法、スパッタリング法、レーザアブレーション法など
を用いることができる。このうち反応性蒸着法は、抵抗
加熱および電子ビーム加熱の併用により基板付近に酸化
力の強いオゾンや活性酸素ガスなどの雰囲気を作って蒸
着を行う蒸着法の一種であり、活性化反応性蒸着法とも
呼ばれる（例えば、(17)日本セラミックス学会誌、第98
巻、749-753(1990))。この反応性蒸着法やレーザアブレ
ーション法などの高真空を用いる成膜時には、１単位胞
毎の原子レベルでの膜厚制御が、いわゆるＲＨＥＥＤ
（反射高速電子回折）振動をモニタすることにより可能
である。
【００６５】また、ＣｅＯ2 薄膜２については、上述の
方法以外に、有機金属化学気相成長（ＭＯＣＶＤ）法に
よってもエピタキシャル成長させることができる。この
ＭＯＣＶＤ法によるＣｅＯ2 薄膜２のエピタキシャル成
長方法を、図４に示すホットウォール型反応容器を備え
たＭＯＣＶＤ装置を用いた一例について説明すると、次
の通りである。
【００６６】図４において、有機金属化合物原料である
Ｃｅ（ＤＰＭ）4 （これはＣｅ（ｔｈｄ）4 と略記され
ることがある。ＤＰＭはジピバロイルメタン、ｔｈｄは
２，２，６，６−テトラメチル−３，５−ヘプタンジオ
ンを意味する。）１１を、例えば３００℃近傍の温度に
保持されたホットボックス１２内に収納された原料容器
１３に入れ、Ｃｅ（ＤＰＭ）4 ガスを適当な蒸気圧で発
生させる。一方、純化Ａｒガス供給装置１４から配管１
５を介して原料容器１３内に純化Ａｒガスをキャリアガ
スとして供給し、Ｃｅ（ＤＰＭ）4 ガスとこの純化Ａｒ
ガスとの混合ガスを、配管１６を通じて、例えば流速３
００ｃｃ／ｍｉｎでホットウォール型反応容器１７内に
供給する。このホットウォール型反応容器１７内にはま
た、純化Ｏ2 供給装置１８から配管１９を介して例えば
流速約６００ｃｃ／ｍｉｎで純化Ｏ2 を酸化性ガスとし
て同時に供給する。このとき、ホットウォール型反応容
器１７内は、図示省略した真空ポンプにより、例えば１
０Ｔｏｒｒ以下、好適には数Ｔｏｒｒに減圧しておく。
また、このときのＣｅ（ＤＰＭ）4 ガスの分圧は例えば
５×１０-4Ｔｏｒｒに維持する。符号２０はバイパス配
管、Ｖ1 〜Ｖ5 はバルブ、２１、２２はマスフローコン
トローラ（ＭＦＣ）、２３、２４は圧力ゲージを示す。
【００６７】ホットウォール型反応容器１７内のＳｉＣ
サセプタ２５上にＳｉ基板１を設置しておき、このＳｉ
Ｃサセプタ２５をヒーター２１により加熱しておく。こ
のＳｉＣサセプタ２５はまた、必要に応じて、赤外線ラ
ンプ２７により加熱することができるようになってい
る。成長時のＳｉ基板１の温度は、６００〜７００℃の
範囲、例えば６８０℃が最適であった。ここで、このＳ
ｉ基板１としては、その表面のダングリングボンドを水
素で終端させたものを用いた。そして、このＳｉ基板１
上に、ＣｅＯ2 薄膜２をエピタキシャル成長させる。な
お、符号２８はＳｉＣサセプタ２５の温度を測定するた
めの熱電対、２９はイオンゲージ、３０はピラニーゲー
ジを示す。
【００６８】このＭＯＣＶＤ法によるＣｅＯ2 薄膜２の
エピタキシャル成長においては、成長時のＳｉ基板１の
温度が７００℃を超えると、その上にエピタキシャル成
長されるＣｅＯ2 薄膜２の面方位は徐々に（１００）で
はなくなり、（１１１）面方位のＣｅＯ2 薄膜２が成長
するようになる。したがって、成長時のＳｉ基板１の温
度は、７００℃以下が好ましい。一方、Ｓｉ基板１の温
度が６００℃を下回ると、その上に成長するＣｅＯ2 薄
膜２の結晶性が著しく悪化するので、上述のようにＳｉ
基板１の温度は６００〜７００℃の範囲が最適である。
【００６９】ここで、強誘電体不揮発性メモリにおける
強誘電体薄膜の厚さが減少したときのリーク電流（ある
いは絶縁破壊）およびいわゆるサイズ効果の問題につい
て論じておく。
【００７０】リーク電流を防止するため、電極間にはさ
まれた強誘電体薄膜には、その厚さ方向に１０個以上の
結晶粒が存在するようにすることが望まれている。これ
は、電極間に入っている結晶粒の数が少なくなると、リ
ーク電流が著しく増大するためである。このときの強誘
電体薄膜（厚さ１μｍ程度）の様子を図５に模式的に示
し、そのときの強誘電体不揮発性メモリの電流−電圧
（Ｉ−Ｖ）特性を図６に示す。
【００７１】厚さが１００ｎｍ程度に減少したときの強
誘電体薄膜の様子を図７に模式的に示す。このとき、こ
の強誘電体薄膜の厚さ方向に存在する結晶粒の数は１０
よりも少ない。このときの強誘電体不揮発性メモリのＩ
−Ｖ特性を図８に示す。図８を図６と比較すると明らか
なように、電極間に入っている結晶粒の数が１０よりも
少ないときのリーク電流は、電極間に入っている結晶粒
の数が１０個以上であるときのリーク電流よりも多くな
っている。
【００７２】厚さがさらに減少して５０ｎｍ以下になっ
たときの強誘電体薄膜の様子を図９に模式的に示す。こ
のとき、この強誘電体薄膜は単結晶である。このときの
強誘電体不揮発性メモリのＩ−Ｖ特性を図１０に示す。
図１０を図６および図８と比較すると明らかなように、
強誘電体薄膜が単結晶であるときのリーク電流は、強誘
電体薄膜が多結晶であるときのリーク電流に比べて大幅
に減少している。
【００７３】次に、強誘電体のサイズ効果について説明
する。このサイズ効果とは、強誘電体薄膜の厚さを減少
させたとき、この強誘電体薄膜は強誘電性を保持するこ
とができるか、というものである。これは、室温で正方
晶（強誘電性）が安定である物質の粒径が非常に小さく
なると、ある値を境にしてそれ以下の粒径で急に立方晶
に変化して強誘電性を失う現象で、従来はもっぱら微粒
子に対して議論されてきた。つまり、三次元的なサイズ
縮小による物性変化と言える。このサイズ効果は、具体
的には、例えばＢａＴｉＯ3 多結晶薄膜の場合は０．１
μｍ以下である。ＰＺＴ多結晶薄膜の場合も、同様な結
果が得られている。
【００７４】以上のようなリーク電流およびサイズ効果
の問題を考慮すると、この第１の実施形態において強誘
電体薄膜として単結晶のＰＺＴ薄膜４を用いていること
は、強誘電体薄膜の厚さが１００〜２００ｎｍ程度に減
少したときに有利になると考えられる。
【００７５】この第１の実施形態による強誘電体不揮発
性メモリによれば、以下のような種々の利点を得ること
ができる。すなわち、下部電極として用いられるＳｒＲ
ｕＯ3 薄膜３は、その下地のＣｅＯ2 薄膜２およびその
上のＰＺＴ薄膜４のいずれとも良好に格子整合している
ので、この下部電極のはがれの問題がない。同様に、上
部電極として用いられるＳｒＲｕＯ3 薄膜５のＰＺＴ薄
膜４との格子整合も良好であることから、この上部電極
のはがれの問題もない。さらに、単結晶のＰＺＴ薄膜４
を用いていることにより、電極間距離、すなわちＰＺＴ
薄膜４の厚さが減少しても、リーク電流が極めて少な
く、また、三次元サイズ効果によるＰＺＴ薄膜４の強誘
電性の劣化を防止することができ、強誘電性物質の最高
の分極値付近の値を用いることができる。
【００７６】以上のように、この第１の実施形態によれ
ば、構造の最適化により、優れた特性を有し、かつ信頼
性の高い強誘電体不揮発性メモリを実現することができ
る。
【００７７】図１１はこの発明の第２の実施形態による
光変調素子を示す断面図である。
【００７８】図１１に示すように、この光変調素子にお
いては、Ｓｉ基板３１上にＣｅＯ2薄膜３２、Ｓｒ2 Ｒ
ｕＯ4 薄膜３３、ＬｉＮｂＯ3 薄膜３４およびＳｒ2 Ｒ
ｕＯ4 薄膜３５が順次積層されている。この場合、Ｃｅ
Ｏ2 薄膜３２はバッファ層を構成する。また、Ｓｒ2 Ｒ
ｕＯ4 薄膜３３およびＳｒ2 ＲｕＯ4 薄膜３５は、それ
ぞれ下部電極および上部電極を構成する。これらのＳｒ
2 ＲｕＯ4 薄膜３３およびＳｒ2 ＲｕＯ4 薄膜３５の比
抵抗値も、ＳｒＲｕＯ3 薄膜と同様に、電極として用い
るのに十分に低い値である。ＬｉＮｂＯ3 薄膜３４は非
線形光学特性を有する光変調用の光学薄膜を構成する。
【００７９】この場合、Ｓｉ基板３１およびＣｅＯ2 薄
膜３２は（１００）面方位を有し、Ｓｒ2 ＲｕＯ4 薄膜
３３およびＳｒ2 ＲｕＯ4 薄膜３５は（００１）面方位
を有する。また、ＬｉＮｂＯ3 薄膜３４は（００１）面
方位を有する。なお、Ｓｉ基板３１は、不純物をドープ
したものであっても、ノンドープのものであってもよ
い。
【００８０】この光変調素子において、Ｓｉ基板３１、
ＣｅＯ2 薄膜３２、Ｓｒ2 ＲｕＯ4薄膜３３、ＬｉＮｂ
Ｏ3 薄膜３４およびＳｒ2 ＲｕＯ4 薄膜３５は、相互に
ほぼ完全に格子整合しており、エピタキシャルな関係を
有している。
【００８１】ここで、ＬｉＮｂＯ3 薄膜３４は本来、イ
ルメナイト型結晶構造を有するが、この構造は、歪んだ
ペロブスカイト型結晶構造と考えることもでき、非常に
格子整合しやすい結晶学的関係を有しており、下地のペ
ロブスカイト層上にエピタキシャル成長すると考えられ
る。
【００８２】この第２の実施形態による光変調素子の製
造方法は、第１の実施形態による強誘電体不揮発性メモ
リの製造方法と同様であるので、説明を省略する。
【００８３】この第２の実施形態によれば、第１の実施
形態と同様に、下部電極として用いられるＳｒ2 ＲｕＯ
4 薄膜３３はその下地のＣｅＯ2 薄膜３２およびその上
のＬｉＮｂＯ3 薄膜３４のいずれとも良好に格子整合し
ていることによりこの下部電極のはがれの問題がなく、
また、上部電極として用いられるＳｒ2 ＲｕＯ4 薄膜３
５のＬｉＮｂＯ3 薄膜３４との格子整合も良好であるこ
とからこの上部電極のはがれの問題もない。また、単結
晶のＬｉＮｂＯ3 薄膜３４を用いていることにより、そ
の光学的異方性を利用することができるとか、多結晶で
はないことにより光学的損失がほとんどないなどの利点
を得ることができる。さらに、この光変調素子は、Ｓｉ
基板３１上に作製されることにより、各種の部品とのハ
イブリッド化および高密度実装化を達成することができ
る。
【００８４】図１２はこの発明の第３の実施形態による
強誘電体不揮発性メモリ、特にそのキャパシタ部を示す
断面図である。
【００８５】図１２に示すように、この強誘電体不揮発
性メモリにおいては、Ｓｉ基板４１上にＣｅＯ2 薄膜４
２、Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３、ＰＺＴ薄膜４４お
よびＮｄ2 ＣｕＯ4 薄膜４５が順次積層されている。こ
こで、Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３中のＣｅは、その
下地のＣｅＯ2 薄膜４２から拡散されたものであり、そ
の原子濃度は、ＣｅＯ2 薄膜４２とＮｄ2 ＣｕＯ4 ：Ｃ
ｅ薄膜４３との界面から離れる方向に指数関数的に減少
している。この場合、ＣｅＯ2 薄膜４２はバッファ層を
構成する。また、Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３および
Ｎｄ2 ＣｕＯ4薄膜４５は、それぞれ下部電極および上
部電極を構成する。これらのＮｄ2 ＣｕＯ4 ：Ｃｅ薄膜
４３およびＮｄ2 ＣｕＯ4 薄膜４５の比抵抗値は２００
〜３００μΩ・ｃｍ（１００Ｋ程度の低温では５０μΩ
・ｃｍ）であり、電極として用いるのに問題ない値であ
る。特に、下層電極であるＮｄ2 ＣｕＯ4 ：Ｃｅ薄膜４
３は、Ｃｅがドープされていることにより、Ｃｅがドー
プされていないＮｄ2 ＣｕＯ4 薄膜４５に比べて高い導
電性を有する。ＰＺＴ薄膜４４は強誘電体薄膜を構成す
る。
【００８６】この場合、Ｓｉ基板４１およびＣｅＯ2 薄
膜４２は（１００）面方位を有し、Ｎｄ2 ＣｕＯ4 ：Ｃ
ｅ薄膜４３およびＮｄ2 ＣｕＯ4 薄膜４５は（００１）
面方位を有する。また、ＰＺＴ薄膜４４は（００１）面
方位を有する。なお、Ｓｉ基板４１は、不純物をドープ
したものであっても、ノンドープのものであってもよ
い。
【００８７】この強誘電体不揮発性メモリにおいて、Ｓ
ｉ基板４１、ＣｅＯ2 薄膜４２、Ｎｄ2 ＣｕＯ4 ：Ｃｅ
薄膜４３、ＰＺＴ薄膜４４およびＮｄ2 ＣｕＯ4 薄膜４
５は相互にほぼ完全に格子整合しており、エピタキシャ
ルな関係を有している。
【００８８】次に、この第３の実施形態による強誘電体
不揮発性メモリの製造方法について説明する。この製造
方法には、Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３の形成方法の
違いにより、次の三通りの方法がある。
【００８９】第１の製造方法においては、まず、図１３
Ａに示すように、（１００）面方位のＳｉ基板４１上に
例えばＭＯＣＶＤ法により（１００）面方位のＣｅＯ2
薄膜４２をエピタキシャル成長させる。ＭＯＣＶＤ法に
よるこのＣｅＯ2 薄膜４２の成長法は第１の実施形態に
おいて述べたと同様である。ここで、このＣｅＯ2 薄膜
４２の膜厚は、強誘電体不揮発性メモリの設計によって
も異なるが、通常は３０〜１００ｎｍ程度であり、場合
によっては２００〜５００ｎｍ程度のこともある。この
ＣｅＯ2 薄膜４２の膜厚は、主に、その上に成長させる
Ｎｄ2 ＣｕＯ4：Ｃｅ薄膜４３の電気伝導性をいかに向
上させるかという問題に関係する。
【００９０】次に、図１３Ｂに示すように、例えばＭＯ
ＣＶＤ法により、ＣｅＯ2 薄膜４２上に（００１）面方
位のＮｄ2 ＣｕＯ4 薄膜４６をエピタキシャル成長させ
る。この際、反応容器中に酸素を制御性よく導入し、全
圧を１０-4Ｔｏｒｒ程度に保持して成長を行う。このＮ
ｄ2 ＣｕＯ4 薄膜４６の成長温度は５００〜９００℃で
あるが、より良質なＮｄ2 ＣｕＯ4 薄膜４６を得る観点
からは、７００℃以上であることが好ましい。しかしな
がら、次に述べるＣｅ拡散のためのポストアニールを施
す場合には、Ｎｄ2 ＣｕＯ4 薄膜４６の成長温度を５０
０〜７００℃に設定しても、基本的には何ら問題を生じ
ない。
【００９１】次に、例えば７００〜１０００℃、好適に
は７００〜９００℃の温度で熱処理を行うことにより、
ＣｅＯ2 薄膜４２からＮｄ2 ＣｕＯ4 薄膜４６にＣｅを
拡散させる。これによって、図１３Ｃに示すように、Ｎ
ｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３が得られる。
【００９２】この後、このＮｄ2 ＣｕＯ4 ：Ｃｅ薄膜４
３上にＰＺＴ薄膜４４およびＮｄ2ＣｕＯ4 薄膜４５を
順次エピタキシャル成長させ、目的とする強誘電体不揮
発性メモリを製造する。
【００９３】次に、第２の製造方法においては、第１の
製造方法と同様にしてＳｉ基板４１上にＣｅＯ2 薄膜４
２をエピタキシャル成長させた後、７００〜１０００
℃、好適には７００〜９００℃の成長温度でＭＯＣＶＤ
法によりＮｄ2 ＣｕＯ4 薄膜をエピタキシャル成長さ
せ、この際、同時にＣｅＯ2 薄膜４２からこのＮｄ2 Ｃ
ｕＯ4 薄膜にＣｅを拡散させることにより、Ｎｄ2 Ｃｕ
Ｏ4 ：Ｃｅ薄膜４３を成長させる。
【００９４】この後、上述と同様にしてＮｄ2 ＣｕＯ
4 ：Ｃｅ薄膜４３上にＰＺＴ薄膜４４およびＮｄ2 Ｃｕ
Ｏ4 薄膜４５を順次エピタキシャル成長させ、目的とす
る強誘電体不揮発性メモリを製造する。
【００９５】第３の製造方法においては、第１の製造方
法と同様にしてＳｉ基板４１上にＣｅＯ2 薄膜４２をエ
ピタキシャル成長させた後、低い成長温度、例えば５０
０℃程度の成長温度で結晶性の低い（場合によってはア
モルファスであってもよい）Ｎｄ2 ＣｕＯ4 薄膜を成長
させる。次に、成長を一旦中止し、基板温度のみ７００
〜１０００℃、好適には７００〜９００℃に上昇させ、
ＣｅＯ2 薄膜４２からこのＮｄ2 ＣｕＯ4 薄膜にＣｅを
拡散させた後、基板温度を５００℃程度まで戻し、再び
Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３を成長させる。そして、
これを必要な回数繰り返すことにより、所望の厚さのＮ
ｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３を成長させる。
【００９６】Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３はＮｄ2 Ｃ
ｕＯ4 薄膜にＣｅを拡散によりドープしたものである
が、ここで、Ｎｄ2 ＣｕＯ4 にＣｅをドープしていった
ときの電気抵抗の温度依存性の変化をセラミックスの観
点から推測しておく。図１４〜図２１に、窒素気流中で
焼成された、各種Ｃｅドープ量の（Ｎｄ1-x Ｃｅx ）2
ＣｕＯ4 の電気抵抗の温度依存性を示す。
【００９７】（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4 のＣｅ組成
ｘは、ｘ＝０〜０．４までの広範な範囲において調べら
れている。ただし、焼成の条件は、窒素気流中、９８０
℃、１５時間であり、また、仮焼は行われておらず、全
ての試料が単相となっているわけではない。単相にする
には、焼成を少なくとも数回行う必要がある。また、一
般には、セリウムの固溶限界は、ｘ＝０．１までと言わ
れている。しかしながら、図１４〜図２１に示すよう
に、Ｎｄ2 ＣｕＯ4 にＣｅをドープするだけで、（Ｎｄ
1-x Ｃｅx ）2 ＣｕＯ4 の電気伝導の仕方が、０．００
１＜ｘ＜０．０５の範囲で大きく変化することは、注目
に値する。これらの実験より、Ｎｄ2 ＣｕＯ4 への微量
のＣｅの拡散によって、電気伝導度が大幅に向上するこ
とが、明確に理解される。
【００９８】この第３の実施形態によれば、第１の実施
形態と同様に、下部電極として用いられるＮｄ2 ＣｕＯ
4 ：Ｃｅ薄膜４３はその下地のＣｅＯ2 薄膜４２および
その上のＰＺＴ薄膜４４のいずれとも良好に格子整合し
ていることによりこの下部電極のはがれの問題がなく、
また、上部電極として用いられるＮｄ2 ＣｕＯ4 薄膜４
５のＰＺＴ薄膜４４との格子整合も良好であることから
この上部電極のはがれの問題もない。また、下部電極と
して用いられるＮｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３はＣｅが
拡散されていることにより高い導電性を得ることがで
き、下層電極として用いて好適なものである。また、単
結晶のＰＺＴ薄膜４４を用いていることにより、電極間
距離、すなわちＰＺＴ薄膜４４の厚さが減少しても、リ
ーク電流が極めて少なく、また、三次元サイズ効果によ
るＰＺＴ薄膜４４の強誘電性の劣化を防止することがで
き、強誘電性物質の最高の分極値付近の値を用いること
ができる。
【００９９】以上のように、この第３の実施形態によれ
ば、構造の最適化により、優れた特性を有し、かつ信頼
性の高い強誘電体不揮発性メモリを実現することができ
る。
【０１００】図２２はこの発明の第４の実施形態による
光変調素子を示す断面図である。
【０１０１】図２２に示すように、この光変調素子にお
いては、Ｓｉ基板５１上にＣｅＯ2薄膜５２、Ｎｄ2 Ｃ
ｕＯ4 ：Ｃｅ薄膜５３、ＬｉＮｂＯ3 薄膜５４およびＳ
ｒ2ＲｕＯ4 薄膜３５が順次積層されている。この場
合、ＣｅＯ2 薄膜３２はバッファ層を構成する。また、
Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜５３およびＳｒ2 ＲｕＯ4 薄
膜５５は、それぞれ下部電極および上部電極を構成す
る。これらのＮｄ2 ＣｕＯ4 ：Ｃｅ薄膜５３およびＳｒ
2 ＲｕＯ4 薄膜５５の比抵抗値も、電極として用いるの
に十分に低い値である。ＬｉＮｂＯ3 薄膜５４は非線形
光学特性を有する光変調用の光学薄膜を構成する。
【０１０２】この場合、Ｓｉ基板５１およびＣｅＯ2 薄
膜５２は（１００）面方位を有し、Ｎｄ2 ＣｕＯ4 ：Ｃ
ｅ薄膜５３およびＳｒ2 ＲｕＯ4 薄膜５５は（００１）
面方位を有する。また、ＬｉＮｂＯ3 薄膜５４は（００
１）面方位を有する。なお、Ｓｉ基板５１は、不純物を
ドープしたものであっても、ノンドープのものであって
もよい。
【０１０３】この光変調素子において、Ｓｉ基板５１、
ＣｅＯ2 薄膜５２、Ｎｄ2 ＣｕＯ4：Ｃｅ薄膜５３、Ｌ
ｉＮｂＯ3 薄膜５４およびＳｒ2 ＲｕＯ4 薄膜５５は相
互にほぼ完全に格子整合しており、エピタキシャルな関
係を有している。
【０１０４】この第４の実施形態による光変調素子の製
造方法は、第１の実施形態による強誘電体不揮発性メモ
リの製造方法と同様であるので、説明を省略する。
【０１０５】この第４の実施形態によれば、第１の実施
形態と同様に、下部電極として用いられるＮｄ2 ＣｕＯ
4 ：Ｃｅ薄膜５３はその下地のＣｅＯ2 薄膜５２および
その上のＬｉＮｂＯ3 薄膜５４のいずれとも良好に格子
整合していることによりこの下部電極のはがれの問題が
なく、また、上部電極として用いられるＳｒ2 ＲｕＯ4
薄膜５５のＬｉＮｂＯ3 薄膜５４との格子整合も良好で
あることからこの上部電極のはがれの問題もない。ま
た、単結晶のＬｉＮｂＯ3 薄膜５４を用いていることに
より、その光学的異方性を利用することができるとか、
多結晶ではないことにより光学的損失がほとんどないな
どの利点を得ることができる。さらに、この光変調素子
は、Ｓｉ基板３１上に作製されることにより、各種の部
品とのハイブリッド化および高密度実装化を達成するこ
とができる。
【０１０６】以上、この発明の実施形態につき具体的に
説明したが、この発明は、上述の実施形態に限定される
ものでなく、この発明の技術的思想に基づく各種の変形
が可能である。
【０１０７】例えば、上述の第１および第３の実施形態
においては、強誘電体薄膜としてＰＺＴ薄膜４、４４を
用いているが、この強誘電体薄膜としては、このＰＺＴ
薄膜４、４４以外に、Ｂｉ2 ＳｒＴａ2 Ｏ9 などのいわ
ゆるＢｉ系層状強誘電体物質からなる薄膜を用いてもよ
いし、酸化物超格子を用いてもよい。後者のように強誘
電体薄膜として酸化物超格子を用いた場合においても、
効率のよい強誘電体不揮発性メモリーを実現することが
できる。具体的には、例えば、ＰｂＴｉＯ3 ／ＭｇＯ積
層構造におけるＰｂＴｉＯ3 層は（００１）面方位に配
向するので、第１の実施形態において、この積層構造に
よる酸化物超格子［ＰｂＴｉＯ3 ／ＭｇＯ］n をＳｒＲ
ｕＯ3 薄膜３上に成膜することにより、効率のよい強誘
電体不揮発性メモリーを実現することができる。同様
に、例えば、ＰｂＴｉＯ3 ／ＢａＴｉＯ3 積層構造にお
けるＰｂＴｉＯ3 層も（００１）面方位に配向するの
で、第３の実施形態において、この積層構造による酸化
物超格子［ＰｂＴｉＯ3 ／ＢａＴｉＯ3 ］n をＮｄ2 Ｃ
ｕＯ4 ：Ｃｅ薄膜４３上に成膜することにより、効率の
よい強誘電体不揮発性メモリーを実現することができ
る。
【０１０８】また、上述の第２および第４の実施形態に
おいては、光変調用の光学薄膜としてＬｉＮｂＯ3 薄膜
３４、５４を用いているが、この光変調用の光学薄膜と
しては、このＬｉＮｂＯ3 薄膜３４、５４以外にＫ（Ｎ
ｂ1-x Ｔａx ）Ｏ3 薄膜などを用いてもよい。さらに、
電極として用いられているＳｒ2 ＲｕＯ4 薄膜３３、３
５の代わりに、例えば、Ｎｄ2 ＣｕＯ4 薄膜、（Ｎｄ
1-x Ｃｅx ）2 ＲｕＯ4薄膜、ＳｒＲｕＯ3 薄膜、Ｒｕ
Ｏ2 薄膜などを用いてもよい。あるいは、Ａｕ、Ａｌ、
Ｐｔなどの単体金属の薄膜を用いてもよい。
【０１０９】さらに、上述の第３の実施形態において
は、Ｎｄ2 ＣｕＯ4 ：Ｃｅ薄膜４３の成長にＭＯＣＶＤ
法を用いているが、このＭＯＣＶＤ法の代わりに分子線
エピタキシー（ＭＢＥ）法を用いてもよい。この場合、
例えば、超高真空容器の中に、電子銃によるＮｄの蒸発
源とクヌーセンセルによるＣｕの蒸発源とを設け、さら
にこの超高真空容器中に酸素を導入することによりＮｄ
2 ＣｕＯ4 ：Ｃｅ薄膜４３を成長させる。
【０１１０】
【発明の効果】以上説明したように、この発明による酸
化物積層構造によれば、シリコン基板と、そのシリコン
基板上の、酸化セリウムからなり、かつ、（１００）面
方位を有するバッファ層と、そのバッファ層上の導電性
酸化物薄膜とを有することにより、これを用いて、強誘
電体不揮発性メモリ、酸化物超伝導デバイスなどの電子
素子や、酸化物光変調素子などの酸化物光学素子を最適
構造で実現することができる。
【０１１１】さらに、この発明による酸化物積層構造に
よれば、シリコン基板と、そのシリコン基板上の酸化セ
リウムからなるバッファ層と、そのバッファ層上の、バ
ッファ層を構成する酸化セリウムからセリウムが拡散さ
れた（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 から
なる導電性酸化物薄膜とを有することにより、これを用
いて、強誘電体不揮発性メモリ、酸化物超伝導デバイス
などの電子素子や、酸化物光変調素子などの酸化物光学
素子を最適構造で実現することができる。そして、この
発明による酸化物積層構造の製造方法によれば、そのよ
うな酸化物積層構造を容易に製造することができる。
【図面の簡単な説明】
【図１】Ｎｄ2 ＣｕＯ4 の結晶構造を示す略線図であ
る。
【図２】ＭｇＡｌ2 Ｏ4 およびＣｅＯ2 の格子定数の温
度依存性をシリコンの格子定数の温度依存性とともに示
す略線図である。
【図３】この発明の第１の実施形態による強誘電体不揮
発性メモリを示す断面図である。
【図４】この発明の第１の実施形態による強誘電体不揮
発性メモリの製造方法においてＣｅＯ2 薄膜のエピタキ
シャル成長に用いることができるホットウォール型反応
容器を備えたＭＯＣＶＤ装置を示す略線図である。
【図５】強誘電体不揮発性メモリにおける強誘電体薄膜
の厚さの減少に伴うリーク電流の問題を説明するための
断面図である。
【図６】図５に示す強誘電体不揮発性メモリの電流−電
圧特性を示すグラフである。
【図７】強誘電体不揮発性メモリにおける強誘電体薄膜
の厚さの減少に伴うリーク電流の問題を説明するための
断面図である。
【図８】図７に示す強誘電体不揮発性メモリの電流−電
圧特性を示すグラフである。
【図９】強誘電体不揮発性メモリにおける強誘電体薄膜
の厚さの減少に伴うリーク電流の問題を説明するための
断面図である。
【図１０】図９に示す強誘電体不揮発性メモリの電流−
電圧特性を示すグラフである。
【図１１】この発明の第２の実施形態による光変調素子
を示す断面図である。
【図１２】この発明の第３の実施形態による強誘電体不
揮発性メモリを示す断面図である。
【図１３】この発明の第３の実施形態による強誘電体不
揮発性メモリの製造方法を説明するための断面図であ
る。
【図１４】ｘ＝０の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4 の比
抵抗の温度依存性を示す断面図である。
【図１５】ｘ＝０．００１の（Ｎｄ1-x Ｃｅx ）2 Ｃｕ
Ｏ4 の比抵抗の温度依存性を示す断面図である。
【図１６】ｘ＝０．０５の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ
4 の比抵抗の温度依存性を示す断面図である。
【図１７】ｘ＝０．１の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4
の比抵抗の温度依存性を示す断面図である。
【図１８】ｘ＝０．１５の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ
4 の比抵抗の温度依存性を示す断面図である。
【図１９】ｘ＝０．２の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4
の比抵抗の温度依存性を示す断面図である。
【図２０】ｘ＝０．３の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4
の比抵抗の温度依存性を示す断面図である。
【図２１】ｘ＝０．４の（Ｎｄ1-x Ｃｅx ）2 ＣｕＯ4
の比抵抗の温度依存性を示す断面図である。
【図２２】この発明の第４の実施形態による光変調素子
を示す断面図である。
【符号の説明】
１、３１、４１、５１・・・Ｓｉ基板、２、３２、４
２、５２・・・ＣｅＯ2薄膜、３、５・・・ＳｒＲｕＯ3
薄膜、４、４４・・・ＰＺＴ薄膜、３３、３５、４
５、５５・・・Ｓｒ2 ＲｕＯ4 薄膜、３４、５４・・・
ＬｉＮｂＯ3 薄膜、４３、５３・・・Ｎｄ2 ＣｕＯ4 ：
Ｃｅ薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 39/02 ＺＡＡＤ 21/8242 39/24 ＺＡＡＤ 21/8247 27/10 ６５１ 29/788 29/78 ３７１ 29/792 39/02 ＺＡＡ 39/24 ＺＡＡ

Claims (48)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板と、 上記シリコン基板上の、酸化セリウムからなり、かつ、
    （１００）面方位を有するバッファ層と、 上記バッファ層上の導電性酸化物薄膜とを有することを
    特徴とする酸化物積層構造。
  2. 【請求項２】 上記バッファ層は上記シリコン基板とほ
    ぼ格子整合し、上記導電性酸化物薄膜は上記バッファ層
    とほぼ格子整合していることを特徴とする請求項１記載
    の酸化物積層構造。
  3. 【請求項３】 上記バッファ層および上記導電性酸化物
    薄膜は上記シリコン基板上にエピタキシャル成長された
    ものであることを特徴とする請求項１記載の酸化物積層
    構造。
  4. 【請求項４】 上記導電性酸化物薄膜はペロブスカイト
    型結晶構造を有することを特徴とする請求項１記載の酸
    化物積層構造。
  5. 【請求項５】 上記ペロブスカイト型結晶構造を有する
    上記導電性酸化物薄膜は（Ｓｒ，Ｃａ，Ｂａ）ＣｕＯ2
    （ただし、Ｓｒ＋Ｃａ＋Ｂａ＝１）からなることを特徴
    とする請求項４記載の酸化物積層構造。
  6. 【請求項６】 上記ペロブスカイト型結晶構造を有する
    上記導電性酸化物薄膜は（Ｓｒ，Ｃａ，Ｂａ）ＲｕＯ3
    （ただし、Ｓｒ＋Ｃａ＋Ｂａ＝１）からなることを特徴
    とする請求項４記載の酸化物積層構造。
  7. 【請求項７】 上記導電性酸化物薄膜は層状ペロブスカ
    イト型結晶構造を有することを特徴とする請求項１記載
    の酸化物積層構造。
  8. 【請求項８】 上記層状ペロブスカイト型結晶構造を有
    する上記導電性酸化物薄膜は（Ｌａ1-x （Ｓｒ，Ｃａ，
    Ｂａ）x ）2 ＣｕＯ4 （ただし、０≦ｘ≦０．１５）か
    らなることを特徴とする請求項７記載の酸化物積層構
    造。
  9. 【請求項９】 上記層状ペロブスカイト型結晶構造を有
    する上記導電性酸化物薄膜は（（Ｎｄ，Ｓｍ，Ｐｒ，Ｇ
    ｄ）1-x （Ｃｅ，Ｔｈ）x ）2 ＣｕＯ4-d （ただし、０
    ≦ｘ≦０．１、０≦ｄ≦０．１）からなることを特徴と
    する請求項７記載の酸化物積層構造。
  10. 【請求項１０】 上記層状ペロブスカイト型結晶構造を
    有する上記導電性酸化物薄膜は（Ｙ，Ｌａ，Ｎｄ，Ｓ
    ｍ，Ｇｄ，Ｅｕ，Ｐｒ，Ｈｏ）Ｂａ2 Ｃｕ3 Ｏ7-d （た
    だし、Ｙ＋Ｌａ＋Ｎｄ＋Ｓｍ＋Ｇｄ＋Ｅｕ＋Ｐｒ＋Ｈｏ
    ＝１、０≦ｄ≦０．５）からなることを特徴とする請求
    項７記載の酸化物積層構造。
  11. 【請求項１１】 上記層状ペロブスカイト型結晶構造を
    有する上記導電性酸化物薄膜は（Ｂｉ1-x Ｐｂx ）2 Ｓ
    ｒ2 Ｃａn-1 Ｃｕn Ｏ2n+4（ただし、０＜ｎ≦４、０≦
    ｘ≦１）からなることを特徴とする請求項７記載の酸化
    物積層構造。
  12. 【請求項１２】 上記層状ペロブスカイト型結晶構造を
    有する上記導電性酸化物薄膜はＴｌm Ｂａ2 Ｃａn-1 Ｃ
    ｕn Ｏ2n+4（ただし、ｍ＝１または２、０＜ｎ≦５）か
    らなることを特徴とする請求項７記載の酸化物積層構
    造。
  13. 【請求項１３】 上記層状ペロブスカイト型結晶構造を
    有する上記導電性酸化物薄膜はＳｒ2 （Ｒｕ，Ｒｈ，Ｉ
    ｒ，Ｃｕ）Ｏ4-d （ただし、Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＝
    １、０≦ｄ≦１）からなることを特徴とする請求項７記
    載の酸化物積層構造。
  14. 【請求項１４】 上記シリコン基板は（１００）面方位
    を有することを特徴とする請求項１記載の酸化物積層構
    造。
  15. 【請求項１５】 上記シリコン基板および上記導電性酸
    化物薄膜はそれぞれ（１００）面方位を有することを特
    徴とする請求項１記載の酸化物積層構造。
  16. 【請求項１６】 上記シリコン基板は（１００）面方位
    を有し、上記導電性酸化物薄膜は（００１）面方位を有
    することを特徴とする請求項１記載の酸化物積層構造。
  17. 【請求項１７】 上記シリコン基板は（１００）面方位
    を有し、上記導電性酸化物薄膜は（００１）面方位を有
    することを特徴とする請求項８記載の酸化物積層構造。
  18. 【請求項１８】 上記シリコン基板は（１００）面方位
    を有し、上記導電性酸化物薄膜は（００１）面方位を有
    することを特徴とする請求項９記載の酸化物積層構造。
  19. 【請求項１９】 上記シリコン基板は（１００）面方位
    を有し、上記導電性酸化物薄膜は（００１）面方位を有
    することを特徴とする請求項１０記載の酸化物積層構
    造。
  20. 【請求項２０】 上記バッファ層に微量のＺｒＯ2 が固
    溶していることを特徴とする請求項１記載の酸化物積層
    構造。
  21. 【請求項２１】 上記シリコン基板と上記バッファ層と
    の間に膜厚５ｎｍ以下の酸化シリコン膜または上記バッ
    ファ層と異なる組成の膜が介在していることを特徴とす
    る請求項１記載の酸化物積層構造。
  22. 【請求項２２】 シリコン基板と、 上記シリコン基板上の酸化セリウムからなるバッファ層
    と、 上記バッファ層上の、上記バッファ層を構成する上記酸
    化セリウムからセリウムが拡散された（Ｎｄ，Ｐｒ，Ｓ
    ｍ，Ｇｄ，Ｅｕ）2 ＣｕＯ4 からなる導電性酸化物薄膜
    とを有することを特徴とする酸化物積層構造。
  23. 【請求項２３】 上記バッファ層は上記シリコン基板と
    ほぼ格子整合し、上記導電性酸化物薄膜は上記バッファ
    層とほぼ格子整合していることを特徴とする請求項２２
    記載の酸化物積層構造。
  24. 【請求項２４】 上記バッファ層および上記導電性酸化
    物薄膜は上記シリコン基板上にエピタキシャル成長され
    たものであることを特徴とする請求項２２記載の酸化物
    積層構造。
  25. 【請求項２５】 上記導電性酸化物薄膜に拡散された上
    記セリウムの原子濃度は上記バッファ層と上記導電性酸
    化物薄膜との界面から離れる方向に指数関数的に減少し
    ていることを特徴とする請求項２２記載の酸化物積層構
    造。
  26. 【請求項２６】 上記導電性酸化物薄膜上の、ペロブス
    カイト型結晶構造、イルメナイト型結晶構造またはＧｄ
    ＦｅＯ3 型結晶構造を有する（Ｂａ，Ｓｒ，Ｃａ，Ｐ
    ｂ，Ｍｇ，Ｂｉ，Ｌｉ，Ａｇ，Ｎａ，Ｋ，Ｙ，Ｌｎ）
    （Ｔｉ，Ｚｒ，Ｓｎ，Ｔｈ，Ｃｅ，Ｒｕ，Ｒｈ，Ｉｒ，
    Ｃｕ，Ｇａ，Ａｌ，Ｎｂ，Ｔａ，Ｓｂ，Ｂｉ，Ｐｂ）Ｏ
    3 （ただし、Ｂａ＋Ｓｒ＋Ｃａ＋Ｐｂ＋Ｍｇ＋Ｂｉ＋Ｌ
    ｉ＋Ａｇ＋Ｎａ＋Ｋ＋Ｙ＋Ｌｎ＝１、Ｔｉ＋Ｚｒ＋Ｓｎ
    ＋Ｔｈ＋Ｃｅ＋Ｒｕ＋Ｒｈ＋Ｉｒ＋Ｃｕ＋Ｇａ＋Ａｌ＋
    Ｎｂ＋Ｔａ＋Ｓｂ＋Ｂｉ＋Ｐｂ＝１）からなる酸化物薄
    膜をさらに有することを特徴とする請求項２２記載の酸
    化物積層構造。
  27. 【請求項２７】 上記導電性酸化物薄膜上の、二種類以
    上の上記酸化物薄膜からなる酸化物超格子をさらに有す
    ることを特徴とする請求項２６記載の酸化物積層構造。
  28. 【請求項２８】 上記導電性酸化物薄膜上の、二種類以
    上の上記酸化物薄膜の積層膜をさらに有することを特徴
    とする請求項２６記載の酸化物積層構造。
  29. 【請求項２９】 上記シリコン基板および上記バッファ
    層はそれぞれ（１００）面方位を有し、上記導電性酸化
    物薄膜は（００１）面方位を有することを特徴とする請
    求項２２記載の酸化物積層構造。
  30. 【請求項３０】 上記シリコン基板および上記バッファ
    層はそれぞれ（１００）面方位を有し、上記導電性酸化
    物薄膜は（００１）面方位を有することを特徴とする請
    求項２５記載の酸化物積層構造。
  31. 【請求項３１】 上記バッファ層に微量のＺｒＯ2 が固
    溶していることを特徴とする請求項２２記載の酸化物積
    層構造。
  32. 【請求項３２】 上記シリコン基板と上記バッファ層と
    の間に膜厚５ｎｍ以下の酸化シリコン膜または上記バッ
    ファ層と異なる組成の膜が介在していることを特徴とす
    る請求項２２記載の酸化物積層構造。
  33. 【請求項３３】 シリコン基板上に酸化セリウムからな
    るバッファ層を成長させる工程と、 上記バッファ層上に（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）
    2 ＣｕＯ4 からなる導電性酸化物薄膜を成長させる工程
    と、 熱処理を行うことにより上記バッファ層を構成する上記
    酸化セリウムから上記導電性酸化物薄膜にセリウムを拡
    散させる工程とを有することを特徴とする酸化物積層構
    造の製造方法。
  34. 【請求項３４】 上記シリコン基板上に上記バッファ層
    および上記導電性酸化物薄膜を順次エピタキシャル成長
    させることを特徴とする請求項３３記載の酸化物積層構
    造の製造方法。
  35. 【請求項３５】 ７００〜１１５０℃の温度で上記熱処
    理を行うことを特徴とする請求項３３記載の酸化物積層
    構造の製造方法。
  36. 【請求項３６】 ７００〜９５０℃の温度で上記熱処理
    を行うことを特徴とする請求項３３記載の酸化物積層構
    造の製造方法。
  37. 【請求項３７】 成長室内において上記バッファ層上に
    上記導電性酸化物薄膜を成長させた後、上記成長室内で
    そのまま上記熱処理を行うことを特徴とする請求項３３
    記載の酸化物積層構造の製造方法。
  38. 【請求項３８】 上記導電性酸化物薄膜を成長させる際
    の成長室内の雰囲気中の酸素分圧は１×１０-7気圧以上
    １×１０-2気圧以下であることを特徴とする請求項３３
    記載の酸化物積層構造の製造方法。
  39. 【請求項３９】 シリコン基板上に酸化セリウムからな
    るバッファ層を成長させる工程と、 上記バッファ層上に（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）
    2 ＣｕＯ4 からなる導電性酸化物薄膜を成長させるとと
    もに、上記バッファ層を構成する上記酸化セリウムから
    上記導電性酸化物薄膜にセリウムを拡散させる工程とを
    有することを特徴とする酸化物積層構造の製造方法。
  40. 【請求項４０】 上記シリコン基板上に上記バッファ層
    および上記導電性酸化物薄膜を順次エピタキシャル成長
    させることを特徴とする請求項３９記載の酸化物積層構
    造の製造方法。
  41. 【請求項４１】 ７００〜１１５０℃の温度で上記導電
    性酸化物薄膜を成長させることを特徴とする請求項３９
    記載の酸化物積層構造の製造方法。
  42. 【請求項４２】 ７００〜９５０℃の温度で上記導電性
    酸化物薄膜を成長させることを特徴とする請求項３９記
    載の酸化物積層構造の製造方法。
  43. 【請求項４３】 上記導電性酸化物薄膜を成長させる際
    の成長室内の雰囲気中の酸素分圧は１×１０-7気圧以上
    １×１０-2気圧以下であることを特徴とする請求項３９
    記載の酸化物積層構造の製造方法。
  44. 【請求項４４】 シリコン基板上に酸化セリウムからな
    るバッファ層を成長させる工程と、 上記バッファ層上に（Ｎｄ，Ｐｒ，Ｓｍ，Ｇｄ，Ｅｕ）
    2 ＣｕＯ4 からなる導電性酸化物薄膜を４００〜７００
    ℃の温度で成長させる工程と、 ７００〜１１５０℃の温度で熱処理を行うことにより上
    記バッファ層を構成する上記酸化セリウムから上記導電
    性酸化物薄膜にセリウムを拡散させる工程とを有し、 上記導電性酸化物薄膜を成長させる工程および上記導電
    性酸化物薄膜にセリウムを拡散させる工程を繰り返すよ
    うにしたことを特徴とする酸化物積層構造の製造方法。
  45. 【請求項４５】 上記シリコン基板上に上記バッファ層
    および上記導電性酸化物薄膜を順次エピタキシャル成長
    させることを特徴とする請求項４４記載の酸化物積層構
    造の製造方法。
  46. 【請求項４６】 上記導電性酸化物薄膜を５００〜６０
    ０℃の温度で成長させることを特徴とする請求項４４記
    載の酸化物積層構造の製造方法。
  47. 【請求項４７】 ７００〜９５０℃の温度で上記熱処理
    を行うことを特徴とする請求項４４記載の酸化物積層構
    造の製造方法。
  48. 【請求項４８】 上記導電性酸化物薄膜を成長させる際
    の成長室内の雰囲気中の酸素分圧は１×１０-7気圧以上
    １×１０-2気圧以下であることを特徴とする請求項４４
    記載の酸化物積層構造の製造方法。
JP8336158A 1996-10-16 1996-12-16 酸化物積層構造およびその製造方法 Pending JPH10182292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8336158A JPH10182292A (ja) 1996-10-16 1996-12-16 酸化物積層構造およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29455296 1996-10-16
JP8-294552 1996-10-16
JP8336158A JPH10182292A (ja) 1996-10-16 1996-12-16 酸化物積層構造およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10182292A true JPH10182292A (ja) 1998-07-07

Family

ID=26559881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8336158A Pending JPH10182292A (ja) 1996-10-16 1996-12-16 酸化物積層構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10182292A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392265B2 (en) * 2000-01-12 2002-05-21 Fujitsu Limited Semiconductor device
JP2003243736A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 圧電アクチュエータ、液滴噴射ヘッド、およびそれを用いた液滴噴射装置
WO2004068235A1 (ja) * 2003-01-27 2004-08-12 Fujitsu Limited 光偏向素子およびその製造方法
KR100760449B1 (ko) 2005-04-14 2007-09-20 후지쯔 가부시끼가이샤 광편향 소자 및 그 제조 방법
JP2008160086A (ja) * 2006-11-30 2008-07-10 Toshiba Corp 半導体装置およびその製造方法
JP2017500756A (ja) * 2013-11-12 2017-01-05 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 集積超伝導体デバイス及びその製造方法
JP2018536998A (ja) * 2015-12-03 2018-12-13 マイクロン テクノロジー， インク． 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US10158061B2 (en) 2013-11-12 2018-12-18 Varian Semiconductor Equipment Associates, Inc Integrated superconductor device and method of fabrication

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392265B2 (en) * 2000-01-12 2002-05-21 Fujitsu Limited Semiconductor device
JP2003243736A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 圧電アクチュエータ、液滴噴射ヘッド、およびそれを用いた液滴噴射装置
WO2004068235A1 (ja) * 2003-01-27 2004-08-12 Fujitsu Limited 光偏向素子およびその製造方法
JPWO2004068235A1 (ja) * 2003-01-27 2006-05-25 富士通株式会社 光偏向素子およびその製造方法
KR100760449B1 (ko) 2005-04-14 2007-09-20 후지쯔 가부시끼가이샤 광편향 소자 및 그 제조 방법
JP2008160086A (ja) * 2006-11-30 2008-07-10 Toshiba Corp 半導体装置およびその製造方法
JP2017500756A (ja) * 2013-11-12 2017-01-05 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 集積超伝導体デバイス及びその製造方法
US10158061B2 (en) 2013-11-12 2018-12-18 Varian Semiconductor Equipment Associates, Inc Integrated superconductor device and method of fabrication
US10290399B2 (en) 2013-11-12 2019-05-14 Varian Semiconductor Equipment Associates, Inc. Integrated superconductor device and method of fabrication
JP2018536998A (ja) * 2015-12-03 2018-12-13 マイクロン テクノロジー， インク． 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US10748914B2 (en) 2015-12-03 2020-08-18 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US11552086B2 (en) 2015-12-03 2023-01-10 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US11856790B2 (en) 2015-12-03 2023-12-26 Micron Technology, Inc. Ferroelectric capacitors

Similar Documents

Publication Publication Date Title
JP4221765B2 (ja) 光集積化酸化物装置および光集積化酸化物装置の製造方法
US6121647A (en) Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films
US5753934A (en) Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JP3310881B2 (ja) 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US7368172B2 (en) Membrane multi-layer structure, and actuator element, capacitive element and filter element using the same
US5912068A (en) Epitaxial oxides on amorphous SiO2 on single crystal silicon
JP3472087B2 (ja) 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US6248459B1 (en) Semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US7364989B2 (en) Strain control of epitaxial oxide films using virtual substrates
US20010023660A1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
JP4483849B2 (ja) 強誘電体薄膜
US6278138B1 (en) Silicon-based functional matrix substrate and optical integrated oxide device
JP3999300B2 (ja) 強誘電体薄膜およびその製造方法
KR20010062134A (ko) 실리콘에 대해 결정질의 알카리성 토금속 실리콘질화물/산화물로 이루어진 경계면을 구비하는 반도체 구조
US5625587A (en) Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices
JP2003142479A (ja) 半導体装置、エピタキシャル膜の製造方法、およびレーザアブレーション装置
US7258928B2 (en) Doped Y2O3 buffer layers for laminated conductors
JPH10182292A (ja) 酸化物積層構造およびその製造方法
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
Asayama et al. Growth of (103) fiber-textured SrBi 2 Nb 2 O 9 films on Pt-coated silicon
JP2000256098A (ja) 積層薄膜
JPWO2004079059A1 (ja) （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JPH1117126A (ja) 強誘電体膜の堆積方法および強誘電体キャパシタ素子
JPH08335672A (ja) 強誘電体不揮発性メモリ
JP4142128B2 (ja) 積層薄膜およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041028

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050816