JPS58124222A - 半導体装置用基体 - Google Patents
半導体装置用基体Info
- Publication number
- JPS58124222A JPS58124222A JP610482A JP610482A JPS58124222A JP S58124222 A JPS58124222 A JP S58124222A JP 610482 A JP610482 A JP 610482A JP 610482 A JP610482 A JP 610482A JP S58124222 A JPS58124222 A JP S58124222A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- substrate
- zns
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02469—Group 12/16 materials
- H01L21/02474—Sulfides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は絶縁性あるいは導電性の基板上にシリコン単結
晶膜を形成せしめた半導体装置用の基体に関するもので
ある。
晶膜を形成せしめた半導体装置用の基体に関するもので
ある。
従来、シリコン単結晶膜全成長させるＶＣは基板がシリ
コン単結晶〃・格子足載が近い結晶構造を有するサファ
イアにかき゛らＣていた。基板としてシリコン単結晶や
サファイアを用いた場会、試料の厚さ方向にトランジス
タなどの能動領域を何層にも槓み重ねる３次元の集積が
不可能である０また、シリコン単結晶基板の場＠は、シ
リコン単結晶か絶縁性でないことに起因して搭載する能
動菓子の特性が制隈される。サファイア基板の場会には
、絶縁性でめるため素子耐圧の同上や動作速度の同上お
↓ひＣｕＯ２なとか製造容易であるなとの特徴會有する
が、サファイア基板が高価であることやＡｔのシリコン
膜中へのオートドーピングの欠点を有する。こｒらに代
わるｉ技術として１９７９年に発見系ｒしたグラフオエ
ビクキ−法は、絶縁性のアモルファス基板上でも表面に
周期的な溝會設に、シリコン１ｌｉｌ［長さぜた後レー
サーアニーリングによつでシリコン全書結晶化させ、単
結晶膜全成長せしめる方法である。Ｏの方法は任意の結
晶軸會１するシリコン単結晶膜ｔアモルファ／１．絶縁
基板上に成長できるという特徴を有するが、溝の加工形
状の制＃葡厳密にしなけＣはならないこと及び、３次元
に集積したときの下地基板に発生する凹凸による溝の周
期性のずれによる単結晶化の困難さ、シリコン単結晶膜
に基板の溝の凹凸が残ることなどの欠点がある０１だ、
レーサーアニーリングが心機であり、レーザーアニール
ＶＣより結晶面内にクラックが発生するなとの問題点か
める。
コン単結晶〃・格子足載が近い結晶構造を有するサファ
イアにかき゛らＣていた。基板としてシリコン単結晶や
サファイアを用いた場会、試料の厚さ方向にトランジス
タなどの能動領域を何層にも槓み重ねる３次元の集積が
不可能である０また、シリコン単結晶基板の場＠は、シ
リコン単結晶か絶縁性でないことに起因して搭載する能
動菓子の特性が制隈される。サファイア基板の場会には
、絶縁性でめるため素子耐圧の同上や動作速度の同上お
↓ひＣｕＯ２なとか製造容易であるなとの特徴會有する
が、サファイア基板が高価であることやＡｔのシリコン
膜中へのオートドーピングの欠点を有する。こｒらに代
わるｉ技術として１９７９年に発見系ｒしたグラフオエ
ビクキ−法は、絶縁性のアモルファス基板上でも表面に
周期的な溝會設に、シリコン１ｌｉｌ［長さぜた後レー
サーアニーリングによつでシリコン全書結晶化させ、単
結晶膜全成長せしめる方法である。Ｏの方法は任意の結
晶軸會１するシリコン単結晶膜ｔアモルファ／１．絶縁
基板上に成長できるという特徴を有するが、溝の加工形
状の制＃葡厳密にしなけＣはならないこと及び、３次元
に集積したときの下地基板に発生する凹凸による溝の周
期性のずれによる単結晶化の困難さ、シリコン単結晶膜
に基板の溝の凹凸が残ることなどの欠点がある０１だ、
レーサーアニーリングが心機であり、レーザーアニール
ＶＣより結晶面内にクラックが発生するなとの問題点か
める。
本発明にこｒしらの欠点全除去するため任意の基板とシ
リコン薄膜との間にＺｎＳ薄膜を弁在烙せることＶＣＬ
９シリコン薄映を単結晶化芒ゼ−だものである。
リコン薄膜との間にＺｎＳ薄膜を弁在烙せることＶＣＬ
９シリコン薄映を単結晶化芒ゼ−だものである。
前記の目的音達成するため、不発明は基板と、前記の基
板上に形成ぜしめらｒＬπ’１ｎＳｆ’ｉａ膜と、前記
のＺｎＳ薄膜上に形成さｉしたシリコン単結品薄１臭と
よりなる半導体装置用基体を発明の蜀旨とするものであ
る。
板上に形成ぜしめらｒＬπ’１ｎＳｆ’ｉａ膜と、前記
のＺｎＳ薄膜上に形成さｉしたシリコン単結品薄１臭と
よりなる半導体装置用基体を発明の蜀旨とするものであ
る。
次に不発明の実施例葡添附図面ｙｃついて眺明する。な
お実施例は一つの例示でめって１本発明の精神を逸脱し
ない範囲内で、柚々の変更あるいは改良全行いうろこと
は云う萱でもない。
お実施例は一つの例示でめって１本発明の精神を逸脱し
ない範囲内で、柚々の変更あるいは改良全行いうろこと
は云う萱でもない。
第１図は不発明の実施例７示す。図において。
１は任意の基板、例えはカスラスのことさに３縁性基板
、シリコン又は透明電極などの導電性基板、２はＺｎＳ
蒸層腺、３はシリコン単結晶＃膜である。
、シリコン又は透明電極などの導電性基板、２はＺｎＳ
蒸層腺、３はシリコン単結晶＃膜である。
絶縁性めるいは導電１性の任意の基板上に無届したＺｎ
Ｓ薄膜のＸ１１！Ｊ１回折像を第２図に示す□無電基板
温度が室温から約４００℃萱でほとんど同じ回折像を示
す。この回仙塚から分かる様にＺｎＳ薄膜は＜１１１＞
方位のみに配向する。この時基板か結晶性のものか、あ
るいはアモルファス性のものかにはとんど依存しない。
Ｓ薄膜のＸ１１！Ｊ１回折像を第２図に示す□無電基板
温度が室温から約４００℃萱でほとんど同じ回折像を示
す。この回仙塚から分かる様にＺｎＳ薄膜は＜１１１＞
方位のみに配向する。この時基板か結晶性のものか、あ
るいはアモルファス性のものかにはとんど依存しない。
ＺｎＳ蒸眉膜の配向性はα相に相転位する１８３０℃ま
で安定に保持さくり、蒸漸後の熱処理によってはとんど
変化しない。このＺｎＳ＃膜上に９５０℃以上の成長温
度でＣＶＤ法で成長させたシリコン薄膜のＸ線回折像を
第３図に示す○約７００℃以上の成長温度″′ｒ：Ｚｎ
Ｓ薄膜上に分子線エピタキシャル法で成長させたシリコ
ン薄膜のＸ線回折像も同様のバターノ合本した。＜１１
１）方位のみの回折像しか現われず、シリコン薄膜が単
結晶化していることを示す。ＺｎＳ薄膜とシリコン結晶
との回折ピーク位置は全く一致しており、ＺｎＳの格子
定数が５．４０９Ａである一万、シリコン結晶の格子足
載が５．４２ Ａで、約０．２％のずれしか存在しない
。第４図にＺｎＳ薄膜上に成長でせたシリコン薄膜の電
子−回折像である。菊池ラインが明瞭に現わｔしておジ
、艮好な単結晶膜となっていること會示している。′！
た、シリコン薄膜表面は電子顕微鏡写真に工【は表面に
凹凸が発生せず非常（３） に平坦となっている。この様に任意の基板上に蒸宥した
ＺｎＳ膜上に通常の分子線エピタキシャル法やＣＶＤ法
によってシリコン単結晶薄膜會彫成することができる。
で安定に保持さくり、蒸漸後の熱処理によってはとんど
変化しない。このＺｎＳ＃膜上に９５０℃以上の成長温
度でＣＶＤ法で成長させたシリコン薄膜のＸ線回折像を
第３図に示す○約７００℃以上の成長温度″′ｒ：Ｚｎ
Ｓ薄膜上に分子線エピタキシャル法で成長させたシリコ
ン薄膜のＸ線回折像も同様のバターノ合本した。＜１１
１）方位のみの回折像しか現われず、シリコン薄膜が単
結晶化していることを示す。ＺｎＳ薄膜とシリコン結晶
との回折ピーク位置は全く一致しており、ＺｎＳの格子
定数が５．４０９Ａである一万、シリコン結晶の格子足
載が５．４２ Ａで、約０．２％のずれしか存在しない
。第４図にＺｎＳ薄膜上に成長でせたシリコン薄膜の電
子−回折像である。菊池ラインが明瞭に現わｔしておジ
、艮好な単結晶膜となっていること會示している。′！
た、シリコン薄膜表面は電子顕微鏡写真に工【は表面に
凹凸が発生せず非常（３） に平坦となっている。この様に任意の基板上に蒸宥した
ＺｎＳ膜上に通常の分子線エピタキシャル法やＣＶＤ法
によってシリコン単結晶薄膜會彫成することができる。
ＺｎＳ蒸詣膜は半導体であるが電子や正孔の移動度が非
常に小さく、またノくンドギャップが３００°Ｋにおい
て３．５４ｅＶと大きくシリコン単結晶薄膜に比べ非常
に伝導度か小さく絶縁性薄膜として考えら扛る０丁なわ
ち、シリコン単結晶薄膜中にバイポーラあるいはＭＯＳ
トランジスタなどの能動素子全作成した場合にも下地の
ＺｎＳ薄膜全絶縁膜とみなして艮いことケ意味する０本
発明は素子會３次元に集積化させるのにも有効な０．５
〜１μｍ８度にＺｎＳ薄膜２會蒸看法に工９形成し、こ
のＺｎＳ薄膜２上にシリコン単結晶薄膜３を通常の分子
線エピタキシャル法やＣＶＤ法ＶＣより例えば０．５μ
ｍ＠度に成長させる０シリコン単結晶薄膜３内に例えは
ＭＯＳトランジスタ舎形酸形成。
常に小さく、またノくンドギャップが３００°Ｋにおい
て３．５４ｅＶと大きくシリコン単結晶薄膜に比べ非常
に伝導度か小さく絶縁性薄膜として考えら扛る０丁なわ
ち、シリコン単結晶薄膜中にバイポーラあるいはＭＯＳ
トランジスタなどの能動素子全作成した場合にも下地の
ＺｎＳ薄膜全絶縁膜とみなして艮いことケ意味する０本
発明は素子會３次元に集積化させるのにも有効な０．５
〜１μｍ８度にＺｎＳ薄膜２會蒸看法に工９形成し、こ
のＺｎＳ薄膜２上にシリコン単結晶薄膜３を通常の分子
線エピタキシャル法やＣＶＤ法ＶＣより例えば０．５μ
ｍ＠度に成長させる０シリコン単結晶薄膜３内に例えは
ＭＯＳトランジスタ舎形酸形成。
ここで４はソース、５はケート絶縁膜、６にドレ（４）
イン、７はソース電極、８はゲート′ＲＬ極、９はドレ
イン電極を示す。第６図は２層に形成した場合合本すも
ので、第５凶の構造ＶＣおいて、電極７゜８．９上にＺ
ｎＳ薄膜わるいはＣＶ Ｄ −Ｓｉ Ｏｔ−？ＣＶ Ｄ
−８ｉ３Ｎ４膜などの絶縁係挿膜を堆積し、引き続きＺ
ｎＳ膜會蒸宥無電た２層膜ｌＯ全形成し、この膜１０上
にシリコン単結晶薄膜３を成長はせる。これらの手順を
綜り返丁ことにより３次元に集積させた夏休回路が可能
となる。この方法では、レーサーアニールなとの熱処理
が不要であり、容易にテバイスの多層化がｈ」能である
。
イン電極を示す。第６図は２層に形成した場合合本すも
ので、第５凶の構造ＶＣおいて、電極７゜８．９上にＺ
ｎＳ薄膜わるいはＣＶ Ｄ −Ｓｉ Ｏｔ−？ＣＶ Ｄ
−８ｉ３Ｎ４膜などの絶縁係挿膜を堆積し、引き続きＺ
ｎＳ膜會蒸宥無電た２層膜ｌＯ全形成し、この膜１０上
にシリコン単結晶薄膜３を成長はせる。これらの手順を
綜り返丁ことにより３次元に集積させた夏休回路が可能
となる。この方法では、レーサーアニールなとの熱処理
が不要であり、容易にテバイスの多層化がｈ」能である
。
なお不発明の基体は、各種の半導体装置に適用しうるＣ
とは云う１でもない。
とは云う１でもない。
以上説明したように、基板とシリコン薄膜との間にＺｎ
Ｓ薄膜を介在させることにより、任意の基板にシリコン
単結晶薄膜が容易に形成できる。このことにエリ、下地
基板の種類や凹凸に影響されずシリコン単結晶薄膜が形
成でき、３次元に集積化さγした立体回路を実現できる
ばかりでなく、３次元方向からの駆動かできるなどの新
機能を有する全く新しい素子構造が実ｆＡｉｌｌｉ」能
となる。
Ｓ薄膜を介在させることにより、任意の基板にシリコン
単結晶薄膜が容易に形成できる。このことにエリ、下地
基板の種類や凹凸に影響されずシリコン単結晶薄膜が形
成でき、３次元に集積化さγした立体回路を実現できる
ばかりでなく、３次元方向からの駆動かできるなどの新
機能を有する全く新しい素子構造が実ｆＡｉｌｌｉ」能
となる。
第１図は不発明の構造図、第２図にＺｎＳ薄膜のＸ線回
折像、第３図にＺｎＳ薄膜上のシリコン薄膜のＸ線回折
像、第４図はＺｎＳ薄膜上のシリコン薄膜の電子線回？
ｒ像、第５図、第６図は２次元及び３次元集積化への一
実施例合本す。 ｌ・・・・・絶縁性あるいに導電性の任意の基板、２・
・・・・・ＺｎＳ薄膜、３・・・・・・シリコン単結晶
薄膜、４・・・・・ソース、５・・・・・・ゲート絶縁
膜、６・・・・・・ドレイン、７・・・・・・ソース電
極、８・・・・・ゲート電４メ、９・・・・・ドレイン
電極、１０・・・・・・ＺｎＳ薄膜めるいはＣＶＤ−８
ｉへやＣＶＤ −Ｓｉ３Ｎ、などの絶縁保護膜とＺｎＳ
薄膜との２ＪＶｉ膜 特許出願人 日本％伯′ｗｉ品公社 第１図 第２図
折像、第３図にＺｎＳ薄膜上のシリコン薄膜のＸ線回折
像、第４図はＺｎＳ薄膜上のシリコン薄膜の電子線回？
ｒ像、第５図、第６図は２次元及び３次元集積化への一
実施例合本す。 ｌ・・・・・絶縁性あるいに導電性の任意の基板、２・
・・・・・ＺｎＳ薄膜、３・・・・・・シリコン単結晶
薄膜、４・・・・・ソース、５・・・・・・ゲート絶縁
膜、６・・・・・・ドレイン、７・・・・・・ソース電
極、８・・・・・ゲート電４メ、９・・・・・ドレイン
電極、１０・・・・・・ＺｎＳ薄膜めるいはＣＶＤ−８
ｉへやＣＶＤ −Ｓｉ３Ｎ、などの絶縁保護膜とＺｎＳ
薄膜との２ＪＶｉ膜 特許出願人 日本％伯′ｗｉ品公社 第１図 第２図
Claims (1)
- 基板と、前記の基板上に形成ぜしめらｎたＺｎＳ薄膜と
、前記のＺｎＳ薄膜上に形成さｎたシリコン率粕晶薄膜
とよりなる半導体装置用基体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP610482A JPS58124222A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置用基体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP610482A JPS58124222A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置用基体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58124222A true JPS58124222A (ja) | 1983-07-23 |
Family
ID=11629189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP610482A Pending JPS58124222A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置用基体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58124222A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106660A (ja) * | 1985-11-01 | 1987-05-18 | Agency Of Ind Science & Technol | 半導体装置 |
| US5008206A (en) * | 1986-07-11 | 1991-04-16 | Canon Kabushiki Kaisha | Method for making a photoelectric conversion device using an amorphous nucleation site |
| US5422302A (en) * | 1986-06-30 | 1995-06-06 | Canon Kk | Method for producing a three-dimensional semiconductor device |
| KR20030047571A (ko) * | 2001-12-11 | 2003-06-18 | 삼성에스디아이 주식회사 | 실리콘박막 형성방법 |
| KR100833250B1 (ko) | 2006-12-08 | 2008-05-28 | (주)실리콘화일 | 적층구조를 갖는 집적회로의 제조방법 및 그 집적회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710223A (en) * | 1980-06-23 | 1982-01-19 | Futaba Corp | Semiconductor device |
-
1982
- 1982-01-20 JP JP610482A patent/JPS58124222A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710223A (en) * | 1980-06-23 | 1982-01-19 | Futaba Corp | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106660A (ja) * | 1985-11-01 | 1987-05-18 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH0556871B2 (ja) * | 1985-11-01 | 1993-08-20 | Kogyo Gijutsuin | |
| US5422302A (en) * | 1986-06-30 | 1995-06-06 | Canon Kk | Method for producing a three-dimensional semiconductor device |
| US5008206A (en) * | 1986-07-11 | 1991-04-16 | Canon Kabushiki Kaisha | Method for making a photoelectric conversion device using an amorphous nucleation site |
| KR20030047571A (ko) * | 2001-12-11 | 2003-06-18 | 삼성에스디아이 주식회사 | 실리콘박막 형성방법 |
| KR100833250B1 (ko) | 2006-12-08 | 2008-05-28 | (주)실리콘화일 | 적층구조를 갖는 집적회로의 제조방법 및 그 집적회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703324B2 (ja) | 半導体装置 | |
| JPS647488B2 (ja) | ||
| KR20010023407A (ko) | 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치 | |
| JP2689935B2 (ja) | 半導体薄膜形成方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JPS58124222A (ja) | 半導体装置用基体 | |
| JPS5856406A (ja) | 半導体膜の製造方法 | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JP3994299B2 (ja) | 半導体装置の製造方法 | |
| JPS61174621A (ja) | 半導体薄膜結晶の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JP2001102555A (ja) | 半導体装置、薄膜トランジスタ及びそれらの製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JPS60245211A (ja) | Ｓｏｉ構造の形成方法 | |
| JP3361314B2 (ja) | 半導体装置の作製方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JP4358567B2 (ja) | 有機薄膜の成膜方法 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JP3485601B2 (ja) | 超電導複合薄膜の製造方法 | |
| JPS5868963A (ja) | 半導体装置 | |
| JP5166507B2 (ja) | 半導体装置 |