CN1514472A - 一种厚膜图形化绝缘体上的硅材料的制备方法 - Google Patents
一种厚膜图形化绝缘体上的硅材料的制备方法 Download PDFInfo
- Publication number
- CN1514472A CN1514472A CNA031418864A CN03141886A CN1514472A CN 1514472 A CN1514472 A CN 1514472A CN A031418864 A CNA031418864 A CN A031418864A CN 03141886 A CN03141886 A CN 03141886A CN 1514472 A CN1514472 A CN 1514472A
- Authority
- CN
- China
- Prior art keywords
- silicon
- thin film
- soi material
- epitaxial
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提出了一种厚膜图形化SOI材料的制备方法,先采用SIMOX技术在体硅中注氧隔离形成薄膜图形化SOI材料,其特征在于然后利用CVD气相外延方法在衬底表层外延形成单晶硅薄膜、锗硅薄膜或砷化镓薄膜中的一种,或在锗硅薄膜上继续外延单晶硅形成应变硅的结构。具体工艺步骤包括4步:(1)在硅衬底上光刻阻挡离子注入的掩模;(2)离子注入;(3)高温退火;(4)CVD外延生长单晶硅薄膜、锗硅薄膜或砷化镓薄膜中的一种。外延层厚度通过沉积速率调节,其厚度为0.7~50μm。本发明所制备的厚膜图形化SOI材料为MEMS和MOEMS集成提供了衬底材料。
Description
技术领域
本发明提出了一种厚膜图形化绝缘体上的硅(SOI)材料的制备方法,为微电子机械系统(MEMS)和微光电子机械系统(MOEMS)集成提供衬底材料,属于微电子技术领域。
背景技术
微电子技术中的硅集成电路制造工艺是高度集成和高度成熟的工艺。在微电子技术的带动下,为了与硅集成电路制造工艺相结合,硅基微机械加工技术,硅基集成光学都得到了飞速发展,并与硅基微电子技术相结合形成了MEMS和MOEMS技术。在硅衬底上进行MOEMS集成一直是人们追求的一个目标。
近年来,随着超大规模集成电路(VLSI)工业的发展,SOI技术由于其独特的优越性显示出越来越重要的作用。SOI材料除了在低压低功耗、抗辐照、耐高温等集成电路中得到广泛应用外,在MEMS和硅基光学器件中也有重要的应用。但是并不是所有器件都可以或适合制造在SOI衬底上,如大功率器件要散热好和耐高压,更适合制造在体硅区域。有些器件或电路在SOI衬底上的制造工艺还不成熟,如射频电路、动态随机存储器(DRAM)等,目前也可以暂时制造在体硅区域。另外,对于硅基光学器件如光波导、光扫描器、光开关等要制造在SOI衬底上就需要顶层硅的厚度至少在5μm以上。对于大多数MEMS器件而言,SOI材料的顶层硅也需要比较厚。为了实现MEMS和MOEMS集成,充分利用不同类型器件的优点,厚膜(>1μm)图形化的SOI材料是非常需要的。
目前制备SOI材料的主流技术主要有两种:硅片键合和注氧隔离(J.P.Colinge,Silicon-On-Insulator Technology:Materials to VLSI,2nd Edition,Boston:Kluwer,1997.)。键合技术可以制备掩埋SiO2层(简称埋氧)或顶层硅都很厚的SOI材料。但是硅片键合技术不适合制备图形化SOI材料,因为键合时无法精确对准,尤其是在深亚微米和纳米范围内。同时键合后需要化学机械抛光(CMP)减薄,这在工艺上也很复杂。注氧隔离(SIMOX)技术是将大束流高能量氧离子直接注入到硅片中,然后进行高温退火产生埋氧层和恢复顶层硅的质量。SIMOX技术只有离子注入和高温退火两个主要步骤,工艺简单,完全和VLSI工艺相兼容。由于注入离子的深度可以通过离子的能量来精确控制,所以顶层硅的厚度非常均匀。SIMOX特别适合于制备图形化SOI材料,因为只要在所需要的体硅区域用足够厚的掩模完全阻挡注入的氧离子即可。和硅片键合工艺相比,体硅和SOI区域可以通过掩模非常精确地控制,达到深亚微米甚至纳米量级。但是,SIMOX技术也有一个很大的缺点——顶层硅很薄,一般不会超过400nm(S.Bagchi,S.J.Krause,P.Roitman,Dose dependence of microstructural developmentof buried oxide in oxygen implanted silicon-on-insulator material,Applied Physics Letters,71(15),1997,pp.2136-2138.)。
鉴于以上两种方法制备厚膜图形化SOI材料的不足,于是产生一个新构思:在采用SIMOX工艺制备薄膜图形化SOI材料之后,通过其他工艺,如外延工艺获得足够厚度的厚膜图形化SOI材料,以满足MEMS和MOEMS集成的需要,从而引出本发明的目的。
发明内容
为了克服现有技术中存在的难点,本发明提出了一种厚膜图形化SOI材料的制备方法,其特征在于先采用SIMOX技术在体硅中注氧隔离形成薄膜图形化SOI材料;然后采用化学气相沉积(CVD)方法继续气相外延生长方法在衬底的表层形成单晶硅薄膜、锗硅薄膜或砷化镓薄膜中的一种;或在外延的锗硅薄膜上继续外延生长单晶硅以形成应变硅的结构;CVD气相外延层的厚度为0.7~50μm。
本发明的具体工艺步骤如下:(1)在硅衬底上光刻阻挡离子注入的掩模(2)离子注入;(3)高温退火;(4)CVD外延生长单晶硅薄膜、锗硅薄膜或砷化镓薄膜中的一种。
为了在所需要的体硅区域将注入的氧离子完全阻挡住,必须在所需要的体硅区域覆盖足够厚的掩模。由于离子注入时衬底需要比较高的温度,并且注入离子的剂量很高,所以不能直接采用光刻胶做掩模。步骤(1)中的掩模可以是SiO2、Si3N4、多晶硅或金属等硬质薄膜,首选的掩模是热氧化的SiO2薄膜。掩模的厚度应该足够厚,200~800nm厚的掩模可以相应阻挡30~200keV的氧离子。掩模的光刻采用常规的光学曝光和反应离子刻蚀(RIE)工艺即可。
步骤(2)中的氧离子注入是形成高质量图形化SOI材料的关键。因为SIMOX SOI材料的质量和注入参数有很大关系。在注入时,衬底的温度、注入离子的剂量和能量是三个关键的参数。为了避免表层单晶硅的非晶化和进行动态退火,注入时衬底要保持较高的温度,一般为400~700℃。氧离子注入的能量为30~200keV,剂量为1.0×1017~2.0×1018cm-2。由于SIMOX图形化SOI材料是氧离子局部注入,常规注入的高剂量氧离子在退火过程形成SiO2时体积会膨胀2.25倍,因此在SOI和体硅的过渡区域将产生大量的缺陷,延伸2~3μm;同时导致硅表面有很大的高度差(S.Bagchi,Y.Yu,M.Mendicino,et al.,Defect analysis of patterned SOI material,IEEEInternational SOI Conference,1999,pp.121-122.)。这种在表层单晶硅中包含大量缺陷和很大高度差的高剂量SIMOX图形化SOI材料不利于后面CVD外延单晶硅。为了获得高质量的图形化SOI材料,注入的离子必须是低剂量的。与常规的高剂量SIMOX不同,低剂量SIMOX材料在注入时并没有化学配比的埋氧形成,只是形成大量的氧沉淀。在退火过程中,注入的氧与硅反应生成SiO2,生成的SiO2为了获得足够的空间容纳膨胀的体积,将大量的硅原子排到硅晶格中形成硅间隙子。由于低剂量注入在注入时没有形成埋氧,所以这些硅的间隙子可以很容易地迁移到硅表面,并在表面形成外延层(J.Margail,J.Stoemenos,C.Jaussaud,et al.,Reduced defectdensity in silicon-on-insulator structures formed by oxygenimplantation in two steps,Applied Physics Letters,54(6),1989,pp.526-528.)。所以,为了获得低缺陷和表面平整的图形化SOI材料,需要采用低剂量SIMOX技术。剂量的降低需要能量也相应降低,否则无法形成连续的埋氧层,剂量与能量有一个优化关系(M.Chen,X.Wang,J.Chen,etal.,Does-energy match for the formation of high-integrity buriedoxide layers in low-dose separation-by-implantation-of-oxygenmaterials,Applied Physics Letters,80(3),2002,pp.880-882.)。在离子能量E为30~200keV范围时,相应的低剂量D范围是1.5~7.0×1017cm-2,用公式表示为:D(1017cm-2)=(0.035±0.005)×E(keV)。
步骤(2)中注入的离子除O+外还可以是O2 +、HO+、H2O+、N+、N2 +等含氧或含氮的离子以形成SiO2或Si3N4埋层。
完成离子注入并除去掩模之后,注入的硅片需要进行步骤(3)的高温退火。退火的温度为1200~1375℃,退火时间为1~24小时,退火气氛为Ar或N2与O2的混合气体,其中O2的体积含量可以为0.1%~20%。
采用优化的低剂量氧离子注入和高温退火,所获得的图形化SOI材料是高质量的。具体表现在:SOI区域的埋氧是高度完整的,硅岛和针孔的密度很低;体硅与SOI过渡区小于100nm,缺陷密度低于105cm-2;表面也非常平整,体硅与SOI区域之间的高度差小于5nm。
CVD硅外延技术是半导体工业中非常成熟的工艺,其优点是设备简单,外延速度快,外延层单晶质量高,可以批量生产。本发明步骤(4)的工艺就是采用CVD法外延单晶硅,形成足够厚的图形化SOI材料以满足MEMS和MOEMS集成的需要。外延前,图形化SOI衬底用稀释的HF溶液除去退火过程中氧化生成的SiO2。将衬底放入外延炉反应室后,在1000~1200℃通入H2烘烤0.5~2小时,可以除去衬底表面的自然氧化层,并改善衬底表面的粗糙度,使表面更加平整(N.Sato,T.Yonehara,Hydrogen annealedsilicon-on-insulator,Applied Physics Letters,65(15),1994,pp.1924-1926.)。外延生长时可以采用SiCl4、SiHCl3、SiH2Cl2或SiH4作为硅源,具体反应过程分别如下:
优选的硅源为SiCl4,因为这是工业上用得最多和研究得最多的硅源。外延生长时可以同时导入掺杂剂以制备不同类型的外延层(n型、p型或本征)。常用的n型掺杂剂为B2H6,p型掺杂剂为PH3或AsH3。用H2作为稀释剂与掺杂剂混合,并通过控制流量来调节掺杂浓度。外延单晶硅的厚度可以通过沉积速率来控制,沉积速率可以在0.2~1μm/min范围内调节。外延层的厚度可以在0.7~50μm范围内任意调节。
步骤(4)中的CVD外延工艺是广义的,所外延的薄膜为单晶硅、锗硅(SiGe)薄膜、砷化镓(GaAs)薄膜或它们的多层薄膜。例如,先外延SiGe薄膜,然后在所外延的SiGe薄膜上继续外延单晶硅以形成应变硅的结构(Device structure and electrical characteristics ofstrained-Si-on-insulator(strained-SOI)MOSFETs,S.Takagi,N.Sugiyama,T.Mizuno,et al.,Materials Science and Engineering B,89,2002,pp.426-434.)。
本发明的方法是将SIMOX技术和CVD外延技术有机地结合起来制备厚膜图形化SOI材料。这种图形化SOI材料的顶层硅薄膜的厚度可以在1~50μm之间任意调节,使器件设计和制造工艺有很大的灵活性,非常有利于MEMS和MOEMS集成。
附图说明
图1为SIMOX技术和CVD外延技术相结合制备厚膜图形化SOI材料的工艺步骤示意图。
(A)为硅片上光刻出掩模后的示意图;
(B)为离子注入的示意图;
(C)为高温退火后的示意图;
(D)CVD硅外延后的示意图。
图中,1为单晶硅衬底;2为阻挡离子注入的掩模3为氧离子;4为注入到硅衬底中的氧或退火后形成的埋氧5为退火后SOI区域的顶层硅;6为CVD外延层。
具体实施方式
下面的具体实施例有助于理解本发明的特征和优点,但本发明的实施决不仅局限于以下实施例。
实施例1
p型(100)单晶硅片上热氧化生长500nm的SiO2薄膜,在所需要的体硅区域光刻生成掩模以阻挡氧离子的注入。O+的注入能量为160keV,剂量为5.5×1017cm-2,衬底的温度为680℃。注入后用稀释的HF溶液漂去SiO2掩模。高温退火在Ar+0.5%O2的气氛中进行,退火温度为1300℃,退火5个小时。用稀释的HF溶液漂去退火过程中生成的SiO2并清洗,在桶式外延炉中进行单晶硅的外延。外延前用H2在1180℃烘烤1.5小时。外延时硅源为SiCl4,外延温度为1180℃,在0.5μm/min的沉积速率下外延单晶硅,外延层厚度为40μm。
实施例2
具体步骤和条件同实施例1,不同之处在于外延层的厚度为1μm。
实施例3
具体步骤和条件同实施例1,不同之处在于注入的离子不是O+,而是N+。
实施例4
具体步骤同实施例1,不同之处在于外延层不是单晶硅,而是SiGe合金薄膜,厚度为2μm,所用的硅源为SiCl4,锗源为GeCl4。
实施例5
具体步骤同实施例4,不同之处在于在所外延的SiGe合金薄膜的上面再外延一层单晶硅,厚度为20nm,形成应变硅的结构。
实施例5
具体步骤同实施例4,不同之处在于在所外延的SiGe合金薄膜的上面再外延一层GaAs薄膜,厚度为200nm。外延时Ga源和As源可采用Ga/AsCl3/H2体系。
Claims (8)
1、一种厚膜图形化SOI材料的制备方法,先采用SIMOX技术在体硅中注氧隔离形成薄膜图形化SOI材料,其特征在于然后利用CVD气相外延生长方法在衬底的表层形成单晶硅薄膜、锗硅薄膜或砷化镓薄膜中的一种。
2、按权利要求1所述的厚膜图形化SOI材料的制备方法,其特征在于在外延的锗硅薄膜上继续外延生长单晶硅以形成应变硅的结构。
3、按权利要求1所述的厚膜图形化SOI材料的制备方法,其特征在于CVD气相外延层的厚度为0.7~50μm。
4、按权利要求1所述的厚膜图形化SOI材料的制备方法,其特征在于采用SIMOX技术在体硅中注氧隔离形成薄膜图形化SOI材料,具体工艺在于:
(1)在硅衬底上光刻阻挡离子注入的掩模,掩模为SiO2、Si3N4、多晶硅或金属薄膜中的一种,其厚度为200~800nm,以阻挡30~200keV的氧离子;
(2)注入时,氧离子的能量为30~200keV,剂量为1.0×1017~2.0×1018cm-2,衬底温度为400~700℃;
(3)高温退火的温度为1200~1375℃,退火时间为1~24小时,退火气氛为Ar或N2与O2的混合气体,其中O2的体积含量可以为0.1%~20%;
(4)将衬底放入外延炉反应室,在1000~1200℃通入H2烘烤0.5~2小时;外延硅源为SiCl4、SiHCl3、SiH2Cl2或SiH4中的一种,厚度通过沉积速率控制。
5、按权利要求4所述的厚膜图形化SOI材料的制备方法,其特征在于注入离子的能量和剂量通过优化来提高SIMOX图形化SOI材料的质量,在离子能量E为30~200keV范围内,相应的低剂量D为1.5~7.0×1017cm-2,用公式表示为:D(1017cm-2)=(0.035±0.005)×E(keV)。
6、按权利要求4所述的厚膜图形化SOI材料的制备方法,其特征在于注入的离子除O+外还可以是O2 +、HO+、H2O+、N+、N2 +含氧或含氮的离子中的一种以形成SiO2或Si3N4埋层。
7、按权利要求4所述的厚膜图形化SOI材料的制备方法,其特征在于外延沉积速率为0.2~1μm/min,外延硅源为SiCl4。
8、按权利要求4所述的厚膜图形化SOI材料的制备方法,其特征在于本发明所制备的厚膜图形化SOI材料为MEMS和MOEMS集成提供了衬底材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03141886 CN1265433C (zh) | 2003-07-29 | 2003-07-29 | 一种厚膜图形化绝缘体上的硅材料的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03141886 CN1265433C (zh) | 2003-07-29 | 2003-07-29 | 一种厚膜图形化绝缘体上的硅材料的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1514472A true CN1514472A (zh) | 2004-07-21 |
CN1265433C CN1265433C (zh) | 2006-07-19 |
Family
ID=34240347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03141886 Expired - Lifetime CN1265433C (zh) | 2003-07-29 | 2003-07-29 | 一种厚膜图形化绝缘体上的硅材料的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1265433C (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100336172C (zh) * | 2004-12-22 | 2007-09-05 | 上海新傲科技有限公司 | 改进注氧隔离技术制备的绝缘体上的硅锗材料结构及工艺 |
US7651947B2 (en) | 2006-05-25 | 2010-01-26 | International Business Machines Corporation | Mask forming and implanting methods using implant stopping layer and mask so formed |
CN102412124A (zh) * | 2011-09-30 | 2012-04-11 | 上海晶盟硅材料有限公司 | 新型衬底的生产方法、外延片及半导体器件 |
CN102788556A (zh) * | 2012-08-24 | 2012-11-21 | 中国电子科技集团公司第二十四研究所 | 外延生长后埋层图形漂移量的测量方法 |
CN102980692A (zh) * | 2012-11-19 | 2013-03-20 | 西安微纳传感器研究所有限公司 | 一种高温耐冲击压力传感器及其制备方法 |
CN103219275A (zh) * | 2012-01-19 | 2013-07-24 | 中国科学院上海微系统与信息技术研究所 | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 |
CN105043606A (zh) * | 2015-07-10 | 2015-11-11 | 东南大学 | 一种电容式压力传感器及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7528056B2 (en) * | 2007-01-12 | 2009-05-05 | International Business Machines Corporation | Low-cost strained SOI substrate for high-performance CMOS technology |
-
2003
- 2003-07-29 CN CN 03141886 patent/CN1265433C/zh not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100336172C (zh) * | 2004-12-22 | 2007-09-05 | 上海新傲科技有限公司 | 改进注氧隔离技术制备的绝缘体上的硅锗材料结构及工艺 |
US7651947B2 (en) | 2006-05-25 | 2010-01-26 | International Business Machines Corporation | Mask forming and implanting methods using implant stopping layer and mask so formed |
US7998871B2 (en) | 2006-05-25 | 2011-08-16 | International Business Machines Corporation | Mask forming and implanting methods using implant stopping layer |
CN102412124A (zh) * | 2011-09-30 | 2012-04-11 | 上海晶盟硅材料有限公司 | 新型衬底的生产方法、外延片及半导体器件 |
CN103219275A (zh) * | 2012-01-19 | 2013-07-24 | 中国科学院上海微系统与信息技术研究所 | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 |
CN103219275B (zh) * | 2012-01-19 | 2016-03-23 | 中国科学院上海微系统与信息技术研究所 | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 |
CN102788556A (zh) * | 2012-08-24 | 2012-11-21 | 中国电子科技集团公司第二十四研究所 | 外延生长后埋层图形漂移量的测量方法 |
CN102980692A (zh) * | 2012-11-19 | 2013-03-20 | 西安微纳传感器研究所有限公司 | 一种高温耐冲击压力传感器及其制备方法 |
CN102980692B (zh) * | 2012-11-19 | 2015-08-19 | 西安微纳传感器研究所有限公司 | 一种高温耐冲击压力传感器及其制备方法 |
CN105043606A (zh) * | 2015-07-10 | 2015-11-11 | 东南大学 | 一种电容式压力传感器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1265433C (zh) | 2006-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
US6054363A (en) | Method of manufacturing semiconductor article | |
JP3265493B2 (ja) | Soi基板の製造方法 | |
EP0520216B1 (en) | Fabrication of defect free silicon on an insulating substrate | |
US7915148B2 (en) | Method of producing a tensioned layer on a substrate | |
EP0528229B1 (en) | Method for preparing semiconductor member | |
US20030140844A1 (en) | Method to form thick relaxed SiGe Layer with trench structure | |
US7416965B2 (en) | Method for producing a strained layer on a substrate and corresponding layer structure | |
EP0843346B1 (en) | Method of manufacturing a semiconductor article | |
JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
EP0558925B1 (en) | Method for controlling roughness on surface of monocrystal | |
CN1461042A (zh) | 半导体衬底的生产方法 | |
WO2000001005A1 (fr) | Procede de formation d'une couche de silicium monocristallin, procede de fabrication d'un dispositif semi-conducteur et dispositif semi-conducteur | |
CN1514472A (zh) | 一种厚膜图形化绝缘体上的硅材料的制备方法 | |
US7749817B2 (en) | Single-crystal layer on a dielectric layer | |
JP2006344865A (ja) | Soi基板及び該基板の製造方法 | |
JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
JP3302228B2 (ja) | Soi基板の作製方法 | |
JPH06342784A (ja) | 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法 | |
JPH05217994A (ja) | 半導体基板の作製方法 | |
JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
US6037198A (en) | Method of fabricating SOI wafer | |
JP3112102B2 (ja) | 半導体装置 | |
JPH0832037A (ja) | 半導体基板の作製方法 | |
JP2005019851A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI SIMGUI SCIENCE AND TECHNOLOGY CO., LTD. Free format text: FORMER NAME: PROUD OF THE NEW SHANGHAI TECHNOLOGY CO. |
|
CP01 | Change in the name or title of a patent holder |
Address after: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200 Patentee after: SHANGHAI SIMGUI TECHNOLOGY Co.,Ltd. Address before: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200 Patentee before: Shanghai Simgui Technology Co.,Ltd. |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20060719 |