JP2018190891A - 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 - Google Patents
圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 Download PDFInfo
- Publication number
- JP2018190891A JP2018190891A JP2017093960A JP2017093960A JP2018190891A JP 2018190891 A JP2018190891 A JP 2018190891A JP 2017093960 A JP2017093960 A JP 2017093960A JP 2017093960 A JP2017093960 A JP 2017093960A JP 2018190891 A JP2018190891 A JP 2018190891A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- piezoelectric film
- electrode film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する積層基板の製造方法およびその関連技術が提供される。
以下、本発明の一実施形態について図面を参照しながら説明する。
本実施形態では、一例として、
第1基板1上に犠牲層6を製膜する処理(ステップ1)と、犠牲層6上に第1電極膜2を製膜する処理(ステップ2)と、第1電極膜2上に圧電膜3を製膜する処理(ステップ3)と、圧電膜3上に第2電極膜4を製膜する処理(ステップ4)と、第2電極膜4上に第2基板8を貼り合わせる処理(ステップ5)と、を行って積層体12を形成するステップと、
積層体12のうち犠牲層6をエッチングして除去することで、積層体12を、第1基板1と、第1電極膜2、圧電膜3、第2電極膜4および第2基板8を有する積層基板10と、に分離させるステップと、
を行う場合について説明する。以下、各ステップの詳細について説明する。
本ステップでは、以下に示すステップ1〜5を実施することで、図1(a)に示す積層体12を作製する。
本ステップでは、まず、第1基板(以下、単に基板1とも称する)を用意する。基板1としては、熱酸化膜やCVD(Chemical Vapor Deposition)酸化膜等の表面酸化膜(S
iO2膜)1bが形成された単結晶シリコン(Si)基板1a、すなわち、表面酸化膜を有するSi基板を好適に用いることができる。また、基板1としては、図2に示すように、その表面にSiO2以外の絶縁性材料により形成された絶縁膜1dを有するSi基板1aを用いることもできる。また、基板1としては、表面にSi(100)面やSi(111)面等が露出したSi基板1a、すなわち、表面酸化膜1bや絶縁膜1dを有さないSi基板を用いることもできる。また、基板1としては、SOI(Silicon On Insulator)基板、石英ガラス(SiO2)基板、ガリウム砒素(GaAs)基板、サファイア(Al2O3)基板を用いることもできる。単結晶Si基板1aの厚さは例えば300〜1000μm、表面酸化膜1bの厚さは例えば5〜3000nmとすることができる。
ステップ1が終了したら、犠牲層6上に、第1電極膜2を製膜する。第1電極膜2は、後述の圧電膜素子20(圧電膜デバイス30)において、上部電極膜となる膜である。
6を製膜する場合は、第1電極膜2はSROを用いて製膜することもできる。第1電極膜2を犠牲層6と異なる材料で形成することで、後述の分離ステップにおいて、犠牲層6とともに第1電極膜2もエッチングされてしまうことがなくなる。第1電極膜2の厚さは例えば100〜400nmとすることができる。
ステップ2が終了したら、第1電極膜2上に圧電膜(圧電薄膜)3を製膜する。
することができる。
ステップ3が終了したら、KNN膜3上に、第1電極膜2とは異なる第2電極膜4を製膜する。第2電極膜4は、後述の圧電膜素子20(圧電膜デバイス30)において、下部電極膜となる膜である。第2電極膜4は、例えば、Pt、Au、アルミニウム(Al)、銅(Cu)等の各種金属やこれらの合金を用いて製膜することができる。第2電極膜4は、スパッタリング法、蒸着法、メッキ法、金属ペースト法等の手法を用いて製膜することができる。第2電極膜4は、第1電極膜2のように圧電膜3の結晶構造に大きな影響を与えるものではない。そのため、第2電極膜4の材料、結晶構造、製膜手法は特に限定されない。なお、圧電膜3と第2電極膜4との間には、これらの密着性を高めるため、例えば、Ti、タンタル(Ta)、酸化チタン(TiO2)、ニッケル(Ni)等を主成分とする密着層が設けられていてもよい。第2電極膜4の厚さは例えば100〜5000nm、密着層を設ける場合にはその厚さは例えば1〜200nmとすることができる。
ステップ4が終了したら、第2電極膜4上に、上述の基板1とは異なる材料で形成された第2基板8(以下、異種基板8とも称する)を貼り合わせる。
上述のステップ1〜5を実施し、積層体形成ステップが終了したら、積層体12のうち犠牲層6をエッチングして除去し、図1(b)に示すように、積層体12を、基板1と、第1電極膜2、圧電膜3、第2電極膜4および異種基板8を有する積層基板(圧電膜を有する積層基板)10と、に分離させる。
0となる。
上述の積層基板10を所定の形状に成形することで、圧電膜を有する素子20(以下、圧電膜素子20とも称する)が得られる。そして、圧電膜素子20に電圧検出手段11aまたは電圧印加手段11bを接続することで、圧電膜を有するデバイス30(以下、圧電膜デバイス30とも称する)が得られる。
本実施形態によれば、以下に示す1つまたは複数の効果が得られる。
な用途、透明性が必要な用途等、広範囲な用途に適用することができる。
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
フィルタデバイスとして機能させることができる。
以下、本発明の好ましい態様について付記する。
本発明の一態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜(下部電極膜)を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する積層基板の製造方法が提供される。
付記1の方法であって、好ましくは、
前記積層体を形成する工程では、
前記圧電膜上に前記第1電極膜とは異なる第2電極膜を製膜する処理と、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理と、をさらに行う。
付記1の方法であって、好ましくは、
前記積層体を形成する工程では、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理をさらに行う。
付記2または3の方法であって、好ましくは、
前記第2基板を貼り合わせる処理では、前記第2基板として、メタル材料で形成した基板、プラスチック材料で形成した基板および透明な基板のうちのいずれかを用いる。
付記1〜4のいずれかの方法であって、好ましくは、
前記分離させる工程では、前記犠牲層のみに対してエッチングが行われる溶液をエッチング液として用いる。
付記1〜5のいずれかの方法であって、好ましくは、
前記積層体を形成する工程では、前記圧電膜として、組成式(K1−xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜を製膜する。
付記1〜6のいずれかの方法であって、好ましくは、
前記積層体を形成する工程では、前記犠牲層としてチタンからなる層を製膜し、前記分離させる工程では、塩化水素を含む溶液をエッチング液として用いる。
また好ましくは、前記積層体を形成する工程では、前記犠牲層としてルテニウム酸ストロンチウムからなる層を製膜し、前記分離させる工程では、第二硝酸セリウムアンモンを含む溶液をエッチング液として用いる。
本発明の他の態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第
1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法が提供される。
本発明のさらに他の態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、前記圧電膜上に前記第1電極膜とは異なる第2電極膜を製膜する処理と、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板を貼り合わせる処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜、前記圧電膜、前記第2電極膜および前記第2電極膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法が提供される。
本発明のさらに他の態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、前記圧電膜上に前記第1基板とは異なる材料で形成された第2基板を貼り合わせる処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜、前記圧電膜、前記第2電極膜および前記第2電極膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法が提供される。
本発明のさらに他の態様によれば、
第1基板と、前記第1基板上に製膜された電極膜と、前記電極膜上に製膜された圧電膜と、を備え、
前記第1基板と前記電極膜との間には、エッチングにより除去される犠牲層が製膜されて(設けられて)おり、
前記犠牲層を除去することで、前記第1基板と、前記電極膜および前記圧電膜を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体が提供される。
本発明のさらに他の態様によれば、
第1基板と、前記第1基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、前記圧電膜上に製膜された第2電極膜と、前記第2電極膜上に貼り合わされ、前記第1基板とは異なる材料で形成された第2基板と、を備え、
前記第1基板と前記第1電極膜との間には、エッチングにより除去される犠牲層が設けられており、
前記犠牲層を除去することで、前記第1基板と、前記第1電極膜、前記圧電膜、前記第2電極膜および前記第2基板を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体が提供される。
本発明のさらに他の態様によれば、
第1基板と、前記第1基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、前記圧電膜上に貼り合わされ、前記第1基板とは異なる材料で形成された第2基板と、を備え、
前記第1基板と前記第1電極膜との間には、エッチングにより除去される犠牲層が設け
られており、
前記犠牲層を除去することで、前記第1基板と、前記第1電極膜、前記圧電膜および前記第2基板を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体が提供される。
付記12または13の積層体であって、好ましくは、
前記第2基板が、メタル材料で形成した基板、プラスチック材料で形成した基板および透明な基板のうちのいずれかであり、
前記圧電膜に、該圧電膜と前記第2基板との熱膨張率の差に起因する膜応力がかからない。
2 第1電極膜(下部電極膜)
3 圧電膜
10 (圧電膜を有する)積層基板
12 積層体
Claims (6)
- 第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する積層基板の製造方法。 - 前記積層体を形成する工程では、
前記圧電膜上に前記第1電極膜とは異なる第2電極膜を製膜する処理と、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理と、をさらに行う請求項1に記載の圧電膜を有する積層基板の製造方法。 - 前記積層体を形成する工程では、
前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理をさらに行う請求項1に記載の圧電膜を有する積層基板の製造方法。 - 前記積層体を形成する工程では、前記圧電膜として、組成式(K1−xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜を製膜する請求項1〜3のいずれかに記載の圧電膜を有する積層基板の製造方法。
- 第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法。 - 第1基板と、前記第1基板上に製膜された電極膜と、前記電極膜上に製膜された圧電膜と、を備え、
前記第1基板と前記電極膜との間には、エッチング液が供給されることで除去される犠牲層が製膜されており、
前記犠牲層を除去することで、前記第1基板と、前記電極膜および前記圧電膜を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017093960A JP7037892B2 (ja) | 2017-05-10 | 2017-05-10 | 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017093960A JP7037892B2 (ja) | 2017-05-10 | 2017-05-10 | 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018190891A true JP2018190891A (ja) | 2018-11-29 |
| JP7037892B2 JP7037892B2 (ja) | 2022-03-17 |
Family
ID=64478894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017093960A Active JP7037892B2 (ja) | 2017-05-10 | 2017-05-10 | 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7037892B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020116123A1 (ja) * | 2018-12-07 | 2020-06-11 | 株式会社サイオクス | 圧電積層体、圧電素子および圧電積層体の製造方法 |
| JP2021536160A (ja) * | 2019-07-19 | 2021-12-23 | 中芯集成電路(寧波)有限公司 | 薄膜バルク音響波共振器ならびにその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158309A (ja) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | 圧電振動素子、容量素子、及び記憶装置 |
| JP2004296679A (ja) * | 2003-03-26 | 2004-10-21 | Seiko Epson Corp | 強誘電体膜の製造方法、強誘電体素子の製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器 |
| JP2008159807A (ja) * | 2006-12-22 | 2008-07-10 | Hitachi Cable Ltd | 圧電薄膜素子及び圧電薄膜素子を用いて製造したアクチュエータとセンサ |
| JP2011041136A (ja) * | 2009-08-17 | 2011-02-24 | Taiyo Yuden Co Ltd | 弾性波デバイスおよびその製造方法 |
| JP2014187094A (ja) * | 2013-03-22 | 2014-10-02 | Hitachi Metals Ltd | 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法 |
-
2017
- 2017-05-10 JP JP2017093960A patent/JP7037892B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158309A (ja) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | 圧電振動素子、容量素子、及び記憶装置 |
| JP2004296679A (ja) * | 2003-03-26 | 2004-10-21 | Seiko Epson Corp | 強誘電体膜の製造方法、強誘電体素子の製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器 |
| JP2008159807A (ja) * | 2006-12-22 | 2008-07-10 | Hitachi Cable Ltd | 圧電薄膜素子及び圧電薄膜素子を用いて製造したアクチュエータとセンサ |
| JP2011041136A (ja) * | 2009-08-17 | 2011-02-24 | Taiyo Yuden Co Ltd | 弾性波デバイスおよびその製造方法 |
| JP2014187094A (ja) * | 2013-03-22 | 2014-10-02 | Hitachi Metals Ltd | 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020116123A1 (ja) * | 2018-12-07 | 2020-06-11 | 株式会社サイオクス | 圧電積層体、圧電素子および圧電積層体の製造方法 |
| US12408556B2 (en) | 2018-12-07 | 2025-09-02 | Sumitomo Chemical Company, Limited | Piezoelectric stack, piezoelectric element, and method of manufacturing piezoelectric stack |
| JP2021536160A (ja) * | 2019-07-19 | 2021-12-23 | 中芯集成電路(寧波)有限公司 | 薄膜バルク音響波共振器ならびにその製造方法 |
| JP7259005B2 (ja) | 2019-07-19 | 2023-04-17 | 中芯集成電路(寧波)有限公司 | 薄膜バルク音響波共振器ならびにその製造方法 |
| US11942917B2 (en) | 2019-07-19 | 2024-03-26 | Ningbo Semiconductor International Corporation | Film bulk acoustic resonator and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7037892B2 (ja) | 2022-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11165011B2 (en) | Piezoelectric element and method for manufacturing piezoelectric element | |
| TWI901657B (zh) | 壓電積層體的製造方法 | |
| JP4455678B1 (ja) | 圧電体薄膜とその製造方法、角速度センサ、角速度センサによる角速度の測定方法、圧電発電素子ならびに圧電発電素子を用いた発電方法 | |
| JP7352347B2 (ja) | 圧電積層体、圧電素子および圧電積層体の製造方法 | |
| JP2004047928A (ja) | 圧電素子、インクジェットヘッド、角速度センサ及びこれらの製造方法、並びにインクジェット式記録装置 | |
| JP2014060330A (ja) | 圧電デバイス及びその使用方法 | |
| US8994251B2 (en) | Piezoelectric device having first and second non-metal electroconductive intermediate films | |
| JP6464049B2 (ja) | 積層構造体、圧電素子および圧電素子の製造方法 | |
| US20230115136A1 (en) | Laminated substrate having piezoelectric film, element having piezoelectric film and method for manufacturing this laminated substrate | |
| JP6346693B2 (ja) | 圧電体素子の製造方法 | |
| JP7037892B2 (ja) | 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 | |
| JP6934746B2 (ja) | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 | |
| JP6964511B2 (ja) | 圧電積層体、圧電積層体の製造方法および圧電素子 | |
| JP2011192736A (ja) | 圧電体薄膜素子及び圧電体薄膜デバイス | |
| JP2025019739A (ja) | アクチュエータ、液体吐出ヘッド、液体吐出装置、ウェアラブル端末装置、アイトラッキング装置およびその製造方法。 | |
| JP5556181B2 (ja) | 薄膜アクチュエータ、及びインクジェットヘッド | |
| JP6758444B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
| JP2009010270A (ja) | 圧電素子及び圧電素子の製造方法 | |
| JP6578866B2 (ja) | 圧電薄膜、圧電薄膜素子、圧電アクチュエータ、圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタヘッド | |
| JP6961770B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
| JP2009264899A (ja) | Mems製造方法およびmems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20191219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7037892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |