JP2018190891A - 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 - Google Patents

圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 Download PDF

Info

Publication number
JP2018190891A
JP2018190891A JP2017093960A JP2017093960A JP2018190891A JP 2018190891 A JP2018190891 A JP 2018190891A JP 2017093960 A JP2017093960 A JP 2017093960A JP 2017093960 A JP2017093960 A JP 2017093960A JP 2018190891 A JP2018190891 A JP 2018190891A
Authority
JP
Japan
Prior art keywords
substrate
film
piezoelectric film
electrode film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017093960A
Other languages
English (en)
Other versions
JP7037892B2 (ja
Inventor
柴田 憲治
Kenji Shibata
憲治 柴田
渡辺 和俊
Kazutoshi Watanabe
和俊 渡辺
文正 堀切
Fumimasa Horikiri
文正 堀切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2017093960A priority Critical patent/JP7037892B2/ja
Publication of JP2018190891A publication Critical patent/JP2018190891A/ja
Application granted granted Critical
Publication of JP7037892B2 publication Critical patent/JP7037892B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】汎用性を高めた圧電膜を有する積層基板の製造方法およびその関連技術を提供する。【解決手段】第1基板上に犠牲層を製膜する処理と、犠牲層上に第1電極膜を製膜する処理と、第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、積層体のうち犠牲層をエッチングして除去することで、積層体を、第1基板と、第1電極膜および圧電膜を有する積層基板と、に分離させる工程と、を備える。【選択図】図1

Description

本発明は、圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体に関する。
圧電体は、センサやアクチュエータ等の機能性電子部品に広く利用されている。圧電体の材料としては、例えばニオブ酸カリウムナトリウム(KNN)が用いられている(例えば特許文献1,2参照)。近年、より汎用性が高い圧電体が強く求められるようになっている。
特開2007−184513号公報 特開2008−159807号公報
本発明の目的は、汎用性を高めた圧電膜を有する積層基板の製造方法およびその関連技術を提供することにある。
本発明の一態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する積層基板の製造方法およびその関連技術が提供される。
本発明によれば、汎用性を高めた圧電膜を有する積層基板の製造方法およびその関連技術を提供することが可能となる。
(a)は、本発明の一実施形態にかかる積層体形成ステップを実施することで得られた積層体の断面構造の一例を示す図であり、(b)は、分離ステップで犠牲層をエッチングし、積層体を、第1基板と、積層基板と、に分離する様子を示す模式図である。 本発明の一実施形態にかかる積層体の断面構造の変形例を示す図である。 本発明の一実施形態にかかる圧電膜デバイスの概略構成図である。 (a)は、本発明の一実施形態にかかる積層体の断面構造の変形例を示す図であり、(b)は、図4(a)に示す積層体を、第1基板と、積層基板と、に分離する様子を示す模式図であり、(c)は、図4(b)に示す積層基板を用いて作製した圧電膜デバイスの一例を示す図である。
<本発明の一実施形態>
以下、本発明の一実施形態について図面を参照しながら説明する。
(1)積層基板の製造方法
本実施形態では、一例として、
第1基板1上に犠牲層6を製膜する処理(ステップ1)と、犠牲層6上に第1電極膜2を製膜する処理(ステップ2)と、第1電極膜2上に圧電膜3を製膜する処理(ステップ3)と、圧電膜3上に第2電極膜4を製膜する処理(ステップ4)と、第2電極膜4上に第2基板8を貼り合わせる処理(ステップ5)と、を行って積層体12を形成するステップと、
積層体12のうち犠牲層6をエッチングして除去することで、積層体12を、第1基板1と、第1電極膜2、圧電膜3、第2電極膜4および第2基板8を有する積層基板10と、に分離させるステップと、
を行う場合について説明する。以下、各ステップの詳細について説明する。
(積層体形成ステップ)
本ステップでは、以下に示すステップ1〜5を実施することで、図1(a)に示す積層体12を作製する。
(ステップ1:犠牲層の製膜)
本ステップでは、まず、第1基板(以下、単に基板1とも称する)を用意する。基板1としては、熱酸化膜やCVD(Chemical Vapor Deposition)酸化膜等の表面酸化膜(S
iO膜)1bが形成された単結晶シリコン(Si)基板1a、すなわち、表面酸化膜を有するSi基板を好適に用いることができる。また、基板1としては、図2に示すように、その表面にSiO以外の絶縁性材料により形成された絶縁膜1dを有するSi基板1aを用いることもできる。また、基板1としては、表面にSi(100)面やSi(111)面等が露出したSi基板1a、すなわち、表面酸化膜1bや絶縁膜1dを有さないSi基板を用いることもできる。また、基板1としては、SOI(Silicon On Insulator)基板、石英ガラス(SiO)基板、ガリウム砒素(GaAs)基板、サファイア(Al)基板を用いることもできる。単結晶Si基板1aの厚さは例えば300〜1000μm、表面酸化膜1bの厚さは例えば5〜3000nmとすることができる。
基板1を用意したら、基板1上に犠牲層6を製膜する。犠牲層6は、後述の分離ステップにおいて、エッチングにより除去される層である。このため、犠牲層6はエッチングにより除去できる材料を用いて製膜されている。具体的には、犠牲層6は、チタン(Ti)またはルテニウム酸ストロンチウム(SrRuO、略称:SRO)のいずれかを用いて製膜することができる。犠牲層6は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。犠牲層6の厚さは例えば1〜200nmとすることができる。
(ステップ2:第1電極膜の製膜)
ステップ1が終了したら、犠牲層6上に、第1電極膜2を製膜する。第1電極膜2は、後述の圧電膜素子20(圧電膜デバイス30)において、上部電極膜となる膜である。
第1電極膜2は、例えば、白金(Pt)を用いて製膜することができる。第1電極膜2は、単結晶膜や多結晶膜(以下、これらをPt膜とも称する)となる。Pt膜を構成する結晶は、基板1の表面に対して(111)面方位に優先配向していることが好ましい。すなわち、Pt膜の表面(圧電膜3の下地となる面)は、主にPt(111)面により構成されていることが好ましい。Pt膜は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。第1電極膜2は、Pt以外に、金(Au)やルテニウム(Ru)やイリジウム(Ir)等の各種金属、これらを主成分とする合金、ニッケル酸ランタン(LaNiO)等の金属酸化物等を用いて製膜することもできる。また、Tiを用いて犠牲層
6を製膜する場合は、第1電極膜2はSROを用いて製膜することもできる。第1電極膜2を犠牲層6と異なる材料で形成することで、後述の分離ステップにおいて、犠牲層6とともに第1電極膜2もエッチングされてしまうことがなくなる。第1電極膜2の厚さは例えば100〜400nmとすることができる。
(ステップ3:圧電膜の製膜)
ステップ2が終了したら、第1電極膜2上に圧電膜(圧電薄膜)3を製膜する。
圧電膜3は、例えば、カリウム(K)、ナトリウム(Na)、ニオブ(Nb)を含み、組成式(K1−xNa)NbOで表されるアルカリニオブ酸化物、すなわち、ニオブ酸カリウムナトリウム(KNN)を用いて製膜することができる。上述の組成式中の係数x[=Na/(K+Na)]は、0<x<1、好ましくは0.4≦x≦0.7の範囲内の大きさとする。圧電膜3は、KNNの多結晶膜(以下、KNN膜(KNN薄膜)3とも称する)となる。KNNの結晶構造は、ペロブスカイト構造となる。KNN膜3は、スパッタリング法、PLD(Pulsed Laser Deposition)法、ゾルゲル法等の手法を用いて製膜
することができる。
なお、上述の組成比は、例えば、スパッタリング製膜時に用いるターゲット材の組成を制御することで調整可能である。ターゲット材は、例えば、KCO粉末、NaCO粉末、Nb粉末等を混合させて焼成すること等により作製することができる。この場合、ターゲット材の組成は、KCO粉末、NaCO粉末、Nb粉末等の混合比率を調整することで制御することができる。
KNN膜3を構成する結晶は、基板1の表面に対して(001)面方位に優先配向していることが好ましい。すなわち、KNN膜3の表面(第2電極膜4の下地となる面)は、主にKNN(001)面により構成されていることが好ましい。基板1の表面に対して(111)面方位に優先配向させたPt膜上にKNN膜3を直接製膜することで、KNN膜3を構成する結晶を、基板1の表面に対して(001)面方位に優先配向させることが容易となる。例えば、KNN膜3を構成する結晶群のうち80%以上の結晶を基板1の表面に対して(001)面方位に配向させ、KNN膜3の表面のうち80%以上の領域をKNN(001)面とすることが可能となる。KNN膜3の厚さは例えば0.5〜5μmとすることができる。
KNN膜3は、銅(Cu)、マンガン(Mn)、リチウム(Li)、Ta、アンチモン(Sb)等のK、Na、Nb以外の元素を、5at%以下の範囲内で含んでいてもよい。
(ステップ4:第2電極膜の製膜)
ステップ3が終了したら、KNN膜3上に、第1電極膜2とは異なる第2電極膜4を製膜する。第2電極膜4は、後述の圧電膜素子20(圧電膜デバイス30)において、下部電極膜となる膜である。第2電極膜4は、例えば、Pt、Au、アルミニウム(Al)、銅(Cu)等の各種金属やこれらの合金を用いて製膜することができる。第2電極膜4は、スパッタリング法、蒸着法、メッキ法、金属ペースト法等の手法を用いて製膜することができる。第2電極膜4は、第1電極膜2のように圧電膜3の結晶構造に大きな影響を与えるものではない。そのため、第2電極膜4の材料、結晶構造、製膜手法は特に限定されない。なお、圧電膜3と第2電極膜4との間には、これらの密着性を高めるため、例えば、Ti、タンタル(Ta)、酸化チタン(TiO)、ニッケル(Ni)等を主成分とする密着層が設けられていてもよい。第2電極膜4の厚さは例えば100〜5000nm、密着層を設ける場合にはその厚さは例えば1〜200nmとすることができる。
(ステップ5:異種基板の貼り合わせ)
ステップ4が終了したら、第2電極膜4上に、上述の基板1とは異なる材料で形成された第2基板8(以下、異種基板8とも称する)を貼り合わせる。
異種基板8は、第2電極膜4と同様に、第1電極膜2のように圧電膜3の結晶構造に大きな影響を与えるものではない。そのため、異種基板8の材料、結晶構造、表面粗さ等の表面(主面)状態、形成手法、厚さ等は特に限定されない。
異種基板8として、ステンレス等の金属材料で形成した基板(以下、メタル基板とも称する)や、プラスチック材料で形成した基板(以下、プラスチック基板とも称する)、透明な材料で形成した透明な基板(以下、透明基板とも称する)を好適に用いることができる。なお、透明基板は、積層基板10を用いて作製する後述の圧電膜デバイス30の用途に応じて、可視光(例えば波長が400〜800nmの範囲内の光)の平均光透過率が所定値以上(例えば80%以上)である。また、基板1の形成材料と異なる材料で形成されている基板であれば、異種基板8として、表面に窒化シリコン(SiN)膜が形成されたSi基板、ポリSi基板等の種々の基板を用いることもできる。また、基板1と同じ形成材料であっても、基板1に要求される品質よりも低品質のSOI基板、SiO基板を異種基板8として用いることもできる。低品質の基板の一例として、基板1よりも表面が粗い(基板1よりも表面粗さが大きな)基板が挙げられる。
第2電極膜4上への異種基板8の貼り合わせは、接着や融着等により行うことができる。貼り合わせを接着により行う場合、エポキシ樹脂、シリコーン樹脂等を主成分として含む接着剤を用いて行うことができる。すなわち、第2電極膜4上に上述の接着剤をスピンコート法等により塗布して接着層7を形成し、接着層7上に異種基板8を設けることで、第2電極膜4上に異種基板8を貼り合わせることができる。貼り合わせを融着により行う場合、接着剤の代わりに金(Au)等の金属や熱融着フィルム等の熱融着可能な材料を用い、融解状態にある上記材料上に異種基板8を配置した後、上記材料を固化させることで、貼り合わせを行うことができる。このようにして、図1(a)に示す基板1、犠牲層6、第1電極膜2、圧電膜3、第2電極膜4および異種基板8がこの順に積層されてなる積層体12が作製される。
(分離ステップ)
上述のステップ1〜5を実施し、積層体形成ステップが終了したら、積層体12のうち犠牲層6をエッチングして除去し、図1(b)に示すように、積層体12を、基板1と、第1電極膜2、圧電膜3、第2電極膜4および異種基板8を有する積層基板(圧電膜を有する積層基板)10と、に分離させる。
犠牲層6のエッチングは、塩化水素(HCl)または第二硝酸セリウムアンモニウム((NH[Ce(NO])を含む溶液をエッチング液として用いたウエットエッチングにより行うことができる。エッチング液の濃度、エッチング時間、エッチング温度等のエッチング条件は、犠牲層6の形成材料や、厚さ、平面積等により調整される。例えば、Tiを用いて犠牲層6を製膜した場合、HClを例えば36.8%の濃度で含む溶液中に積層体12を浸漬させ、犠牲層6をエッチングする。また、SROを用いて犠牲層6を製膜した場合、第二硝酸セリウムアンモニウムを例えば50mol%の濃度で含む溶液中に積層体12を浸漬させ、犠牲層6をエッチングする。本発明者等は、上述の条件下で積層体12に対しエッチング液を供給したところ、積層体12のうち犠牲層6のみをエッチングすることができ、積層体12のうち犠牲層6以外の基板や、膜、層はエッチングが進行しないことを確認済みである。これは、本発明者等により見出された事項である。
図1(b)に示す積層基板10の上下を反転させることで、異種基板8上に、第2電極膜4と、圧電膜3と、第1電極膜2と、がこの順に積層された(設けられた)積層基板1
0となる。
(2)圧電膜素子および圧電膜デバイスの製造方法およびその構成
上述の積層基板10を所定の形状に成形することで、圧電膜を有する素子20(以下、圧電膜素子20とも称する)が得られる。そして、圧電膜素子20に電圧検出手段11aまたは電圧印加手段11bを接続することで、圧電膜を有するデバイス30(以下、圧電膜デバイス30とも称する)が得られる。
図3に、本実施形態における圧電膜デバイス30の概略構成図を示す。圧電膜デバイス30は、圧電膜素子20と、圧電膜素子20に接続される電圧検出手段11aまたは電圧印加手段11bと、を少なくとも備えて構成される。
電圧検出手段11aを、圧電膜素子20の第1電極膜2(上部電極膜)と第2電極膜4(下部電極膜)との間に接続することで、圧電膜デバイス30をセンサとして機能させることができる。圧電膜3が何らかの物理量の変化に伴って変形すると、その変形によって第1電極膜2と第2電極膜4との間に電圧が発生する。この電圧を電圧検出手段11aによって検出することで、圧電膜3に印加された物理量の大きさを測定することができる。この場合、圧電膜デバイス30の用途としては、例えば、角速度センサ、超音波センサ、圧カセンサ、加速度センサ等が挙げられる。
電圧印加手段11bを、圧電膜素子20の第1電極膜2と第2電極膜4との間に接続することで、圧電膜デバイス30をアクチュエータとして機能させることができる。電圧印加手段11bにより第1電極膜2と第2電極膜4との間に電圧を印加することで、圧電膜3を変形させることができる。この変形動作により、圧電膜デバイス30に接続された各種部材を作動させることができる。この場合、圧電膜デバイス30の用途としては、例えば、インクジェットプリンタ用のヘッド、スキャナー用のMEMSミラー、超音波発生装置用の振動子等が挙げられる。
(3)本実施形態により得られる効果
本実施形態によれば、以下に示す1つまたは複数の効果が得られる。
(a)本実施形態によれば、(001)面方位に優先配向した良質なKNN膜3が、種々の材料で形成されてなる第2基板(異種基板)8上に設けられた積層基板10を得ることができる。例えばSi基板上に製膜するKNN膜と同質なKNN膜3が、Si基板とは異なる材料で形成された異種基板8上に設けられた積層基板10を得ることができる。これにより、上述の積層基板10を加工することで作製される圧電膜デバイス30の汎用性を高めることができる。
例えば、プラスチック基板上に良質なKNN膜3を設けることで、フレキシブル性の高い積層基板10とすることができる。その結果、この積層基板10を用いて作製した圧電膜デバイス30を、曲面への取り付けが必要なセンサの用途に好適に用いることができる。また、プラスチック基板上にKNN膜3を設けることで、この積層基板10を用いて作製した圧電膜デバイス30は、医療用器具のセンサ等の用途にも好適に用いることができる。また例えば、メタル基板上に良質なKNN膜3を設けることで、大きく変形した場合であっても破損しにくい、すなわち大きな変形に耐え得る積層基板10とすることができる。また例えば、透明基板上に良質なKNN膜3を設けることで、透明な積層基板10とすることができる。その結果、この積層基板10を用いて作製した圧電膜デバイス30を透明デバイスとすることができ、スマートフォンのタッチパネル等に好適に用いることができる。このように、上述の積層基板10を用いて作製した圧電膜デバイス30を、高いフレキシブル性(小さな曲げ半径)を有することが必要な用途や、医療用途、強度が必要
な用途、透明性が必要な用途等、広範囲な用途に適用することができる。
(b)本実施形態では、積層体12を構成する部材(基板、膜、層)の中で比較的膜厚が小さな犠牲層6をエッチングにより除去し、積層体12を、基板1と、積層基板10と、に分離することで、積層基板10を得ている。
本実施形態のこの手法に対し、第1基板、圧電膜、第2電極膜および第2基板を有する積層体のうち、第1基板に対してエッチングを行うことで、圧電膜、第2電極膜および第2基板を有する積層体を得た後、圧電膜上に第1電極膜を製膜して積層基板を得る手法もある。すなわち、第1基板自体(第1基板そのもの)をエッチングして除去する代替手法もある。
例えば、圧電膜がKNN膜である場合、KNN膜はバッファードフッ酸(BHF)ではエッチングされないという性質を利用して、第1基板としてSiO基板を有する積層体をBHF溶液中に浸漬し、第1基板そのものをエッチングにより溶かして除去する手法がある。また例えば、圧電膜が、KNN膜や、組成式Pb(ZrTi1−x)O(0<x<1)で表されるチタン酸ジルコン酸鉛(PZT)を用いて製膜した膜(PZT膜)である場合、第1基板として酸化マグネシウム(MgO)基板やSi基板を有する積層体に対し、エッチングにより第1基板(MgO基板、Si基板)そのものをエッチングして除去する手法もある。MgO基板は、例えば熱リン酸を用いたウエットエッチングにより除去することができる。Si基板は、例えばSi基板の裏面(第1電極膜が設けられた面と反対側の面、積層体の裏面)から反応性イオンエッチング(例えばDeep−RIE)を行うことにより除去することができる。
しかしながら、第1基板は、積層体を構成する部材の中で、その厚さが厚い部材である。このため、上述の代替手法のように、エッチングにより第1基板全てを除去しようとすると、エッチング処理時間を長時間に設定する必要があり、積層基板の生産性が低下するという問題がある。また、MgO基板のコストや、Deep−RIEを行う装置のコストが高く、その結果、積層基板の製造コストが高くなるという問題もある。
これに対し、犠牲層6をエッチングで除去する本実施形態の手法によれば、上述の代替手法の課題を解決することができる。すなわち、本実施形態の手法によれば、第1基板自体をエッチングして除去する上述の代替手法に比べて、エッチング処理時間を短縮することができ、積層基板10の生産性を向上させることができる。また、本実施形態の手法によれば、MgO基板を用いたり、Deep−RIEによりエッチングしたりすることなく、積層基板10を得ることができることから、積層基板の製造コストの上昇を抑制することができる。
(c)本実施形態では、異種基板8を、製膜ではなく、貼り合わせにより設けることから、異種基板8として、犠牲層6をエッチングする際のエッチング液によりエッチングされない限り、ニーズ(要求)に応じて、種々の基板を用いることができる。これに対し、異種基板8上に(第1電極膜2を介して)KNN膜3を製膜しようとすると、KNN膜3の膜質は異種基板8の材質や表面状態によって変わることから、良質なKNN膜3を有する積層基板10とするためには、使用することができる異種基板8の材質や表面状態が限定されてしまう。
(d)本実施形態では、KNN膜3の製膜は、第1電極膜2を介して第1基板(Si基板)1上に行っていることから、良質なKNN膜3を安定して得ることができる。このため、要求に応じて選択した種々の異種基板8上に良質なKNN膜3が設けられた積層基板10を、安定して得ることができる。
本実施形態の手法に対し、例えばメタル基板やプラスチック基板上に、第1電極膜を介してKNN膜を直接製膜する手法も考えられる。しかしながら、メタル基板上にKNN膜を製膜すると、製膜後のメタル基板とKNN膜とを含む積層体の降温時や降温後に、メタル基板とKNN膜との熱膨張率(熱収縮率)の差に起因する膜応力がKNN膜に加わってしまう。このため、KNN膜にクラックが生じたりすることがあり、KNN膜の膜質が低下してしまう。また、プラスチック基板上にKNN膜を製膜しようとすると、プラスチック基板は耐熱性が低いことから、製膜の際の加熱によりプラスチック基板が損傷してしまう。このため、KNN膜の製膜ができなかったり、製膜できたとしてもKNN膜の膜質が低下したりしてしまう。
(e)本実施形態では、異種基板8を貼り合わせにより設けることから、積層基板10において、異種基板8と圧電膜3との熱膨張率の差に起因する上述の膜応力が圧電膜3にかかることがない。このため、積層基板10(圧電膜3)の変形を抑制でき、その結果、この積層基板10を用いて作製した圧電膜デバイス30に不具合が発生することを抑制できる。
(f)積層体12を、基板1と、積層基板10と、に分離する際、積層体12のうち犠牲層6を除く部位がエッチングされないような選択性を有するエッチングを行っている。これにより、KNN膜3がエッチングされることによる、KNN膜3の圧電特性の変化(低下)を抑制でき、積層基板10の圧電特性を一定の特性に維持することができる。また、基板1のエッチングを抑制することで、積層体12から分離した基板1を、後に行われる積層体形成ステップにおいて再利用することも可能となる。
<他の実施形態>
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、圧電膜デバイス30をセンサやアクチュエータとして機能させる場合について説明したが、これに限定されない。例えば、圧電膜デバイスをフィルタデバイスとして機能させてもよい。
例えば、図4(a)に示すように、基板1、犠牲層6、第1電極膜2、KNN膜3および異種基板8がこの順に積層されてなる積層体12Aを作製した後、積層体12Aから犠牲層6をエッチングして除去し、図4(b)に示すように、積層体12Aを、基板1と、第1電極膜2、KNN膜3および異種基板8を有する積層基板10Aと、に分離させてもよい。すなわち、上述のステップ4を不実施とし、第2電極膜4を形成しなくてもよい。図4(c)に、積層基板10Aを用いて作製した圧電膜デバイス30Aの概略構成図を示す。圧電膜デバイス30Aは、積層基板10Aが有する第1電極膜2を所定のパターンを有するパターン電極(例えばくし型電極、IDT)に成形して得た圧電膜素子20Aと、圧電膜素子20Aに接続される電圧印加手段11aおよび電圧検出手段11bと、を少なくとも備えて構成されている。電圧印加手段11aを入力側の正負一対のパターン電極間に接続し、電圧検出手段11bを出力側の正負一対のパターン電極間に接続することで、圧電膜デバイス30Aを、表面弾性波(SAW:Surface Acoustic Wave)フィルタ等の
フィルタデバイスとして機能させることができる。
<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
(付記1)
本発明の一態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜(下部電極膜)を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する積層基板の製造方法が提供される。
(付記2)
付記1の方法であって、好ましくは、
前記積層体を形成する工程では、
前記圧電膜上に前記第1電極膜とは異なる第2電極膜を製膜する処理と、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理と、をさらに行う。
(付記3)
付記1の方法であって、好ましくは、
前記積層体を形成する工程では、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理をさらに行う。
(付記4)
付記2または3の方法であって、好ましくは、
前記第2基板を貼り合わせる処理では、前記第2基板として、メタル材料で形成した基板、プラスチック材料で形成した基板および透明な基板のうちのいずれかを用いる。
(付記5)
付記1〜4のいずれかの方法であって、好ましくは、
前記分離させる工程では、前記犠牲層のみに対してエッチングが行われる溶液をエッチング液として用いる。
(付記6)
付記1〜5のいずれかの方法であって、好ましくは、
前記積層体を形成する工程では、前記圧電膜として、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜を製膜する。
(付記7)
付記1〜6のいずれかの方法であって、好ましくは、
前記積層体を形成する工程では、前記犠牲層としてチタンからなる層を製膜し、前記分離させる工程では、塩化水素を含む溶液をエッチング液として用いる。
また好ましくは、前記積層体を形成する工程では、前記犠牲層としてルテニウム酸ストロンチウムからなる層を製膜し、前記分離させる工程では、第二硝酸セリウムアンモンを含む溶液をエッチング液として用いる。
(付記8)
本発明の他の態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第
1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法が提供される。
(付記9)
本発明のさらに他の態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、前記圧電膜上に前記第1電極膜とは異なる第2電極膜を製膜する処理と、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板を貼り合わせる処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜、前記圧電膜、前記第2電極膜および前記第2電極膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法が提供される。
(付記10)
本発明のさらに他の態様によれば、
第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、前記圧電膜上に前記第1基板とは異なる材料で形成された第2基板を貼り合わせる処理と、を行って積層体を形成する工程と、
前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜、前記圧電膜、前記第2電極膜および前記第2電極膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法が提供される。
(付記11)
本発明のさらに他の態様によれば、
第1基板と、前記第1基板上に製膜された電極膜と、前記電極膜上に製膜された圧電膜と、を備え、
前記第1基板と前記電極膜との間には、エッチングにより除去される犠牲層が製膜されて(設けられて)おり、
前記犠牲層を除去することで、前記第1基板と、前記電極膜および前記圧電膜を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体が提供される。
(付記12)
本発明のさらに他の態様によれば、
第1基板と、前記第1基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、前記圧電膜上に製膜された第2電極膜と、前記第2電極膜上に貼り合わされ、前記第1基板とは異なる材料で形成された第2基板と、を備え、
前記第1基板と前記第1電極膜との間には、エッチングにより除去される犠牲層が設けられており、
前記犠牲層を除去することで、前記第1基板と、前記第1電極膜、前記圧電膜、前記第2電極膜および前記第2基板を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体が提供される。
(付記13)
本発明のさらに他の態様によれば、
第1基板と、前記第1基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、前記圧電膜上に貼り合わされ、前記第1基板とは異なる材料で形成された第2基板と、を備え、
前記第1基板と前記第1電極膜との間には、エッチングにより除去される犠牲層が設け
られており、
前記犠牲層を除去することで、前記第1基板と、前記第1電極膜、前記圧電膜および前記第2基板を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体が提供される。
(付記14)
付記12または13の積層体であって、好ましくは、
前記第2基板が、メタル材料で形成した基板、プラスチック材料で形成した基板および透明な基板のうちのいずれかであり、
前記圧電膜に、該圧電膜と前記第2基板との熱膨張率の差に起因する膜応力がかからない。
1 第1基板
2 第1電極膜(下部電極膜)
3 圧電膜
10 (圧電膜を有する)積層基板
12 積層体

Claims (6)

  1. 第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
    前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する積層基板の製造方法。
  2. 前記積層体を形成する工程では、
    前記圧電膜上に前記第1電極膜とは異なる第2電極膜を製膜する処理と、前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理と、をさらに行う請求項1に記載の圧電膜を有する積層基板の製造方法。
  3. 前記積層体を形成する工程では、
    前記第2電極膜上に前記第1基板とは異なる材料で形成された第2基板、または前記第1基板よりも低品質な第2基板を貼り合わせる処理をさらに行う請求項1に記載の圧電膜を有する積層基板の製造方法。
  4. 前記積層体を形成する工程では、前記圧電膜として、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜を製膜する請求項1〜3のいずれかに記載の圧電膜を有する積層基板の製造方法。
  5. 第1基板上に犠牲層を製膜する処理と、前記犠牲層上に第1電極膜を製膜する処理と、前記第1電極膜上に圧電膜を製膜する処理と、を行って積層体を形成する工程と、
    前記積層体のうち前記犠牲層をエッチングして除去することで、前記積層体を、前記第1基板と、前記第1電極膜および前記圧電膜を有する積層基板と、に分離させる工程と、を備える、圧電膜を有する素子の製造方法。
  6. 第1基板と、前記第1基板上に製膜された電極膜と、前記電極膜上に製膜された圧電膜と、を備え、
    前記第1基板と前記電極膜との間には、エッチング液が供給されることで除去される犠牲層が製膜されており、
    前記犠牲層を除去することで、前記第1基板と、前記電極膜および前記圧電膜を有する積層基板と、に分離可能に構成されている、圧電膜を有する積層体。
JP2017093960A 2017-05-10 2017-05-10 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体 Active JP7037892B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017093960A JP7037892B2 (ja) 2017-05-10 2017-05-10 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017093960A JP7037892B2 (ja) 2017-05-10 2017-05-10 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体

Publications (2)

Publication Number Publication Date
JP2018190891A true JP2018190891A (ja) 2018-11-29
JP7037892B2 JP7037892B2 (ja) 2022-03-17

Family

ID=64478894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017093960A Active JP7037892B2 (ja) 2017-05-10 2017-05-10 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体

Country Status (1)

Country Link
JP (1) JP7037892B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116123A1 (ja) * 2018-12-07 2020-06-11 株式会社サイオクス 圧電積層体、圧電素子および圧電積層体の製造方法
JP2021536160A (ja) * 2019-07-19 2021-12-23 中芯集成電路(寧波)有限公司 薄膜バルク音響波共振器ならびにその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158309A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 圧電振動素子、容量素子、及び記憶装置
JP2004296679A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体膜の製造方法、強誘電体素子の製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
JP2008159807A (ja) * 2006-12-22 2008-07-10 Hitachi Cable Ltd 圧電薄膜素子及び圧電薄膜素子を用いて製造したアクチュエータとセンサ
JP2011041136A (ja) * 2009-08-17 2011-02-24 Taiyo Yuden Co Ltd 弾性波デバイスおよびその製造方法
JP2014187094A (ja) * 2013-03-22 2014-10-02 Hitachi Metals Ltd 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158309A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 圧電振動素子、容量素子、及び記憶装置
JP2004296679A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体膜の製造方法、強誘電体素子の製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
JP2008159807A (ja) * 2006-12-22 2008-07-10 Hitachi Cable Ltd 圧電薄膜素子及び圧電薄膜素子を用いて製造したアクチュエータとセンサ
JP2011041136A (ja) * 2009-08-17 2011-02-24 Taiyo Yuden Co Ltd 弾性波デバイスおよびその製造方法
JP2014187094A (ja) * 2013-03-22 2014-10-02 Hitachi Metals Ltd 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116123A1 (ja) * 2018-12-07 2020-06-11 株式会社サイオクス 圧電積層体、圧電素子および圧電積層体の製造方法
JP2021536160A (ja) * 2019-07-19 2021-12-23 中芯集成電路(寧波)有限公司 薄膜バルク音響波共振器ならびにその製造方法
JP7259005B2 (ja) 2019-07-19 2023-04-17 中芯集成電路(寧波)有限公司 薄膜バルク音響波共振器ならびにその製造方法
US11942917B2 (en) 2019-07-19 2024-03-26 Ningbo Semiconductor International Corporation Film bulk acoustic resonator and fabrication method thereof

Also Published As

Publication number Publication date
JP7037892B2 (ja) 2022-03-17

Similar Documents

Publication Publication Date Title
US11165011B2 (en) Piezoelectric element and method for manufacturing piezoelectric element
JP4455678B1 (ja) 圧電体薄膜とその製造方法、角速度センサ、角速度センサによる角速度の測定方法、圧電発電素子ならびに圧電発電素子を用いた発電方法
JP5756786B2 (ja) 圧電デバイス及びその使用方法
JP7352347B2 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
WO2021205768A1 (ja) 圧電積層体、圧電積層体の製造方法、および圧電素子
JP2015530728A (ja) 圧電素子、圧電アクチュエータ、ハードディスクドライブ、インクジェットプリンタ装置、および圧電センサ
JP2014187094A (ja) 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法
US20230115136A1 (en) Laminated substrate having piezoelectric film, element having piezoelectric film and method for manufacturing this laminated substrate
US8994251B2 (en) Piezoelectric device having first and second non-metal electroconductive intermediate films
JP7037892B2 (ja) 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体
JP6346693B2 (ja) 圧電体素子の製造方法
JP5077506B2 (ja) インクジェットヘッド、インクジェットヘッドを用いて画像を形成する方法、角速度センサ、角速度センサを用いて角速度を測定する方法、圧電発電素子ならびに圧電発電素子を用いた発電方法
JP6934746B2 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP7044600B2 (ja) 圧電積層体、圧電積層体の製造方法および圧電デバイス
JP2009010270A (ja) 圧電素子及び圧電素子の製造方法
JP6964511B2 (ja) 圧電積層体、圧電積層体の製造方法および圧電素子
JP6758444B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP2011140117A (ja) 薄膜アクチュエータ、及びインクジェットヘッド
JP2017069503A (ja) 圧電薄膜、圧電薄膜素子、圧電アクチュエータ、圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタヘッド
JPH11108951A (ja) 圧電体素子
JP6193599B2 (ja) 角速度センサ及びその製造方法
JP2021002667A (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP2009264899A (ja) Mems製造方法およびmems

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R150 Certificate of patent or registration of utility model

Ref document number: 7037892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150