JP2009010270A - 圧電素子及び圧電素子の製造方法 - Google Patents

Abstract

【課題】下地電極層への配線接続部を効率良く形成することができる圧電素子及び圧電素子の製造方法、並びにエッチングによる単結晶シリコン層の成形を効率良く行うことができる圧電素子の製造方法を提供する。
【解決手段】圧電素子及び圧電素子の製造方法によれば、下地電極層３０の引出電極部３０ａを圧電体層３４成分が析出しない保護電極３２で覆い、この保護電極３２を配線接続部とすることで、効率良く下地電極層３０への配線接続部を形成することができる。更に、長時間を要する基板の単結晶シリコン層１０ｂに対するエッチング処理と水熱合成法による圧電体層３４の成膜とを同時に行うことで、一方の工程に要する時間を短縮することが可能となり、生産効率の向上と製造コストの削減とを図ることができる。
【選択図】図１

Description

本発明は、水熱合成法により成膜される圧電体層を有する圧電素子及び圧電素子の製造方法に関し、特に下地電極層の配線接続部の形成と圧電素子の構造体部の成形を効率良く行うことのできる圧電素子及び圧電素子の製造方法に関するものである。

マイクロマシンと称される超小型機械、超小型デバイスは、産業用の電気電子機器はもとより民生用の電気電子機器にも多く使用されている。これら、超小型機械、超小型デバイスの構造体部としては、優れた電気的特性及び機械的特性と長期間の使用によっても特性の劣化が少ない耐疲労性とを有し、更に小型化に際してもこれらの特性が維持される単結晶シリコンを用いることが多い。特に、電力の印加により振動動作を行ったり、物理的な負荷を電気信号に変換したりする圧電素子は、そのデバイスの目的上、頻繁に変形を強いられるものであるから、その構造体部に高い耐疲労性を有する単結晶シリコンを用いれば、長期間の使用に際しても高い動作信頼性を確保することができる。また、構造体部に単結晶シリコンを用いることで、半導体製造プロセスで用いられる微細加工技術が応用可能となり、圧力センサ等に採用されている浮き構造のような複雑な構造体部の形成をより容易に行うことができる。この場合、構造体部を薄くして、振動や変位が起こりやすい構造とするために、単結晶シリコンウエハにおける構造体部となる部分をエッチングで薄く加工することが一般的に行われている。

上記のような小型の圧電素子の具体例としては、下記[特許文献１]に開示されているインクジェット式記録ヘッドの他、前述の圧力センサや、マイクロフォン、単結晶シリコンを光偏向子として振動させるマイクロミラー、重りを支える梁の変形度を感知して重りに加わる加速度を検出する加速度センサ、単結晶シリコンを振動させ角速度が加わったときに生じるコリオリ力を感知する角速度センサ、などが挙げられる。

これらの圧電素子は、上下電極に挟まれた圧電体層が構造体部に設置された構造をとっているものが多い。そして、この圧電体層の材料としては酸化亜鉛やチタン酸バリウム、チタン酸ジルコン酸鉛（Ｐｂ（ＺｒＴｉ）Ｏ_３ 以下、ＰＺＴと記す。）等の周知の圧電体材料を用いることができる。これらの中でも、小型化に際して高い圧電特性を維持するＰＺＴは、小型デバイスの圧電体層に特に多く用いられる。

圧電体層の成膜方法としては、スパッタ法、ゾルゲル法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法、レーザアブレーション法、エアロゾルデポジション法、水熱合成法といった様々な手法が知られている。これら成膜手法のなかで、水熱合成法は高圧の溶液中で物質の合成及び結晶成長を行うものであり、ＰＺＴ膜を他の成膜方法よりも低い２００℃以下の低温環境下で成膜することができる。また、圧電体成分の核が生成する下地層があれば段形状や曲面といった様々な形状のものにも比較的均一な膜が成膜できるため、小型の圧電素子における圧電体層の成膜手法として特に好適である。

この水熱合成法を用いた圧電体層の成膜方法として、下記[特許文献２]に開示された発明では、基板上に所定の形状にパターニングされた下地電極層（チタン層）を形成し、その下地電極層のみにＰＺＴ膜を析出させることで、所望の形状の圧電体層を形成している。また、下記[特許文献３]に開示された発明では、全面が下地電極層として機能する基板上に所定の開口部を有する金属のコーティング膜を形成して、このコーティング膜から露出した部分のみにＰＺＴ膜を析出させることで、所望の形状の圧電体層を形成している。

特開２００１−４７６２６号公報

特開平１０−１８２１５４号公報 特開平８−１３３７２９号公報

ただし、下地電極層はその表面に圧電体層を析出させる機能の他に、外部からの配線を接続して、圧電体層に対して電力を印加したり、圧電体層で生じた電位差を検出したりするための下側電極としての機能をも有している。しかしながら、[特許文献２]に開示された発明では、下地電極層の全面に圧電体層が形成されるため、直接的に下地電極層に配線等を接続することができない。このため、圧電体層の一部を除去するなどして下地電極層を部分的に露出させ、配線等を接続するための引出電極部を形成しなくてはならない。このように、一度成膜した圧電体層を除去することは、生産効率の観点からも、製造コストの観点からも好ましいものではない。

また、[特許文献２]の発明では、圧電体層のパターニングに用いたコーティング膜を下地電極層との配線接続部として用いることが可能であるが、このコーティング膜は圧電体層をパターニングすることを目的とするものであるから、基板上の広範囲に亘って形成されている。このように、金属のコーティング膜が圧電素子の広範囲に亘って形成された場合、圧電体部の変形が阻害されるなどして素子特性の低下が生じる虞があり、更なる改善が望まれる。

更に、多くの小型の圧電素子においては、[特許文献１]に開示された発明のように、基板の単結晶シリコン層の裏面側の一部をエッチングして所望の形状の構造体部に成形する必要がある。この単結晶シリコン層に対するエッチングは長時間を要するため、生産効率の悪化を招くとともに製造コスト増加の大きな要因となる。

これらのことから、素子特性を低下させずに、効率良く下地電極層との配線接続部を形成できるような圧電素子及び圧電素子の製造方法の実現が望まれる。また、エッチングによる単結晶シリコン層の成形を効率良く行えるような圧電素子の製造方法の実現が望まれる。

本発明は、上記事情に鑑みてなされたものであり、下地電極層への配線接続部を効率良く形成することができる圧電素子及び圧電素子の製造方法、並びにエッチングによる単結晶シリコン層の成形を効率良く行うことができる圧電素子の製造方法を提供することを目的とする。

本発明は、
（１）単結晶シリコンからなる薄板部と、
前記薄板部上に形成された下部電極（下地電極層３０）と、
前記下部電極上に、当該下部電極の一部を残して形成された圧電体層３４と、
前記圧電体層３４上に形成された上部電極（表層電極３６）と、
を有し、
前記下部電極の一部は、当該下部電極よりもアルカリ溶液に対して難溶な材料からなる保護電極３２で覆われてなることを特徴とする圧電素子５０、５０ａを提供することにより、上記課題を解決する。
（２）前記保護電極３２は、Ａｕ、Ｐｔ、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｕ、Ｐｄのいずれかの単金属もしくはその合金からなることを特徴とする上記の圧電素子５０、５０ａを提供することにより、上記課題を解決する。
（３）圧電素子の製造方法であって、
単結晶シリコン層と酸化シリコン層とが一面側に順次積層されて、アルカリ溶液に可溶な材料からなる基板において、前記酸化シリコン層上に、下部電極を形成する下部電極形成工程と、
前記下部電極形成工程後に、前記下部電極における所定の範囲を覆うと共に当該下部電極よりもアルカリ溶液に対して難溶な材料からなる保護電極３２を、形成する保護電極形成工程と、
前記保護電極形成工程後に、前記下部電極上に、前記所定の範囲を残して、圧電体層３４を、アルカリ溶液を用いた水熱合成法により形成する圧電体層形成工程と、
前記圧電体層形成工程後に、前記基板における前記圧電体層３４が形成された領域に略対応する領域を、当該基板の他面側からアルカリ溶液でエッチングするエッチング工程と、
前記エッチング工程後に、前記圧電体層３４上に、上部電極を形成する上部電極形成工程と、
を有する圧電素子５０、５０ａの製造方法を提供することにより、上記課題を解決する。
（４）圧電素子の製造方法であって、
単結晶シリコン層と酸化シリコン層とが一面側に順次積層されて、アルカリ溶液に可溶な材料からなる基板において、前記酸化シリコン層上に、下部電極を形成する下部電極形成工程と、
前記下部電極形成工程後に、前記下部電極における所定の範囲を覆うと共に当該下部電極よりもアルカリ溶液に対して難溶な材料からなる保護電極３２を形成する保護電極形成工程と、
前記保護電極形成工程後に、前記下部電極上に、前記所定の範囲を残して、圧電体層３４を、アルカリ溶液を用いた水熱合成法により形成すると共に、前記基板における前記圧電体層３４が形成された領域に略対応する領域を、当該基板の他面側から前記アルカリ溶液でエッチングするエッチング工程と、
前記エッチング工程後に、前記圧電体層３４上に、上部電極を形成する上部電極形成工程と、
を有する圧電素子５０、５０ａの製造方法を提供することにより、上記課題を解決する。

本発明に係る圧電素子及び圧電素子の製造方法は、上記の構成及び手順により、
（１）素子特性を低下させることなく、下地電極層への配線接続部を効率良く形成することができる。
（２）また、長時間を要する単結晶シリコン層のエッチングを圧電体層の成膜と同時に行うことで製造時間の短縮が可能となり、生産効率の向上と製造コストの削減を図ることができる。

本発明に係る圧電素子及び圧電素子の製造方法の実施の形態について図面に基づいて説明する。図１は、本発明に係る圧電素子の一実施例の斜視図及び断面図である。図２〜図５は、本発明に係る圧電素子の製造方法を説明する図である。図６は、本発明に係る圧電素子を光偏向子に適用した場合の斜視図である。

図１（ａ）は、本発明に係る圧電素子５０の一実施例を示す斜視図である。また、図１（ｂ）は、図１（ａ）に示す圧電素子５０のＸ−Ｘ断面図である。図１に示す圧電素子５０は、薄いメンブレン状の単結晶シリコン層１０ａと厚い単結晶シリコン層１０ｂとを有する構造体部１５と、構造体部１５の単結晶シリコン層１０ａ側の面に形成された圧電体部４０とを有している。

構造体部１５は、圧電体部４０が形成された側から順に、第１エッチングガード層１２ａ、単結晶シリコン層１０ａ、酸化シリコン層１２、単結晶シリコン層１０ｂ、第２エッチングガード層１２ｂとで構成されており、単結晶シリコン層１０ａの側は平面形状を呈し、その裏面側は枠状の単結晶シリコン層１０ｂで外周部分が囲まれた略凹形状を呈している。

圧電体部４０は、構造体部１５の薄板部上に形成された引出電極部３０ａを有する所定の形状の下地電極層３０と、少なくとも引出電極部３０ａを覆うように形成される保護電極３２と、下地電極層３０面上に保護電極３２の形成領域を除いて形成される圧電体層３４と、圧電体層３４上に保護電極３２と導通しないように形成される表層電極３６とを有している。そして、下地電極層３０への電気的配線は配線接続部として機能する保護電極３２を介して行われる。

次に、図１に示す圧電素子５０を例に用いて、本発明に係る圧電素子の製造方法を説明する。尚、本発明に係る圧電素子５０の製造方法を説明する図２〜図５は、図１（ｂ）に相当する部位の各工程における断面を示すものとする。

先ず、基板１０として、薄い単結晶シリコン層１０ａと厚い単結晶シリコン層１０ｂとそれらに挟まれた酸化シリコン層１２とが所定の厚さで形成されているＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）ウエハを用意する。そして、図２（ａ）に示すように、基板１０の単結晶シリコン層１０ａの表面に第１エッチングガード層１２ａを、また単結晶シリコン層１０ｂの表面に第２エッチングガード層１２ｂを形成する。第１エッチングガード層１２ａと第２エッチングガード層１２ｂは、所定の材質の膜をスパッタリング法、蒸着法、プラズマＣＶＤ法などの周知の成膜手法を用いて形成しても良いし、樹脂膜をスピンコート法などを用いて形成しても良いが、基板１０に所定の熱処理を施して基板１０の表面に熱酸化膜を形成することで行うことが好ましい。熱処理によって形成される基板１０表面の熱酸化膜、即ちＳｉＯ_２（二酸化シリコン）膜は、非常に撤密でピンホールなどがほとんど存在しないため、エッチング液の浸透を阻害するエッチングガード層として十分に機能する。また、上記の熱処理によるエッチングガード層の形成は、両面の第１エッチングガード層１２ａと第２エッチングガード層１２ｂとを一度に形成することが可能であるため生産効率も高い。

次に、図２（ｂ）に示すように、第１エッチングガード層１２ａの表面に、引出電極部３０ａを有する所定形状の下地電極層３０を形成する（下部電極形成工程）。下地電極層３０の形成は、下地電極層３０と同形状の開口部を有するメタルマスクやフォトレジスト層で第１エッチングガード層１２ａの表面を被覆した後、スパッタリング法、蒸着法、プラズマＣＶＤ法、などの周知の成膜手法を用いて、開口部から露出した第１エッチングガード層１２ａ上に後述する金属等の層を成膜し、その後、上記メタルマスク、フォトレジスト層を除去することで行う。

下地電極層３０の材料としては、導電性を有し、且つ、水熱合成法によってその表面上に圧電体層３４の成分が析出するものを用いる。特に圧電体層３４がＰＺＴ膜である場合にはＴｉ（チタン）もしくはＴｉを含有する合金を用いることが好ましい。

次に、図２（ｃ）に示すように、下地電極層３０の少なくとも引出電極部３０ａを含む領域に引出電極部３０ａを覆うように保護電極３２を形成する（保護電極形成工程）。保護電極３２の形成は、下地電極層３０と同様、保護電極３２の形成部位に開口部を有するメタルマスクやフォトレジスト層で第１エッチングガード層１２ａ及び下地電極層３０を被覆した後、スパッタリング法、蒸着法、プラズマＣＶＤ法、などの周知の成膜手法を用いて、開口部から露出した部位に後述する金属等の層を成膜し、その後、上記メタルマスク、フォトレジスト層を除去することで行う。

保護電極３２の材料としては、導電性と耐アルカリ性とを備え、更に水熱合成法によって圧電体層３４成分が析出しないものを用いる。保護電極３２の具体的な材料としては、例えば、Ａｕ（金）や白金族元素であるＰｔ（プラチナ）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスミウム）、Ｒｈ（ロジウム）などの金属の単体もしくはこれらの元素を含む合金が挙げられる。

次に、水熱合成法により下地電極層３０面上に圧電体層３４を成膜する（圧電体層形成工程）。成膜する圧電体層３４の材料としてはＰＺＴを用いることが好ましいが、水熱合成法による成膜が可能であれば、チタン酸バリウムなどの周知の圧電体材料を用いても良い。尚、ここでは、圧電体層３４がＰＺＴ膜である場合を例にして水熱合成法による成膜手順を説明する。この場合の下地電極層３０としては、Ｔｉ（チタン）もしくはＴｉ成分を含有した合金等が用いられる。

水熱合成法によりＰＺＴからなる圧電体層３４を成膜するためには、先ず、硝酸鉛（Ｐｂ（ＮＯ_３）_２）、酸化チタン（ＴｉＯ_２）、オキシ塩化ジルコン（ＺｒＯＣｌ_２）を所定の濃度の水溶液とし、アルカリ系の溶液であるＫＯＨ（水酸化カリウム）溶液と混合する。尚、このとき酸化チタン水溶液の代わりに四塩化チタン（ＴｉＣｌ_４）水溶液を用いてもよい。次に、その混合溶液中に保護電極３２が形成された基板１０を浸漬する。次に、基板１０が浸漬された混合溶液を１気圧以上の所定の圧力で加圧するとともに、混合溶液の液温をＰＺＴが析出しやすい２００℃以下の所定の温度とする。そして、この状態を混合溶液を撹拌しながら所定の時間保持する。これにより、混合溶液中の硝酸鉛、酸化チタン、オキシ塩化ジルコンがイオン化され、下地電極層３０のチタン成分を核として下地電極層３０の表面に酸化鉛、酸化チタン、酸化ジルコンとして析出、成長する。これにより、下地電極層３０の表面上に圧電体層３４としてのＰＺＴ膜が成膜される。このとき、保護電極３２に覆われた引出電極部３０ａ及びその周辺は、保護電極３２が障壁となって圧電体材料成分が析出せず、よって圧電体層３４が形成されることはない。また、保護電極３２には圧電体材料成分の核となる元素を含有していないため、保護電極３２上にも圧電体層３４が析出することはない。よって、圧電体層３４は、図２（ｄ）に示すように、保護電極３２の形成領域を除いた下地電極層３０面上に成膜されることとなる。

次に、図３（ａ）に示すように、第２エッチングガード層１２ｂ表面に所定形状の開口部を有するフォトレジスト等のマスク１８を、両面露光機などにより上記開口部と圧電体層３４との位置合わせを行いながら形成する。尚、図３（ａ）においては、構造体部１５の外周部に相当する部分に枠状のマスク１８を形成した。

次に、図３（ｂ）に示すように、マスク１８の開口部により露出した第２エッチングガード層１２ｂを、ＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）などのドライエッチング法等を用いて除去する。これにより、マスク１８の開口部から基板１０の単結晶シリコン層１０ｂが露出する。その後、図３（ｃ）に示すように、マスク１８を除去する。

次に、上記の基板１０を所定の条件のＫＯＨ溶液に浸漬する。これにより、単結晶シリコン層１０ｂの露出部分のシリコンがＫＯＨ中の水酸基と結合して液中に溶解し、単結晶シリコン層１０ｂがエッチングされていく（エッチング工程）。この単結晶シリコン層１０ｂに対するエッチングが進行して、基板１０の酸化シリコン層１２にまで到達すると、ＫＯＨと酸化シリコンとはほとんど反応しないため、ここでエッチングは停止する。このときの単結晶シリコン層１０ｂに対するエッチング速度は単結晶シリコンの結晶方位によって異なり、基板１０の面に対して垂直方向のエッチング速度の方が基板１０の面に対して水平方向のエッチング速度よりも速い。このため、上記のエッチング処理は異方性エッチングとなり、その結果、残留した単結晶シリコン層１０ｂの断面形状は、図３（ｄ）に示すように、酸化シリコン層１２の側が広く第２エッチングガード層１２ｂの側が狭いテーパ状を呈する。これにより基板１０は、単結晶シリコン層１０ａの裏面側がテーパ状の単結晶シリコン層１０ｂによって囲まれた凹部を有する形状に成形される。尚、エッチング処理終了後に酸化シリコン層１２が表層に残留するが、これは必要に応じてＲＩＥなどのドライエッチング法等により除去してもよい。

尚、上記の圧電体層３４の成膜（圧電体層形成工程）と単結晶シリコン層１０ｂのエッチング処理（エッチング工程）とは、以下に示す手順により同時に行っても良い。

先ず、前述の図２（ａ）〜図２（ｃ）に示す手順と全く同様にして、基板１０の単結晶シリコン層１０ａの側に、引出電極部３０ａを有する下地電極層３０と保護電極３２とを形成する。次に、上記の基板１０に対して、前述の図３（ａ）〜図３（ｃ）に示す手順と全く同様にして、第２エッチングガード層１２ｂの所定の部位を除去し、図４（ａ）に示すように、部分的に単結晶シリコン層１０ｂを露出させる。

次に、所定の濃度の硝酸鉛、酸化チタン、オキシ塩化ジルコンの各水溶液とＫＯＨ溶液との混合溶液中に、上記の基板１０を浸漬する。次に、基板１０が浸漬された混合溶液を１気圧以上の所定の圧力で加圧するとともに、混合溶液の液温を単結晶シリコンがエッチングされる７０℃以上で、かつＰＺＴが析出しやすい２００℃以下の所定の温度とする。そして、この状態を混合溶液を撹拌しながら所定の時間保持する。これにより、混合溶液中の硝酸鉛、酸化チタン、オキシ塩化ジルコンがイオン化され、図４（ｂ）に示すように、下地電極層３０のチタン成分を核として下地電極層３０の表面に酸化鉛、酸化チタン、酸化ジルコンとして析出、成長する。これにより、下地電極層３０の表面上に圧電体層３４としてのＰＺＴ膜が成膜される。尚、このときも、前述と同様、保護電極３２に覆われた引出電極部３０ａ及び保護電極３２上には圧電体層３４が形成されることはない。

またこれと同時に、単結晶シリコン層１０ｂの露出部分のシリコンが混合溶液中に含まれるＫＯＨの水酸基と結合して液中に溶解し、単結晶シリコン層１０ｂがエッチングされる。そして、このときの混合溶液の組成比、温度、圧力、処理時間等を最適化することで、圧電体層３４の成膜と単結晶シリコン層１０ｂに対するエッチングとをほぼ同時に完了させることができる。

また、上記アルカリ溶液の他に、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキシド）等を用いることができ、半導体プロセスにおいてはＫ^＋による汚染を防止できる。

上記の水熱合成法による圧電体層３４の成膜、及び厚い単結晶シリコン層１０ｂのエッチング処理には、いずれも数時間〜十数時間の処理時間を要する。しかしながら、上記のようにこれらの長時間を要する２つの工程を同時に行うことによって一方の工程に要する時間を短縮することが可能となり、その結果、生産効率の向上とそれに伴う製造コストの削減とを図ることができる。

また、上記の水熱合成、エッチング処理のいずれの工程も高価な設備を必要とせず、更に、複数の基板１０を一括して処理することができるため、低コストでかつ大量生産が可能となる。

上記の処理により、図４（ｃ）に示すように、下地電極層３０上には所定の厚みの圧電体層３４が形成されるとともに、単結晶シリコン層１０ｂがエッチングされて基板１０が構造体部１５の基となる形状に成形される。

次に、図５（ａ）に示すように、上記のいずれかの手順により成膜された圧電体層３４上に表層電極３６を、保護電極３２とは電気的に導通しないように形成する（上部電極形成工程）。これにより、基板１０上に圧電体部４０が形成される。尚、表層電極３６の材料としては、Ａｌ（アルミニウム）、Ａｕ、Ａｇ（銀）、Ｃｕ（銅）などの他、導電性を有する周知の金属もしくは合金を用いることができる。また、表層電極３６の形成方法は下地電極層３０と同様な周知の成膜方法を用いることができる。

最後に、このＳＯＩウエハである基板１０を素子毎に切断することで、図５（ｂ）に示すような、本発明に係る圧電素子５０が作製される。

この圧電素子５０において、単結晶シリコン層１０ｂ（第２エッチングガード層１２ｂ）は、その断面形状が圧電体部４０側が広い略台形形状を有する枠状となる。

この圧電素子５０には圧電体部４０の表層電極３６と保護電極３２とに配線が施され、この配線を介して圧電体部４０に対する電圧等の印加や、圧電体部４０で生じた電位差の検出などを行う。ここで仮に、表層電極３６と保護電極３２との間に電圧を印加した場合、保護電極３２と下地電極層３０とは引出電極部３０ａを介して電気的に導通していることから、結果として下地電極層３０と表層電極３６に挟まれた圧電体層３４に対して電圧が印加されることとなる。圧電体層３４に電圧が印加されると逆圧電効果が生じて変位力が発生し、圧電体部４０と単結晶シリコン層１０ａとが一体的に撓むように変化する。このことを利用して、例えば表層電極３６と保護電極３２との間に音波領域の周波数を有する交流電圧を印加すれば、圧電体部４０と単結晶シリコン層１０ａとがその周波数で振動して、その周波数の音波を発生する圧電ブザーとして機能する。

また、圧電体部４０及び単結晶シリコン層１０ａに空気圧などによる撓みを発生させると圧電体層３４もそれに伴って撓み、圧電体層３４に圧電効果が生じて表層電極３６と下地電極層３０との間に電位差が発生する。この電位差を表層電極３６と保護電極３２とから検出するような構成とすれば圧電素子５０は圧力センサとして機能する。

更に圧電素子５０は、図６に示すような、光偏向子としての圧電素子５０ａにも適用することができる。図６に示す圧電素子５０ａの構造体部１５ａは、構造体部１５と同様、薄い単結晶シリコン層１０ａと厚い単結晶シリコン層１０ｂの間に酸化シリコン層１２を有しており、更に、単結晶シリコン層１０ａと単結晶シリコン層１０ｂの表層側にはそれぞれ、第１エッチングガード層１２ａと第２エッチングガード層１２ｂとが形成されている。

また、構造体部１５ａの外周部は単結晶シリコン層１０ｂと単結晶シリコン層１０ａとで構成され、更に、単結晶シリコン層１０ａの左右の外周部からは構造体部１５ａの内側に向けてそれぞれ対向する２対の第１アーム部１４ａ〜１４ｄが形成される。これら第１アーム部１４ａ〜１４ｄの一端は自由端となっており、その自由端近傍には第１アーム部１４ａ〜１４ｄに囲まれた略中央部分に位置する反射ミラー部４２を支持するための第２アーム部１６が形成される。尚、第１アーム部１４ａ〜１４ｄ、第２アーム部１６、反射ミラー部４２は単結晶シリコン層１０ａで一体的に形成され、外周部と上記の部分以外の領域は完全に除去される。よって、第２アーム部１６、反射ミラー部４２は中空の外周部に第１アーム部１４ａ〜１４ｄの固定端によって支えられた浮き構造となる。

圧電素子５０ａの圧電体部４０ａは、図６に示すように、第１アーム部１４ａ、１４ｂ上とそれらの固定端に挟まれた外周部上とにコ字状に形成される。また、圧電体部４０ｂは第１アーム部１４ａ、１４ｂに対向して配置される第１アーム部１４ｃ、１４ｄ上とそれらの固定端に挟まれた外周部上とに、圧電体部４０ａに対して対称となるようにコ字状に形成される。そして、圧電体部４０ａ、４０ｂは圧電体部４０と同様、図示しない引出電極部３０ａを有する下地電極層３０と、少なくとも引出電極部３０ａを覆うように形成される保護電極３２と、保護電極３２の形成領域を除いて下地電極層３０面上に形成される圧電体層３４と、保護電極３２と導通しないように圧電体層３４上に形成される表層電極３６とを有している。

圧電素子５０ａの製造手順としては、先ず、本発明に係る圧電素子の製造方法に則って、基板１０上に圧電体部４０ａ、４０ｂを形成する。また、単結晶シリコン層１０ｂをエッチングして基板１０を構造体部１５ａの基となる形状に成形する。

次に、第１エッチングガード層１２ａ上の、外周部、反射ミラー部４２、第２アーム部１６、第１アーム部１４ａ〜１４ｄ、に相当する部位をフォトレジスト層などでマスキングする。次に、露出している部位の第１エッチングガード層１２ａ、単結晶シリコン層１０ａ、及び酸化シリコン層１２を除去する。このときの除去方法としては、ドライエッチングを用いることが好ましいが、圧電体部４０ａ、４０ｂ、その他の部位にダメージを及ぼさなければ、ウエットエッチングを用いても構わない。また、酸化シリコン層１２の除去は予め単結晶シリコン層１０ｂの側から行っても良い。

このようにして作製された圧電素子５０ａは、圧電体部４０ａ、４０ｂの保護電極３２と表層電極３６との間に電圧を印加することで、圧電体層３４に逆圧電効果が生じて変位力が発生し、圧電体部４０ａ、４０ｂの第１アーム部１４ａ、１４ｂもしくは第１アーム部１４ｃ、１４ｄに撓みが生じる。ここで、圧電体部４０ａのみに電圧を印加した場合、第１アーム部１４ａ、１４ｂが上方向もしくは下方向に撓み、これに伴い第１アーム部１４ａ、１４ｂから分岐した２本の第２アーム部１６が上方向もしくは下方向に変位する。反射ミラー部４２を支持している４本の第２アーム部１６のうち隣り合う２本の第２アーム部１６が上方向もしくは下方向に変位すると、反射ミラー部４２はその変位の分だけ回転動作を行う。この電圧印加を圧電体部４０ａ、４０ｂに対して、所定の周波数で交互に行うことで、反射ミラー部４２は連続的に半回転動作を交互に繰り返し、光偏向子としての偏向動作を行うことができる。

以上のことから、本発明に係る圧電素子及び圧電素子の製造方法によれば、下地電極層３０の引出電極部３０ａを圧電体層３４成分が析出しない保護電極３２で覆い、この保護電極３２を配線接続部とすることで、効率良く下地電極層３０への配線接続部を形成することができる。これにより、圧電体層３４の部分的な除去工程が不要となり、生産効率の向上と製造コストの削減を図ることができる。また、保護電極３２は配線接続が可能な面積を有していれば良く、広範囲に亘って形成する必要がないため圧電素子５０における素子特性の低下も生じない。

更に、本発明に係る圧電素子の製造方法によれば、長時間を要する基板１０の単結晶シリコン層に対するエッチング処理と水熱合成法による圧電体層３４の成膜とを同時に行うことで、一方の工程に要する時間を短縮することが可能となり、製造工程のタクト時間の短縮による生産効率の向上と製造コストの削減とを図ることができる。

尚、本例においては基板１０としてＳＯＩウエハを用いた例を示したが、特にこれに限定されるものではない。また、本発明に係る圧電素子としては、前述の圧力センサ、圧電ブザー、光偏向子の他、インクジェットプリンタのノズルヘッド、マイクロフォン、加速度センサ、角速度センサ、アクチュエータ、等に適用が可能である他、本発明は本発明の要旨を逸脱しない範囲で変更して実施することが可能である。

本発明に係る圧電素子の一実施例の斜視図及び断面図である。 本発明に係る圧電素子の製造方法を説明する図である。 本発明に係る圧電素子の製造方法を説明する図である。 本発明に係る圧電素子の製造方法を説明する図である。 本発明に係る圧電素子の製造方法を説明する図である。 本発明に係る圧電素子を光偏向子に適用した場合の斜視図である。

符号の説明

１０ 基板
１０ａ、１０ｂ 単結晶シリコン層
１５、１５ａ 構造体部
３０ 下地電極層
３２ 保護電極
３４ 圧電体層
３６ 表層電極
５０、５０ａ 圧電素子

Claims (4)

1. 単結晶シリコンからなる薄板部と、
   前記薄板部上に形成された下部電極と、
   前記下部電極上に、当該下部電極の一部を残して形成された圧電体層と、
   前記圧電体層上に形成された上部電極と、
   を有し、
   前記下部電極の一部は、当該下部電極よりもアルカリ溶液に対して難溶な材料からなる保護電極で覆われてなることを特徴とする圧電素子。
2. 前記保護電極は、Ａｕ、Ｐｔ、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｕ、Ｐｄのいずれかの単金属もしくはその合金からなることを特徴とする請求項１記載の圧電素子。
3. 圧電素子の製造方法であって、
   単結晶シリコン層と酸化シリコン層とが一面側に順次積層されて、アルカリ溶液に可溶な材料からなる基板において、前記酸化シリコン層上に、下部電極を形成する下部電極形成工程と、
   前記下部電極形成工程後に、前記下部電極における所定の範囲を覆うと共に当該下部電極よりもアルカリ溶液に対して難溶な材料からなる保護電極を、形成する保護電極形成工程と、
   前記保護電極形成工程後に、前記下部電極上に、前記所定の範囲を残して、圧電体層を、アルカリ溶液を用いた水熱合成法により形成する圧電体層形成工程と、
   前記圧電体層形成工程後に、前記基板における前記圧電体層が形成された領域に略対応する領域を、当該基板の他面側からアルカリ溶液でエッチングするエッチング工程と、
   前記エッチング工程後に、前記圧電体層上に、上部電極を形成する上部電極形成工程と、
   を有する圧電素子の製造方法。
4. 圧電素子の製造方法であって、
   単結晶シリコン層と酸化シリコン層とが一面側に順次積層されて、アルカリ溶液に可溶な材料からなる基板において、前記酸化シリコン層上に、下部電極を形成する下部電極形成工程と、
   前記下部電極形成工程後に、前記下部電極における所定の範囲を覆うと共に当該下部電極よりもアルカリ溶液に対して難溶な材料からなる保護電極を形成する保護電極形成工程と、
   前記保護電極形成工程後に、前記下部電極上に、前記所定の範囲を残して、圧電体層を、アルカリ溶液を用いた水熱合成法により形成すると共に、前記基板における前記圧電体層が形成された領域に略対応する領域を、当該基板の他面側から前記アルカリ溶液でエッチングするエッチング工程と、
   前記エッチング工程後に、前記圧電体層上に、上部電極を形成する上部電極形成工程と、
   を有する圧電素子の製造方法。

Images