JP7382988B2 - 積層構造体の製造方法 - Google Patents

積層構造体の製造方法 Download PDF

Info

Publication number
JP7382988B2
JP7382988B2 JP2021107796A JP2021107796A JP7382988B2 JP 7382988 B2 JP7382988 B2 JP 7382988B2 JP 2021107796 A JP2021107796 A JP 2021107796A JP 2021107796 A JP2021107796 A JP 2021107796A JP 7382988 B2 JP7382988 B2 JP 7382988B2
Authority
JP
Japan
Prior art keywords
electrode
layer
tunnel barrier
barrier layer
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021107796A
Other languages
English (en)
Other versions
JP2023005700A (ja
Inventor
孝二 恒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2021107796A priority Critical patent/JP7382988B2/ja
Priority to TW112138662A priority patent/TWI840309B/zh
Priority to TW111122363A priority patent/TW202316635A/zh
Priority to KR1020220076596A priority patent/KR20230002071A/ko
Priority to US17/851,178 priority patent/US20220415912A1/en
Priority to CN202210746286.2A priority patent/CN115633506A/zh
Publication of JP2023005700A publication Critical patent/JP2023005700A/ja
Priority to JP2023121897A priority patent/JP2023129635A/ja
Priority to KR1020230146516A priority patent/KR20230156002A/ko
Application granted granted Critical
Publication of JP7382988B2 publication Critical patent/JP7382988B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、積層構造体の製造方法に関する。
2つの電極の間に強誘電体層のみが配置された従来の強誘電体メモリは、破壊読出しであるという欠点を有する。一方、強誘電体層とトンネルバリア層とを積層した構造を有する強誘電体トンネル接合を備えたメモリデバイスは、非破壊でデータを読み出すことが可能であるため、次世代の高速ランダムアクセスメモリ、および大容量ストレージクラスメモリへの応用が期待されている(非特許文献1)。強誘電体トンネル接合において強誘電体層に使われる強誘電体材料としては、HfO、および、HfOにZrをドープしたHfZrOが知られている(非特許文献2、3)。最近では、より大きな残留分極値を発現する強誘電体材料としてウルツ鉱構造を持った窒化アルミニウム(AlN)にスカンジウム(Sc)をドープしたAlScNが発見され(非特許文献4)、メモリへの応用に向けて薄膜化への取り組みが進められている(非特許文献5)。また、トンネルバリア層に用いられる絶縁体材料としては、Alが知られている(非特許文献2)。
V.Garcia & M.Bibes「Nature Communications」,5,4289(2014) B.Maxら、「48th ESSDERC」,2018,pp.142-145 S.Shosuke & M.Saitoh、「Toshiba Review」,Vol.72,No.4,(2017)pp.66-68 S.Fichtnerら、「Journal of Appllied Physics」,Vol.125,114103(2019) S.Yasuokaら、「Journal of Appllied Physics」,Vol.128,114103(2020)
従来の強誘電体トンネル接合およびそれを用いたメモリデバイスでは、分極の向きを反転させるために上下の電極間に高い電圧が印加される。その際、トンネルバリア層の材料としてAlを用いた強誘電体トンネル接合薄膜では、トンネルバリア層が絶縁破壊を起こす可能性が高かった。
本発明は、トンネルバリア層の絶縁耐圧の向上に有利な技術を提供することを目的とする。
本発明の1つの側面は、積層構造体の製造方法に係り、前記製造方法は、強誘電体層とトンネルバリア層との接合を形成する工程を含み、前記強誘電体層の主成分は窒化アルミニウムであり、前記トンネルバリア層の主成分は酸化マグネシウムである。
本明細書および図面に記載された発明の他の側面は、強誘電体層と、前記強誘電体層に接合されたトンネルバリア層とを含む積層構造体に係り、前記強誘電体層の主成分は窒化アルミニウムであり、前記トンネルバリア層の主成分は酸化マグネシウムである。
本明細書および図面に記載された発明の更に他の側面は、メモリデバイスに係り、前記メモリデバイスは、上記の積層構造体を含むキャパシタを備える。
本発明によれば、トンネルバリア層の絶縁耐圧の向上に有利な技術が提供される。
一実施形態の積層構造体あるいは強誘電体トンネル接合の構造を模式的に示す断面図。 第1実施例の積層構造体あるいは強誘電体トンネル接合の構造を模式的に示す断面図。 第2実施例の積層構造体あるいは強誘電体トンネル接合の構造を模式的に示す断面図。 一実施形態のメモリデバイスの1つのメモリセルの構成を示す図。
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
図1には、一実施形態の積層構造体100の構成が例示的に示されている。積層構造体100は、強誘電体層2と、強誘電体層2に接合されたトンネルバリア層3とを含みうる。強誘電体層2とトンネルバリア層3とは、接合面10で相互に接合されうる。積層構造体100は、強誘電体トンネル接合とも呼ばれうる。
強誘電体層2の主成分は、例えば、窒化アルミニウム(AlN)でありうる。強誘電体層2は、例えば、窒化アルミニウムを50at%以上、60at%以上、70at%以上、80at%以上、85at%以上、90at%以上または95at%以上の濃度で含みうる。トンネルバリア層3の主成分は、例えば、酸化マグネシウム(MgO)でありうる。トンネルバリア層3は、例えば、酸化マグネシウムを50at%以上、60at%以上、70at%以上、80at%以上、85at%以上、90at%以上、95at%または98at%以上の濃度で含みうる。トンネルバリア層3は、絶縁体である。
積層構造体100は、第1電極1および第2電極4を含んでよく、強誘電体層2およびトンネルバリア層3は、第1電極1と第2電極4との間に配置されうる。一例において、第1電極1は下部電極であり、第2電極4は上部電極であり、トンネルバリア層3は、強誘電体層2と第2電極4との間に配置されうる。他の例において、第1電極1は下部電極であり、第2電極4は上部電極であり、トンネルバリア層3は、第1電極1と強誘電体層2との間に配置されうる。
一例において、第1電極1の上に強誘電体層2が成膜され、強誘電体層2の上にトンネルバリア層3が成膜され、トンネルバリア層3の上に第2電極4が成膜されうる。
第1電極1は、NaCl構造を有し、該NaCl構造の(111)面は、第1電極1の上面または接合面10に沿っていることが好ましい。換言すると、第1電極1は、NaCl構造を有し、該NaCl構造の(111)面が第1電極1の上面または接合面10にほぼ平行な(111)配向膜であることが好ましい。ここで、第1電極1の上面は、強誘電体層2およびトンネルバリア層3を介して第2電極4に対向する対向面S1である。
より具体的な例を挙げると、第1電極1は、NaCl構造を有し、該NaCl構造の(111)面が第1電極1の上面または接合面10に沿った窒化チタン(TiN)膜であることが好ましい。他の観点において、第1電極1は、第1電極1の上に、(001)面が接合面10に沿ったウルツ鉱構造を有する強誘電体層2が形成されることを容易にするように構成された導電体膜でありうる。
強誘電体層2は、窒化アルミニウムを主成分とする強誘電体で構成されうる。強誘電体層2は、主成分に対して副成分が添加されることによって強誘電性を発現しうる。副成分は、例えば、スカンジウム(Sc)およびホウ素(B)の少なくとも一方を含みうるが、これに限定されるものではない。強誘電体層2は、ウルツ鉱構造を有し、該ウルツ鉱構造の(001)面が接合面10に沿っている膜、換言すると、(001)面が接合面10にほぼ平行な(001)配向膜であることが好ましい。
トンネルバリア層3は、例えば、酸化マグネシウム(MgO)を主成分とする絶縁体で構成されうる。トンネルバリア層3は、NaCl構造を有し、該NaCl構造の(111)面が接合面10に沿っている膜、換言すると、(111)面が接合面10にほぼ平行な(111)配向膜であることが好ましい。
第2電極4は、熱負荷がかかった場合でも第2電極4とトンネルバリア層3との間で熱拡散が起こりにくい導電体で構成されうる。第2電極4は、例えば、窒化チタン(TiN)膜でありうるが、他の導電体で構成されてもよい。
他の例において、第1電極1の上にトンネルバリア層3が成膜され、トンネルバリア層3の上に強誘電体層2が成膜され、強誘電体層2の上に第2電極4が成膜されうる。
本実施形態によれば、トンネルバリア層3の絶縁耐圧が向上する。
図2には、第1実施例の積層構造体100’およびその製造方法が例示されている。積層構造体100’は、第1電極1と、第1電極1の上に成膜あるいは配置された強誘電体層2と、強誘電体層2の上に成膜あるいは配置されたトンネルバリア層3と、トンネルバリア層3の上に成膜あるいは配置された第2電極4とを含みうる。積層構造体100’は、強誘電体トンネル接合とも呼ばれうる。
第1電極1は、NaCl構造を有し、該NaCl構造の(111)面が接合面10に沿ったTiN膜でありうる。第1電極1は、10nm以上かつ50nm以内の範囲内の厚さを有しうる。第1電極1としてのTiN層の(111)配向を促進するために、下地層6として、5nm以上かつ10nm以下の範囲内の厚さを有するタンタル(Ta)膜を形成し、その上に、シード層5として、2nm以上かつ10nm以下の範囲内の厚さを有するルテニウム(Ru)膜を形成するとよい。ここで、シード層5は、白金(Pt)、ニッケル(Ni)またはチタン(Ti)で構成されてもよい。シード層5は、Ru、Pt、NiまたはTiを主成分とする合金で構成されてもよい。また、下地層6は、窒化タンタル(TaN)、RuまたはPtで構成されてもよいし、下地層6の直下にある基板表面の材料および構造によっては下地層6を無くしてもよい。
第1電極1の上には、強誘電体層2が成膜されうる。強誘電体層2は、例えば、主成分として窒化アルミニウム(AlN)を含み、副成分としてホウ素(B)を2at%以上かつ10at%以下の範囲で含みうる。強誘電体層2は、例えば、5nm以上かつ20nm以下の範囲内の厚さを有しうる。このような強誘電体層2は、強誘電体層2が強誘電性を維持する限り、薄い方が好ましい。副成分は、例えば、スカンジウム(Sc)でもよく、その場合のSc添加量は、例えば、5at%以上かつ45at%以下の範囲内であることが好ましい。
強誘電体層2の上には、トンネルバリア層3が成膜されうる。トンネルバリア層3は、例えば、酸化マグネシウム(MgO)で構成されうる。トンネルバリア層3は、例えば、1nm以上かつ4nm以下の範囲内の厚さを有しうる。強誘電体層2の上にトンネルバリア層3が成膜あるいは形成されることによって、強誘電体層2とトンネルバリア層3との接合が形成される。
トンネルバリア層3の上には、第2電極4が成膜されうる。第2電極4は、TiN等の導電体膜で構成されうる。第2電極4は、例えば、10nm以上かつ50nm以下の厚さを有しうる。
積層構造体100’あるいは強誘電体トンネル接合の作製には、スパッタ成膜法が採用されうる。ここで、下地層6から第2電極4の形成までのプロセスは、途中で大気に曝されることなく、真空環境下で実施されることが好ましい。
図3には、第2実施例の積層構造体100”およびその製造方法が例示されている。積層構造体100”は、第1電極1と、第1電極1の上に成膜あるいは配置されたトンネルバリア層3と、トンネルバリア層3の上に成膜あるいは配置された強誘電体層2と、強誘電体層2の上に成膜あるいは配置された第2電極4とを含みうる。積層構造体100”は、強誘電体トンネル接合とも呼ばれうる。
第1電極1は、NaCl構造を有し、該NaCl構造の(111)面が接合面10に沿ったTiN膜でありうる。第1電極1は、10nm以上かつ50nm以内の範囲内の厚さを有しうる。第1電極1としてのTiN層の(111)配向を促進するために、下地層6として、5nm以上かつ10nm以下の範囲内の厚さを有するタンタル(Ta)膜を形成し、その上に、シード層5として、2nm以上かつ10nm以下の範囲内の厚さを有するルテニウム(Ru)膜を形成するとよい。ここで、シード層5は、白金(Pt)、ニッケル(Ni)またはチタン(Ti)で構成されてもよい。シード層5は、Ru、Pt、NiまたはTiを主成分とする合金で構成されてもよい。また、下地層6は、窒化タンタル(TaN)、RuまたはPtで構成されてもよいし、下地層6の直下にある基板表面の材料および構造によっては下地層6を無くしてもよい。
第1電極1の上には、トンネルバリア層3が成膜されうる。トンネルバリア層3は、例えば、酸化マグネシウム(MgO)で構成されうる。トンネルバリア層3は、例えば、1nm以上かつ4nm以下の範囲内の厚さを有しうる。
トンネルバリア層3の上には、強誘電体層2が成膜されうる。強誘電体層2は、例えば、主成分として窒化アルミニウム(AlN)を含み、副成分としてホウ素(B)を2at%以上かつ10at%以下の範囲で含みうる。強誘電体層2は、例えば、5nm以上かつ20nm以下の範囲内の厚さを有しうる。このような強誘電体層2は、強誘電体層2が強誘電性を維持する限り、薄い方が好ましい。副成分は、例えば、スカンジウム(Sc)でもよく、その場合のSc添加量は、例えば、5at%以上かつ45at%以下の範囲内であることが好ましい。トンネルバリア層3の上に強誘電体層2が成膜あるいは形成されることによって、トンネルバリア層3と強誘電体層2との接合が形成される。
強誘電体層2の上には、第2電極4が成膜されうる。第2電極4は、TiN等の導電体膜で構成されうる。第2電極4は、例えば、10nm以上かつ50nm以下の厚さを有しうる。
積層構造体100”あるいは強誘電体トンネル接合の作製には、スパッタ成膜法が採用されうる。ここで、下地層6から第2電極4の形成までのプロセスは、途中で大気に曝されることなく、真空環境下で実施されることが好ましい。
図4には、一実施形態のメモリデバイスの1つのメモリセルMCの構成例が示されている。メモリセルMCは、上記の積層構造体100、100’、100”に代表される積層構造体で構成されたキャパシタCと、選択トランジスタSTとを含みうる。キャパシタCは、上記の積層構造体100、100’、100”と同様に、第1電極1と、第2電極4と、第1電極1と第2電極4との間に配置された強誘電体層2およびトンネルバリア層3とを含みうる。
キャパシタCの第1電極1および第2電極4のうちの一方は、選択トランジスタSTを介してビット線BLに接続され、第1電極1および第2電極4のうちの他方は、プレート線PLに接続されうる。選択トランジスタSTのゲートは、ワード線WLに接続されうる。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

Claims (5)

  1. 積層構造体の製造方法であって、
    強誘電体層とトンネルバリア層との接合を形成する工程を含み、
    前記強誘電体層の主成分は窒化アルミニウムであり、
    前記トンネルバリア層の主成分は酸化マグネシウムである、
    ことを特徴とする積層構造体の製造方法。
  2. 前記工程は、前記強誘電体層の上に前記トンネルバリア層を形成する工程を含む、
    ことを特徴とする請求項に記載の積層構造体の製造方法。
  3. 前記工程は、前記トンネルバリア層の上に前記強誘電体層を形成する工程を含む、
    ことを特徴とする請求項に記載の積層構造体の製造方法。
  4. 前記強誘電体層は、ウルツ鉱構造を有し、前記ウルツ鉱構造の(001)面は、前記強誘電体層と前記トンネルバリア層との接合面に沿っている、
    ことを特徴とする請求項1乃至3のいずれか1項に記載の積層構造体の製造方法。
  5. 前記トンネルバリア層は、NaCl構造を有し、前記NaCl構造の(111)面は、前記強誘電体層と前記トンネルバリア層との接合面に沿っている、
    ことを特徴とする請求項1乃至4のいずれか1項に記載の積層構造体の製造方法。
JP2021107796A 2021-06-29 2021-06-29 積層構造体の製造方法 Active JP7382988B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2021107796A JP7382988B2 (ja) 2021-06-29 2021-06-29 積層構造体の製造方法
TW112138662A TWI840309B (zh) 2021-06-29 2022-06-16 堆疊結構
TW111122363A TW202316635A (zh) 2021-06-29 2022-06-16 堆疊結構、記憶體裝置和製造堆疊結構的方法
KR1020220076596A KR20230002071A (ko) 2021-06-29 2022-06-23 적층 구조체, 메모리 디바이스 및 적층 구조체의 제조 방법
US17/851,178 US20220415912A1 (en) 2021-06-29 2022-06-28 Stacked structure, memory device and method of manufacturing stacked structure
CN202210746286.2A CN115633506A (zh) 2021-06-29 2022-06-28 堆叠结构、存储器装置和制造堆叠结构的方法
JP2023121897A JP2023129635A (ja) 2021-06-29 2023-07-26 積層構造体およびメモリデバイス
KR1020230146516A KR20230156002A (ko) 2021-06-29 2023-10-30 적층 구조체, 메모리 디바이스 및 적층 구조체의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021107796A JP7382988B2 (ja) 2021-06-29 2021-06-29 積層構造体の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023121897A Division JP2023129635A (ja) 2021-06-29 2023-07-26 積層構造体およびメモリデバイス

Publications (2)

Publication Number Publication Date
JP2023005700A JP2023005700A (ja) 2023-01-18
JP7382988B2 true JP7382988B2 (ja) 2023-11-17

Family

ID=84541268

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021107796A Active JP7382988B2 (ja) 2021-06-29 2021-06-29 積層構造体の製造方法
JP2023121897A Pending JP2023129635A (ja) 2021-06-29 2023-07-26 積層構造体およびメモリデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023121897A Pending JP2023129635A (ja) 2021-06-29 2023-07-26 積層構造体およびメモリデバイス

Country Status (5)

Country Link
US (1) US20220415912A1 (ja)
JP (2) JP7382988B2 (ja)
KR (2) KR20230002071A (ja)
CN (1) CN115633506A (ja)
TW (1) TW202316635A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077112A (ja) 1999-07-07 2001-03-23 Matsushita Electric Ind Co Ltd 積層体,積層体の製造方法及び半導体素子
JP2003158309A (ja) 2001-11-22 2003-05-30 Toshiba Corp 圧電振動素子、容量素子、及び記憶装置
JP2007150265A (ja) 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
WO2015141625A1 (ja) 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
JP2019057621A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 記憶装置
JP2019145677A (ja) 2018-02-21 2019-08-29 株式会社デンソー 圧電膜、その製造方法、圧電膜積層体、その製造方法
JP2021009893A (ja) 2019-06-28 2021-01-28 国立大学法人東京工業大学 トランジスタおよび不揮発性メモリ、トランジスタの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077112A (ja) 1999-07-07 2001-03-23 Matsushita Electric Ind Co Ltd 積層体,積層体の製造方法及び半導体素子
JP2003158309A (ja) 2001-11-22 2003-05-30 Toshiba Corp 圧電振動素子、容量素子、及び記憶装置
JP2007150265A (ja) 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
WO2015141625A1 (ja) 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
JP2019057621A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 記憶装置
JP2019145677A (ja) 2018-02-21 2019-08-29 株式会社デンソー 圧電膜、その製造方法、圧電膜積層体、その製造方法
JP2021009893A (ja) 2019-06-28 2021-01-28 国立大学法人東京工業大学 トランジスタおよび不揮発性メモリ、トランジスタの製造方法

Also Published As

Publication number Publication date
TW202316635A (zh) 2023-04-16
KR20230156002A (ko) 2023-11-13
CN115633506A (zh) 2023-01-20
JP2023005700A (ja) 2023-01-18
KR20230002071A (ko) 2023-01-05
TW202406110A (zh) 2024-02-01
JP2023129635A (ja) 2023-09-14
US20220415912A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
Kim et al. Integration of lead zirconium titanate thin films for high density ferroelectric random access memory
JP6758124B2 (ja) 3次元積層チェーン型メモリ装置の製造方法
US20050161726A1 (en) Capacitor of a semiconductor device, memory device including the same and method of munufacturing the same
JP2005322925A (ja) メモリ素子のキャパシタ及びその製造方法
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
US11145665B2 (en) Electrical storage device with negative capacitance
US11849589B2 (en) Semiconductor structure and manufacturing method thereof
KR20190008047A (ko) 강유전성 메모리 소자
KR20220125512A (ko) 반도체 메모리 장치
US8559216B2 (en) Nonvolatile semiconductor memory device
JP3627640B2 (ja) 半導体メモリ素子
JP7382988B2 (ja) 積層構造体の製造方法
TWI840309B (zh) 堆疊結構
US20230011305A1 (en) Anti-ferroelectric tunnel junction with asymmetrical metal electrodes
US20220352169A1 (en) Memory cell and semiconductor memory device with the same
JP2019161139A (ja) 半導体装置及びその製造方法
WO2023197707A1 (zh) 一种铁电存储单元、存储器及电子设备
TW200411901A (en) Ferroelectric memory cell
CN1728399A (zh) 具有Ir-Ru合金电极的铁电电容器和铁电存储器以及制造它们的方法
US20240188283A1 (en) Semiconductor device and method for fabricating the same
US20230247840A1 (en) Semiconductor device including ferroelectric layer and method of manufacturing the same
TWI744663B (zh) 混合式儲存記憶體
US20230099330A1 (en) Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same
TW202335263A (zh) 積體晶片及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231107

R150 Certificate of patent or registration of utility model

Ref document number: 7382988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150