JP6758124B2 - 3次元積層チェーン型メモリ装置の製造方法 - Google Patents
3次元積層チェーン型メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP6758124B2 JP6758124B2 JP2016166781A JP2016166781A JP6758124B2 JP 6758124 B2 JP6758124 B2 JP 6758124B2 JP 2016166781 A JP2016166781 A JP 2016166781A JP 2016166781 A JP2016166781 A JP 2016166781A JP 6758124 B2 JP6758124 B2 JP 6758124B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chain type
- interlayer insulating
- insulating film
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
(付記1)層間絶縁膜を介して積層した複数のゲート電極と、前記層間絶縁膜及び複数のゲート電極を貫通する開口部と、前記開口部内において前記層間絶縁膜及び前記ゲート電極の露出部を覆うゲート絶縁膜と、前記ゲート絶縁膜を覆う半導体チャネル層と、前記半導体チャネル層を覆うメモリ物質膜とを少なくとも有し、前記開口部内において、前記層間絶縁膜が前記ゲート電極より突出して、前記層間絶縁膜と前記ゲート電極の積層方向に沿って周期的な凹部を有し、前記メモリ物質膜が前記凹部に充填されて、前記半導体チャネル層が前記凹部に充填された前記メモリ物質膜に対する電圧印加電極となる3次元積層チェーン型メモリ装置。
(付記2)前記メモリ物質膜が、強誘電体膜、相変化膜或いは抵抗変化膜のいずれかである付記1に記載の3次元積層チェーン型メモリ装置。
(付記3)前記半導体チャネル層とメモリ物質膜との間に合金化防止層をさらに有する付記1または付記2に記載の3次元積層チェーン型メモリ装置。
(付記4)前記メモリ物質膜の前記半導体チャネル層に接する側と反対の面が絶縁体膜により覆われている付記1乃至付記3のいずれか1に記載の3次元積層チェーン型メモリ装置。
(付記5)前記絶縁体膜が、水素或いは水分の拡散を防止する拡散防止膜である付記4に記載の3次元積層チェーン型メモリ装置。
(付記6)前記拡散防止膜が、アルミニウム酸化膜或いはシリコン窒化膜のいずれかである付記5に記載の3次元積層チェーン型メモリ装置。
(付記7)前記メモリ物質膜の前記半導体チャネル層に接する側と反対の面が導電体膜により覆われている付記1乃至付記3のいずれか1に記載の3次元積層チェーン型メモリ装置。
(付記8)前記導電体膜はTiN膜である付記7に記載の3次元積層チェーン型メモリ装置。
(付記9)前記半導体チャネル層の前記凹部における側面以外の露出表面に、前記半導体チャネル層より導電率の高い導電体膜をさらに有する付記1乃至付記8のいずれか1に記載の3次元積層チェーン型メモリ装置。
(付記10)層間絶縁膜を介して複数のゲート電極層を積層する工程と、前記層間絶縁膜及び複数のゲート電極層を貫通する開口部を形成する工程と、前記開口部内に露出するゲート電極層をサイドエッチングして凹部を形成する工程と、前記開口部内において前記層間絶縁膜と前記ゲート電極層の露出面にゲート絶縁膜を成膜する工程と、前記ゲート電極層の露出面に半導体チャネル層を前記半導体チャネル層に凹部が形成されるように成膜する工程と、前記半導体チャネル層の露出面に前記半導体チャネル層に形成された凹部を埋め込むようにメモリ物質膜を形成する工程とを少なくとも有する3次元積層チェーン型メモリ装置の製造方法。
(付記11)前記メモリ物質膜の前記半導体チャネル層に接する側と反対の露出面に絶縁体膜を成膜する工程をさらに有する付記10に記載の3次元積層チェーン型メモリ装置の製造方法。
(付記12)前記メモリ物質膜の前記半導体チャネル層に接する側と反対の露出面に導電体膜を成膜する工程と、前記導電体膜を設けた状態で熱処理を行う工程をさらに有する付記11に記載の3次元積層チェーン型メモリ装置の製造方法。
(付記13)前記ゲート絶縁膜の成膜工程の前に、前記層間絶縁膜の端部の角部をトリミングして丸みを持たせる工程をさらに有する付記10乃至付記12のいずれか1に記載の3次元積層チェーン型メモリ装置の製造方法。
2 層間絶縁膜
3 開口部
4 凹部
5 ゲート絶縁膜
6 半導体チャネル層
7 メモリ物質膜
8 絶縁体膜
20 3次元積層チェーン型FeRAM
21 ゲート電極引出線
22 ビット引出線
23 ワード引出線
24 プレート引出線
31 シリコン基板
32 SiO2膜
33 W層
34 SiO2膜
35 SiN膜
36 SiO2膜
37 n型アモルファスSi層
38 SiO2膜
39 開口部
40 ゲート絶縁膜
41 n型アモルファスSi層
42 分離溝
43 SiO2膜
44 SiN膜
45 SiO2膜
46,58,58,60 n型多結晶Si層
47,57,59 層間絶縁膜
48 n型多結晶Si層
49 SiO2膜
50 開口部
51 凹部
52 ゲート絶縁膜
53 Siチャネル層
54 強誘電体膜
55 SiO2膜
56 ビット線
61 TiN膜
62 HfOx膜
63 PZT膜
64 TiN膜
65 丸み
66 拡散防止膜
67 相変化膜
68 抵抗変化膜
101,111 ゲート電極
102,112 層間絶縁膜
103,113 ゲート絶縁膜
104,114 多結晶シリコンチャネル層
105 相変化膜
115 強誘電体膜
Claims (2)
- 層間絶縁膜を介して複数のゲート電極層を積層する工程と、
前記層間絶縁膜及び複数のゲート電極層を貫通する開口部を形成する工程と、
前記開口部内に露出するゲート電極層をサイドエッチングして凹部を形成する工程と、
前記開口部内において前記層間絶縁膜と前記ゲート電極層の露出面にゲート絶縁膜を成膜する工程と、
前記ゲート電極層の露出面に半導体チャネル層を前記半導体チャネル層に凹部が形成されるように成膜する工程と、
前記半導体チャネル層の露出面に前記半導体チャネル層に形成された前記凹部を埋め込むようにメモリ物質膜を形成する工程と
前記メモリ物質膜の前記半導体チャネル層に接する側と反対の露出面に導電体膜を成膜する工程と、
前記導電体膜を設けた状態で熱処理を行う工程と
を少なくとも有する3次元積層チェーン型メモリ装置の製造方法。 - 前記ゲート絶縁膜の成膜工程の前に、前記層間絶縁膜の端部の角部をトリミングして丸みを持たせる工程をさらに有する請求項1に記載の3次元積層チェーン型メモリ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166781A JP6758124B2 (ja) | 2016-08-29 | 2016-08-29 | 3次元積層チェーン型メモリ装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166781A JP6758124B2 (ja) | 2016-08-29 | 2016-08-29 | 3次元積層チェーン型メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018037441A JP2018037441A (ja) | 2018-03-08 |
JP6758124B2 true JP6758124B2 (ja) | 2020-09-23 |
Family
ID=61567625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016166781A Active JP6758124B2 (ja) | 2016-08-29 | 2016-08-29 | 3次元積層チェーン型メモリ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6758124B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3951873A4 (en) * | 2019-03-29 | 2023-07-05 | Industry-University Cooperation Foundation Hanyang University | FERROELECTRIC MATERIAL BASED THREE DIMENSIONAL FLASH MEMORY AND MANUFACTURE THEREOF |
KR102201016B1 (ko) * | 2019-03-29 | 2021-01-11 | 한양대학교 산학협력단 | 강유전체 물질 기반의 3차원 플래시 메모리 및 그 제조 방법 |
JP2021048214A (ja) * | 2019-09-18 | 2021-03-25 | キオクシア株式会社 | 記憶装置 |
US11171157B1 (en) * | 2020-05-05 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a MFMIS memory device |
KR20210143076A (ko) * | 2020-05-19 | 2021-11-26 | 에스케이하이닉스 주식회사 | 강유전층을 구비하는 3차원 구조의 반도체 장치 |
JP2022051465A (ja) | 2020-09-18 | 2022-03-31 | キオクシア株式会社 | 半導体記憶装置 |
JP2022052081A (ja) | 2020-09-23 | 2022-04-04 | キオクシア株式会社 | 半導体記憶装置 |
KR20230074476A (ko) * | 2020-09-25 | 2023-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 및 전자 기기 |
KR20220090208A (ko) | 2020-12-22 | 2022-06-29 | 삼성전자주식회사 | 반도체 메모리 소자 |
US11968833B2 (en) * | 2021-01-15 | 2024-04-23 | Macronix International Co., Ltd. | Memory device with vertically separated channels |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066603A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP5919010B2 (ja) * | 2012-02-06 | 2016-05-18 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
KR20140068627A (ko) * | 2012-11-28 | 2014-06-09 | 삼성전자주식회사 | 가변저항막을 갖는 저항 메모리 소자 및 그 제조방법 |
JP6121819B2 (ja) * | 2013-07-04 | 2017-04-26 | 株式会社東芝 | 半導体装置および誘電体膜 |
-
2016
- 2016-08-29 JP JP2016166781A patent/JP6758124B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018037441A (ja) | 2018-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6758124B2 (ja) | 3次元積層チェーン型メモリ装置の製造方法 | |
US10861878B2 (en) | Semiconductor device having ferroelectric layer and method of manufacturing the same | |
CN109585646B (zh) | 存储器装置及其制造方法 | |
CN110828461B (zh) | 三维铁电存储器件 | |
US10910393B2 (en) | 3D NOR memory having vertical source and drain structures | |
US20200119047A1 (en) | Semiconductor device having ferroelectric material and method of fabricating the same | |
KR20180134122A (ko) | 강유전층을 구비하는 반도체 장치 및 그 제조 방법 | |
JP6563390B2 (ja) | F−ramの製造方法 | |
US11610896B2 (en) | Semiconductor devices and methods of forming semiconductor devices | |
KR20180051991A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
US20120056253A1 (en) | Semiconductor memory device and manufacturing method thereof | |
US20230012093A1 (en) | Non-volatile storage device, non-volatile storage element, and manufacturing method for their production | |
JP2006120707A (ja) | 可変抵抗素子および半導体装置 | |
TW202201650A (zh) | 記憶體裝置及其形成方法 | |
JP2018067664A (ja) | 半導体記憶素子、半導体記憶装置、および半導体システム | |
US20210408223A1 (en) | Ferroelectric tunnel junction devices with discontinuous seed structure and methods for forming the same | |
CN107710412A (zh) | 在预先图案化的底部电极和阻挡氧化层上制造铁电随机存取存储器的方法 | |
US20220059580A1 (en) | Data storage element and manufacturing method thereof | |
JP2008130615A (ja) | 半導体記憶装置及びその製造方法 | |
KR102548657B1 (ko) | 메모리 어레이 게이트 구조물 | |
JP2007053309A (ja) | データ記憶装置 | |
KR20230046013A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20210158323A (ko) | 이중층 채널 트랜지스터 및 이의 형성 방법 | |
JP2008047931A (ja) | 半導体装置の製造方法 | |
JP2008235815A (ja) | 不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200417 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20200708 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200710 |
|
TRDD | Decision of grant or rejection written | ||
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6758124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |