JP2008235815A

JP2008235815A - 不揮発性記憶装置

Info

Publication number: JP2008235815A
Application number: JP2007077185A
Authority: JP
Inventors: Yoshinori Kumura; 芳典玖村; Toru Ozaki; 徹尾崎; Iwao Kunishima; 巌國島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-03-23
Filing date: 2007-03-23
Publication date: 2008-10-02
Also published as: US20080230818A1

Abstract

【課題】微細化しても、セルトランジスタ上のコンタクトブラグと強誘電体キャパシタとの間の短絡を防止できる不揮発性記憶装置を提供する。
【解決手段】ゲート電極２２と、第１および第２拡散層２３、２４とを有するセルトランジスタ１４と、ゲート電極２２に対して自己整合的に、第１および第２拡散層２３、２４上にそれぞれ形成された第１および第２コンタクトプラグ２６、２７と、強誘電体膜２８を第１電極２９と第２電極３０とで挟持し、第１電極２９が第１コンタクトプラグ２６と接触した強誘電体キャパシタ１３と、第２電極３０を層間絶縁膜３１上に形成された第１配線３２に電気的に接続するための第３コンタクトプラグ３４と、第２コンタクトプラグ２７と接触し、第２拡散層２４を層間絶縁膜３１上に形成された第２配線３３に電気的に接続するための第４コンタクトプラグ３５と、を具備する。
【選択図】図２

Description

本発明は、不揮発性記憶装置に関する。

ジルコン酸チタン酸鉛（ＰＺＴ：Ｐ(Ｚｒ,Ｔｉ)Ｏ_３)や、タンタル酸ビスマスストロンチウム(ＳＢＴ：ＳｒＢｉ_２Ｔａ_２Ｏ_９)などに代表される強誘電体を容量絶縁膜に用いた不揮発性記憶装置は、その高速性や低消費電力といったことを背景に、近年、特に注目を浴びている。

スイッチング素子としてのセルトランジスタを先に形成し、ストレージ素子としての強誘電体キャパシタをセルトランジスタの上方に形成するタイプの不揮発性記憶装置では、セルトランジスタを強誘電体キャパシタに接続する接続手段と、セルトランジスタおよび強誘電体キャパシタを、層間絶縁膜を介して上方に配置される配線に接続する接続手段として、コンタクトプラグを用いている（例えば特許文献１参照）。

特許文献１に開示された半導体装置は、セルトランジスタのソース拡散層を強誘電体キャパシタの下部電極に接続するコンタクトプラグと、セルトランジスタのドレイン拡散層を配線に接続するコンタクトプラグの下部とを、第１のマスク材を用いてフォトリソグラフィ法により形成している。

次に、セルトランジスタのドレイン拡散層を配線に接続するコンタクトプラグの上部と、強誘電体キャパシタの上部電極を配線に接続するコンタクトプラグとを、第２のマスク材を用いてフォトリソグラフィ法により形成している。

このため、コンタクトプラグを形成するためには、最低２回のフォトリソグラフィ工程が必要となる。２つのマスク材を使用する工程では、第１のマスク材と第２のマスク材との間に必ず位置ずれが発生するので、位置ずれ量を見込んで余裕を設けておくことが必要になる。その結果、不揮発性記憶装置の集積化が妨げられるという問題がある。

これに対して、合せずれの影響を受けにくくした構造の半導体装置が知られている（例えば特許文献２参照）。

特許文献２に開示された半導体装置は、ソース／ドレイン領域の一方または他方上にゲート電極に対して自己整合的にコンタクトホールを形成し、コンタクトホール内およびゲート電極上に導電膜を堆積し、ゲート電極をストッパーとして導電膜を平坦化することによりコンタクトプラグを形成している。

然しながら、特許文献２に開示された半導体装置は、不揮発性記憶装置の高集積化に伴い、コンタクトプラグのアスペクト（高さと径の比）が大きくなると、自己整合的に形成されたコンタクトプラグに接触するコンタクトプラグの位置合せずれを考慮すると、セルサイズが大きくなる恐れがある。
特開２００４−２２８２４号公報特開２００４−１８６７０３号公報

微細化しても、セルトランジスタ上のコンタクトブラグと強誘電体キャパシタとの間の短絡を防止できる不揮発性記憶装置を提供する。

本発明の一態様の不揮発性記憶装置は、半導体基板の主面に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の上面および側面に形成された第１絶縁膜と、前記ゲート電極をゲート長方向に挟むように形成された第１拡散層および第２拡散層とを有するセルトランジスタと、前記第１拡散層上に、前記ゲート電極に対して自己整合的に形成された第１コンタクトプラグと、前記第２拡散層上に、前記ゲート電極に対して自己整合的に形成された第２コンタクトプラグと、強誘電体膜を第１電極および第２電極で挟持し、前記第１電極が前記第１コンタクトプラグと接触した強誘電体キャパシタと、前記強誘電体キャパシタの前記第２電極を、前記セルトランジスタおよび前記強誘電体キャパシタを覆う層間絶縁膜上に形成された第１配線に電気的に接続するための第３コンタクトプラグと、前記第２コンタクトプラグと接触し、前記セルトランジスタの前記第２拡散層を前記層間絶縁膜上に形成された第２配線に電気的に接続するための第４コンタクトプラグと、を具備することを特徴としている。

本発明によれば、微細化しても、セルトランジスタ上のコンタクトブラグと強誘電体キャパシタとの間の短絡を防止できる不揮発性記憶装置が得られる。

以下、本発明の実施例について図面を参照しながら説明する。

本発明の実施例１に係る不揮発性記憶装置について、図１および図２を用いて説明する。図１は不揮発性記憶装置の構成を示すブロック図、図２は不揮発性記憶装置の構造を示す断面図である。

本実施例は、セルトランジスタと強誘電体キャパシタが並列接続された複数のユニットセルが水平方向に対称に直列接続された、所謂トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルを有する不揮発性記憶装置の例である。

図１に示すように、本実施例の不揮発性記憶装置１０は、マトリックス状に配列されたビット線１１とワード線１２と、ビット線１１とワード線１２との直交部に配置されるとともに、強誘電体膜を第１および第２電極で挟持した強誘電体キャパシタ１３と、ドレインＤがビット線１１に接続され、ソースＳが強誘電体キャパシタ１３の第１電極に接続され、ゲートＧがワード線１２に接続されたスイッチング用セルトランジスタ１４と、強誘電体キャパシタ１３の第２電極に接続された共通配線１５とを備えたメモリセルアレイ１６を具備している。

更に、メモリセルアレイ１６内のいずれかの強誘電体キャパシタ１３を選択するための行デコーダ１７および列デコーダ１８と、行デコーダ１７および列デコーダ１８を駆動して、選択された強誘電体キャパシタ１３からデータを読み出して外部に送出し、選択された強誘電体キャパシタ１３に外部から入手したデータを書き込むための周辺回路１９とを具備している。

図２に示すように、メモリセルアレイ１６は、半導体基板２０、例えばシリコン基板上に形成されている。
セルトランジスタ１４は、半導体基板２０中に形成された素子分離層（図示せず）に囲まれた領域内に形成されている。

セルトランジスタ１４は、半導体基板２０上にゲート絶縁膜（図示せず）を介して形成されたゲート電極２２と、ゲート電極２２をゲート長方向に挟むように形成されたソース拡散層２３（第１拡散層）およびドレイン拡散層２４とを具備している。ゲート電極２２の上面および側面は、第１絶縁膜２５で被覆されている。

ソース拡散層２３上に、ゲート電極２２に対して自己整合的に、第１コンタクトプラグ２６が形成されている。
ドレイン拡散層２４上に、ゲート電極２２に対して自己整合的に、第２コンタクトプラグ２７が形成されている。

強誘電体キャパシタ１３は、強誘電体膜２８を第１電極２９および第２電極３０で挟持し、第１コンタクトプラグ２６からゲート電極２２の中央部に渡って形成されている。強誘電体キャパシタ１３の高さは、例えば４００ｎｍ程度である。

強誘電体キャパシタ１３の第１電極２９は、第１コンタクトプラグ２６と接触して第１コンタクトプラグ２６と電気的に接続され、ゲート電極２２の上面の図示しない第１絶縁膜により、ゲート電極２２と電気的に絶縁されている。

セルトランジスタ１４および強誘電体キャパシタ１３は、層間絶縁膜３１に覆われている。層間絶縁膜３１上には、第１配線３２と、第２配線３３とが形成されている。

強誘電体キャパシタ１３の第２電極３０は、層間絶縁膜３１に形成されたコンタクトホールに埋め込まれた第３コンタクトプラグ３４を介して、第１配線３２に電気的に接続されている。
セルトランジスタ１４のドレイン拡散層２４は、層間絶縁膜３１に形成されたコンタクトホールに埋め込まれ、第２コンタクトプラグ２７と接触した第４コンタクトプラグ３５を介して、第２配線３３に電気的に接続されている。

第１配線３２と第２配線３３は、層間絶縁膜３１上で一体となり、一体と成った配線を介して第３コンタクトプラグ３４と第４コンタクトプラグ３５とが電気的に接続されている。一体と成った第１配線３２と第２配線３３は、絶縁膜３６で覆われている。

これにより、セルトランジスタ１４のソース拡散層２３に強誘電体キャパシタ１３の第１電極２９が接続され、ドレイン拡散層２４に強誘電体キャパシタ１３の第２電極３０が接続されたユニットセル３７が構成されている。
複数のユニットセル３７が水平方向に対称に直列接続され、所謂トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルが構成されている。

第１コンタクトプラグ２６および第２コンタクトプラグ２７は、ゲート電極２２に対して自己整合的にパーニングされ、第１絶縁膜２５により絶縁分離されている。
その結果、第１および第４コンタクトプラグ２６、２７、３４、３５の形成工程において、第４コンタクトプラグ３５のフォトリソグラフィ工程が１回で済むので、マスク合わせずれによる余裕を設けておく必要がない。
従って、不揮発性記憶装置１０の高集積化に必要な微細コンタクトプラグの形成が、容易になる。

次に、不揮発性記憶装置１０の製造方法について説明する。

始めに、図３（ａ）に示すように、周知の方法により、半導体基板２０内に図示しない素子分離用のＳＴＩ（Shallow Trench Isolation）を形成する。
次に、半導体基板２０上にゲート絶縁膜（図示せず）を介してゲート電極２２と、ゲート電極２２をゲート長方向に挟むようにソース拡散層２３およびドレイン拡散層２４を有するセルトランジスタ１４を形成し、ゲート電極２２の上面および側面に第１絶縁膜２５を形成する。

次に、半導体基板２０上に層間絶縁膜（図示せず）、例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）膜を形成し、この層間絶縁膜を、ＣＭＰ（Chemical Mechanical Polishing）法によりゲート電極２２をストッパーとして余分な層間絶縁膜を除去して平坦化する。

次に、この層間絶縁膜を選択的に除去し、第１コンタクトプラグ２６を形成するためのコンタクトホール５０と、第２コンタクトプラグ２７を形成するためのコンタクトホール５１をそれぞれ形成する。コンタクトホール５０、５１は、ゲート電極２２に対して自己整合的に形成される。

次に、図３（ｂ）に示すように、スパッタ法によりＴｉＮのバリアメタル膜（図示せず）を形成し、次にＣＶＤ（Chemical Vapor Deposition）法により半導体基板２０上に金属膜５２、例えばタングステン膜を形成し、ＣＭＰ法によりゲート電極２２をストッパーとして余分な金属膜５２を除去して平坦化する。これにより、第１および第２コンタクトプラグ２６、２７が形成される。

次に、図３（ｃ）に示すように、半導体基板２０上に、例えばスパッタリング法により厚さ２００ｎｍ程度の第１電極２９、厚さ１００ｎｍ程度の強誘電体膜２８、厚さ１００ｎｍ程度の第２電極３０を順次形成する。

第１電極２９は、例えばＰｔ、Ｉｒ、ＩｒＯ_２、ＳＲＯ、Ｒｕ、ＲｕＯ_２などのいずれかを含む材料で形成される。
強誘電体膜２８は、例えばジルコン酸チタン酸鉛（ＰＺＴ）、タンタル酸ビスマスストロンチウム（ＳＢＴ）などのいずれかを含む材料で形成される。
第２電極３０は、例えばＰｔ、Ｉｒ、ＩｒＯ_２、ＳＲＯ、Ｒｕ、ＲｕＯ_２などのいずれかを含む材料で形成される。

次に、図４（ａ）に示すように、ＲＩＥ（Reactive Ion Etching）法により第２電極３０、強誘電体膜２８、第１電極２９を順次エッチングする。これにより、高さ４００ｎｍ程度の強誘電体キャパシタ１３が形成される。
次に、強誘電体キャパシタ１３の上面および側面に水素拡散バリア膜（図示せず）、例えばスパッタリング法あるいはＡＬＤ（Atomic Layer Deposition）法により酸化アルミニウム（Ａｌ_２Ｏ_３）膜を形成する。

次に、図４（ｂ）に示すように、水素拡散バリア膜上に層間絶縁膜３１、例えばＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を形成する。
次に、フォトリソグラフィ法およびＲＩＥ法を用いて層間絶縁膜３１および水素拡散バリア膜を除去し、第３コンタクトプラグ３４を形成するためのコンタクトホール５３と、第４コンタクトプラグ３５を形成するためのコンタクトホール５４をそれぞれ形成する。

次に、図５（ａ）に示すように、コンタクトホール５３、５４を有する層間絶縁膜３１上に、ＣＶＤ法により金属膜５５、例えばタングステン膜を形成し、ＣＭＰ法により層間絶縁膜３１をストッパーとして余分な金属膜５５を除去して平坦化する。これにより、第３および第４コンタクトプラグ３４、３５が形成される。

次に、図５（ｂ）に示すように、第３コンタクトプラグ３４、第４コンタクトプラグ３５および層間絶縁膜３１上に、配線材５６、５７、５８を順次形成する。
配線材５６、５７、５８は、例えばＷ、Ａｌ、ＴｉＮ、Ｃｕ、Ｔａ、ＴａＮなどのいずれかを含む材料で形成される。

次に、配線材５６、５７、５８を配線パターンに従ってパターニングすることにより、一体となった第１配線３２、第２配線３３が形成される。
次に、第１配線３２、第２配線３３および層間絶縁膜３１上に絶縁膜３６、例えばＣＶＤ法によりＢＰＧＳ膜を形成し、第１配線３２、第２配線３３を被覆する。

これにより、図２に示す、トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルを有する不揮発性記憶装置１０が得られる。

以上説明したように、本実施例の不揮発性記憶装置１０は、第１コンタクトプラグ２６および第２コンタクトプラグ２７をゲート電極２２に対して自己整合的に形成しているので、第１および第４コンタクトプラグ２６、２７、３４、３５の形成工程において、フォトリソグラフィ工程が１回で済むので、マスク合わせずれによる余裕を設けておく必要がなく、不揮発性記憶装置１０の高集積化に必要な微細コンタクトプラグの形成が容易になる。

従って、微細化しても、セルトランジスタ１４上の第４コンタクトブラグ３５と強誘電体キャパシタ１３の第１電極２９との間の短絡を防止した不揮発性記憶装置１０が得られる。

図６は本発明の実施例２に係る不揮発性記憶装置の構造を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、ドレイン拡散層から第２コンタクトプラグの上面までの高さを、ソース拡散層から第１電極の下面までの高さより低くしたことにある。

即ち、図６に示すように、本実施例の不揮発性記憶装置６０は、ドレイン拡散層２４から上面までの高さｈ１が、ソース拡散層２３から第１電極２９の下面までの高さｈ２よりΔｈだけ低い第２コンタクトプラグ６１と、第２コンタクトプラグ６１に接触した第４コンタクトプラグ６２とを有するユニットセル６３を具備している。

第２コンタクトプラグ６１の高さを低くするのは、万一キャパシタセル１３のパターニングの位置合わせずれが生じた場合に、キャパシタセル１３の第１電極２９と第２コンタクトプラグ６１との短絡を防止するためである。

第２コンタクトプラグ６１は、図４（ａ）に示す強誘電体キャパシタ１３を形成した後に、第２コンタクトプラグ２７を下方に押し下げる、所謂ＰｕｌｌＢａｃｋプロセスを施すことにより形成する。

具体的には、図７（ａ）に示すように、塩素系ガス、例えばＢＣｌ_３、Ｃｌ_２、Ｃｌ_４などを用いたＣＤＥ（Chemical Dry Etching）法により、選択的に第２コンタクトプラグ２７をΔｈだけエッチングすることにより、下方に押し下げられた第２コンタクトプラグ６１が得られる。

図７（ｂ）に示すように、第２コンタクトプラグ２７では、キャパシタセル１３の位置合わせずれδが生じると、キャパシタセル１３の第１電極２９と第２コンタクトプラグ２７とが短絡して、不揮発性記憶装置１０の動作に支障をきたすことになる。

等方性エッチングであるＣＤＥ法では、短絡部６４において第１電極２９の直下の第２コンタクトプラグ２７をエッチングして、第１電極２９と第２コンタクトプラグ２７との接触を断ち切ることができる。

従って、位置合わせずれδが小さいと見込める場合には、第２コンタクトプラグ２７のエッチング量Δｈは小さく設定し、大きな位置合わせずれδが見込まれる場合には、第２コンタクトプラグ２７のエッチング量Δｈを大きめに設定しておくことが必要である。

これにより、万一が位置合わせずれδが生じて、キャパシタセル１３の第１電極２９と第２コンタクトプラグ２７が短絡しても、事後的に補修されるので、キャパシタセル１３の第１電極２９と第２コンタクトプラグ２７との短絡が防止される。

以上説明したように、本実施例の不揮発性記憶装置６０は、ドレイン拡散層２４から第２コンタクトプラグ６１の上面までの高ｈ１さを、ソース拡散層２３から第１電極２９の下面までの高さｈ２よりΔｈだけ低くしているので、第１電極２９と第２コンタクトプラグ６１との短絡が防止され、ショートマージンが増加する利点がある。

ここでは、不揮発性記憶装置が、トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルを有する不揮発性記憶装置６０である場合について説明したが、図８に示すように、第１配線３２が共通配線１５に接続され、第２配線３３がビット線１１に接続された不揮発性記憶装置６５であっても良い。

キャパシタセル１３を形成した後に、第２コンタクトプラグ２７を下方に押し下げる場合について説明したが、キャパシタセル１３を形成する前に、第２コンタクトプラグ２７を下方に押し下げる処理を施しても構わない。

この場合は、ＰｕｌｌＢａｃｋプロセスに異方性エッチングであるＲＩＥ法を用いることもできる。
ＲＩＥ法により、第２コンタクトプラグ２７をΔｈだけエッチングして第２コンタクトプラグ６１とし、第２コンタクトプラグ６１上に絶縁膜を形成し、余分な絶縁膜をＣＭＰ法により除去して表面を平坦にしてから、キャパシタセル１３を形成するようにしてもよい。

エッチング量Δｈは、第２コンタクトプラグ６１の上に絶縁膜が形成できるだけの量でよいので、キャパシタセル１３のパターニングの位置あわせずれδに係らず設定できる利点がある。

これによれば、万一キャパシタセル１３のパターニングの位置あわせずれδが生じても、第１電極２９と第２コンタクトプラグ６１とが短絡することがない。

図９は本発明の実施例３に係る不揮発性記憶装置の構造を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第４コンタクトプラグの下部を強誘電体キャパシタに対して自己整合的に形成し、第４コンタクトプラグと第３コンタクトプラグを一体化したことにある。

即ち、図９に示すように、本実施例の不揮発性記憶装置７０は、第２コンタクトプラグ２７に接触し、キャパシタセル１３の側壁に形成された第２絶縁膜７１と層間絶縁膜３１との間に形成されたＴ字状の第５コンタクトプラグ７２を有するユニットセル７３を具備している。
第５コンタクトプラグ７２は、第４コンタクトプラグ３５と第３コンタクトプラグ３４を一体化した機能を果たしている。

第５コンタクトプラグ７２の形成は、図４（ａ）に示す強誘電体キャパシタ１３を形成した後に、強誘電体キャパシタ１３の側壁に第２絶縁膜７１を形成し、セルトランジスタ１４および強誘電体キャパシタ１３上に層間絶縁膜３１を形成し、層間絶縁膜３１にコンタクトホールを形成し、コンタクトホールに導電材を埋め込むことにより行う。

具体的には、図１０（ａ）に示すように、セルトランジスタ１４および強誘電体キャパシタ１３上に、例えばアルゴン（Ａｒ）と酸素（Ｏ_２）の混合ガス中でスパッタリング法により酸化アルミニウム（Ａｌ_２Ｏ_３）膜７４を形成する。
次に、フッ素系ガスを用いたＲＩＥ法により、酸化アルミニウム膜７４を異方性エッチングして、強誘電体キャパシタ１３の側壁に酸化アルミニウム膜７４を残置する。
これにより、強誘電体キャパシタ１３の側壁に酸化アルミニウムの第２絶縁膜７１が形成される。

酸化アルミニウム膜７４は水素を透過しないので、第２絶縁膜７１は強誘電体キャパシタ１３に対して水素バリア膜としても機能する。

強誘電体キャパシタ１３の第２絶縁膜７１に挟まれた領域の幅Ｗは、リソグラフィ法では形成できないサイズ（以後、サブリソサイズという）にすることが可能である。

次に、図１０（ｂ）に示すように、セルトランジスタ１４および強誘電体キャパシタ１３上に層間絶縁膜３１を形成する。
次に、フォトリソグラフィ法により、層間絶縁膜３１上に開口７５を有するレジスト膜７６を形成し、レジスト膜７６をマスクとしてＲＩＥ法により層間絶縁膜３１をエッチングし、第２コンタクトプラグ２７、第２絶縁膜７１および第２電極３０の一部を露出させてコンタクトホール７７を形成する。

次に、図１１に示すように、セルトランジスタ１４、強誘電体キャパシタ１３上に金属膜７８、例えばＣＶＤ法によりタングステン膜、あるいはアルミリフロー法によりアルミ膜を形成し、ＣＭＰ法により層間絶縁膜３１をストッパーとして余分な金属膜７８を除去して、コンタクトホール７７に金属膜７８を埋め込む。これにより、第５コンタクトプラグ７２が形成される。

これにより、強誘電体キャパシタ１３に対して自己整合的に、サブリソサイズの第５コンタクトプラグ７２が形成でき、キャパシタセルを微細化することが可能である。

以上説明したように、本実施例の不揮発性記憶装置７０は、強誘電体キャパシタ１３の側壁に第２絶縁膜７１を形成し、第５コンタクトプラグ７２を強誘電体キャパシタ１３に対して自己整合的に形成している。

その結果、サブリソサイズの第５コンタクトプラグ７２が形成でき、キャパシタセルを微細化するできる利点がある。

図１２は本発明の実施例４に係る不揮発性記憶装置の構造を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、ドレイン拡散層から上面までの高さがソース拡散層から第１電極の下面までの高さより低い第２コンタクトプラグに接触するコンタクトプラグを、強誘電体キャパシタおよびゲート電極の上部に対して自己整合的に形成したことにある。

即ち、図１２に示すように、本実施例の不揮発性記憶装置８０は、ドレイン拡散層２４から上面までの高さｈ１が、ソース拡散層２３から第１電極２９の下面までの高さｈ２よりΔｈだけ低い第２コンタクトプラグ６１に接触し、側壁に第２絶縁膜８１が形成された強誘電体キャパシタ１３およびゲート絶縁膜２２の上部に対して、自己整合的に形成された第５コンタクトプラグ８２を備えたユニットセル８３を具備している。

第２絶縁膜８１は、強誘電体キャパシタ１３の側壁からゲート電極２２の側壁の上部に渡って形成されている。

これにより、強誘電体キャパシタ１３の第１電極２９と第５コンタクトプラグ８２との短絡が防止され、キャパシタセルのパターンニングの位置ずれδによる第２コンタクトプラグ６１と第１電極２９との短絡が防止され、ショートマージンを増加させることが可能である。

以上説明したように、本実施例の不揮発性記憶装置８０は、強誘電体キャパシタ１３の第１電極２９の下面よりΔｈだけ低い位置で第２コンタクトプラグ６１と接触し、側壁に第２絶縁膜８１が形成された強誘電体キャパシタ１３およびゲート絶縁膜２２に対して自己整合的に第５コンタクトプラグ８２を形成しているので、強誘電体キャパシタ１３の第１電極２９と第５コンタクトプラグ８２との短絡を防止し、キャパシタセルのパターンニングの位置ずれδによる第２コンタクトプラグ６１と第１電極２９との短絡を防止し、且つキャパシタセルの微細化ができる利点がある。

ここでは、不揮発性記憶装置が、トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルを有する不揮発性記憶装置８０である場合について説明したが、図１３に示すように、第１配線３２が共通配線１５に接続され、第２配線３３がビット線１１に接続された不揮発性記憶装置８５であっても良い。
この場合に、第２コンタクトプラグ６１に接触する第４コンタクトプラグ８６が、側壁に第２絶縁膜８１が形成された強誘電体キャパシタ１３およびゲート絶縁膜２２に対して自己整合的に形成される。

図１４は本発明の実施例５に係る不揮発性記憶装置の構造を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第４コンタクトプラグの下部を強誘電体キャパシタに対して自己整合的に形成し、第２コンタクトプラグ乃至第４コンタクトプラグを一体化したことにある。

即ち、図１４に示すように、本実施例の不揮発性記憶装置９０は、ドレイン拡散層２４に接触し、側壁に第２絶縁膜９１が形成された強誘電体キャパシタ１３およびゲート電極２２の両方に対して、自己整合的に形成された第５コンタクトプラグ９２を備えたユニットセル９３を具備している。

第２絶縁膜９１は、強誘電体キャパシタ１３の側壁からゲート電極２２の側壁に渡って形成されている。従って、ゲート電極２２の側壁は第１絶縁膜２５および第２絶縁膜９１により、２重に被覆されている。

これにより、個別の第２コンタクトプラグが不要となり、第２コンダトプラグをＰｕｌｌＢａｃｋする工程が削減できる。

以上説明したように、本実施例の不揮発性記憶装置９０は、ドレイン拡散層２４に接触し、側壁に第２絶縁膜９１が形成された強誘電体キャパシタ１３およびゲート電極２２の両方に対して、自己整合的に形成された第５コンタクトプラグ９２を具備している。

その結果、第２コンタクトプラグが不要となり、第２コンダトプラグをＰｕｌｌＢａｃｋする工程が削減できる利点がある。

ここでは、不揮発性記憶装置が、トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルを有する不揮発性記憶装置９０である場合について説明したが、図１５に示すように、第１配線３２が共通配線１５に接続され、第２配線３３がビット線１１に接続された不揮発性記憶装置９５であっても良い。

この場合に、ドレイン拡散層２４に接触する第４コンタクトプラグ９６が、側壁に第２絶縁膜９１が形成された強誘電体キャパシタ１３およびゲート電極２２の両方に対して、自己整合的に形成され、第２コンタクトプラグと第４コンタクトプラグが一体化されている。

本発明の実施例１に係る不揮発性記憶装置の構成を示すブロック図。本発明の実施例１に係る不揮発性記憶装置の構造を示す断面図。本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。本発明の実施例２に係る不揮発性記憶装置の構造を示す断面図。本発明の実施例２に係る不揮発性記憶装置の製造工程を順に示す断面図。本発明の実施例２に係る別の不揮発性記憶装置の構造を示す断面図。本発明の実施例３に係る不揮発性記憶装置の構造を示す断面図。本発明の実施例３に係る不揮発性記憶装置の製造工程を順に示す断面図。本発明の実施例３に係る不揮発性記憶装置の製造工程を順に示す断面図。本発明の実施例４に係る不揮発性記憶装置の構造を示す断面図。本発明の実施例４に係る別の不揮発性記憶装置の構造を示す断面図。本発明の実施例５に係る不揮発性記憶装置の構造を示す断面図。本発明の実施例５に係る別の不揮発性記憶装置の構造を示す断面図。

符号の説明

１０、６０、６５、７０、８０、８５、９０、９５不揮発性記憶装置
１１ビット線
１２ワード線
１３強誘電体キャパシタ
１４セルトランジスタ
１５共通配線
２０半導体基板
２２ゲート電極
２３ソース拡散層（第１拡散層）
２４ドレイン拡散層（第２拡散層）
２５第１絶縁膜
２６第１コンタクトプラグ
２７、６１第２コンタクトプラグ
２８強誘電体膜
２９第１電極
３０第２電極
３１層間絶縁膜
３２第１配線
３３第２配線
３４第３コンタクトプラグ
３５,６２、８６、９６第４コンタクトプラグ
３６絶縁膜
３７、６３、７３、８３、９３ユニットセル
５０、５１、５３、５４、７７コンタクトホール
５２、５５、７８金属膜
５６、５７、５８配線材
７１、８１、９１第２絶縁膜
７２、８２、９２第５コンタクトプラグ
７４酸化アルミニウム
７５レジスト膜

Claims

半導体基板の主面に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の上面および側面に形成された第１絶縁膜と、前記ゲート電極をゲート長方向に挟むように形成された第１拡散層および第２拡散層とを有するセルトランジスタと、
前記第１拡散層上に、前記ゲート電極に対して自己整合的に形成された第１コンタクトプラグと、
前記第２拡散層上に、前記ゲート電極に対して自己整合的に形成された第２コンタクトプラグと、
強誘電体膜を第１電極および第２電極で挟持し、前記第１電極が前記第１コンタクトプラグと接触した強誘電体キャパシタと、
前記強誘電体キャパシタの前記第２電極を、前記セルトランジスタおよび前記強誘電体キャパシタを覆う層間絶縁膜上に形成された第１配線に電気的に接続するための第３コンタクトプラグと、
前記第２コンタクトプラグと接触し、前記セルトランジスタの前記第２拡散層を前記層間絶縁膜上に形成された第２配線に電気的に接続するための第４コンタクトプラグと、
を具備することを特徴とする不揮発性記憶装置。
前記第２拡散層から前記第２コンタクトプラグの上面までの高さが、前記第１拡散層から前記第１電極の下面までの高さより低いことを特徴とする請求項１に記載の不揮発性記憶装置。
前記強誘電体キャパシタの側面に第２絶縁膜が形成され、前記第４コンタクトプラグの下部が、前記強誘電体キャパシタに対して自己整合的に形成されていることを特徴とする請求項１または請求項２に記載の不揮発性記憶装置。
前記第４コンタクトプラグと、前記第２コンタクトプラグおよび前記第３コンタクトプラグのいずれか、または両方が一体となり、前記一体となったコンタクトプラグを有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の不揮発性記憶装置。
前記第１配線と前記第２配線が前記層間絶縁膜上で一体となり、前記一体と成った配線を介して前記第３コンタクトプラグと前記第４コンタクトプラグとが電気的に接続され、前記セルトランジスタの前記第１拡散層と前記第２拡散層とに前記強誘電体キャパシタの前記第１電極と前記第２電極がそれぞれ接続された複数のユニットセルが、水平方向に対称に直列接続されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の不揮発性記憶装置。