CN110828461B - 三维铁电存储器件 - Google Patents

三维铁电存储器件 Download PDF

Info

Publication number
CN110828461B
CN110828461B CN201910257288.3A CN201910257288A CN110828461B CN 110828461 B CN110828461 B CN 110828461B CN 201910257288 A CN201910257288 A CN 201910257288A CN 110828461 B CN110828461 B CN 110828461B
Authority
CN
China
Prior art keywords
ferroelectric memory
electrode
capacitor
ferroelectric
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910257288.3A
Other languages
English (en)
Other versions
CN110828461A (zh
Inventor
吕震宇
胡禺石
陶谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co.,Ltd.
Original Assignee
Wuxi Paibyte Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paibyte Technology Co ltd filed Critical Wuxi Paibyte Technology Co ltd
Publication of CN110828461A publication Critical patent/CN110828461A/zh
Application granted granted Critical
Publication of CN110828461B publication Critical patent/CN110828461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了三维(3D)铁电存储器件和用于制造三维铁电存储器件的方法的实施例。在一实施例中，三维铁电存储器件包括衬底和多个铁电存储单元，每个铁电存储单元都在衬底之上垂直延伸。每个铁电存储单元包括电容器和与电容器电连接的晶体管。电容器包括第一电极、第二电极和在横向上布置在第一电极与第二电极之间的铁电层。晶体管包括沟道结构、栅导体、以及在横向上布置在沟道结构与栅导体之间的栅介电层。

Description

三维铁电存储器件
技术领域
本发明涉及半导体器件及其制造方法，具体来讲涉及铁电存储器件及其制造方法。
背景技术
铁电存储器(Ferroelectric memory)，如铁电RAM(可简写为FeRAM或FRAM)使用铁电材料层来实现非易失性。铁电材料具有所施加电场与所储存表观电荷之间的非线性关系，因此可以在电场下切换极性。铁电存储器的优点包括低功耗、快速写性能和高最大读/写耐久度。
发明内容
本发明公开了三维(3D)铁电存储器件和其制造方法的实施例。
在一些实施例中，三维铁电存储器件包括衬底和多个铁电存储单元，每个铁电存储单元都在衬底之上垂直地延伸。每个铁电存储单元包括电容器和与电容器电连接的晶体管。电容器包括第一电极、第二电极和在横向上布置在第一电极与第二电极之间的铁电层。晶体管包括沟道结构、栅导体、和在横向上布置在沟道结构与栅导体之间的栅介电层。
在一些实施例中，晶体管布置在电容器之上。在一些实施例中，沟道结构在第一电极之上且与第一电极电连接。
在一些实施例中，三维铁电存储器件还包括电容器栅叠层，电容器垂直延伸穿过该电容器栅叠层。电容器栅叠层包括横向地延伸且与第二电极接触的导体层、布置在导体层之下的第一介电层、以及布置在导体层之上的第二介电层。在一些实施例中，三维铁电存储器件还包括布置在电容器栅叠层之下的停止层。电容器的下部与停止层接触。
在一些实施例中，三维铁电存储器还包括多个位线和多个位线接触部。每个位线接触部与位线之一以及晶体管之一的源极/漏极区域接触。
在一些实施例中，每个三维铁电存储单元在平面图中基本为圆形。在一些实施例中，沟道结构、栅介电层和栅导体从铁电存储单元的中心在径向上以此顺序来布置。
在一些实施例中，铁电层包括氧和下列各项至少之一：铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure GDA0002666852130000011
(Db)、镧(La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)、以及镱(Yb)。在一些实施例中，第一电极包括硅(Si)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)，硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、以及氧化钌(RuOx)。
在一些实施例中，第一或第二电极包括透明导电氧化物(transparentconductive oxides，TCOs)。 TCO包括但不限于基于掺杂氧化锌(ZnO)的TCO、基于掺杂氧化钛(TiO2)的TCO、基于掺杂氧化锡 (SnO2)的TCO及钙钛矿TCO。
在一些实施例中，三维铁电存储器还包括布置在铁电存储单元之下的外围器件。
在一些实施例中，三维铁电存储器件包括衬底和在衬底之上垂直延伸的铁电存储单元。铁电存储单元包括多个垂直地堆叠的电容器和与电容器电连接的晶体管。每个电容器包括第一电极、第二电极和在横向上布置在第一电极和第二电极之间的铁电层。晶体管包括沟道结构、栅导体和在横向上布置在沟道结构与栅导体之间的栅介电层。
在一些实施例中，每个铁电存储单元的第一电极是连续电极的一部分。沟道结构可布置在所述连续电极之上且与所述连续电极电连接。在一些实施例中，每个电容器中的铁电层是连续铁电层的一部分。在一些实施例中，每个电容器中的第二电极相互电绝缘。
在一些实施例中，三维铁电存储器件还包括多个电容器栅叠层，所述电容器垂直延伸穿过该多个电容器栅叠层。每个电容器栅叠层包括横向延伸且与第二电极之一接触的导体层、布置在所述导体层之下的第一介电层、以及布置在所述导体层之上的第二介电层。在一些实施例中，三维铁电存储器件还包括布置在电容器栅叠层之下的停止层。电容器的下部与所述停止层接触。
在一些实施例中，三维铁电存储器件还包括多个位线和多个位线接触部，每个位线接触部与位线之一、以及晶体管之一的源极/漏极区域接触。
在一些实施例中，铁电存储单元在平面图中基本为圆形。在一些实施例中，沟道结构、栅介电层和栅导体从铁电存储单元的中心在径向上以该顺序来布置。根据某些实施例，铁电层为跨越至少两个电容器的连续层的一部分。
在一些实施例中，铁电层组分包括氧和下列各项至少之一：金属铪(Hf)、锆(Zr)、钛(Ti)、铝 (Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure GDA0002666852130000021
(Db)、镧 (La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)、以及镱(Yb)。在一些实施例中，第一电极可包括硅(Si)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru) 以及氧化钌(RuOx)。
在一些实施例中，第一或第二电极包括透明导电氧化物(transparentconductive oxides，TCOs)，包括但不限于基于掺杂氧化锌(ZnO)的TCO、基于掺杂氧化钛(TiO2)的TCO、基于掺杂氧化锡(SnO2) 的TCO及钙钛矿TCO。
在一些实施例中，其至少两个第二电极的垂直尺寸不同。
在一些实施例中，三维铁电存储器件还包括布置在铁电存储单元之下的外围器件。
在一些实施例中，三维铁电存储器件包括衬底、在衬底之上垂直延伸的第一铁电存储单元、在第一铁电存储单元之上垂直延伸的第二铁电存储单元、以及在垂直方向上布置在第一晶体管与第二晶体管之间且与第一晶体管和第二晶体管电连接的位线。第一铁电存储单元包括第一铁电电容器和第一晶体管，该第一晶体管布置在第一铁电电容器之上且与第一铁电电容器电连接。第二铁电存储单元包括第二晶体管和第二铁电电容器，该第二铁电电容器布置在第二晶体管之上且与第二晶体管电连接。
在一些实施例中，第一和第二铁电电容器中的每个都包括第一电极、第二电极和在横向上布置在第一电极与第二电极之间的铁电层。在一些实施例中，第一和第二晶体管中的每个都包括沟道结构、栅导体和在横向上布置在沟道结构与栅导体之间的栅介电层。
在一些实施例中，对于第一铁电存储单元而言，对应的沟道结构位于对应的第一电极之上且与对应的第一电极电连接；并且对于第二铁电存储单元而言，对应的沟道结构位于对应的第一电极之下，且与对应的第一电极电连接。
在一些实施例中，三维铁电存储器件还包括被第一铁电电容器垂直延伸穿过的第一电容器栅叠层、以及被第二铁电电容器垂直延伸穿过的第二电容器栅叠层。第二电容器布置在第一电容器栅叠层之上。第一和第二电容器栅叠层中的每个都包括横向延伸且与对应的第二电极接触的导体层、布置在导体层之下的第一介电层、以及布置在导体层之上的第二介电层。在一些实施例中，三维铁电存储器件还包括布置在第一电容器栅叠层之下的停止层。第一铁电电容器的下部与停止层接触。
在一些实施例中，第一位线接触部与位线和第一晶体管的源极/漏极区域接触，并且第二位线接触部与位线和第二晶体管的源极/漏极区域接触。
在一些实施例中，第一和第二铁电存储单元中的每个在平面图中基本为圆形。在一些实施例中，沟道结构、栅介电层和栅导体从铁电存储单元的中心在径向上以该顺序来布置。
在一些实施例中，铁电层组分包括氧和下列各项至少之一：金属铪(Hf)、锆(Zr)、钛(Ti)、铝 (Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure GDA0002666852130000031
(Db)、镧 (La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)、以及镱(Yb)。在一些实施例中，第一电极可包括硅(Si)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、以及氧化钌(RuOx)。
在一些实施例中，第一或第二电极包括透明导电氧化物(transparentconductive oxide，TCO)，包括但不限于基于掺杂氧化锌(ZnO)的TCO、基于掺杂氧化钛(TiO2)的TCO、基于掺杂氧化锡(SnO2) 的TCO及钙钛矿TCO。
在一些实施例中，第一和第二铁电存储单元中的每个都包括垂直堆叠的多个铁电电容。
在一些实施例中，三维铁电存储器件还包括位于第一铁电存储单元之下的外围器件。
在一些实施例中，三维铁电存储器件还包括在第二铁电存储单元之上垂直延伸的第三铁电存储单元、在第三存储单元之上垂直延伸的第四铁电存储单元、以及另一位线，所述另一位线在垂直方向上布置在第三晶体管与第四晶体管之间，且与第三晶体管和第四晶体管电连接。第三铁电存储单元包括第三铁电电容器和第三晶体管，所述第三晶体管布置在第三铁电电容器之上且与第三铁电电容器电连接。第四铁电存储单元包括第四晶体管和第四铁电电容器，所述第四铁电电容器布置在第四晶体管之上且与第四晶体管电连接。
在一些实施例中，本发明还提供了一种用于形成三维铁电存储器件的方法。在衬底之上形成电容器栅叠层。电容器栅叠层可以包括横向延伸的导体层、布置在导体层之下的第一介电层、以及位于导体层之上的第二介电层。形成一个或多个电容器，所述电容器垂直延伸穿过电容器栅叠层。每个电容器可以包括第一电极、第二电极和在横向上形成在第一电极与第二电极之间的铁电层。晶体管形成在电容器之上且与电容器电连接。晶体管可以包括沟道结构、栅导体、以及在横向上形成在沟道结构与栅导体之间的栅介电层。在晶体管之上形成位线接触部和位线。位线接触部可以与位线、以及晶体管的源极/漏极区域接触。
在一些实施例中，本发明提供了一种用于形成三维铁电存储器件的方法。在衬底之上形成垂直延伸的第一铁电存储单元。第一铁电存储单元可以包括第一铁电电容器和位于第一铁电电容器之上且与第一铁电电容器电连接的第一晶体管。形成位线，所述位线位于第一铁电存储单元之上且与所述第一铁电存储单元电连接。形成位于位线之上且与位线电连接的垂直延伸的第二铁电存储单元。第二铁电存储单元包括第二晶体管和第二铁电电容器，第二电容器形成在第二晶体管之上且与第二晶体管电连接。
附图说明
并入本文并形成说明书一部分的说明书附图图解说明了本发明的实施例，并且与说明书一起进一步用于解释本发明的原理并使得本领域技术人员能够使用本发明。
图1A示出了根据本发明一些实施例的示例性三维铁电存储器件的平面图。
图1B示出了根据本发明一些实施例的图1A中示例性三维铁电存储器件的截面图。
图1C示出了根据本发明一些实施例的图1A中示例性三维铁电存储器件的另一截面图。
图1D示出了根据本发明一些实施例的图1A中的另一示例性三维铁电存储器件的截面图。
图1E示出了根据本发明一些实施例的图1A中的又一示例性三维铁电存储器件的截面图。
图2示出了根据本发明一些实施例的另一示例性三维铁电存储器件的截面图。
图3示出了根据本发明一些实施例的又一示例性三维铁电存储器件的截面图。
图4A-4F示出了根据本发明一些实施例的用于形成三维铁电存储器件的示例性制造方法。
图5A-5C示出了根据本发明一些实施例的用于形成三维铁电存储器件的另一示例性制造方法。
图6A-6H示出了根据本发明一些实施例的用于形成三维铁电存储器件的又一示例性制造方法。
图7是根据本发明一些实施例的用于形成三维铁电存储器件的示例性方法的流程图。
图8是根据本发明一些实施例的用于形成三维铁电存储器件的另一示例性制造方法的流程图。
具体实施方式
尽管讨论了本发明的配置和布置，但是应当理解，此讨论仅仅是为了图解说明目的。本领域技术人员能够理解，可使用其它配置和布置而不偏离本发明的主旨和范围。对本领域技术人员显而易见的是，本发明也可用于其它多种应用。
应当注意，本发明说明书所提到的“一个实施案例”、“一实施方案”、“示例性实施例”、“一些实施例”是指，所描述的实施例可能包括特定特征、结构或特性，但不是每个实施例都一定包括该特定特征、结构或特性。此外，这样的表述并不一定指同一个实施例。此外，当特定特征、结构或特性结合某实施案例被描述时，属于本领域技术人员知识范围的是，结合其它实施例来实施这样的特定特征、结构或特性，而不管是否在此明确说明。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
能容易地理解的是，“在……上”、“在……之上”、以及“在……上方”在本发明中的含义应该以最宽泛方式来解释，使得“在……上”不仅指直接处于某物上，而且还可以包括在有中间特征或中间层位于二者之间的情况下处于某物上，并且“在……之上”、或“在……上方”不仅指处于某物之上或上方，而且还可以包括在二者之间没有中间特征或中间层的情况下处于在某物之上或上方(即直接处于某物上)。
此外空间相关术语，如“在……下面”、“在……之下”、“下部”、“在……上”、“上部”等等可以在此用于方便描述一个元素或特征相对于另一元素或特征在附图中示出的关系。空间相关术语旨在除了涵盖器件在附图中描述的取向以外还涵盖该器件在使用或操作时的其它取向。装置可以以其它方式被定向 (旋转90°或处于其它取向)，并且这里所用的空间相关描述相应地也可同样地来解释。
这里所用的术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。
这里所用的术语“层”是指某一区域有厚度的材料部位。层可以延伸到下方或上方结构的全部之上，或可以具有小于下方或上方结构的伸展。此外，层可以是同质或异质的连续结构的一个区域，该区域的厚度小于该连续结构的厚度。例如，层可位于任何一对水平平面之间，或位于该连续结构的顶面或底面处。层可水平地、垂直地、和/或沿锥形表面延伸。衬底可以是层，可包括一个或多个层在其中，和/或可以具有一个或多个层在其上，和/或一个或多个层在其下。一层可包括多层。例如，互连层可包括一个或多个导体和接触层(其中形成接触部、互连线和/或通孔)和一个或多个介电层。
这里所用的术语“标称的/标称地”指某一部件、工艺在产品或工艺的设计阶段设置的特性或参数的期望或目标值，还包括高于和/或低于所述期望值的值范围。该值范围可能是由于制造工艺的轻微差异或公差引起的。这里所用的“大约”是指如下给定数量的值：所述数量可能基于与所涉及半导体器件相关联的特定技术节点而变化。基于特定技术节点，术语“大约”可以指如下给定数量的值：所述数量在例如该值的10％至30％范围内变化(如该值±10％、±20％、或±30％)。
这里所用的术语“3D存储器件”是指如下半导体器件：所述半导体器件在横向定向的衬底上具有垂直定向的存储单元(此处称为“存储串”)，使得存储串相对于衬底在垂直方向延伸。这里所用的“垂直的/垂直地”是指与衬底的横向表面标称地垂直。
与其它存储器件相比相对小的存储单元密度是现有铁电存储器的一个主要限制因素。平面铁电存储单元可通过改进工艺、技术、电路设计、编程算法和制造工艺来被缩放到更小尺寸。然而，随着铁电存储单元的特征尺寸接近下限，平面工艺和制造技术变为具有挑战性和高成本的。结果使平面铁电存储器件的存储密度接近上限。
根据本发明的各个实施例提供了三维铁电存储器架构，该架构可应对平面铁电存储器件的密度限制，由此实现性能与面积比的增加以及每字节存储成本的降低。
图1A为根据本发明的一些实施例的示例性三维铁电存储器件100的平面图。如图1A所示，三维铁电存储器件100可以包括铁电存储单元102的阵列和多个缝隙结构104。每个铁电存储单元102可以在平面图中为基本圆形。应当理解，铁电存储单元102在平面图中的形状不限于圆形，而是可以是其它任何形状，如矩形、方形、椭圆等。缝隙结构104可以将三维铁电存储器件100分为多个区域，如存储块和 /或多个存储指，每个块和/或指包括多个铁电存储单元102。应当注意，为进一步图解说明三维铁电存储器件100中的部件的空间关系，图1A中包括了x和y轴。x和y轴定义了三维铁电存储器件100的横向平面，在该横向平面内，缝隙结构104沿x方形延伸。在一些实施例中，三维铁电存储器件100的字线也沿 x方向延伸，并且三维铁电存储器件100的位线沿垂直于x方向的y方向延伸。在本发明的整个范围内，采用相同标记法来描述空间关系。在一些实施例中，位线延伸方向和字线延伸方向不互相垂直。
图1B示出了根据本发明的一些实施例的图1A中三维铁电存储器件100沿x方向的截面图。如图 1B所示，三维铁电存储器件100可以包括衬底106，该衬底106可以包括硅(例如单晶硅)、锗硅、砷化镓、锗、绝缘体上硅(silicon on insulator，SOI)、绝缘体上锗(germanium on insulator，GOI)、或其它任何合适的材料。
在一些实施例中，一个或多个外围器件(未示出)在衬底106上或衬底106内形成。外围器件可以包括任何合适的数字、模拟和/或混合信号外围电路，以用于促进三维铁电存储器100的操作。例如，外围器件可包括一个或多个数据缓冲器、解码器(如行解码器和列解码器)、灵敏放大器(sense amplifier)、驱动器、电荷泵、电流或电压参考、或电路的任何有源或无源部件(如晶体管、二极管、电阻器或电容器)。
如图1B所示，三维铁电存储器件100可包括位于外围器件之上的互连层107(本文称为“外围互连层”)，以用来向外围器件或从外围器件传输电信号。应当注意，图1B中包括了x和z轴来进一步图解说明三维铁电存储器件100的部件的空间关系。衬底106包括沿x方向(如其中两个横向方向之一)横向地伸展的两个横向表面(如顶面和底面)。如这里所使用的那样，一个部件(例如层或器件)是处于半导体器件(例如三维铁电存储器件100)的另一部件(如层或器件)“上”、“之上”还是“之下”是在衬底被定位在半导体器件在z方向上的最低的平面内时相对于半导体器件的衬底(如衬底106)在z方向(如垂直方向)上确定的。在本发明的整个范围内，使用相同的用于描述空间关系的标记法。
外围互连层107可以包括多个互连(本文亦称“接触部”)，其包括横向互连线和垂直互连(通孔) 接触部。这里所用的术语“互连”可广泛包括任何合适类型的互连、如中段(middle-end-of-line，MEOL) 互连和后段(back-end-of-line，BEOL)互连。外围互连层107还可以包括一个或多个层间介电(interlayer dielectric，ILD)层(又称“金属间介电层IMD”)，互连线和通孔接触部可以在所述层间介电层中形成。也就是说，外围互连层107可以在一个或多个ILD层中包括互连线和通孔接触部。外围互连层107中的互连线和通孔接触部可以包括导电材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、硅化物、掺杂硅、TCO、或以上材料的任何组合。外围互连层107中的ILD层可以包括介电材料，包括但不限于氧化硅、氮化硅、氧氮化硅、低介电常数(低k)电介质、或以上材料的任何组合。
如图1B所示，三维铁电存储器件100可以包括处于外围互连层107之上的停止层108和处于停止层108之上的电容器栅叠层110。在一些实施例中，停止层108布置在阵列处以帮助在阵列中形成铁电存储单元102期间(如图1A的平面图中所示)停止刻蚀工艺。在一些实施例中，停止层108在铁电存储单元102阵列的周界或边缘处被去除(如图1A平面图所示)，以使位线和接触部到达铁电存储单元102之下的外围器件。如图1B所示，停止层108可以定义至少部分地垂直延伸穿过电容器栅叠层110的铁电存储单元102的底部位置。
在一些实施例中，电容器栅叠层110包括第一介电层112、导体层114、和第二介电层116，它们以此顺序自下而上布置。也就是说，导体层114可以垂直地形成在第一介电层112与第二介电层116之间，而第一介电层112与第二介电层116分别布置在导体层114下方和上方。导体层114可以包括导电材料，该导电材料包括但不限于W、Co、Cu、Al、硅化物、掺杂硅、TCO、或以上材料的任何组合。第一和第二介电层112和116可以由介电材料形成，该介电材料包括但不限于氧化硅、氮化硅、氧氮化硅、低k电介质或其任何组合。停止层108可以包括与第一介电层112中所使用介电材料不同的介电材料，包括但不限于高介电常数(高k)电介质，如氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)、氧化钛(TiO2)，或其任何组合。
如图1B所示，三维铁电存储器件100可以包括铁电存储单元102的阵列，其中每个铁电存储单元102在衬底106上的外围器件之上且垂直延伸。在一些实施例中，铁电存储单元102为“1T-1C”单元，该单元包括电容器118和位于电容器118上且电连接到电容器118的晶体管120。也就是说，三维铁电存储器件100可以包括“外围-电容器-晶体管”架构，在该架构中，外围器件、电容器118和晶体管120以此顺序自下而上布置。在一些实施例中，三维铁电存储器件100可以包括“外围-晶体管-电容器”架构，在该架构中，外围器件、晶体管和电容器以此顺序自下而上布置。铁电存储单元102的电容器118可垂直地延伸穿过电容器栅叠层110，且在其下部处与停止层108接触。
在一些实施例中，电容器118包括第一电极122、第二电极126和在横向上布置在第一电极122 与第二电极126之间的铁电层124。第二电极126可与导体层114(位于电容器栅叠层110中)接触，该导体层114可横向延伸，并充当铁电存储单元102的电容器118的栅极线。在一些实施例中，每个铁电存储单元102(及其电容器118)可以具有基本圆柱形的形状(例如，柱形)。第一电极122、铁电层124、和第二电极126可以从铁电存储单元102的中心在径向上以此顺序来布置。能够理解，铁电存储单元102(及其电容118)的形状不限于圆柱形，可以是其它任何合适的形状,如沟形。在一些实施例中，铁电层124为连续的膜，该膜跨过多个电容器118延伸并被多个电容器118共用。
第一电极122和第二电极126可以包括导电材料，包括但不限于W、Co、Cu、Al、硅、TCOs或其任何组合。在一些实施例中，第一电极122包括硅、如多晶硅。在一些实施例中，第二电极126和电容器118的导体层114包括相同的导电材料，如W。第一电极122和第二电极126的材料还可以包括但不限于下列各项至少之一：氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、以及氧化钌(RuOx)。在一些实施例，第一电极122和第二电极126包括相同的材料。在一些实施例中，第一电极122和第二电极126包括不同的材料。
在一些实施例中，第一或第二电极包括透明导电氧化物(transparentconductive oxide，TCO)。透明导电氧化物包括但不限于基于掺杂氧化锌(ZnO)的TCO、基于掺杂氧化钛(TiO2)的TCO、基于掺杂氧化锡(SnO2)的TCO、以及钙钛矿TCO。
铁电层124可包括铁电二元复合氧化物。在一些实施例中，铁电层124包括氧和至少一种铁电金属。铁电金属可以包括但不限于锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure GDA0002666852130000081
(Db)、镧(La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)、以及镱(Yb)。在一些实施例中，铁电层124包括氧和两种及以上的铁电金属。两种铁电金属元素的摩尔比可以为0.1到10(如0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2、3、4、5、6、7、8、 9、10，下限受任何上述值限制的任何范围，或处于由上述值中任意两个所定义的任意范围)。在一个实施例中，铁电层124包括ZrHfOx，并且Zr与Hf的摩尔比是1。在其它实施例中，铁电层124包括TiHfOx，并且Ti与Hf的摩尔比是1。在一些实施例中，铁电层124是包括多个子层的复合层，这些子层中的至少一些包括铁电金属。
在一些实施例中，晶体管120包括沟道结构128、栅导体132和在横向上布置在沟道结构128与栅导体132之间的栅介电层130。沟道结构128可包括位于其下部和上部的源极/漏极区域、以及在垂直方向上处于源极/漏极区域之间的沟道。如图1B所示，沟道结构128可以布置在第一电极122之上，并通过其下部的源极/漏极区域与第一电极122电连接。栅导体132可以横向延伸并充当晶体管120的栅极线及铁电存储单元102的字线。栅导体132和栅介电层130(如栅极氧化物)可以形成栅叠层以用于控制沟道结构128中的沟道的电学性质。在一些实施例中，每个铁电存储单元102(及其晶体管120)可以具有基本圆柱形的形状(如柱形)。沟道结构128、栅介电层130和栅导体132可以从铁电存储单元的中心在径向上以此顺序来布置。能够理解，铁电存储单元102(及其晶体管118)的形状不限于圆柱形，而是可以是其它任何合适的形状，如沟槽形状。
在一些实施例中，沟道结构128包括半导体材料，如单晶硅、多晶硅、无定形硅、Ge、其它任何半导体材料或其任意组合。沟道结构128的源极/漏极区域可用n型或p型掺杂物掺杂至所期望的掺杂等级。在一些实施例中，栅介电层130包括介电材料，如氧化硅、氮化硅、或高k电介质，包括但不限于氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)、氧化钛(TiO2)或以上任意组合。在一些实施例中，栅导体132包括导电材料，包括但不限于W、Co、Cu、Al、多晶硅、硅化物、掺杂硅、 TCO或以上任意组合。在一些实施例中，阻挡层/粘接层(未示出)可以包括一个或多个层以用于增加栅导体132与栅介电层130之间的粘接和/或防止二者之间的金属扩散。阻挡层/粘接层的材料可以包括但不限于钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或以上任意组合。
如图1B所示，三维铁电存储器100可包括位于铁电存储器件102之上的互连层134(本文称为“BEOL互连层”)，以用于从铁电存储单元102或向铁电存储单元102传输电信号。BEOL互连层134可包括局部互连，所述局部互连形成在一个或多个ILD层中并且与三维铁电存储器件100中的部件，如字线 (比如栅导体132)和铁电存储单元102相接触。由于这些互连与三维铁电存储部件100的部件直接连接以用于扇出，因此这些互连在此可被称为“局部互连”。每个局部互连都可以包括填充有导电材料的开口 (例如通孔或沟槽)，这些导电材料包括但不限于W、Co、Cu、Al、掺杂硅、硅化物、TCO或其任意组合。局部互连可包括位线接触部136。在一些实施例中，位线接触部136与位于沟道结构128上部的晶体管120 的源极/漏极区域接触。
BEOL互连层134还可以包括位于局部互连之上的其它互连线和通孔接触部，如在一个或多个ILD 层中形成的位线138。在一些实施例中，位线接触部136与位线138接触，并且将位线138与铁电存储单元102的晶体管120电连接。位线138可包括导电材料，该导电材料包括但不限于W、Co、Cu、Al、掺杂硅、硅化物、TCO、或其任意组合。ILD层可以由介电材料形成，包括但不限于氧化硅、氮化硅、氧氮化硅、低k电介质或以上任意组合。
图1C示出了本发明一些实施例的三维铁电存储器100沿图1A的y方向的截面图。与图1B不同的是，图1C还示出了缝隙结构104的截面。如图1C所示，缝隙结构104可以被形成为穿过栅导体132、铁电层124、电容器栅叠层110和停止层108。缝隙结构104可通过湿法刻蚀和/或干法刻蚀被图案化和刻蚀以形成沟槽。此沟槽可被填充介电材料，包括但不限于氧化硅、氮化硅、氧氮化硅、低k介质、或以上任意组合。结果，沿y方向(如垂直于图1A中平面图中的缝隙结构104的方向)延伸的电容器118和晶体管120(如导体层114和栅导体132)的栅极线相互电绝缘，以形成单独的存储块和/或存储指。能够理解，下面可以不再重复描述图1B和1C二者中的三维铁电存储器100的其它类似结构的细节(如材料、尺寸、功能等)。
图1D示出了根据本发明一些实施例的另一三维铁电存储器101的截面图。与图1B中所示的三维铁电存储器件100不同，图1D中的三维铁电存储器件101可以包括电容器119，其包括多个电极的122-1 和122-2组成的第一复合电极122。附加于包括半导体材料(如硅)的电极122-1，第一复合电极122还可以包括另一包括导电材料的电极122-2，该导电材料包括但不限于W、Co、Cu、Al、掺杂硅、硅化物、TCO、或其任意组合。电极122-2可在横向上(如在径向上)布置在电极122-1与铁电层124之间。能够理解，下面可以不再重复描述图1B和1C二者中三维铁电存储器100的其它类似结构(如铁电存储单元102)的细节(如材料、尺寸、功能等)。
图1E示出了根据本发明一些实施例的又一三维铁电存储器件103的截面图。与图1B中所示的三维铁电存储器件100不同，图1D中三维铁电存储器件103可以包括空心沟道结构128，该结构具有空心沟道128-1和空心核128-2。空心沟道128-1可以被形成为在截面图中围绕空心核128-2，即覆盖空心核128-2 的顶面和底面以及侧壁。在一些实施例中，空心沟道128-1包括半导体材料、如单晶硅、多晶硅、无定形硅、锗、任何其它半导体材料或以上任意组合。在一些实施例中，空心核128-2包括介电材料，包括但不限于氧化硅、氮化硅、氧氮化硅、低k电介质或以上任意组合。空心核128-2也可以部分地或全部地填充空气。能够理解，下面可以不再重复描述图1B和1C二者中三维铁电存储器件100的其它类似结构(如铁电存储单元102)的细节(如材料、尺寸、功能等)。
图2示出了根据本发明一些实施例的另一示例性三维铁电存储器件200的截面图。不同于图1A-1D中所示的三维铁电存储器件100或101，图2中的三维铁电存储器件200包括铁电存储单元202的阵列，每个铁电存储单元均包括垂直堆叠的多个电容器204-1和204-2。尽管每个铁电存储单元102可以是能够存储单个位信息的单层单元(SLC)，但是铁电存储单元202可以是多层单元(MLC)，其能够在电容器204-1和204-2中存储多个位信息。然而，对铁电存储单元102和202而言，在每个存储单元中使用的晶体管的数目可以是相同的。如图2中所示，铁电存储单元202可以是“1T-2C”单元。能够理解，垂直堆叠于铁电存储单元202中的电容器204的数目不局限于2个，而是可以是3个、4个或更多。例如，铁电存储单元202可以是“1T-3C”单元，即三层单元(Triple-Level Cell,TLC)。在一些实施例中，铁电存储单元202中可包括多个晶体管，以形成“nT-mC”单元，其中n和m均为整数。在这样的“nT-mC”单元中，在单元中包括了n个晶体管和m个电容器。能够理解，下面可以不再重复描述图1B和图2二者中三维铁电存储器件100和200的其它的类似结构的细节(如材料、尺寸、功能等)。
如图2所示，三维铁电存储器件200可包括衬底206、在衬底206上和/或内形成的一个或多个外围器件(未示出)、以及外围器件上方的互连层207(此处称为“外围互连层”)。
如图2所示，三维铁电存储器件200还可包括位于外围互连层207之上的停止层208、位于停止层208之上的下电容器栅叠层210和位于下电容器栅叠层210之上的上电容器栅叠层211。与只包括单个电容器栅叠层110的三维铁电存储器件100不同的是，铁电存储器件200可包括两个电容器栅叠层210和 211，它们分别与两个电容器204-1和204-2对应。
在一些实施例中，下电容器栅叠层层210包括：第一下介电层212、下导体层214、和第二下介电层216，它们以此顺序自下而上布置；上电容器栅叠层211包括第一上介电层213、上导体层215和第二上介电层217，它们以此顺序从下往上布置。上导体层214和下导体层215的可包括导电材料，该导电材料包括但不限于W、Co、Cu、Al、掺杂硅、硅化物、TCO或其任意组合。上、下介电层212、213、216 和217可由介电材料构成，该介电材料包括但不限于氧化硅、氮化硅、氧氮化硅、低k电介质或以上任意组合。
如图2所示，三维铁电存储器件200可包括铁电存储单元202的阵列，每个铁电存储单元202在衬底206上的外围器件之上垂直地延伸。在一些实施例中，铁电存储单元202是“1T-2C”单元，其包括下电容器204-1、上电容器204-2和位于上电容器204-2和下电极204-1之上且与上电容器204-2和下电极 204-1电连接的晶体管220。也就是说，三维铁电存储器件200可包括“外围器件-电容器-电容器-晶体管”架构，其中外围器件、下电容器204-1、上电容器204-2和晶体管220按此顺序自下而上排布。下电容器 204-1可垂直延伸穿过下电容器栅叠层210，且在其下部与停止层208接触；上电容器204-2可垂直延伸穿过上电容器栅叠层211，且在其下部与下电容器204-1的上部接触。在一些实施例中，三维铁电存储器件 200可以包括两个以上电容器。在一些实施例中，3D铁电存储器200可包括多于一个晶体管。此器件200 可以包括“n”个电容器和“m”个晶体管，其中n和m都是整数。
在一些实施例中，下电容器204-1包括第一下电极222-1、第二下电极226-1和在横向上布置在第一下电极221-2与第二下电极226-1之间的下铁电层224-1。第二下电极226-1可与下导体层214(其处于下电容器栅叠层210中)接触，下导体层214可横向延伸，并充当下电容器204-1的栅极线。在一些实施例中，上电容器204-2包括第一上电极222-2、第二上电极226-2和在横向上布置在第一上电极222-2与第二上电极226-2之间的上铁电层224-2。第二上电极226-2可与上导体层215(其处于上电容器栅叠层211 中)接触，上导体层215可横向延伸，并充当上电容204-2的栅极线。
在一些实施例中，每个铁电存储单元202(及其电容器204-1和204-2)可以具有基本圆柱形的形状(如柱形)。第一下电极222-1、下铁电层224-1和第二下电极226-1可从铁电存储单元202的中心在径向上以此顺序来布置；第一上电极222-2、上铁电层224-2和第二上电极226-2也可从铁电存储单元202的中心在径向上以此顺序来布置。能够理解，铁电存储单元202(及其电容器204-1和204-2)的形状不限于圆柱体，可以是其它任何合适的形状、如沟槽形。
在一些实施例中，每个铁电存储单元202中的第一下电极222-1和第一上电极222-2是跨越上电容器204-1和下电容器204-2并由上电容器204-1和下电容器204-2共用的连续电极的一部分。类似地，在一些实施例中，每个铁电存储单元202中的下铁电层224-1和上铁电层224-2是跨越下电容器204-1和上电容204-2并由下电容器204-1和上电容204-2共用的连续铁电层的一部分。根据一些实施案例，连续铁电层是跨越多个铁电存储单元202并被多个铁电存储单元202共用的连续膜。
如图2所示，每个铁电存储单元202中的第二下电极226-1和第二上电极226-2可以相互电绝缘，例如通过介电层彼此绝缘。第二下电极226-1和第二上电极226-2中的每个都可以个别化地且分别地电连接到下导体层214(下电容器204-1的栅极线)和上导体层215(上电容器204-2的栅极线)，使得下电容器204-1和上电容器204-2中的每个都可以被独立控制以存储位信息。在一些实施例中，为产生MLC电荷分布，第二下电极226-1和第二上电极226-2的垂直尺寸(例如在z方向)不同。例如，第二下电极226-1 的垂直方向可以大于第二上电极226-2的垂直方向，或反之亦然。因此，第二下电极226-1和第二上电极 226-2的面积也不相同，这可以引入MLC单元的不同状态。在一个实施例中，如果第二下电极226-1的面积是第二上电极226-2的两倍，或反过来，则MLC单元可具有四个状态:QL0+QU0、QL1+QU0、QL0+QU1、QL1+QU1，其中QL0和QL1分别以状态0和1来表示下电容器中存储的电荷，并且QU0和QU1分别以状态 0和1来表示上电容器中存储的电荷。
第一电极222-1和222-2、第二电极226-1和226-2可包括导电材料，该导电材料包括但不限于W、 Co、Cu、Al、硅、硅化物、TCO或其任意组合。在一些实施例中，第一电极221-1和222-2包括硅，如多晶硅。在一些实施例中，第二电极226-1和226-2、以及导体层214和215包括相同的导电材料，如W。第一电极222-1和222-2、第二电极226-1和226-2的材料可进一步包括但不限于下列各项至少之一：掺杂硅、TCO、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、以及氧化钌(RuOx)。在一些实施例中，第一电极222-1和222-2以及第二电极226-1和226-2包括相同的材料。在一些实施例中，第一电极221-1和221-2、以及第二电极226-1和226-2包括不同的材料。
在一些实施例中，第一或第二电极包括透明导电氧化物(transparentconductive oxide，TCO)，该透明导电氧化物包括但不限于：基于掺杂ZnO的TCO、基于掺杂TiO2的TCO、基于掺杂SnO2的TCO，以及钙钛矿TCO。
铁电层224-1和224-2可包括铁电二元复合氧化物。在一些实施例中，铁电层224-1和224-2包括氧和至少一种铁电金属，如锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure GDA0002666852130000131
(Db)、镧(La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)和镱(Yb)。在一些实施例中，铁电层224-1和224-2包括氧和两种或两种以上铁电金属。两种铁电金属元素的摩尔比可在0.1到10。
在一些实施例中，晶体管220包括沟道结构228、栅导体232和在横向上布置在沟道结构228与栅极导体232之间的栅极介电层230。沟道结构228可以包括位于其下部和上部的源极/漏极区域、以及在垂直方向上处于源极/漏极区域之间的沟道。如图2所示，沟道结构228可布置在包括第一电极222-2和222-1 的连续电极之上，且通过下部的源极/漏极区域与该连续电极电连接。在一些实施例中，沟道结构228也可以布置在包括第一电极222-2和222-1的连续电极之下，且通过其源极/漏极区域与该连续电极电连接。栅导体232可以横向延伸，并且充当晶体管220的栅极线、以及铁电存储单元202的字线。栅导体232和栅介电层230(例如栅极氧化物)可形成栅叠层以用于控制沟道结构228中的沟道的电学性质。在一些实施例中，每个铁电存储单元202(及其晶体管220)可具有基本圆柱形的形状(如柱形)。沟道结构228、栅介电层230和栅导体232可从铁电存储单元202的中心在径向上以此顺序来布置。能够理解，铁电存储单元202(及其晶体管220)的形状不限于圆柱体，而是可以是任何其它合适的形状，如沟槽形。
图3示出了根据本发明一些实施例的另一示例性三维铁电存储器件300的截面图。与图2所示的三维铁电存储器件200不同，图3所示的三维铁电存储器件300包括铁电存储单元304和306的多个阵列，这些存储单元布置在不同的平面内，并共享在垂直方向上位于它们之间的位线。换句话说，每个位线可以在垂直方向上布置在下铁电存储单元304与上铁电存储单元306之间且与下铁电存储单元304和上铁电存储单元306电连接。这样的结构可以在横向上(x方向和/或y方向上)和垂直方向上(z方向上)重复。能够理解，下文可以不再重复描述图2和图3二者中的三维铁电存储器件200和300中其它类似结构的细节(如材料、尺寸、功能等)。
如图3所示，三维铁电存储器件300可包括下铁电存储单元304的阵列，每个存储单元304在衬底302之上垂直延伸。三维铁电存储器件300还可以包括布置在下铁电存储单元304之上的位线308和下位线接触部310，所述下位线接触部310与位线308和下铁电存储单元304中的晶体管的源极/漏极区域接触。在一些实施例中，三维铁电存储器件300还包括位于位线308之上的上位线接触部312。上位线接触部312可包括互连线和通孔接触部，该互连线和通孔部包括导电材料，该导电材料包括但不限于W、Co、 Cu、Al、硅、硅化物或其任意组合。在一些实施例中，上位线接触部312包括硅，如多晶硅。能够理解，尽管下铁电存储单元304在图3中被示为MLC单元，但是根据一些实施例，下铁电存储单元304可以是 SLC单元(如参照图1B-1D所示)。
如图3所示，铁电存储器件300还可包括上铁电存储单元306的阵列，其中每个存储单元306在下铁电存储单元304的阵列和位线308之上垂直延伸。上铁电存储单元306可包括晶体管314和一个或多个电容器316，所述电容器316位于晶体管314上方且与之电连接。能够理解，尽管上铁电存储单元304 在图3中被示为MLC单元，但是根据一些实施例，上铁电存储单元304可以是SLC单元(如参照图1B-1D 所示)。
在一些实施例中，晶体管314包括沟道结构318、栅导体322和在横向上布置在沟道结构318与栅导体322之间的栅介电层320。沟道结构318可以包括位于其下部和上部的源极/漏极区域、以及在垂直方向上位于源极/漏极区域之间的沟道。如图3所示，沟道结构318可布置在上位线接触部312之上且通过其下部的源极/漏极区域与上位线接触部电连接。栅导体322可横向延伸，并且充当晶体管314的栅极和铁电存储单元306的字线。栅导体322和栅介电层320(例如栅极氧化物)可形成栅叠层以用于控制沟道结构318中的沟道的电学性质。在一些实施例中，每个铁电存储单元306(及其晶体管314)可具有基本圆柱形的形状(如柱形)。沟道结构318、栅介电层320和栅导体322可以从上铁电存储单元306的中心在径向上按此顺序来布置。能够理解，上铁电存储单元306(及其晶体管314)的形状不限于圆柱体，而是可以是任何其它合适的形状、如沟槽形。
如图3所示，三维铁电存储器件300还可包括位于晶体管314之上的下电容器栅叠层324和位于下电容器栅叠层324之上的上电容器栅叠层325。在一些实施例中，下电容器栅叠层324包括第一下介电层326、下导体层328和第二下介电层330，它们以此顺序自下而上布置；上电容器栅叠层325包括第一上介电层327、上导体层329和第二上介电层311，它们以此顺序自下而上布置。
如图3所示，每个上铁电存储单元306可进一步包括垂直延伸穿过下电容器栅叠层324的下电容器316-2和垂直延伸穿过上电容器栅叠层325的上电容器316-1。晶体管314、下电容器316-2和上电容器 316-1可以在垂直方向上以此顺序堆叠。在一些实施例中，下电容器316-2包括第一电极332、第二下电极 336-2和在横向上布置在第一电极332与第二下电极336-2之间的铁电层334。第二下电极336-2可与下导体层328(其位于下电容器栅叠层324中)接触，所述下导体层328可横向延伸，并充当下电容器316-2 的栅极线。在一些实施例中，上电容器316-1包括第一电极332、第二上电极336-1和在横向上布置在第一电极332与第二上电极336-1之间的铁电层334。第二上电极336-1可与上导体层329(其位于上电容器栅叠层325中)接触，该上导体层329可横向延伸，并充当上电容器316-1的栅线。
在一些实施例中，第一电极332是连续电极，其跨越上电容器316-1和下电容器316-2并由它们共享。类似地，在一些实施例中，铁电层334是跨越上电容器316-1和下电容器316-2并由它们共享的连续铁电层。如图3所示，在下电容器316的底部，第一电极332的下部可以穿过铁电层334伸出，并与晶体管314的沟道结构318的上部的源极/漏极区域接触。因此，沟道结构318可位于第一电极332之下，并与之电连接。
如图3所示，每个上铁电存储单元306中的第二下电极336-2和第二上电极336-1可以相互电绝缘，如通过介电层相互电绝缘。第二下电极336-2和第二上电极336-1中的每个都可以个别化地且分别地与下导体层328(下电容器316-2的栅极线)和上导体层329(上电容器316-1的栅极线)电连接，使得下电容器316-2和上电容器316-1中的每个都可以独立被控制以存储比特信息。
如图3所示，三维铁电存储器件300可进一步包括局部互连，如栅极线接触部338、字线接触部 340以用于扇出电容器(例如电容器316-2和316-1的导体层328和329)的栅极线和字线(例如晶体管314 的栅导体322)。在一些实施例中，三维铁电存储器件300包括核心区域，在该核心区域中形成铁电存储单元304、306的阵列和围绕核心区域的台阶区。至少一些局部互连，如栅极线接触部338和字线接触部340 可以落在台阶区中的栅极线和字线上。栅极线接触部338和字线接触部340中的每个可以包括由导电材料填充的开口(例如通孔或沟槽)，导电材料包括但不限于W、Co、Cu、Al、掺杂硅、硅化物或其任意组合。
图4A-4F示出了根据本发明一些实施例的形成三维铁电存储器件的示例性制造过程。图5A-5C示出了根据本发明一些实施例的形成三维铁电存储器件的另一示例性制造过程。图7是根据本发明一些实施例的用于形成三维铁电存储器件的示例方法的流程图。图4A-4F、图5A-5C和图7中所示的三维铁电存储器件的示例包括图1A至图1E和图2中所示的三维铁电存储器件100和200。图4A-4F、图5A-5C和图7将被一起描述。能够理解，方法700中所示的操作并不是穷尽的，而是也可以在所示操作骤之前、之后或之间执行其它操作。此外，一些操作步骤可以同时执行，或以不同于图7所示的顺序执行。
参考图7，方法700从操作702开始，在该操作702中，在衬底上形成电容器栅叠层。在一些实施例中，在形成电容器栅叠层之前，在衬底上和/或衬底中形成外围器件，并在外围器件之上形成互连层(如外围互连层)。衬底可以是硅衬底。
如图4A所示，可以在硅衬底402上形成外围互连层404。外围互连层404可以包括在多个ILD 层中的互连，如MEOL和/或BEOL的互连线和通孔接触部。在一些实施例中，外围互连层404包括多个 ILD层和其中的通过多个工艺形成的互连。例如，互连中可包括导电材料，这些导电材料通过一个或多个薄膜沉积工艺来沉积，这些工艺包括但不限于化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)、电镀、无电镀、或以上任意组合。形成互连的制造工艺还可以包括光刻、化学机械抛光(chemical mechanical polishing，CMP)、湿法/干法刻蚀或任何其它合适的工艺。所述ILD层可包括通过一个或多个薄膜沉积工艺沉积的介电材料，所述沉积工艺包括但不限于CVD、PVD、ALD或以上任意组合。
在一些实施例中，在形成外围互连层404之前，在硅衬底402上或在硅衬底402中形成外围器件 (未示出)。外围器件可包括通过多个工艺形成的多个晶体管，这些工艺包括但不限于光刻、干法/湿法刻蚀、薄膜沉积、热生长、注入(implantation)、CMP、和任何其它适当工艺。在一些实施例中，掺杂区(未示出)通过离子注入和/或热扩散在硅衬底402中形成，所述掺杂区例如充当晶体管的源极区域和/或漏极区域。在一些实施例中，在硅衬底402中还可通过湿法/干法刻蚀和薄膜沉积形成绝缘区(未示出)。
如图4A所示，在外围互连层404之上形成停止层406。停止层406可以包括介电材料，该介电材料包括但不限于高k电介质，如Al2O3、HfO2、Ta2O5、ZrO2、TiO2或以上任意组合。停止层406可通过一个或多个薄膜沉积工艺形成，沉积工艺包括但不限于CVD、PVD、ALD或以上任意组合。在一些实施例中，停止层406通过光刻和湿法/干法刻蚀进行图案化，以将其形成在铁电存储单元阵列的周界或边缘处，以用于使位线和接触部落到外围器件上。
如图4A所示，电容器栅叠层408可以在停止层406之上形成。在一些实施例中，在停止层406 上形成第一介电层410。第一介电层410可以包括与停止层406中所使用介电材料不同的介电材料，该介电材料包括但不限于氧化硅、氮化硅、氧氮化硅、低k电介质或以上任意组合。在一些实施例中，然后在第一介电层410上形成导体层412，该导体层包括导电材料，如W、Co、Cu、Al、掺杂硅、硅化物、TCO 或以上任意组合。在一些实施例中，然后在导体层412上形成第二介电层414。第二介电层414可包括与第一介电层410的介电材料相同的介电材料，包括但不限于氧化硅、氮化硅、氧氮化硅、低k电介质或以上任意组合。第一、第二介电层410和414以及导体层412可通过一个或多个薄膜沉积工艺形成，所述工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。
如图7所示，方法700进行至操作704，在该操作中，形成一个或多个垂直延伸穿过电容器栅叠层的电容。在一些实施例中，电容器栅叠层可包括多个电容器栅叠层，并且多个电容器被形成使得这些电容器中的每个都垂直延伸穿过相应的的电容器栅叠层。形成电容器可以包括：刻蚀穿过电容器栅叠层直到停止层的开口；在开口中形成第二电极；形成与第二电极接触的铁电层；以及形成与铁电层接触的第一电极。
如图4B所示，可以刻蚀穿过电容器栅叠层408(包括第一、第二介电层410和414、以及导体层 412)直到停止层406的开口416。开口416可通过湿法刻蚀和/或干法刻蚀介电材料(如氧化硅和氮化硅) 和导电材料(如W)来形成，该刻蚀停止在停止层406。通过在不同材料上刻蚀停止，可以控制形成开口 416而对电容器栅叠层408进行的刻蚀。例如，包括氧化铝(Al2O3)的停止层406可以防止进一步刻蚀到外围互连层404中。
第二电极418可以通过使用一个或多个薄膜沉积工艺在开口416的侧壁和底面沉积导电膜(如金属膜)而形成，所述沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。所得到的第二电极418的导电膜可以与电容器栅叠层408中的导体层412电连接。在一些实施例中，第二电极418没有在电容器栅叠层408的顶面上形成。通过对牺牲/保护层的图案化和对牺牲/保护层及导电膜的刻蚀，在电容器栅叠层408的顶面上形成的导电膜的任何部分都可以被去除。
如图4C所示，可沿着第二电极418以及在电容器栅叠层408的顶面形成与第二电极418接触的铁电层420。铁电层420可覆盖开口416中形成的第二电极418，例如位于在开口416的侧壁和底面。根据一些实施例，铁电层420可以被形成为跨越多个开口416的连续膜。铁电层420可包括通过一个或多个薄膜沉积工艺沉积的铁电二元复合氧化物膜，所述沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。在一些实施例中，铁电层420通过用薄膜沉积工艺依次沉积多个介电膜来形成。
如图4D所示，第一电极422可以被形成以填充开口416中的剩余空间，且与铁电层420接触。在一些实施例中，首先使用一个或多个薄膜沉积工艺沉积半导体膜(如硅膜)以填充开口416中的剩余空间并且覆盖开口416内和开口416外(其例如处于场区处)的铁电层420，该沉积工艺包括但不限于CVD、 PVD、ALD、电化学沉积或以上任意组合。然后，半导体膜被图案化和刻蚀(如通过湿法/干法刻蚀和/或 CMP)，以去除开口416(其例如处于场区处)外的至少一部分，以形成如图4D所示的第一电极422。在一些实施例中，第一电极422是包括导体层(如金属膜)的复合电极，其在形成填充开口416中的剩余空间的半导体膜之前在开口416内形成，且与铁电层420接触。
方法700进行至操作706，如图7所示，在该操作中，在一个或多个电容器之上形成与这些电容器电连接的晶体管。形成晶体管可以包括：在第一电极上形成与之电连接的沟道结构；形成与沟道结构接触的栅介电层；以及形成与栅介电层接触的栅导体。
如图4D所示，在第一电极422之上可形成与之对齐的沟道结构424。在一些实施例中，首先在形成第一电极422的半导体膜上形成硅膜。该硅膜可以包括多晶硅或非晶硅，其使用一个或多个薄膜沉积工艺被沉积，所述沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。可替代地，硅膜可包括与形成第一电极422的半导体膜相键合(例如形成硅-硅共价键合)的单晶硅。在一些实施例中，在单晶硅与第一电极422的键合之后，键合的单晶硅被减薄。在一些实施例中，硅膜然后被图案化和刻蚀 (如通过湿法/干法刻蚀和/或CMP)以去除开口416之外(其例如处于场区处)的至少部分，以便形成如图4D所示的沟道结构424。在一些实施例中，沟道结构424的上部和/或下部被掺杂n型或p型掺杂剂以形成源极/漏极区域。
如图4E所示，形成栅介电层426以覆盖沟道结构424的侧壁。在一些实施例中，栅介电层426 还覆盖沟道结构424的顶面。在一些实施例中，首先通过湿法刻蚀和/或干法刻蚀对沟道结构424进行削减 (例如在其侧壁和顶面处)。在一些实施例中，然后通过氧化被削减的沟道结构424的侧壁和顶面(例如通过热氧化)形成栅介电层426。栅导体428可以被形成以填充被栅介电层426覆盖的沟道结构424之间的空间，且与栅极介电层426的顶面平齐。在一些实施例中，首先使用一个或多个薄膜沉积工艺沿栅介电层426的侧壁形成阻挡/粘接层(例如Ti/TiN)，所述沉积方法包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。在一些实施例中，然后一个或多个薄膜沉积工艺在阻挡/粘接层上沉积导电膜，所述沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合，然后用CMP对沉积的导电膜进行平坦化，以使该导电膜与栅介电层426的顶面平齐。
方法700进行到操作708，如图7所示，在操作中，在晶体管之上形成互连层(如BEOL互连层)。形成BEOL互连层可包括：在晶体管之上形成与之接触的位线接触部；以及在位线接触部之上形成与之接触的位线。
如图4F所示，在被栅介电层426覆盖的沟道结构424之上可形成BEOL互连层430。BEOL互连层430可以包括互连，例如在多个ILD层中形成的位线接触部432和位线434。在一些实施例中，BEOL 互连层430包括通过多个工艺过程形成的多个ILD层以及ILD层中的位线接触432和位线434。例如，位线接触部432和位线434可以包括通过一个或多个薄膜沉积工艺沉积的导电材料，所述沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电镀或以上任意组合。形成位线接触部432和位线434的制造工艺也可以包括光刻、CMP、湿/干法刻蚀或任何其它适当的工艺。ILD层可以包括通过一个或多个薄膜沉积工艺形成的介电材料，所述沉积工艺包括但不限于CVD、PVD、ALD或以上任意组合。
图5A-5C示出了图7中的操作704的另一个实施例，在该操作中，在MLC单元中形成多个电容器。能够理解，图4A-图4F和图5A-图5C中的其它类似操作的细节(如工艺、材料等)在下面可不再重复说明。如图5A所示，MLC铁电存储单元501可以被形成为在硅衬底502之上垂直延伸。外围互连层504、停止层506、下电容器栅叠层508、牺牲层510(例如氮化硅层或任何与电容器栅叠层508和512的介电层不同的介电材料)和上电容器栅叠层512可以通过一个或多个薄膜沉积工艺顺序地以该顺序自下而上沉积，所述沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电镀或以上任意组合。与参照图4A-4F详细描述的那样，MLC铁电存储单元501可以被形成为至少部分地垂直延伸穿过下电容器栅叠层508、牺牲层510和上电容器栅叠层512并且停止于停止层506。
如图5B所示，缝隙516可以被刻蚀为垂直穿过停止层506、下电容器栅叠层508、牺牲层510和上电容器栅叠层512。缝隙516可通过湿法刻蚀和/或干法刻蚀介电材料(如氧化硅、氮化硅和氧化铝)和导电材料(例如W)形成。缝隙516被用作通道以用于去除牺牲层510，去除牺牲层510是使用对牺牲层 510(例如氮化硅)的湿法刻蚀来执行的，所述湿法刻蚀对电容器栅叠层508和512中的介电层(例如氧化硅)为选择性的。结果，形成了横向凹陷518，所述横向凹陷518将第二电极分割成两个分别用于两个电容器的被电绝缘的下电极和上电极。如图5C所示，介电材料(如氧化硅)可使用CVD、PVD、ALD，或以上任意组合填充缝隙516和横向凹陷518。例如，牺牲层510(如氮化硅)可以被氧化硅取代。结果，不仅每个MLC铁电存储单元501的第二电极的下电极和上电极可以互相电绝缘，而且电容器的栅极线和晶体管的字线也可以被填充有介电材料的缝隙516切割，由此形成多个存储块和/或存储指。
图6A-6H示出了根据本发明一些实施例的形成三维铁电存储器件的另一个示例性制造过程。图8 是根据本发明一些实施例的用于形成三维铁电存储器件的另一示例性方法的流程图。图6A-6H和图8所示的三维铁电存储器件的示例包括图3所示的三维铁电存储器件300。图6A-6H和图8将在一起进行说明。能够理解，方法800中所示的操作并不是穷尽的，而是其它操作也可以在所示操作之前、之后或之间执行。此外，一些操作可以同时执行，或以不同于图8所示的顺序执行。
参考图8，方法800在操作802开始，在该操作中，在衬底之上形成在垂直方向延伸的第一铁电存储单元。第一铁电存储单元可按照参照图4A-图4F和图5A-图5C所描述的那样形成。
如图8所示，方法800进行到操作804，在该操作中，在第一铁电存储单元上面形成与之电连接的位线。在一些实施例中，在形成位线之前，在第一铁电存储单元之上形成与第一铁电存储单元电连接的下位线，在形成位线之后，在位线之上形成与该位线电连接的上位线接触部。如图6A所示，位线602在一个或多个ILD层中形成，这如上面参照图4F所述。
如图6A所示，上位线接触部604可在位线602之上形成且与位线602接触。上位线接触部604 可包括穿过ILD层的通孔接触部和处于ILD层的顶面上的互连线。在一些实施例中，首先通过湿刻蚀和/ 或干刻蚀刻蚀穿过ILD层的通孔开口以到达位线602。在一些实施例中，可以通过使用一个或多个薄膜沉积工艺沉积在通孔开口内和通孔开口外(在ILD层的顶面)形成导电膜(如金属膜)或半导体膜(例如多晶硅膜)，所述沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。在一些实施例中，该导电膜或半导体膜然后被图案化并且被刻蚀(如通过湿法/干法刻蚀和/或CMP等)，以去除通孔外的至少一部分，以便形成如图6A所示的上位线接触部604。
方法800进行到操作806，如图8所示，在该操作中，在位线上形成垂直延伸且与该位线电连接的第二铁电存储单元。如图6A所示，沟道结构606可在上位线接触部604之上形成，并与上位线接触部 604对齐。在一些实施例中，首先在形成上位线接触部604的导电膜或半导体膜上形成硅膜。此硅膜可包括使用一个或多个薄膜沉积工艺沉积的多晶硅或非晶硅，所述膜沉积工艺包括但不限于CVD、PVD、ALD 或以上任意组合。可替代地，该硅膜可包括单晶硅层，该单晶硅层首先与形成上位线接触部604的半导体膜键合(例如形成硅-硅共价键合)，然后键合的单晶硅被减薄。在一些实施例中，该硅膜然后被图案化和刻蚀(例如通过湿法/干法刻蚀和/或CMP)，以去除通孔开口416之外的至少一部分，以便形成图6A所示的沟道结构606。在一些实施例中，沟道结构606的上部和/或下部可以被掺杂n型或p型掺杂剂以形成源极/漏极区域。
如图6B所示，栅介电层608可以被形成为覆盖沟道结构606的侧壁和顶面。在一些实施例中，沟道结构606首先通过湿法刻蚀和/或干法刻蚀被削减(例如在其侧壁和顶面处)。在一些实施例中，栅介电层608然后通过氧化被削减的沟道结构606的侧壁和顶面的一部分而形成，例如通过热氧化。栅导体610 可以被形成为填充栅极介电层608覆盖的沟道结构606之间的空间，并与栅极介电层608的顶面齐平。在一些实施例中，通过使用一个或多个薄膜沉积工艺，可以首先沿栅介电层608的侧壁形成阻挡/粘接层(例如Ti/TiN)，所述薄膜沉积工艺包括但不限于CVD、PVD、ALD或以上任意组合。在一些实施例中，导电膜然后通过使用一个或多个薄膜沉积工艺沉积在阻挡层/粘接层上，所述沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合，然后再用CMP使所沉积的导电膜平坦化以使之与栅介电层608的顶面平齐。
如图6C所示，分离层612(例如氮化硅层)、下电容器栅叠层614、牺牲层616(例如氮化硅层或任何与电容器栅叠层614和618中的介电层不同的介电材料)和上电容器栅叠层618可以通过一个或多个薄膜沉积工艺顺序地以此顺序自下而上沉积，所述薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电镀或以上任意组合。
如图6D所示，开口620可以被刻蚀为穿过上电容器栅叠层618、牺牲层616、下电容器栅叠层 614、分离层612、以及栅介电层608直到沟道结构606上部(也就是源极/漏极区域)而形成。开口620 可以通过湿法刻蚀和/或干法刻蚀介电材料(如氧化硅、氮化硅和高k电介质)和导电材料(例如W)而实现。第二电极622可以通过使用一个或多个薄膜沉积工艺在开口620的侧壁和底面沉积导电膜(如金属膜)而形成，所述薄膜沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。得到的第二电极622的导电膜可电连接到电容器栅叠层614和618中的导体层。铁电层624可沿第二电极622形成并与第二电极622接触。铁电层624可覆盖形成于开口620中的第二电极622(例如在开口620的侧壁上和底面上)。铁电层624可包括通过一个或多个薄膜沉积工艺形成的铁电二元复合氧化物膜，所述薄膜沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。
如图6E所示，第二电极622和铁电层624并不形成在上电容器栅叠层618的顶面上。通过对牺牲/保护层进行图案化，并对牺牲/保护层、导电膜和铁电二元复合氧化物膜进行刻蚀，可去除导电膜和铁电二元复合氧化物膜在上电容器栅叠层618的顶面上形成的任何部分。如图6E所示，第二电极622和铁电层624不形成在开口620的底面上。导电膜和铁电二元复合氧化物膜的形成在开口620的底面上的那部分可以通过底部穿孔工艺被去除，该底部刻穿工艺包括湿法刻蚀和/或干法刻蚀。
如图6E所示，第一电极626可以被形成为填充开口620中的剩余空间。结果，第一电极626的侧壁可以与铁电层624接触，并且第一电极626的底部部分可以与沟道结构606的顶部部分处的源极/漏极区域接触。在一些实施例中，通过使用一个或多个薄膜沉积工艺，半导体薄膜(如硅膜)可以首先被沉积以填充开口620中的剩余空间并覆盖开口620内和开口620外(如场区处)的铁电层624，所述薄膜沉积工艺包括但不限于CVD、PVD、ALD、电化学沉积或以上任意组合。该半导体膜然后被图案化和刻蚀(例如通过湿法/干法刻蚀和/或CMP)，以去除开口620外部(也就是在场区处)的那部分，以便形成图6E所示的第一电极626。
如图6F所示，分离层612和牺牲层616(例如氮化硅)可以穿过缝隙(未示出)被去除，以使用对分离层612和牺牲层616(例如氮化硅)的湿法刻蚀形成横向凹陷628，所述湿法刻蚀对电容器栅叠层 614和618中的介电层(例如氧化硅)为选择性的。横向凹陷628可将第二电极622分隔成分别用于两个电容器的两个相互电绝缘的下电极622-2和上电极622-1。在一些实施例中，通过使用一个或多个薄膜沉积工艺，介电材料(如氧化硅)填充如图6H所示的横向凹陷628，所述薄膜沉积工艺比如为CVD、PVD、 ALD、电化学沉积或以上任意组合。在一些实施例中，横向凹陷628可进一步分隔铁电层624，使得铁电层624可以被分隔为下部和上部。也就是说，铁电层624可以变为不连续的。
如图6G所示，在一些实施例中，第一电极626是复合电极，该电极包括导体层626-2(例如，金属膜)，所述导体层626-2在形成填充开口620中的剩余空间的半导体膜626-1以前在开口620内被形成为与铁电层624接触。
如图6H所示，局部互连(例如栅极线接触部630和字线接触部632)可以形成为穿过一个或多个ILD层并与台阶区域内相应的栅极线和字线接触。在一些实施例中，通孔开口首先被图案化并通过湿法刻蚀和/或干法刻蚀被刻蚀。在一些实施例中，通过使用一个或多个薄膜沉积工艺，通孔开口可被填充导电材料以形成栅线接触部630和字线接触部632，所述薄膜沉积工艺包括但不限于PVD、CVD、ALD、电化学沉积或以上任意组合。
前文对各种具体实施例的详细描述旨在充分公开本发明的概要性质，以使他人可以通过应用领域内的基本常识，在不进行过度实验且不背离本发明的基本概念的情况下，容易地修改/调整这些具体实施例以适应多种应用。因此，上述调整和修改基于本发明的教导和指导，旨在使这些修改和调整保持在本发明所描述的实施例的等同物的含义以及范围之内。需要理解的是，此处所用的词汇或术语均以描述为目的，从而使得具有专业知识的人在本发明的启示和指导下可以理解这些词汇和术语，而不应该被用来限定本发明的内容。
本发明通过借助功能模块来解释特定功能和特定关系，来实现对本发明中的实施案例的描述。为方便叙述，上述功能模块的界定是任意的。只要能实现所需的特定功能和特定关系，其它替代的界定也可被采用。
发明内容和摘要部分可能阐述了本发明的一个或多个实施方式，但并不包括发明人构思的所有示例性实施例，因此，不旨在以任何方式限定本发明和权利要求书的范围。
本发明的范围不受限于任一上述实施例，而应该依据权利要求书及其等同物来定义。

Claims (29)

1.一种三维铁电存储器件，包括：
衬底；
多个铁电存储单元，每个铁电存储单元在衬底之上垂直延伸并且包括：
电容器，其包括第一电极、第二电极和在横向上布置在第一电极与第二电极之间的铁电层；以及
晶体管，其与电容器电连接并且包括沟道结构、栅导体、和在横向上布置在沟道结构与栅导体之间的栅介电层；以及
导体层，其横向地延伸且与第二电极接触，其中所述导体层在垂直方向上的厚度小于第二电极在垂直方向上的长度。
2.根据权利要求1所述的三维铁电存储器件，其中晶体管布置在电容器之上。
3.根据权利要求1所述的三维铁电存储器件，其中沟道结构在第一电极之上且与第一电极电连接。
4.根据权利要求1所述的三维铁电存储器件，还包括电容器栅叠层，其中电容器垂直延伸穿过所述电容器栅叠层，所述电容器栅叠层包括：
导体层，其横向地延伸且与第二电极接触；
第一介电层，其布置在导体层之下；以及
第二介电层，其布置在导体层之上。
5.根据权利要求4所述的三维铁电存储器件，还包括停止层，所述停止层布置在电容器栅叠层之下，其中电容器的下部与停止层接触。
6.根据权利要求1所述的三维铁电存储器件，还包括多个位线和多个位线接触部，其中每个位线接触部与所述位线之一以及所述晶体管之一的源极/漏极区域接触。
7.根据权利要求1所述的三维铁电存储器件，其中每个铁电存储单元在平面图中为圆形。
8.根据权利要求1所述的三维铁电存储器件，其中铁电层包括氧和下列各项至少之一：铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure FDA0002666852120000021
(Db)、镧(La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)、以及镱(Yb)。
9.根据权利要求1所述的三维铁电存储器件，其中第一电极包括下列各项中的一个或多个：硅(Si)、透明导电氧化物(TCO)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)以及氧化钌(RuOx)。
10.根据权利要求1所述的三维铁电存储器件，还包括外围器件，所述外围器件布置在铁电存储单元之下。
11.一种三维铁电存储器件，包括
衬底；
铁电存储单元，其在衬底之上垂直延伸并且包括：
多个垂直堆叠的电容器，每个电容器包括第一电极、第二电极和在横向上布置在第一电极与第二电极之间的铁电层；以及
晶体管，其与电容器电连接并且包括沟道结构、栅导体、和在横向上布置在沟道结构与栅导体之间的栅介电层；
导体层，其横向地延伸且与第二电极接触，其中所述导体层在垂直方向上的厚度小于第二电极在垂直方向上的长度。
12.根据权利要求11所述的三维铁电存储器件，其中每个铁电存储单元的第一电极是连续电极的一部分。
13.根据权利要求12所述的三维铁电存储器件，其中沟道结构位于所述连续电极之上且与所述连续电极电连接。
14.根据权利要求11所述的三维铁电存储器件，其中每个电容器中的铁电层是连续铁电层的一部分。
15.根据权利要求11所述的三维铁电存储器件，其中每个电容器中的第二电极相互电绝缘。
16.根据权利要求15所述的三维铁电存储器件，还包括多个电容器栅叠层，其中所述电容器垂直延伸穿过所述电容器栅叠层，每个电容器栅叠层包括：
导体层，其横向延伸且与所述第二电极之一接触；
第一介电层，其布置在所述导体层之下；以及
第二介电层，其布置在所述导体层之上。
17.根据权利要求16所述的三维铁电存储器件，还包括停止层，所述停止层布置在电容器栅叠层之下，其中电容器的下部与所述停止层接触。
18.根据权利要求11所述的三维铁电存储器件，还包括多个位线和多个位线接触部，每个位线接触部与所述位线之一、以及所述晶体管之一的源极/漏极区域接触。
19.根据权利要求11所述的三维铁电存储器件，其中铁电层是跨越至少两个电容器的连续层的一部分。
20.根据权利要求11所述的三维铁电存储器件，其中铁电层包括氧和下列各项至少之一：铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure FDA0002666852120000041
(Db)、镧(La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)、以及镱(Yb)。
21.根据权利要求11所述的三维铁电存储器件，其中至少两个第二电极的垂直尺寸不同。
22.一种三维铁电存储器件，包括
衬底；
第一铁电存储单元，其在衬底之上垂直延伸，所述第一铁电存储单元包括第一铁电电容器和第一晶体管，所述第一晶体管布置在第一铁电电容器之上且与第一铁电电容器电连接，其中第一铁电电容器包括第一电极、第二电极和在横向上布置在第一电极与第二电极之间的铁电层，其中第一铁电存储单元还包括导体层，所述导体层横向地延伸且与第一铁电电容器的第二电极接触，其中所述导体层在垂直方向上的厚度小于所述第二电极在垂直方向上的长度导体层；
第二铁电存储单元，其在第一铁电存储单元之上垂直延伸，所述第二铁电存储单元包括第二晶体管和第二铁电电容器，所述第二铁电电容器布置在第二晶体管之上并且与第二晶体管电连接，其中第二铁电电容器包括第一电极、第二电极和在横向上布置在第一电极与第二电极之间的铁电层，其中第二铁电存储单元还包括导体层，所述导体层横向地延伸且与第二铁电电容器的第二电极接触，其中所述导体层在垂直方向上的厚度小于所述第二电极在垂直方向上的长度导体层；以及
位线，其在垂直方向上布置在第一晶体管与第二晶体管之间且与第一晶体管和第二晶体管电连接。
23.根据权利要求22所述的三维铁电存储器件，其中第一和第二晶体管中的每个均包括沟道结构、栅导体、以及在横向上布置在沟道结构与栅导体之间的栅介电层。
24.根据权利要求23所述的三维铁电存储器件，其中：
对于第一铁电存储单元，对应的沟道结构位于对应的第一电极之上且与对应的第一电极电连接；以及
对于第二铁电存储单元，对应的沟道结构位于对应的第一电极之下且与对应的第一电极电连接。
25.根据权利要求22所述的三维铁电存储器件，还包括：
第一位线接触部，其与位线、以及第一晶体管的源极/漏极区域接触；以及
第二位线接触部，其与位线、以及第二晶体管的源极/漏极区域接触。
26.根据权利要求22所述的三维铁电存储器件，其中第一和第二铁电存储单元中的每个均在平面图中为圆形。
27.根据权利要求22所述的三维铁电存储器件，其中铁电层包括氧和下列各项至少之一：铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、钒(V)、铌(Nb)、钽(Ta)、
Figure FDA0002666852120000061
(Db)、镧(La)、铈(Ce)、钆(Gd)、镝(Dy)、铒(Er)、以及镱(Yb)。
28.根据权利要求22所述的三维铁电存储器件，还包括：
第三铁电存储单元，其在第二铁电存储单元之上垂直延伸，所述第三铁电存储单元包括第三铁电电容器和第三晶体管，所述第三晶体管布置在第三铁电电容器之上且与第三铁电电容器电连接；
第四铁电存储单元，其在第三铁电存储单元之上垂直延伸，所述第四铁电存储单元包括第四晶体管和第四铁电电容器，所述第四铁电电容器布置在第四晶体管之上且与第四晶体管电连接；以及
另一位线，其在垂直方向上布置在第三晶体管与第四晶体管之间且与第三晶体管和第四晶体管电连接。
29.根据权利要求22所述的一种三维铁电存储器件，其中第一和第二铁电存储单元中的每个均包括多个垂直堆叠的铁电电容器。
CN201910257288.3A 2018-08-13 2019-04-01 三维铁电存储器件 Active CN110828461B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/102,667 2018-08-13
US16/102,667 US10403631B1 (en) 2018-08-13 2018-08-13 Three-dimensional ferroelectric memory devices

Publications (2)

Publication Number Publication Date
CN110828461A CN110828461A (zh) 2020-02-21
CN110828461B true CN110828461B (zh) 2020-11-10

Family

ID=67770058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910257288.3A Active CN110828461B (zh) 2018-08-13 2019-04-01 三维铁电存储器件

Country Status (2)

Country Link
US (1) US10403631B1 (zh)
CN (1) CN110828461B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289509B2 (en) * 2017-09-29 2022-03-29 Intel Corporation Double-gated ferroelectric field-effect transistor
CN109155235A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 使用背面补偿结构的晶圆平整度控制
WO2020154843A1 (zh) * 2019-01-28 2020-08-06 中国科学院微电子研究所 融合型存储器
US11901400B2 (en) * 2019-03-29 2024-02-13 Intel Corporation MFM capacitor and process for forming such
DE112020001796T5 (de) 2019-04-08 2022-02-17 Kepler Computing, Inc. Dotierte polare Schichten und Halbleitervorrichtung enthaltend dieselben
US11678486B2 (en) 2019-06-03 2023-06-13 Macronix Iniernational Co., Ltd. 3D flash memory with annular channel structure and array layout thereof
US11133329B2 (en) 2019-09-09 2021-09-28 Macronix International Co., Ltd. 3D and flash memory architecture with FeFET
KR20210040645A (ko) * 2019-10-04 2021-04-14 삼성전자주식회사 투명 전도성 산화물층을 포함하는 반도체 소자
DE102020119199A1 (de) 2019-10-23 2021-04-29 Taiwan Semiconductor Manufacturing Co. Ltd. 3d-ferroelektrikum-speicher
US11411025B2 (en) * 2019-10-23 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D ferroelectric memory
TWI744784B (zh) * 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
CN111370410B (zh) * 2020-03-17 2023-07-25 中国科学院微电子研究所 一种三维nand存储器及其制造方法
DE102020132373A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und deren ausbildungsverfahren
DE102020135119B4 (de) * 2020-05-28 2024-08-08 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
US12058867B2 (en) * 2020-06-18 2024-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11515313B2 (en) * 2020-06-22 2022-11-29 Taiwan Semiconductor Manufacturing Company Limited Gated ferroelectric memory cells for memory cell array and methods of forming the same
US11101291B2 (en) * 2020-07-15 2021-08-24 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11903214B2 (en) * 2020-07-16 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional ferroelectric random access memory devices and methods of forming
US11476262B2 (en) * 2020-07-28 2022-10-18 Micron Technology, Inc. Methods of forming an array of capacitors
US11527553B2 (en) * 2020-07-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11501812B2 (en) * 2020-07-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including ferroelectric memory and methods of forming the same
CN111900170B (zh) * 2020-07-31 2024-03-05 无锡舜铭存储科技有限公司 一种三维铁电存储器结构及制造方法
CN111900169A (zh) * 2020-08-06 2020-11-06 无锡拍字节科技有限公司 具有椭圆形电容单元阵列的存储器及其制造方法
KR20230012623A (ko) * 2020-09-02 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스에서 온칩 커패시터 구조를 형성하기 위한 방법
US11380695B2 (en) * 2020-10-30 2022-07-05 Ferroelectric Memory Gmbh Memory cell arrangement and method thereof
WO2022110218A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种铁电存储器及电子设备
US20220189913A1 (en) * 2020-12-10 2022-06-16 Intel Corporation Transistors, memory cells, and arrangements thereof
KR20220090208A (ko) 2020-12-22 2022-06-29 삼성전자주식회사 반도체 메모리 소자
US11843056B2 (en) * 2021-03-30 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR20230014540A (ko) * 2021-07-21 2023-01-30 삼성전자주식회사 반도체 메모리 소자
EP4339950A4 (en) * 2021-07-27 2024-07-10 Huawei Tech Co Ltd FERROELECTRIC MEMORY AND PRODUCTION METHOD THEREFOR AND ELECTRONIC DEVICE
CN117957930A (zh) * 2021-09-08 2024-04-30 无锡舜铭存储科技有限公司 铁电存储器件及其制造方法
KR20230052647A (ko) 2021-10-13 2023-04-20 삼성전자주식회사 메모리 소자
WO2023137582A1 (zh) * 2022-01-18 2023-07-27 华为技术有限公司 铁电存储器及垂直结构晶体管
US20240040789A1 (en) * 2022-07-28 2024-02-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices, systems, and methods for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US9761580B1 (en) * 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
WO2018132248A1 (en) * 2017-01-10 2018-07-19 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6538598B2 (ja) * 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP6625942B2 (ja) * 2016-07-29 2019-12-25 株式会社東芝 半導体記憶装置
WO2018044485A1 (en) * 2016-08-31 2018-03-08 Micron Technology, Inc. Ferroelectric memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US9761580B1 (en) * 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
WO2018132248A1 (en) * 2017-01-10 2018-07-19 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
CN110168727A (zh) * 2017-01-10 2019-08-23 美光科技公司 形成包括垂直对置电容器对的阵列的方法及包括垂直对置电容器对的阵列

Also Published As

Publication number Publication date
CN110828461A (zh) 2020-02-21
US10403631B1 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
CN110828461B (zh) 三维铁电存储器件
EP3827432B1 (en) Three-dimensional ferroelectric memory devices
JP6758124B2 (ja) ３次元積層チェーン型メモリ装置の製造方法
US11862517B1 (en) Integrated trench and via electrode for memory device applications
US12051750B2 (en) Memory array gate structures
TWI806514B (zh) 半導體裝置
CN210296378U (zh) 铁电电容阵列、铁电存储单元和铁电存储器
US20240206191A1 (en) Ferroelectric memory device and method for forming the same
US12034086B1 (en) Trench capacitors with continuous dielectric layer and methods of fabrication
TWI816372B (zh) 鐵電記憶體裝置及其形成方法
US20230232621A1 (en) Memory device and method for manufacturing the same using hard mask
US20220328396A1 (en) Signal lines in memory devices and methods for forming the same
TW202306164A (zh) 電晶體結構及其製造方法
WO2023146725A1 (en) Rapid thermal annealing (rta) methodologies for integration of perovskite-material based memory devices
CN115954362A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230417

Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Patentee after: Wuxi Shunming Storage Technology Co.,Ltd.

Address before: 204-05, 2nd Floor, Conference Center, Wuxi IoT Industrial Base, Zhongdian Haikang, No. 78 Jinghui East Road, Xinwu District, Wuxi City, Jiangsu Province, 214000

Patentee before: Wuxi paibyte Technology Co.,Ltd.

TR01 Transfer of patent right