CN111900169A - 具有椭圆形电容单元阵列的存储器及其制造方法 - Google Patents

具有椭圆形电容单元阵列的存储器及其制造方法 Download PDF

Info

Publication number
CN111900169A
CN111900169A CN202010780691.7A CN202010780691A CN111900169A CN 111900169 A CN111900169 A CN 111900169A CN 202010780691 A CN202010780691 A CN 202010780691A CN 111900169 A CN111900169 A CN 111900169A
Authority
CN
China
Prior art keywords
capacitor
elliptical
cells
capacitive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010780691.7A
Other languages
English (en)
Inventor
华文宇
陶谦
刘藩东
夏季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Paibyte Technology Co ltd
Original Assignee
Wuxi Paibyte Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paibyte Technology Co ltd filed Critical Wuxi Paibyte Technology Co ltd
Priority to CN202010780691.7A priority Critical patent/CN111900169A/zh
Publication of CN111900169A publication Critical patent/CN111900169A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种椭圆形电容单元阵列，包括：衬底，其被配置为承载电容单元；以及多个电容单元，其在衬底中在第一方向上延伸，其中所述电容单元在横向于第一方向的第二方向上的横截面为椭圆，并且所述电容单元在衬底中被布置为使得相邻电容单元之间的最小间距不小于最小间距阈值。本发明还涉及该电容单元阵列的制造方法。通过本发明，可以显著提高电容的性能、尤其是铁电性，由此显著提高存储器、尤其是铁电存储器的性能。

Description

具有椭圆形电容单元阵列的存储器及其制造方法
技术领域
本发明总的来说涉及半导体领域，更具体而言，涉及一种具有椭圆形电容单元阵列的存储器。此外，本发明还涉及一种用于制造这样的椭圆形电容单元阵列存储器的方法。
背景技术
近年来，铁电存储器作为一种高写入速度和高读写次数的新型存储器，受到越来越多的关注。铁电存储器是一种特殊工艺的非易失性的存储器。当电场被施加到铁电晶体管时，中心原子顺着电场停留在第一低能量状态，而当电场反转被施加到同一铁晶体管时，中心原子顺着电场的方向在晶体里移动并停留在第二低能量状态。大量中心原子在晶体单胞中移动并耦合形成铁电畴，铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高，铁电畴在电场下无反转所形成的极化电荷较低，这种铁电材料的二元稳定状态使得铁电可以用作存储器。
当移去电场以后，中心原子保持在低能量状态，存储器的状态也得以保存不会消失，因此可通过铁电畴在电场下反转形成的高极化电荷或者无反转形成的低极化电荷来判断存储单元是处于“1”还是“0”状态。铁电畴的反转不需要高电场，而是仅用一般的工作电压就可以改变存储单元的“1”或“0”的状态；也不需要电荷泵来产生高电压以进行数据擦除，因而没有擦写延迟。这种特性使得铁电存储器在掉电后仍能够继续保存数据，并且写入速度快且具有无限次写入寿命，不容易写坏。而且，与现有的非易失性内存技术相比，铁电存储器具有更高的写入速度和更长的读写寿命。
铁电存储器的核心组件是铁电电容。铁电电容的性能直接决定了存储器的性能。如何提高铁电电容的性能是业界研究的重点。
发明内容
本发明的任务是提供一种具有椭圆形电容单元阵列及其制造方法，通过该阵列和/或该方法，可以显著提高电容的性能，由此显著提高电容、尤其是铁电电容的性能。
在本发明的第一方面，该任务通过一种椭圆形电容单元阵列来解决，该阵列包括：
衬底，其被配置为承载电容单元；以及
多个电容单元，其在衬底中在横向于衬底的表面的方向上延伸，其中所述电容单元在与所述表面平行的方向上的横截面为椭圆，并且所述电容单元在衬底中被布置为使得相邻电容单元之间的最小间距不小于最小间距阈值。
在此，术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。
在此，术语“椭圆”不仅涵盖了严格满足椭圆定义的几何形状，而且涵盖了基本为椭圆的形状、例如与椭圆形状仅存在局部偏差的几何形状。术语“长半径”是指椭圆上两个相距最远的点之间的连线(即长轴) 的一半，而“术语短半径”是指椭圆上两个相距最近的点之间的连线(即短轴)的一半。
在本发明的一个扩展方案中规定，所述电容单元包括横向排列的多行和纵向排列的多列，其中每行和每列分别包括多个电容单元。在此，纵向和横向是指彼此垂直的两个方向。在此，在本发明的教导下，其它排列形式也是可设想的，例如彼此不垂直的行列。
在本发明的一个优选方案中规定，每行的电容单元的椭圆的中心和每列的电容单元的椭圆的中心分别对齐，并且其中每个电容单元的椭圆的长轴与每行的电容单元的椭圆的中心连线成45°。通过该优选方案，在无需进行列偏移的情况下即可实现椭圆形的电容单元，而且相邻电容单元之间能够满足最小间距不小于最小间距阈值。
在本发明的另一优选方案中规定，每列的电容单元的椭圆的中心对齐，并且每个电容单元的椭圆的短轴平行于每列的电容单元的椭圆的中心连线，并且相邻两列的电容单元的椭圆的中心在纵向上彼此偏离第一偏移量，其中第一偏移量等于每列的相邻电容单元的中心距的一半。通过该优选方案，可以实现全部相邻电容之间的最小间距均等于最小间距阈值，由此实现了电容单元的椭圆横截面的最大化，进而实现电容单元的最大表面积。
在本发明的又一优选方案中规定，每个电容单元的椭圆的长半径与短半径的长度比为1.5至3。通过该优选方案，可以较好地增大电容单元的表面积。在本发明的教导下，其它长短半径长度比例也是可设想的。
在本发明的一个扩展方案中规定，所述多个电容单元在衬底中在垂直于衬底的表面的方向上延伸。
在本发明的另一扩展方案中规定，每两个相邻电容单元之间的最小间距都相等并且等于最小间距阈值。
在本发明的又一扩展方案中规定，所述电容单元为铁电电容单元。在此应当指出，尽管本发明是以铁电存储器为例进行说明的，但是本发明还适用于其它半导体器件或集成电路中的存储器。
在本发明的第二方面，前述任务通过一种用于形成根据本发明的存储器的方法，该方法包括下列步骤：
提供衬底；
在衬底的第一表面上形成多个深孔结构，其中所述深孔结构在与第一表面平行的方向上的横截面为椭圆；以及
在所述深孔结构的内表面上涂敷多个材料层以形成电容结构。
在本申请中，术语“形成”涵盖了形成所需半导体结构的全部工艺、例如刻蚀、沉积、研磨等等。术语“涂敷”涵盖了形成所需层结构的全部工艺、例如沉积、镀层、喷涂等等。
在本发明的一个扩展方案中规定，在衬底的第一表面上形成多个深孔结构包括下列步骤：
在衬底的第一表面上涂敷光刻胶；
对光刻胶进行光刻以在第一表面上形成具有多个椭圆形图案的掩模；以及
刻蚀具有掩模的衬底以形成多个具有椭圆横截面的深孔结构。
该扩展方案仅为形成根据本发明的存储器或电容单元的一种代表性的方案，在本发明的教导下，其它制造方案也是可设想的。
在本发明的另一扩展方案中规定，该方法还包括下列步骤：
除去所述深孔结构之外的所述多个材料层；
在第一表面上形成电容单元的绝缘层；以及
在绝缘层中形成电容单元的电接触部。
在本发明的又一扩展方案中规定，所述多个材料层包括第一导电层、介电层和第二导电层，其中介电层包含铁电材料。铁电材料包括氧和一种或多种铁电金属，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且铁电材料可以掺杂第II族元素(例如钙(Ca)、锶(Sr)或钡(Ba))；第III族元素(例如钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In))；以及镧系元素(即，镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu))。
此外，本发明还提供了一种铁电存储器，其包括根据本发明的电容单元阵列。
本发明至少具有如下有益效果：本发明人通过研究发现，现有的电容单元的圆形截面形状尽管能够较好地使相邻电容单元的最小间距不低于最小间距阈值，但是并不能最优地实现电容单元的表面的最大化；同时，申请人发现，通过沿某个方向(例如横向、纵向以及与横向成 45°角的方向)拉伸圆形的电容单元而使之成为椭圆形，不仅可以满足相邻电容单元的最小间距不低于最小间距阈值的这个条件，而且与以短半径为半径的圆形相比，可以显著地增大电容单元的椭圆横截面的面积并显著地增大椭圆的周长(其计算方式如下：长短半径长度分别为a和 b的椭圆的面积和周长分别为S椭圆＝πab，L椭圆＝2πb+4(a-b)；而以短半径b为半径的圆形的面积和周长为：S圆形＝πb2，L圆形＝2πb，通过比较可知：S椭圆>S圆形，且L椭圆>L圆形)，由此显著增加电容单元的面积(包括横截面积和表面积)，进而显著提高电容单元的电容大小以及在铁电存储器的情况下提高铁电性。
附图说明
下面结合具体实施方式参考附图进一步阐述本发明。
图1A-1B示出了根据现有技术的电容单元阵列的俯视横截面图；
图2示出了铁电存储器的铁电存储单元的电路图；
图3示出了根据本发明的电容单元阵列的第一实施例；
图4A-4B示出了根据本发明的电容单元阵列的第二实施例；
图5A-5D示出了根据本发明的电容单元阵列的制造方法的各步骤的示意图；以及
图6A-6B示出了根据本发明的电容单元阵列的板线的连接方式的示意图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
最后，应当指出，尽管本发明是以铁电存储器为例说明的，但是本发明不限于此，而是还可以应用于其它需要电容单元的半导体器件或集成电路。
下面的实施例中的铁电存储器的电容单位为截面为椭圆形的椭圆柱体三维电容，下面的描述所称的椭圆电容以及椭圆形等内容均指的是三维电容的平面截面形状，后面不再重复特别说明。在垂直于所述椭圆形截面(横截面)的维度上(如纵截面)，根据本发明的铁电电容可以具有各种形状、例如矩形(圆柱形)、三角形(锥形)、梯形(截锥形) 等等。
本发明所基于的原理如下：本发明人通过研究发现，现有的电容单元的圆形截面形状尽管能够较好地使相邻电容单元的最小间距不低于最小间距阈值(在此，如果相邻电容单元之间的最小间距低于最小间距阈值，则这两个电容单元会发生相互干扰，从而影响数据的准确性)，但是并不能最优地实现电容单元的表面的最大化，(参见图1)；同时，申请人发现，通过沿某个特定方向(例如横向、纵向以及与横向成45°角的方向)拉伸圆形的电容单元而使之成为椭圆形，不仅可以满足全部相邻电容单元的最小间距不低于最小间距阈值的这个条件，而且与以短半径为半径的圆形相比，可以显著地增大电容单元的椭圆横截面的面积并显著地增大椭圆的周长。这基于本发明人的如下洞察：如果简单地增大电容单元的圆形横截面的半径，则横向和纵向上的最小间距将低于最小间距阈值，但是本发明人独到地发现，在根据现有技术的电容单元阵列中，在其它最小间距等于最小间距阈值的情况下(参见图1B中的短双箭头)，在斜向上相邻的两个电容单元之间的最小间距仍然比最小间距阈值大(参见图1B中的长双箭头)，因此本发明人通过在斜向上拉伸圆形的电容单元以使之称为椭圆，或者在其它方向上进行所述拉伸并使相邻两列电容单元彼此偏移一个偏移量，可以在保持各最小间距不低于最小间距阈值的情况下，较好地增大存电容单元的面积。
椭圆形电容单元和圆形电容单元的面积比较的具体计算方式如下：长短半径长度分别为a和b的椭圆(a>b，该椭圆是从半径为b的圆形拉伸得到)的面积和周长分别为:
S椭圆＝πab，
L椭圆＝2πb+4(a-b)。
以短半径b为半径的圆形的面积和周长为：
S圆形＝πb2，
L圆形＝2πb。
通过比较可知：
S椭圆>S圆形，且L椭圆>L圆形)。
而且，a与b之间的差值越大，则椭圆与圆形之间的面积和周长之差就越大。
由此，通过所述拉伸，可以显著增加电容单元的面积(包括横截面积和表面积，其中表面积等于椭圆周长与电容单元深度之积+椭圆底面积)，进而显著提高电容单元的电容大小以及在铁电存储器的情况下提高铁电性。
图2示出了铁电存储器的铁电存储单元的电路图。
如图2所示，根据本发明的铁电存储器的铁电存储单元100具有铁电电容单元101和晶体管102。铁电电容单元101具有两个极板和夹在极板之间的铁电材料(未示出)。铁电电容单元101一端与板线PL连接，另一端连接到晶体管102的漏极和源极中的一个。晶体管102的栅极连接到字线WL，并且其漏极和源极中的另一个连接到位线BL。
因为铁电材料的特性，在对含有铁电材料的铁电电容单元101施加电场时，会使铁电材料的铁电畴产生极化，在取消施加的电场时，1铁电材料的铁电畴会保持一定的极化程度，即剩余极化强度。铁电材料的剩余极化强度不同会使得铁电电容两个极板之间的电场不同，这样与电容极板连接的位线BL的电压会不同。因此，铁电电容单元101是铁电存储器的核心部件，其性能直接关系到铁电存储器的性能。
在铁电存储器中，包括多个阵列排布的铁电存储单元，图3示出了根据本发明的存储器中电容单元阵列200的第一实施例。
如图3所示，根据本发明的椭圆形电容单元阵列200包括下列组成部分(“·”表示该对象为电容单元阵列200的组成部分)：
·衬底202，其被配置为承载电容单元阵列的电容单元。衬底202 例如可以包括多种半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。
·多个电容单元201，其在衬底202中在第一方向上延伸。在此，第一方向为垂直于纸面(即图平面)的方向。在此，电容单元201包括横向排列的多行和纵向排列的多列，其中每行和每列分别包括多个电容单元202、在此分别为3个。在此，纵向和横向是指彼此垂直的两个方向，但是其它排列形式也是可设想的，例如彼此不垂直的行列。电容单元201在横向于第一方向的第二方向上的横截面为椭圆。在此，第二方向为平行于纸面的方向。其它方向也是可设想的。在本示例中，电容单元201在衬底202的表面处露出的横截面为椭圆形的。电容单元201在衬底202中被布置为使得相邻电容单元201之间的最小间距不小于最小间距阈值。在第一实施例中，每行的电容单元201的椭圆的中心对齐，并且每列的电容单元201的椭圆的中心对齐，即它们的中心分别位于同一条直线上。每个电容单元201的椭圆的长半径a与每行的电容单元的椭圆b的中心连线成45°，也就是说，每个电容单元201的长半径a 处于正方形虚线栅格(所述栅格为用于划分电容单元的假想栅格，其中电容单元201优选居中地位于每个栅格中)的对角线上。第一实施例的特点在于，与半径为b的圆形电容单元相比，椭圆形电容单元201的面积(包括横截面积和表面积)得到了扩展，同时保持相邻电容单元201之间的最小距离D不小于最小距离阈值d。在优选的情况下，电容单元 201的椭圆横截面的长半径a被设置为使得相邻电容单元201之间的最小距离D刚好等于最小距离阈值d，在这种情况下，衬底面积得到了最好的利用，即获得了最大面积的电容单元。此外，该方案无需使相邻的电容单元列彼此偏移。a与b之间的比例优选为1.5至3，例如为1.5、 1.6、1.75、1.8、1.9、2.0、2.1、2.5、2.75、2.8、2.9、3.0。其它大于1的数值也是可设想的、例如1.4或3.2。
图4A-4B示出了根据本发明的电容单元阵列200的第二实施例。
第二实施例与第一实施例的区别主要在于：(1)在第二实施例中，每个电容单元201的椭圆的短半径b平行于每列的电容单元201的椭圆的中心连线，或者说为水平的，或者说平行于虚线栅格的横边；(2) 在第二实施例中，相邻两列的电容单元201的椭圆的中心在纵向上彼此偏离第一偏移量O，其中第一偏移量O等于每列的相邻电容单元的中心距的一半，或者说每个虚线栅格的纵边长的一半。第二实施例的特点在于，可以在保持相邻电容单元201之间的最小距离D不小于最小距离阈值d的情况下，与第一实施例相比更好地扩展了存电容单元的面积。参见图4B，在第二实施例中，相邻电容单元201之间的最小距离D全部相等，且可以等于最小距离阈值d。而且，斜相邻的两个电容单元201 之间的距离也可以等于最小距离阈值d，在这种情况下，可得到最大化的电容单元的面积，使得衬底的面积得到最好的利用。a与b之间的比例优选为1.5至3，例如为1.5、1.6、1.75、1.8、1.9、2.0、2.1、2.5、2.75、2.8、2.9、3.0。其它大于1的数值也是可设想的、例如1.4或 3.2。
图5A-5D示出了根据本发明的电容单元阵列的制造方法的各步骤结束时电容单元阵列200所处的状态。
图5A示出了电容单元阵列在步骤S1结束时所处的状态，其中在步骤 S1，提供衬底202，并且在衬底的第一表面301上形成多个与第一表面301 垂直的深孔结构302，其中所述深孔结构在与第一表面平行的方向上的横截面为椭圆(俯视图未示出)。为此，例如可以采用如下工艺(具体步骤未示出)：首先，在衬底的第一表面上涂敷光刻胶；对光刻胶进行光刻以在第一表面上形成具有多个椭圆形图案的掩模，其中例如可以对掩模板进行结构化以形成用于光刻的椭圆形窗口；最后，刻蚀具有掩模的衬底以形成多个具有椭圆横截面的深孔结构。其它形成具有椭圆形横截面深孔结构的工艺也是可设想的。
图5B示出了电容单元阵列在步骤S2结束时所处的状态，其中在步骤S2，在所述深孔结构的内表面上涂敷多个材料层、在此为第一、第二和第三材料层303-305以形成电容结构。例如可以通过沉积来涂敷所述材料层。在电容单元201为铁电电容单元201的情况下，所述多个材料层包括第一导电层303、介电层304和第二导电层305，其中介电层 304包含铁电材料。其中第一导电层和第二导电层的材料包括下列各项至少之一：氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物 (TCO)或氧化铱(IrOx)。所述铁电材料包括氧和一种或多种铁电金属，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni) 和/或铁(Fe)等，并且铁电材料可以掺杂第II族元素(例如钙(Ca)、锶(Sr)或钡(Ba))；第III族元素(例如钪(Sc)、钇(Y)、铝 (Al)、镓(Ga)以及铟(In))；以及镧系元素(即，镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥 (Lu))。
图5C示出了电容单元阵列在步骤S3结束时所处的状态，其中在步骤 S3，除去所述深孔结构之外的所述多个材料层，直到露出衬底202。这可以通过机械研磨(CMP)来实现。
图5D示出了电容单元阵列在步骤S4结束时所处的状态，其中在步骤 S3，在第一表面上形成电容单元的绝缘层306，并且在绝缘层306中形成电容单元的电接触部307。
图6A-6B示出了根据本发明的电容单元阵列200的板线PL的连接方式的示意图。
在电容单元201为铁电电容单元201的情况下，电容单元阵列200的电接触部307连接到板线PL，其中电接触部307的板线PL的连接方式参见图6A-6B。
图6A示出了第一种连接方式，即每行的电容单元201分别与一根板线PL连接。图6B示出了第二种连接方式，即每个电容单元201分别与三根板线PL连接。根据不同的应用场景，其它板线连接方式也是可设想的。
在前述实施例中，虽然是以铁电存储器为例进行说明，但本发明的技术内容并不限定于铁电存储器，在其它形成三维电容单元阵列结构的存储器例如DRAM，快闪存储器或电阻存储器等存储器中也可以适用。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并由此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (13)

1.一种椭圆形电容单元阵列，包括：
衬底，其被配置为承载电容单元；以及
多个电容单元，其在衬底中在第一方向上延伸，其中所述电容单元在横向于第一方向的第二方向上的横截面为椭圆，并且所述电容单元在衬底中被布置为使得相邻电容单元之间的最小间距不小于最小间距阈值。
2.根据权利要求1所述的椭圆形电容单元阵列，其中所述电容单元包括横向排列的多行和纵向排列的多列，其中每行和每列分别包括多个电容单元。
3.根据权利要求2所述的椭圆形电容单元阵列，其中每行的电容单元的椭圆的中心和每列的电容单元的椭圆的中心分别对齐，并且其中每个电容单元的椭圆的长半径与每行的电容单元的椭圆的中心连线成45°。
4.根据权利要求2所述的椭圆形电容单元阵列，其中每列的电容单元的椭圆的中心对齐，并且每个电容单元的椭圆的短半径平行于每列的电容单元的椭圆的中心连线，并且相邻两列的电容单元的椭圆的中心在纵向上彼此偏离第一偏移量，其中第一偏移量等于每列的相邻电容单元的中心距的一半。
5.根据权利要求3或4所述的椭圆形电容单元阵列，其中每个电容单元的椭圆的长半径与短半径的长度比为1.5至3。
6.根据权利要求1所述的椭圆形电容单元阵列，其中第一方向垂直于第二方向。
7.根据权利要求4所述的椭圆形电容单元阵列，其中每两个相邻电容单元之间的最小间距都相等并且等于最小间距阈值。
8.根据权利要求3或4所述的椭圆形电容单元阵列，其中所述电容单元为铁电电容单元。
9.一种用于形成根据权利要求1至8之一所述的椭圆形电容单元阵列的方法，包括下列步骤：
提供衬底；
在衬底的第一表面上形成多个深孔结构，其中所述深孔结构在与第一表面平行的方向上的横截面为椭圆；以及
在所述深孔结构的内表面上涂敷多个材料层以形成电容结构。
10.根据权利要求9所述的方法，其中在衬底的第一表面上形成多个深孔结构包括下列步骤：
在衬底的第一表面上涂敷光刻胶；
对光刻胶进行光刻以在第一表面上形成具有多个椭圆形图案的掩模；以及
刻蚀具有掩模的衬底以形成多个具有椭圆横截面的深孔结构。
11.根据权利要求9所述的方法，还包括下列步骤：
除去所述深孔结构之外的所述多个材料层；
在第一表面上形成电容单元的绝缘层；以及
在绝缘层中形成电容单元的电接触部。
12.根据权利要求9至11之一所述的方法，其中所述多个材料层包括第一导电层、介电层和第二导电层，其中介电层包含铁电材料,其中第一导电层和第二导电层的材料包括下列各项至少之一：氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(Ti CNx)、氮化钽(TaNx)、氮化钽硅(TaSi Nx)、氮化钽铝(TaA lNx)、氮化钨(WNx)、硅化钨(WSi x)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)；所述铁电材料包括氧和一种或多种铁电金属，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且铁电材料可以掺杂第II族元素钙(Ca)、锶(Sr)或钡(Ba)或第III族元素钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In)或者镧系元素镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
13.一种铁电存储器，包括根据权利要求1至8所述的椭圆形电容单元阵列。
CN202010780691.7A 2020-08-06 2020-08-06 具有椭圆形电容单元阵列的存储器及其制造方法 Pending CN111900169A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010780691.7A CN111900169A (zh) 2020-08-06 2020-08-06 具有椭圆形电容单元阵列的存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010780691.7A CN111900169A (zh) 2020-08-06 2020-08-06 具有椭圆形电容单元阵列的存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN111900169A true CN111900169A (zh) 2020-11-06

Family

ID=73245819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010780691.7A Pending CN111900169A (zh) 2020-08-06 2020-08-06 具有椭圆形电容单元阵列的存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN111900169A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406414B (en) * 1997-11-14 2000-09-21 United Microelectronics Corp Layout method of the capacitor shape
US20030001180A1 (en) * 2001-06-29 2003-01-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
CN101055871A (zh) * 2006-04-13 2007-10-17 尔必达存储器股份有限公司 半导体存储器件
CN102891142A (zh) * 2011-07-21 2013-01-23 台湾积体电路制造股份有限公司 具有无方向的去耦合电容器的半导体器件及其制造方法
US20140057408A1 (en) * 2010-12-22 2014-02-27 Nick Lindert Rectangular capacitors for dynamic random access memory (dram) and dual-pass lithography methods to form the same
CN110649157A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 电子器件、半导体器件以及制造电子器件的方法
CN110828461A (zh) * 2018-08-13 2020-02-21 无锡拍字节科技有限公司 三维铁电存储器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406414B (en) * 1997-11-14 2000-09-21 United Microelectronics Corp Layout method of the capacitor shape
US20030001180A1 (en) * 2001-06-29 2003-01-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
CN101055871A (zh) * 2006-04-13 2007-10-17 尔必达存储器股份有限公司 半导体存储器件
US20140057408A1 (en) * 2010-12-22 2014-02-27 Nick Lindert Rectangular capacitors for dynamic random access memory (dram) and dual-pass lithography methods to form the same
CN102891142A (zh) * 2011-07-21 2013-01-23 台湾积体电路制造股份有限公司 具有无方向的去耦合电容器的半导体器件及其制造方法
CN110649157A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 电子器件、半导体器件以及制造电子器件的方法
CN110828461A (zh) * 2018-08-13 2020-02-21 无锡拍字节科技有限公司 三维铁电存储器件

Similar Documents

Publication Publication Date Title
US11600691B2 (en) Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10748987B2 (en) Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US11935574B2 (en) Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11871584B1 (en) Multi-level hydrogen barrier layers for memory applications
US11942133B2 (en) Pedestal-based pocket integration process for embedded memory
KR20210079395A (ko) 일체형 게이트 선택기를 포함하는 3차원 강유전성 메모리 어레이 및 그 형성 방법
CN111952288B (zh) 铁电存储器及其制造方法
CN111900169A (zh) 具有椭圆形电容单元阵列的存储器及其制造方法
US11871583B2 (en) Ferroelectric memory devices
US20210005619A1 (en) Integrated Circuitry, Arrays Of Capacitors Of Integrated Circuitry, And Methods Used In The Fabrication Of Integrated Circuitry
US11832451B1 (en) High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US12010854B1 (en) Multi-level hydrogen barrier layers for memory applications and methods of fabrication
US20240164107A1 (en) Three-dimensional ferroelectric field effect transistor random access memory devices and fabricating methods thereof
US11672128B2 (en) Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US20230247840A1 (en) Semiconductor device including ferroelectric layer and method of manufacturing the same
US20230301113A1 (en) Drain coupled non-linear polar material based capacitors for memory and logic
CN117202666A (zh) 存储器件以及包括该存储器件的电子装置
CN114365299A (zh) 具有防止存储器件内形成空洞的改进式存储器单元结构的存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201106

RJ01 Rejection of invention patent application after publication