CN210296378U

CN210296378U - 铁电电容阵列、铁电存储单元和铁电存储器

Info

Publication number: CN210296378U
Application number: CN201921040260.6U
Authority: CN
Inventors: 邓袁军; 周长胜
Original assignee: Sichuan Douqi Technology Co ltd
Current assignee: Aoxin Integrated Circuit Technology Guangdong Co ltd
Priority date: 2019-07-03
Filing date: 2019-07-03
Publication date: 2020-04-10
Anticipated expiration: 2029-07-03

Abstract

本实用新型公开一种铁电电容阵列、铁电存储单元和铁电存储器。其中，在铁电电容阵列的方案中，所述铁电电容阵列包括：第一极板，所述第一极板包括用于金属互连的若干第一电极，以及覆于所述若干第一电极上的第一金属内衬层；铁电介质层，所述铁电介质层覆于所述第一金属内衬层上；若干第二极板，所述第二极板包括覆于所述铁电介质层上的第二金属内衬层，以及覆于所述第二金属内衬层上的、用于金属互连的第二电极。通过共用第一极板，可方便地构成铁电电容阵列，既可提高阵列的密度，进而提高铁电存储器的容量，又可简化制备工艺流程，减少工艺步骤，降低制备成本。

Description

铁电电容阵列、铁电存储单元和铁电存储器

技术领域

本说明书涉及存储器领域，特别是涉及一种铁电电容阵列、铁电存储单元和铁电存储器。

背景技术

目前，存储器可以分为易失性和非易失性两类存储器，其中易失性存储器在掉电时无法保存数据，非易失性存储器在掉电时仍可以保存数据。在新一代存储器中，铁电存储器(FeRAM)是一种非易失存储器，在随机存取存储器技术当中备受关注，鉴于自身具有非挥发性、读写速度快、存储密度大、功耗低、寿命长、抗辐射能力强以及与集成电路工艺兼容等优点，应用前景非常广阔，如工业仪表、汽车电子、通讯设备、消费电子、医疗仪器等数据存储应用领域。

现有FeRAM制备方案中，较成熟的方案基本是采用钙钛矿结构的钙钛矿材料作为铁电材料的方案，比如锆钛酸铅Pb(Zr,Ti)O3(即PZT)、钽酸锶铋(SBT)，不仅这类铁电材料得到较多研究，相应工艺也得到广泛研究，基于这类铁电材料的FeRAM也已商用。

但采用PZT或SBT制备FeRAM中，因PZT或SBT自身特点，以及所采用的铁电电容的结构，仍给FeRAM的制备过程带来很多限制，制备工艺较复杂，步骤流程也多，制备成本较大，制备得到的FeRAM容量也不大。

实用新型内容

本说明书实施例提供了一种铁电电容阵列、铁电存储单元和铁电存储器，可简化制备工艺，减低制备成本，提高存储器容量。

本说明书实施例采用下述技术方案：

本说明书实施例提供一种铁电电容阵列，包括：

第一极板，所述第一极板包括：

用于金属互连的若干第一电极；以及

覆于所述若干第一电极上的第一金属内衬层；

铁电介质层，所述铁电介质层覆于所述第一金属内衬层上；以及

若干第二极板，所述第二极板包括：

覆于所述铁电介质层上的第二金属内衬层；以及

覆于所述第二金属内衬层上的、用于金属互连的第二电极。

可选地，所述若干第二极板之间的间隔包括500nm；

和/或所述第二极板的长度包括600nm。

可选地，所述铁电介质层的厚度包括5nm～20nm。

可选地，在所述第一金属内衬层与所述铁电介质层之间设置有第一缓冲层；

和/或在所述铁电介质层与所述第二金属内衬层之间设置有第二缓冲层。

可选地,所述第一金属内衬层的材料包括氮化钛；

和/或所述第二金属内衬层的材料包括氮化钛。

可选地,所述铁电介质层的材料包括氧化铪。

可选地,所述铁电介质层覆盖所述第一金属内衬层，或者所述铁电介质层间隔覆于所述第一金属内衬层上。

本说明书实施例还提供一种铁电存储单元，包括：

衬底；

前面任意一项所述的铁电电容阵列；

晶体管，所述晶体管包括第一源漏极、第二源漏极和栅极，所述第一源漏极连接至所述晶体管对应的铁电电容的第一极板和第二极板之中的一个；

板线，所述板线连接至所述晶体管对应的铁电电容的第一电极和第二电极之中的另一个；

字线，所述字线连接至所述栅极；以及

位线，所述位线连接至所述第二源漏极。

可选地，所述铁电电容阵列中的铁电电容设置于所述衬底上。

可选地，所述铁电电容阵列中的铁电电容与所述衬底之间设置有介质层。

可选地，当所述晶体管与所述晶体管对应的铁电电容的位置关系符合第一连接条件，且所述晶体管的第一源漏极需要与所述晶体管对应的铁电电容的第一电极连接时，将所述铁电介质层、所述第一金属内衬层和所述第一电极延伸至所述第一源漏极的上方，所述第一源漏极通过第一接触孔与延伸后的所述第一电极连接。

可选地，当所述晶体管与所述晶体管对应的铁电电容的位置关系符合第二连接条件，且所述晶体管的第一源漏极需要与所述晶体管对应的铁电电容的第一电极连接时，在所述衬底上设置多晶硅层，所述晶体管对应的铁电电容的第一电极通过第二接触孔与所述多晶硅层电连接，所述多晶硅层通过若干第三接触孔和若干第一金属层与所述晶体管的第一源漏极电连接。

可选地，所述第二接触孔的位置在横向方向上偏离所述晶体管对应的铁电电容所在位置。

可选地，所述板线通过若干第四接触孔和若干第二金属层与所述晶体管对应的铁电电容的第一电极和第二电极之中的另一个电极电连接。

本说明书实施例还提供一种铁电存储器，包括若干前面任意一项所述的铁电存储单元。

本说明书实施例采用的上述至少一个技术方案能够达到以下有益效果：通过共用第一极板(比如第一金属内衬层)，可方便地构成铁电电容阵列，既可提高阵列的密度，进而便于提高铁电存储器的容量，又可简化了制备工艺流程，减少工艺步骤，降低制备成本。

附图说明

为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本说明书实施例提供的一种铁电电容阵列的结构示意图。

图2为本说明书实施例提供的一种铁电电容阵列中铁电电容的结构示意图。

图3为本说明书实施例提供的一种铁电电容阵列中铁电电容的结构示意图。

图4为本说明书实施例提供的一种铁电电容阵列中铁电电容的结构示意图。

图5为本说明书实施例提供的一种铁电电容阵列对外互连的结构示意图。

图6为本说明书实施例提供的一种铁电存储单元的结构示意图。

图7为本说明书实施例提供的一种铁电存储单元的版图示意图。

图8为本说明书实施例提供的一种铁电存储单元中多晶硅互连的结构示意图。

图9为本说明书实施例提供的一种铁电存储单元的电路原理图。

图10为本说明书实施例提供的一种铁电存储单元的结构示意图。

图11为本说明书实施例提供的一种铁电存储单元的版图示意图。

图12为本说明书实施例提供的一种铁电存储单元的电路原理图。

具体实施方式

为了使本技术领域的人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本说明书实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

以下结合附图，详细说明本说明书中各实施例提供的技术方案。

如图1所示，本说明书实施例提供一种铁电电容阵列，所述铁电电容阵列包括：第一极板110、铁电介质层130和若干第二极板150。其中，为便于图示简洁，图中仅示出4个铁电电容，每个铁电电容都由第一极板110、铁电介质层130和第二极板150共同构成；这里，多个铁电电容可共用第一极板110，比如，1T2C结构的铁电存储单元中的两个铁电电容，共用第一极板，又比如，相邻的多个存储单元的铁电电容，共用第一极板。因而，可根据版图布置，使得多个铁电电容共用第一极板，从而提高版图中铁电电容的密度。

这样，通过共用第一极板110，可非常方便地制备出铁电电容阵列，既有利于提高铁电电容阵列的密度，从而可提高铁电存储器的容量，又可简化铁电电容阵列的制备工艺流程，减少工艺步骤，降低制备成本。

需要说明的是，这里所说的铁电电容阵列，可以为长链式结构，也可以为平面式结构，甚至是长链式结构和平面式结构组合而得的立体式结构。

具体实施中，可如图2所示，在每个铁电电容中，第一极板110可包括用于金属互连的若干第一电极111(为图示简洁，图中仅示出两个铁电电容的第一电极111)和覆于这些第一电极111上的第一金属内衬层112；铁电介质层130覆于第一金属内衬层112上；第二极板150可包括覆于铁电介质层130上的第二金属内衬层151和覆于第二金属内衬层151上的、用于金属互连的第二电极152。

其中，第一电极111和第二电极152是用于铁电电容与其他电路的电气互连，这样可避免在互连中，对脆弱的金属内衬层带来影响。

在一个实施方式中，第一电极111和第二电极152可在对应的金属互连层中，通过版图的制备而获得，比如刻蚀、沉积生长等制备过程来获得电极。

在一个实施方式中，铁电介质层130覆于第一金属内衬层112上，包括铁电介质层130完全覆盖第一金属内衬层112(见图2)，这时铁电介质层130与第一金属内衬层112大小相同，这时可在制备中有效地保护第一金属内衬层112。

或者，如图3所示，铁电介质层130与第二金属内衬层151大小相同，这样可间隔覆于第一金属内衬层112上。当然，铁电介质层130间隔设置时，其大小也可以与第二金属内衬层151的大小不同，比如比第二金属内衬层151大或者小。

在一个实施方式中，还可根据实际制备需要，如图4所示，在铁电介质层130和第一金属内衬层112之间设置第一介质层120，和/或在铁电介质层130和第二金属内衬层151之间设置第二介质层140，这样采用介质层作为缓冲层，以便于制备过程中保护金属内衬层，其中介质层的材料可以与金属内衬层相同，也可以不同，比如可以优选掺杂锆、硅、铝、钇和钆等之中的至少一种元素的氧化铪作为介质层的材料。还有，可根据实际需要，将介质层的厚度设置优选为2nm～10nm之中的数值。

在一个实施方式中，也可在第一金属内衬层112与第一电极111之间，和/或在第二金属内衬层151和第二电极152之间，设置介质层作为缓冲层。同样，介质层的材料、厚度、设置方式等均可根据实际需要决定，这里不再赘述。

需要说明的是，前述各个实施例中，为了说明方便，将每个铁电电容的第一电极111设置为独立的电极，具体实施中，可根据实际需要，当多个铁电电容可共用第一电极111时，这时可将这多个铁电电容对应的第一电极111设置为一个电极，这里不再赘述。

在一个实施方式中，可根据铁电电容的实际需要，第二极板150相互之间的间隔可以为等间隔，也可以为不等间隔。这里，以65nm工艺为例，可将第二极板150之间的间隔设置为500nm。

和/或，根据铁电电容的实际需要，设置第二极板150的长度，比如以65nm工艺为例，第二极板150的长度设置为600nm。

在一个实施方式中，可根据所选用的铁电介质层130的不同，以及铁电电容的实际需要，设定铁电介质层130的厚度，比如铁电介质层130优选氧化铪，可将氧化铪的厚度可设置为5nm～20nm之间的数值。

在一个实施方式中，第一金属内衬层112的材料包括氮化钛，和/或第二金属内衬层151的材料包括氮化钛。

在一个实施方式中，铁电介质层130的材料可优选氧化铪，这样氧化铪(HfO₂)因不含铅，对CMOS工艺没有污染，且氧化铪是高介电常数介质(高K介质)，这样可在65nm的CMOS工艺作为高K栅介质，以及使用氧化铪后，铁电存储器的工艺可与成熟的CMOS工艺完全兼容，有利于简化制备工艺步骤。还有，氧化铪的薄膜厚度可以做到20nm以下(甚至小于5nm)，有利于提高铁电电容阵列的密度，从而提高铁电存储器的容量。

图5为本说明书实施例提供的铁电电容阵列对外进行互连的结构示意图。

可根据互连的需要，铁电电容阵列的铁电电容的第二极板可以通过若干接触孔(图中未示出)、若干通孔和/或若干金属层与互连目标进行连接，铁电电容的第一极板也可以通过若干接触孔、若干通孔(图中未示出)和/或若干金属层(图中未示出)与互连目标进行连接。如图5所示，铁电电容的第一极板通过接触孔与连接目标进行连接，第二极板通过通孔、金属层与互连目标进行连接，这里不再展开说明。

在一个实施方式中，可以如图5所示，接触孔在与第一极板进行互连中，可以在横向方向上，按预设的距离值，偏离铁电电容所在位置，这样在制备中，既可以不用改变原铁电电容的位置，也有利于简化制备流程。

在本实施例中，铁电电容的第一极板与连接目标的位置关系符合第一连接条件，其中第一连接条件包括无阻隔地互连的条件，这里以晶体管的第一源漏极(比如漏极D)与铁电电容之间的位置关系符合第一连接条件为例进行说明，比如晶体管的第一源漏极靠近需要连接至的铁电电容的第一极板，这时可直接将两者互连。

为便于说明，下面以铁电存储单元的结构形式为1T2C为例进行说明，其中晶体管为N型MOS管。

如图6所示，所述铁电存储单元包括衬底、前述任意一实施例中所述的铁电电容阵列210(图中仅示出两个铁电电容)、晶体管220、板线(PL)、字线(WL)和位线(BL)。

其中，铁电电容阵列210包括第一铁电电容2101和第二铁电电容2102，这里假设这两个铁电电容共用第一极板(如图中所示)，这时这两个铁电电容的第二极板就各自连接至相应的板线，比如第一板线PL1和第二板线PL2，具体实施中，第二极板可通过若干通孔240和若干金属层250互连至板线PL，如图中通过两个通孔240和两个金属层250，将各自的第二极板连接至第一板线PL1、第二板线PL2；

晶体管220设置在衬底上，晶体管220包括第一源漏极(图中标记为漏极D)、第二源漏极(图中标记为源极S)和栅极(图中标记为栅极G)，第一源漏极(即漏极D)连接至晶体管220对应的铁电电容的第一极板，需要说明的是，为图示简洁，图中未示出第一极板的标识，且漏极D实际互连至前述实施例中的第一电极，这里第一铁电电容2101和第二铁电电容2102共用了第一极板，也可以是共用了第一电极，图中也未示出第一电极的标识；

在1T2C结构中，所述板线包括第一板线PL1和第二板线PL2，这样板线就连接至铁电电容(比如第一铁电电容2101、第二铁电电容2102)的第二极板(实际为第二电极)，具体实施中，铁电电容的第二极板就通过若干通孔240和若干金属层250连接至相应板线，比如第一铁电电容2101的第二极板连接至第一板线PL1，第二铁电电容2102的第二极板连接至第二板线PL2；

所述字线连接至所述栅极(即栅极G)，具体实施中，栅极G可通过若干接触孔230、若干通孔240和/或若干金属层250连接至字线WL，为图示简洁，图中仅标识字线WL的标识，并未示出栅极G至字线WL之间的连接；

所述位线连接至所述第二源漏极(这里为源极S)，具体实施中，源极S可通过若干接触孔230、若干通孔240和/或若干金属层250连接至位线BL。

在一个实施方式中，考虑到晶体管220与其对应的铁电电容(比如第一铁电电容2101、第二铁电电容2102)的位置关系符合第一连接条件，且该晶体管的漏极D需要与该晶体管对应的铁电电容的第一电极连接，比如第一连接条件可为晶体管220的漏极D，与需要连接至的铁电电容的极板(如第一极板)的距离较近(也就是符合第一连接条件规定的距离阈值内)，可无阻隔地进行互连，这时可将第一极板延伸至所述第一源漏极的上方(见图中所示)，这样所述第一源漏极(即漏极D)就可通过第一接触孔230与延伸后的所述第一极板(即第一电极)无阻隔地直接连接，来实现互连。

需要说明的是，还可根据实际需要，将前述实施例中的所述铁电介质层、缓冲层等进行同样的延伸(如图中所示)，这里不再赘述。

在一个实施方式中，所述铁电电容阵列中的铁电电容设置于所述衬底上。

在一个实施方式中，所述铁电电容阵列中的铁电电容与所述衬底之间设置有介质层。

图7为采用硅衬底(Si substrate)制作的前述1T2C结构的铁电存储单元的版图示意图。

如图7所示，通孔240的直径设置为0.5um，第二极板的长度(和/或宽度)设置为6um，第二极板之间的间隔设置为等间隔，间隔设置为0.5um，铁电介质层采用氧化铪(图中标记为FE-HfO2)，接触孔230的直径设置为0.22um，背景区域(如图中“…”部分)为介质钝化层，这样通过填充钝化层，以方便制备。

图8为采用多晶硅进行桥接互连的版图示意图。

如图8所示，在硅衬底(Si substrate)上设置多晶硅层，也可以在多晶硅层与衬底之间设置二氧化硅(SiO₂)绝缘介质层(图中未示出)，在铁电电容阵列与衬底之间设置介质层，铁电电容的第一极板通过接触孔连接到多晶硅上，多晶硅还通过接触孔连接到互连的金属层上，第二极板通过通孔连接到互连的金属层上，版图中还设置有钝化层。

图9为前述的1T2C结构的铁电存储单元的电路原理图。

如图9所示，晶体管QT的栅极连接至字线WL，晶体管QT的源极连接至位线BL，晶体管QT的漏极连接至第一铁电电容FC1的第一极板和第二铁电电容FC2的第一极板，这里两个铁电电容共用第一极板，第一铁电电容FC1的第二极板连接至第一板线PL1，第二铁电电容FC2的第二极板连接至第二板线PL2。

在本实施例中，铁电电容的第一极板与连接目标的位置关系符合第二连接条件，其中第二连接条件包括桥接互连的条件，这里以2T2C结构中，两个铁电电容共用第一极板，且第一极板连接至板线，但由于板线被阻隔(如图中所示)，这时就不能无阻隔地互连，就需要通过另外的连接方法(比如桥接方式)，来实现互连。

为便于说明，下面以铁电存储单元的结构形式为2T2C为例进行说明，其中晶体管为N型MOS管，图中仅示出距离铁电电容较近的一个晶体管，另外一个距离铁电电容较远的晶体管未示出。

如图10所示，所述铁电存储单元包括衬底、第一晶体管320和第二晶体管(图中未示出第二晶体管)、板线(PL)、字线(WL)、位线(BL)和多晶硅360。

其中，铁电电容阵列310包括第一铁电电容3101和第二铁电电容3102，这里假设这两个铁电电容共用第一极板(如图中所示)，第二铁电电容3102的第二极板与第一晶体管320的漏极D连接，第一铁电电容3101的第二极板与第二晶体管的漏极连接(图中未示出该连接)，但由于第一铁电电容3101的第二极板不能与第二晶体管的漏极直接互连，比如因为距离远的原因，又比如因为被其他电路阻隔的原因等，这时第一铁电电容3101的第二极板就需要通过若干通孔340、若干金属层350和/或若干多晶硅360(图中未示出该互连的多晶硅)来与第二晶体管进行互连(图中未示出该互连)；

在衬底上设置晶体管，晶体管包括第一源漏极(图中标记为漏极D)、第二源漏极(图中标记为源极S)和栅极(图中标记为栅极G)，其中第一晶体管320的第一源漏极(即漏极D)连接至第一晶体管320对应的铁电电容(这里为第二铁电电容3102)的第二极板，需要说明的是，为图示简洁，图中未示出第二极板的标识，且漏极D实际互连至前述实施例中的第二电极；

在2T2C结构中，板线PL连接至两个铁电电容所共用的第一极板，具体实施中，在第一铁电电容3101和第二铁电电容3102共用第一极板，并需要连接至板线PL，但由于不能直接与板线PL互连，比如，如图中所示因被阻隔而不能无阻隔地互连，这时可采用多晶硅360进行桥接，这样第一极板就通过接触孔330连接至多晶硅360，多晶硅360通过若干接触孔330、若干通孔340和/或若干金属层350连接至板线PL；

所述字线连接至所述栅极(即栅极G)，具体实施中，栅极G可通过若干接触孔330、若干通孔340和/或若干金属层350连接至字线WL，图中仅标识字线WL，未示出栅极G至字线WL之间的连接；

在2T2C结构中，所述位线包括第一位线BL1和第二位线(图中未示出)，所述位线连接至晶体管的第二源漏极(即源极S)，具体实施中，第一晶体管320的源极S就通过若干接触孔330、若干通孔340和/或若干金属层350连接至第一位线BL1，第二晶体管的源极S也通过若干接触孔330、若干通孔340和/或若干金属层350连接至第二位线。

在一个实施方式中，第一极板与多晶硅360之间互连的接触孔330，其位置在横向方向上，按预定的距离值偏离铁电电容所在位置，也就是说，第一极板与多晶硅360之间互连的接触孔330，在横向方向上的偏离的距离符合规定阈值，通过偏离设置，可简化制备流程。

在一个实施方式中，还可在多晶硅360与衬底之间设置介质层。

图11为采用硅衬底(Si substrate)制作的前述2T2C结构的铁电存储单元的版图示意图。

如图11所示，通孔340的直径设置为0.5um，第二极板的宽度设置为6um，第二极板之间的间隔为等间隔，间隔值设置为0.5um，铁电介质层采用氧化铪(图中标记为FE-HfO2)，接触孔230的直径设置为0.22um，其余背景为钝化层，第一极板与多晶硅360之间互连的接触孔230偏离第二铁电电容的距离设置为0.5um。

图12为前述2T2C结构的铁电存储单元的电路原理图。

如图12所示，第一晶体管QT1的栅极和第二晶体管QT2的栅极连接至字线WL，第一晶体管QT1的源极连接至第一位线BL1，第一晶体管QT1的漏极连接至第一铁电电容FC1的第二极板，第二晶体管QT2的源极连接至第二位线BL2，第二晶体管QT2的漏极连接至第二铁电电容FC2的第二极板，第一铁电电容FC1的第一极板和第二铁电电容FC2的第一极板均连接至板线PL。

本说明书实施例还提供一种铁电存储器，所述铁电存储器包括若干如前述各个实施例所述的铁电存储单元，进而将多个铁电存储单元集成在一起，来提高铁电存储器的容量。

为便于理解，下面给出一种基于CMOS的铁电存储器的制备简要说明。

首先，在衬底(比如硅衬底)上，完成金属氧化物半导体场效应晶体管(MOSFET)的基层制备，具体可包括：CMOS晶体管的衬底、源区、漏区、栅介质层、多晶硅poly-silicon互连、接触孔(Contact)的制备工序；

然后，依次制备铁电电容的各个层。具体可包括：

第一步，制备铁电电容的金属互连层，即制备第一电极所在的金属互连层，以及制备出第一电极；

第二步，制备下电极氮化钛(TiN)，即第一金属内衬层；

第三步，制备铁电层氧化铪(HfO2)，即铁电介质层；

第四步，制备上电极氮化钛(TiN)，即第二金属内衬层；

第五步，制备上电极金属互联，即制备第二电极所在的金属互连层，以及制备出第二电极。

需要说明的是，第一电极与第一金属内衬层之间的缓冲层可在第一步与第二步之间完成；相应的，其他缓冲层也可在相应步骤完成，这里不再赘述。

再然后，制备用于互连的多层通孔(Via)、金属互联，直至最后一层金属布线形成，钝化层的形成以及最后一层通孔的刻蚀和填充，此时的工艺与传统CMOS工艺的工序完全兼容；

再然后，完成存储单元的制备、外围电路互联；

最后，封装完成铁电随机存储器的制备。

需要说明的是，前述各实施例中，晶体管是以N型MOS管为例来进行说明，因此当晶体管需要为其他类型的晶体管时，比如P型MOS管，本领域的技术人员应该无需作出任何创造性劳动，就能够根据本说明书相应说明内容作出调整。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims

1.一种铁电电容阵列，其特征在于，包括：

第一极板，所述第一极板包括：

用于金属互连的若干第一电极；以及

覆于所述若干第一电极上的第一金属内衬层；

若干第二极板，所述第二极板包括：

覆于所述铁电介质层上的第二金属内衬层；以及

覆于所述第二金属内衬层上的、用于金属互连的第二电极。

2.如权利要求1所述的铁电电容阵列，其特征在于，所述若干第二极板之间的间隔包括500nm；

和/或所述第二极板的长度包括600nm。

3.如权利要求1所述的铁电电容阵列，其特征在于，所述铁电介质层的厚度包括5nm～20nm。

4.如权利要求1所述的铁电电容阵列，其特征在于，在所述第一金属内衬层与所述铁电介质层之间设置有第一缓冲层；

5.如权利要求1所述的铁电电容阵列，其特征在于,所述第一金属内衬层的材料包括氮化钛；

和/或所述第二金属内衬层的材料包括氮化钛。

6.如权利要求1所述的铁电电容阵列，其特征在于,所述铁电介质层的材料包括氧化铪。

7.如权利要求1所述的铁电电容阵列，其特征在于,所述铁电介质层覆盖所述第一金属内衬层，或者所述铁电介质层间隔覆于所述第一金属内衬层上。

8.一种铁电存储单元，其特征在于，包括：

衬底；

如权利要求1至7中任意一项所述的铁电电容阵列；

板线，所述板线连接至所述晶体管对应的铁电电容的第一极板和第二极板之中的另一个；

字线，所述字线连接至所述栅极；以及

位线，所述位线连接至所述第二源漏极。

9.如权利要求8所述的铁电存储单元，其特征在于，所述铁电电容阵列中的铁电电容设置于所述衬底上。

10.如权利要求9所述的铁电存储单元，其特征在于，所述铁电电容阵列中的铁电电容与所述衬底之间设置有介质层。

11.如权利要求8所述的铁电存储单元，其特征在于，当所述晶体管对应的铁电电容与第一连接目标的位置关系符合第一连接条件，且所述第一连接目标需要连接至所述晶体管对应的铁电电容的第一极板时，将所述第一极板延伸至所述第一连接目标的上方，所述第一连接目标通过第一接触孔连接至延伸后的所述第一极板。

12.如权利要求8所述的铁电存储单元，其特征在于，当所述晶体管对应的铁电电容与第二连接目标的位置关系符合第二连接条件，且所述第二连接目标需要连接至所述晶体管对应的铁电电容的第一极板时，在所述衬底上设置多晶硅层，所述晶体管对应的铁电电容的第一极板通过第二接触孔连接至所述多晶硅层，所述多晶硅层通过第三接触孔、若干第一通孔和若干第一金属层连接至所述第二连接目标。

13.如权利要求12所述的铁电存储单元，其特征在于，所述第二接触孔的位置在横向方向上，按预定的距离值偏离所述晶体管对应的铁电电容所在位置。

14.一种铁电存储器，其特征在于，包括：若干如权利要求8至13中任意一项所述的铁电存储单元。