CN111201711A - 单个封装中的包括混合滤波器和有源电路的rf前端模块 - Google Patents

单个封装中的包括混合滤波器和有源电路的rf前端模块 Download PDF

Info

Publication number
CN111201711A
CN111201711A CN201780095039.8A CN201780095039A CN111201711A CN 111201711 A CN111201711 A CN 111201711A CN 201780095039 A CN201780095039 A CN 201780095039A CN 111201711 A CN111201711 A CN 111201711A
Authority
CN
China
Prior art keywords
package
resonator
die
cavity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780095039.8A
Other languages
English (en)
Inventor
F·艾德
T·卡姆嘎因
G·C·多吉阿米斯
V·K·奈尔
J·M·斯旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111201711A publication Critical patent/CN111201711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/542—Filters comprising resonators of piezoelectric or electrostrictive material including passive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/545—Filters comprising resonators of piezoelectric or electrostrictive material including active elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

描述了在单个封装中包括混合滤波器和有源电路的封装RF前端系统。在一个示例中，封装包括有源管芯，该有源管芯包括声波谐振器。封装衬底电耦接到有源管芯。密封框架围绕声波谐振器并且附接到有源管芯和封装衬底，该密封框架将声波谐振器气密密封在有源管芯和封装衬底之间的腔中。

Description

单个封装中的包括混合滤波器和有源电路的RF前端模块
技术领域
本公开内容的实施例涉及RF前端系统和模块，并且更具体地，涉及包括混合滤波器和有源电路的封装RF前端系统。
背景技术
5G前端模块中的滤波器占了通信系统的总不动产的多达50％或更多。数个这样的滤波器专用于蜂窝通信并采用声波谐振器。另一方面，声波谐振器需要被密封以提高可靠性，同时减少环境条件对滤波器性能的影响。已经提议将滤波器与有源前端电路共同集成在同一管芯上。然而，由于尝试在同一有源管芯上实现气密密封和谐振器，引起硅管芯尺寸增加和可靠性降低，从而导致更高的成本。
附图说明
图1是根据本公开内容的一个实施例的封装系统的截面图的图示。
图2是根据本公开内容的一个实施例的封装系统的截面图的图示。
图3是根据本公开内容的一个实施例的封装系统的截面图的图示。
图4是根据本公开内容的一个实施例的封装系统的截面图的图示。
图5是根据本公开内容的一个实施例的封装系统的截面图的图示。
图6是根据本公开内容的一个实施例的封装系统的截面图。
图7是根据本公开内容的一个实施例的封装系统的截面图。
图8是根据本公开内容的一个实施例的封装系统的截面图。
图9是根据本公开内容的一个实施例的封装系统的截面图。
图10是根据本公开内容的一个实施例的包括电耦接到封装衬底的有源管芯的封装系统的截面图的图示。
图11是根据本公开内容的一个实施例的封装系统的截面图的图示。
图12是根据本公开内容的一个实施例的封装系统的截面图的图示。
图13是根据本公开内容的一个实施例的封装系统的截面图的图示。
图14是根据本公开内容的一个实施例的RF前端系统或模块的示意图。
图15是根据本公开内容的一个实施例的RF混合电路或滤波器的示意图。
图16A和图16B示出了根据本公开内容的实施例的可以集成或嵌入到封装衬底中的各种电容器。
图17A至图17F示出了根据本公开内容的实施例的可以嵌入封装衬底中的各种电感器。
图18是示出根据本公开内容的一个实施例的采用如本文所述的封装系统的计算机系统的示意性框图。
具体实施方式
描述了在单个封装中包括混合滤波器和有源电路的封装RF前端系统。在以下描述中，阐述了许多具体细节，比如，具体的材料和结构方案，以便提供对本公开内容的实施例的透彻理解。本领域技术人员应当清楚，可以在没有这些具体细节的情况下实施本公开内容的实施例。在其它实例中，未详细描述公知特征，以免不必要地使本公开内容的实施例变模糊。此外，应当理解，附图中示出的各种实施例是说明性表示，并且不一定按比例绘制。在一些情况下，将以对最有助于理解本公开内容的方式将各种操作依次描述为多个离散操作，但是，描述的顺序不应当被解释为暗示这些操作必定与顺序有关。特别地，这些操作不需要按照呈现的顺序执行。
某些术语也可以在以下描述中仅出于参照的目的而使用，因而不旨在进行限制。例如，诸如“上”、“下”、“上方”、“下方”、“底部”、“顶部”、“上面”和“下面”之类的术语指的是参照在附图中的方向。诸如“前”、“后”、“后面”和“侧面”之类的术语描述了组件的多个部分在一致但任意框架的参照系中的方向和/或位置，该参照是通过参照文字和描述正在讨论的组件的相关附图可以清楚地做出的。这样的术语可以包括以上具体提到的词语、其派生词和类似含义的词。
本公开内容的实施例涉及RF系统或模块，并且更特别地，涉及完全集成的RF前端系统或模块，其包括混合滤波器，该混合滤波器具有气密密封的声波谐振器(AWR)和前端有源电路。在本公开内容的实施例中，RF前端系统包括前端有源电路(诸如放大器和开关)、无源器件(诸如电容器和电感器)以及AWRs，它们全部被集成在同一封装中。
在本公开内容的实施例中，无源器件和/或声波谐振器可以形成混合滤波器，诸如混合LC/AWR(集中的组件/声波谐振器)滤波器。在一个实施例中，混合滤波器可以包含变压器。混合滤波器或滤波器组可以具有多个谐振器和多个无源组件，以提供例如5G通信系统所需要的不同频带操作。在一个实施例中，混合滤波器可以与诸如功率放大器、低噪声放大器、匹配网络和开关之类的前端有源电路进行集成，以形成完全集成在单个封装中的RF前端系统或模块。集成RF系统可以能够在诸如5G网络之类的高数据速率网络中发送和/或接收射频(RF)信号。
在一个实施例中，前端系统包括具有一个或多个谐振器的有源管芯或主管芯。有源管芯还可以包含一个或多个有源电路，例如放大器和开关。在一个实施例中，有源管芯还可以包括无源器件或组件，例如，在其中形成的电阻器、电容器、电感器和变压器。封装衬底可以电耦接到有源管芯。封装衬底可以包含一个或多个无源组件或器件，例如，嵌入其中的电阻器、电容器、电感器和变压器。密封环或框架可以设置在谐振器的周围并附接到有源管芯和封装衬底，以在谐振器周围形成气密封和/或声密封的腔。在封装衬底和/或有源管芯中设置的无源器件和谐振器可以适当地耦接在一起以形成混合滤波器。混合滤波器可以与设置在有源管芯中的RF前端有源电路进行耦接，以形成完全集成到单个封装中的前端模块。
在另一个实施例中，可以通过密封框架或环将帽或盖附接到有源管芯，以在谐振器周围形成气密封和/或声密封的腔。在一个实施例中，帽可以设置在封装衬底中形成的腔或凹陷中，以能够在有源管芯和封装衬底之间进行短的电连接。在一个实施例中，可通过帽来形成一个或多个电连接，以允许从封装衬底到谐振器进行电连接，而不必经过密封框架的下方或上方。
在又一个实施例中，RF前端系统包括主管芯或有源管芯，其可以包括前端有源电路和无源器件、以及具有在其中设置的一个或多个声波谐振器(谐振器)的谐振器管芯。谐振器管芯可以通过围绕谐振器的密封框架或环附接到有源管芯，并在谐振器周围形成气密封和/或声密封的腔。有源管芯可以电耦接到封装衬底，该封装衬底可以具有嵌入其中的无源器件，例如电容器、电感器和变压器。封装衬底可具有在其中形成的腔或凹陷，并且谐振器管芯可设置在腔内。谐振器管芯可以通过在腔中设置的触点来电耦接到封装衬底。
图1是根据本公开内容的实施例的封装系统100的截面图的图示。在实施例中，封装系统100是包括有源电路和含有谐振器的混合滤波器的封装RF前端模块或系统。在一个实施例中，封装系统100包括有源管芯或主管芯102，所述有源管芯或主管芯102通过电并且物理地耦接到封装衬底104，如图1所示。有源管芯102包括声波谐振器(AWR)或谐振器106。密封框架或环108完全围绕谐振器106，并附接到有源管芯102和封装衬底104，以在谐振器106周围形成气密封和/或声密封的腔110。
在一个实施例中，有源管芯102包括半导体衬底120和互连结构122。在一个实施例中，半导体衬底120可以是半导体衬底，诸如但不限于硅衬底、碳化硅衬底或III-V族半导体衬底，比如但不限于氮化镓(GaN)、氮化铝(AlN)、砷化镓(GaAs)和磷化铟(InP)。在一个实施例中，衬底120是单晶硅衬底。在另一个实施例中，衬底120是氮化镓衬底。
在一个实施例中，半导体衬底120包括有源器件124，例如但不限于二极管和/或晶体管，其设置在半导体衬底120的前侧126之中或上面。互连结构122可以将器件(例如在半导体衬底120之中或之上制造的晶体管)电耦接到前端有源电路(例如但不限于功率放大器、低噪声放大器、匹配网络和开关)。另外，在一个实施例中，半导体衬底120可以包括互连在一起的CMOS晶体管，以形成功能电路(例如，应用处理器的功能电路)。
互连结构122可以设置在衬底120的前侧126上。在一个实施例中，互连结构122是多层互连结构，其包括由电介质层分隔的多个金属化层。导电过孔可以电连接一层金属到另一层金属。每个金属层可以包含用于将信号和功率路由到有源管芯102上的各种器件的多个金属互连。金属层可以由任何合适的金属或金属堆叠形成，例如但不限于铜、铝、金、钴、氮化钛和氮化钽。电介质层可以由任何合适的电介质或电介质堆叠形成，例如但不限于聚酰亚胺、BCB、氧化硅、碳掺杂的氧化硅、氮氧化硅和氮化硅。应当理解，依据要耦接在一起的元件或器件的复杂性和数量，互连结构122可以包含许多金属层和电介质层，例如，位于6-14个金属层与相应的电介质层之间。金属层和导电过孔可以通过任何公知的工艺来制造，例如但不限于镶嵌和双镶嵌工艺。
在一个实施例中，谐振器106可以设置在互连结构122中，如图1所示。谐振器106可以是任何公知的谐振器，例如但不限于，体声波(BAW)谐振器、薄膜体声波谐振器(TFBAR)、固体谐振器(SMR)、轮廓模式谐振器(CMR)、复合纵向模式谐振器(CLMR)或表面声波(SAW)器件。在本公开内容的实施例中，谐振器106是薄膜体谐振器，该薄膜体谐振器具有位于第一电极132与第二电极134之间的压电材料130。压电材料130可以是任何合适的压电材料，例如但不限于氮化铝、氧化锌、锆钛酸铅(PZT)、铌酸钾钠(KNN)等。在一个实施例中，压电材料130可以具有范围在数微米到百分之几微米的范围的厚度。在一个实施例中，谐振器106具有谐振频率或可以在10MHz至10GHz之间的频率进行谐振。在一个实施例中，谐振器106具有悬臂部分136和锚定部分138。在一个实施例中，悬臂部分136在互连结构122中设置的腔140的下方延伸，以使悬臂部分136能够在0.1-3微米之间转变。在一个实施例中，谐振器106可以具有在50微米乘以50微米至500微米乘500微米之间的x-y尺寸。
在一个实施例中，一个或多个电容器150可以设置在互连结构122中。电容器150可以是任何合适的电容器，例如但不限于平行板电容器、金属绝缘体金属(MIM)电容器、叉指(interdigitated)电容器、金属指状电容器和/或杯状或沟槽式电容器。电容器150可以包括电容器电介质，该电容器电介质可以是有机或无机材料，例如二氧化硅填充的环氧树脂、氧化硅、氮化硅、钛酸钡、氧化钛或锆钛酸铅。电容器150可具有如以下关于图16A和图16B更详细描述的形式。在一个实施例中，电容器150通过电连接电耦接到谐振器106。
在一个实施例中，互连结构122可以包括嵌入其中的一个或多个电感器152，如图1所示。电感器152可以是在单级或多级互连结构122中制造的部分环路电感器、单环路电感器或多环路电感器，并且参照图17A-图17F更加详细地进一步描述。在一个实施例中，电感器152通过电连接而电耦接到谐振器106。在一个实施例中，电感器152可以由一匝或多匝导电材料构成，例如，由诸如电介质(例如聚合物、陶瓷、玻璃或空气)分隔开的铜。在一个实施例中，一匝或多匝导电材料被互连结构122的材料分隔开。
在本公开内容的实施例中，互连结构122包括嵌入其中的一个或多个变压器154。在一个实施例中，变压器154包括第一绕组156和第二绕组158，其中第一绕组156和第二绕组158是感应耦合的。在一个实施例中，如图1所示，第一绕组156位于第二绕组158的垂直上方。在一个实施例中，第一绕组156和第二绕组158是基本上彼此对准的。在另一个实施例中，第一绕组156与第二绕组158的中心轴线稍微偏移，以便减小变压器154的耦合系数。在一个实施例中，第一绕组156是在互连结构122的单个金属层中制造的平面绕组，而第二绕组158是在互连结构122的单个不同金属层中制造的平面绕组。在一个实施例中，第一绕组156和第二绕组158可以各自在互连结构122的多个层中制造，以便形成用于变压器154的高品质因子(高Q)电感器。在一个实施例中，第一绕组156可以电耦接到嵌入在互连结构122内的电容器150。在另一个实施例中，第二绕组158可以电耦接到在互连结构122中嵌入的另一个电容器150。
在一个实施例中，有源管芯102通过密封框架或环108直接地且物理地附接到封装衬底104。密封框架108完全围绕谐振器106，并在有源管芯102的互连结构122和封装衬底104之间形成气密密封。密封框架108、互连结构122和封装衬底104在谐振器106的周围形成了气密封和声密封的空气腔110，该空气腔110保护谐振器106不受环境条件和干扰的影响。密封框架108可以由金属制成，例如但不限于金、铜、锡和铟。在其它实施例中，密封框架108可以由绝缘材料制成，例如但不限于，玻璃粉，诸如液晶聚合物之类的聚合物、以及无机电介质。在一个实施例中，密封框架108包括在互连结构122的外表面上设置的金属环或框架，以及在封装衬底104的外表面上的金属环或框架。金属环或框架可以通过以下方式直接键合在一起：例如，扩散键合或者可以通过中间焊料如共晶焊料(例如，金锡)键合在一起。在一个实施例中，在谐振器106下方的封装衬底104中形成腔160，以允许谐振器106在至少0.1-3微米之间自由转变。在封装衬底104中包括腔160能够利用更薄的密封环108，这使得有源管芯102和封装衬底104能够通过较短的触点162电耦接在一起，从而提高性能。在一个实施例中，密封框架108可以具有小于5微米的厚度，并且在其它实施例中，小于3微米。在本公开内容的实施例中，密封框架可以具有0.5-10微米之间的厚度。
尽管在图1中仅示出了单个谐振器106，但是应当理解，有源管芯102可以包含两个或更多个谐振器106。在一个实施例中，两个或更多个谐振器106可以位于由有源管芯102、密封框架108和封装衬底104形成的腔110中。在另一实施例中，有源管芯102可包含两个或更多个谐振器106和两个或更多个密封框架108，从而一个谐振器106可位于一个腔中，而第二谐振器106可以位于第二不同的腔中。
有源管芯102可以包含在互连结构122的外表面上设置的多个接触垫或键合垫128。键合垫128可以电耦接到各种有源器件和电路，以及电耦接到在有源管芯102之上或之中设置的无源器件。有源管芯102可以通过多个电触点162电耦接到封装衬底104，所述多个电触点162例如但不限于覆晶触点、焊球和焊料凸块。
在一个实施例中，封装系统100包括设置在密封框架108的周边内的一个或多个触点162，如图1所示。在一个实施例中，封装系统100包括位于密封框架108的周边内的至少两个电触点162，从而可以在腔110内提供与谐振器106的每个电极132和134的电接触。在一个实施例中，封装衬底104具有管芯侧164和接地焊盘(land)侧或二级互连(SLI)166。多个接触垫168设置在管芯侧164上。在一个实施例中，焊球或凸块162将有源管芯122上的接触垫128电耦接到封装衬底104上的相应接触垫168，如图1所示。封装衬底104的接地焊盘侧166包括多个接触垫或接地焊盘垫170。多个二级触点172，例如焊球或凸块，可以设置在垫170上，以使封装系统100能够与其它组件(例如，母板或主板)进行电耦接。
封装衬底104可以是任何合适的封装衬底。在一个实施例中，封装衬底104是有机多层印刷电路板，包括二氧化硅填充的环氧树脂、FR4或聚酰亚胺。在另一个实施例中，封装衬底104是无机封装衬底，例如陶瓷衬底，例如低温共烧陶瓷衬底或高温共烧陶瓷衬底、玻璃衬底(例如，氧化硅)或半导体衬底(例如，硅)。在一个实施例中，封装衬底104是多层封装衬底，其包括多个金属化层174，每个金属化层包括电迹线177或电源层。每个金属化层174可以通过一个或多个电介质层176与相邻的金属层174分隔开。导电过孔179可以设置在电介质层176中，以实现从一个金属化层到另一金属化层的电连接。在一个实施例中，当例如利用激光通过开口进行钻孔以形成过孔179时，该过孔可以具有圆锥形状，如图1所示。
在一个实施例中，封装衬底104包括嵌入在其中的一个或多个电感器180，如图1所示。如参照图17A-17F更加详细描述，电感器180可以是在单级或多级封装衬底104中制造的部分环路电感器、单环路电感器或者多环路电感器。在一个实施例中，电感器180可以通过电连接而电耦接到谐振器106。在一个实施例中，电感器180可以由一匝或多匝诸如铜之类的导电材料构成，并由诸如聚合物、陶瓷、玻璃或空气之类的电介质分隔开。在一个实施例中，一匝或多匝导电材料由封装衬底104的材料分隔开。在本公开内容的一个实施例中，电感器180可以是包括变压器等效电路(例如，Pi-网络或T-网络)的电感器网络的一部分。
在一个实施例中，封装衬底104可以包括嵌入其中的一个或多个电容器182。电容器182可以是平行板电容器或叉指电容器，并且可以制造在封装衬底104的单个金属层174或多个金属层174中，如参照图16A和16B更详细地描述。在一个实施例中，电容器182可以电耦接至有源管芯102的谐振器106。在一个实施例中，电容器182可以通过电连接而电耦接到电感器180。
在本公开内容的实施例中，封装衬底104包括嵌入其中的一个或多个变压器184。在一个实施例中，变压器184具有第一绕组186和第二绕组188，其中，第一绕组186和第二绕组188是电感应耦合的。在一个实施例中，如图1所示，第一绕组186位于第二绕组188的垂直上方。在一个实施例中，第一绕组186和第二绕组188是基本彼此对准的。在另一实施例中，第一绕组186具有中心轴线，该中心轴线与第二绕组188的中心轴线略有偏移，以减小变压器184的耦合系数。在一个实施例中，第一绕组186是在封装衬底104的单金属层174中制造的平面绕组，而第二绕组188是在封装衬底104的不同金属层174中制造的平面绕组。在一个实施例中，第一绕组186与第二绕组188间隔15微米至60微米之间的垂直距离。在一个实施例中，第一绕组186和第二绕组188可以各自制造在封装衬底104的多层174中，以便形成用于变压器184的高品质因数(高Q)电感器。在一个实施例中，第一绕组186可以电耦接到封装衬底104内嵌入的一个电容器182。在一个实施例中，第二绕组188可以电耦接到封装衬底104内嵌入的另一电容器182。在一个实施例中，变压器184可以是垂直变压器，其中，第一绕组186和第二绕组188是在封装衬底104的多个层174中制造的。在一个实施例中，第一绕组186和第二绕组188可以彼此交错。在一个实施例中，垂直变压器具有如下实施方式：其中，第一绕组186和第二绕组188的竖直轴线不对准并且有偏移以提供相互耦合调节。在一个实施例中，封装衬底104包括附接到封装衬底104的管芯侧164的一个或多个离散电感器和/或一个或多个离散电容器(图中未示出)。在一个实施例中，一个或多个天线可以被嵌入封装衬底104内(图中未示出)。
在一个实施例中，封装衬底104是基于玻璃的衬底(例如，常规玻璃，比如，氧化硅或二氧化硅或光敏玻璃)、或基于陶瓷的衬底(例如，氧化铝或低温共烧陶瓷(LTCC))，因为这些材料及其中所含的金属特征是气密封的并且可能不需要在谐振器106周围用气密封材料对腔110进行额外的涂覆即可对谐振器106进行气密密封。
图2是根据本公开内容的一个实施例的封装系统200的截面图的图示。封装系统200类似于封装系统100，但是，封装系统200包括封装衬底204。封装衬底204类似于封装衬底104，但不包括其中设置在谐振器106下方的腔160，如图2所示。相对于封装衬底104，在谐振器106下方的封装衬底204中不包括腔的情况下，可以降低制造封装衬底204的成本和难度。在一个实施例中，可以通过密封框架208将有源管芯102附接到封装衬底204，其中，所述密封框架208可以类似于密封框架或环108，但是可以实质上比密封框架或环108更厚，以便为谐振器106进行转换提供足够的空间。在一个实施例中，密封框架208可以具有大于5微米的厚度，并且在其它实施例中，可以具有大于10微米的厚度。因为密封框架208更厚并且将有源管芯102与封装衬底204间隔开更大的距离，所以电触点228也可能需要被制造得更厚，如图2所示。在一个实施例中，衬底204是基于玻璃或基于陶瓷的衬底，使得不一定需要在腔110中的封装衬底204的外表面上设置气密封涂层以对谐振器106进行气密密封。
图3是根据本公开内容的一个实施例的封装系统300的截面图的图示。除了封装系统300包括封装衬底304，封装系统300类似于封装系统100。除了封装衬底304包括气密封涂层390，封装衬底304类似于封装衬底104。在一个实施例中，气密封涂层390设置在腔110中的封装衬底304的管芯侧164上，以对腔110中的封装衬底304提供气密密封。当封装衬底304是有机衬底或包含有机材料时，使用气密封涂层390是特别有用的。应当理解，有机材料(例如通常在有机衬底中使用的环氧树脂堆积膜、阻焊剂和FR4)不是气密封的。因此，可能期望在谐振腔110中涂覆任何有机材料，与气密封层390提供完全密封的腔110。在一个实施例中，气密封涂层390设置在封装衬底304的管芯侧，沿着封装衬底304中形成的腔396的侧壁392和底表面394，如图3所示。气密封涂层390可以由任何合适的气密封材料形成，例如诸如铜之类的金属、或者气密封无机电介质(例如但不仅限于氧化硅和氮化硅)。在要避免特征的电气短路的区域中，无机电介质可能是合适的。可以通过例如电镀或物理气相沉积(例如，溅射)来形成金属气密封涂层390。可以通过物理气相沉积或化学气相沉积来形成气密封无机电介质。可以通过例如掩模和蚀刻来对大面积设置的气密封涂层进行图案化。
图4是根据本公开内容的一个实施例的封装系统400的截面图的图示。除了封装系统400包括封装衬底404，封装系统400类似于封装系统200。如图4所示，封装衬底404包括在封装衬底404的管芯侧164的外平坦表面上设置的密封层490。气密封涂层490设置在腔110中的封装衬底404的外表面上。
图5是根据本公开内容的一个实施例的封装系统500的截面图的图示。除了封装系统500包括封装衬底504，封装系统500类似于封装系统100。除了封装衬底504包括一部分由气密封涂层590和一部分由封装衬底504的金属层和过孔产生的气密封屏蔽，封装衬底504类似于封装衬底104。例如，在一个实施例中，可以通过在腔596内沿着封装衬底504的外表面(包括沿着封装衬底504中形成的腔596的侧壁592和底表面594)设置密绝缘层590，例如无机电介质(比如，氧化硅或氮化硅)，来形成气密封屏障，如图5所示。此外，气密封屏障可以包含封装衬底504的一个或多个过孔179，以密封腔596的侧壁。此外，气密封屏障可以包括封装衬底504的金属层174的一个或多个金属迹线或键合垫，如图5所示。
图6是根据本公开内容的一个实施例的封装系统600的截面图。封装系统600类似于封装系统100。封装系统600还包括帽或盖690。在一个实施例中，密封框架或环608完全围绕谐振器106并且将帽690直接且物理地附接到有源管芯102。密封框架或环608完全围绕谐振器106，并在有源管芯102的互连结构122和帽690之间形成气密密封。密封框架608、互连结构122和帽690在谐振器106周围形成气密封和声密封的空气腔610，其保护谐振器106不受环境条件和/或干扰的影响。密封框架或环608可以用关于密封框架或环108所描述的任何材料和工艺来制造。
在一个实施例中，帽690是由诸如硅之类的半导体、诸如氧化铝或低温共烧陶瓷(LTCC)之类的陶瓷、金属或其它气密封材料形成的。在一个实施例中，帽690可包括设置在最靠近谐振器106的表面中的腔692，以提供足够的空间使谐振器106能够在腔610中在0.1-3微米之间转换。在一个实施例中，腔692可通过机械加工或蚀刻形成在帽690中。
在一个实施例中，如图6所示，帽690可以位于封装衬底104中形成的腔160内。在一个实施例中，腔160具有足够的容积以允许在将有源管芯键合到封装衬底104时容易将帽690插入到腔160中。如图6所示，在一个实施例中，帽690从腔或凹陷160向外稍微突出。在另一实施例中，帽690具有的上表面与封装衬底104的管芯侧164的上表面基本上是处于同一平面。
在一个实施例中，腔160具有足够的深度以容纳帽690的高度。在一个实施例中，帽690仅用于对谐振器106进行气密密封，并且不提供电路由。这样，到谐振器106的电极132和134的电连接620是在互连结构122中被路由以将它们与密封框架608进行电隔离，如图6所示。在一个实施例中，如图6所示，触点628提供封装衬底104和谐振器106的电极132及134之间的电耦合，触点628位于密封框架或环608的周界之外并且位于腔610的外面。
图7是根据本公开内容的一个实施例的封装系统700的截面图。封装系统700包括耦接到封装衬底104的有源管芯，例如，有源管芯102，如图7所示。封装系统700包括帽或盖790。在一个实施例中，帽790通过密封框架或环708附接到有源管芯102。密封框架或环708完全围绕谐振器106，并将帽790直接并物理地附接到有源管芯102。密封框架708完全围绕谐振器106，并在有源管芯102的互连结构122和帽709之间形成气密密封。密封框架708、互连结构122和帽790在谐振器106周围形成气密封且声密封的空气腔710，其保护谐振器106免受环境条件和干扰的影响。密封框架708可以由关于密封框架108所描述的任何材料和工艺制成。在一个实施例中，帽790是由诸如硅之类的半导体、陶瓷、玻璃或环氧树脂形成。在一个实施例中，帽790具有最靠近有源管芯102的表面794，该表面是平坦的，如图7所示。在一个实施例中，帽790具有在谐振器106下方延伸并附接到密封框架708的平坦表面794，如图7所示。应当理解，与具有凹陷或腔的帽相比，制造平坦的帽790可能更容易或更便宜。在一个实施例中，密封框架708具有足够的厚度以使帽790的平坦表面794与谐振器106充分间隔，以允许谐振器106在0.1-3微米之间转换。在一个实施例中，密封框架708具有大于5微米的厚度，并且在其它实施例中，大于10微米。在一个实施例中，帽790的平坦表面794位于衬底104的管芯侧表面164之下。在一个实施例中，帽790仅用于对谐振器106进行气密密封，而不提供电路由。这样，到谐振器106的电极132和134的电连接720设置在互连结构122中，以将它们与密封框架708进行电隔离。在一个实施例中，触点728提供封装衬底104与谐振器106的电极132和134之间的电耦合，触点728位于密封框架708的周边之外和腔710之外，如图7所示。
图8是根据本公开内容的实施例的封装系统800的截面图。封装系统800包括电耦接到封装衬底804的有源管芯，例如有源管芯102。封装衬底804在大多数方面中可以类似于封装衬底104，例如由相同的附图标记来表示。封装系统800包括帽或盖890。帽或盖890提供有源管芯102上的谐振器106与封装衬底804之间的电连接和路由。在一个实施例中，帽890包括具有通过电介质和/或高电阻率半导体材料相互分开的金属过孔和/或迹线形式的互连。例如，在一个实施例中，帽890可以包括多层互连结构，所述多层互连结构包括被电介质层分隔的多个金属化层。导电过孔可以将一层金属电连接到另一层金属。每个金属层可以包含用于在帽890内对信号和功率进行路由的多个金属互连。金属层可以由任何合适的金属或金属堆叠形成，例如但不限于铜、金、铝、钴和钛。电介质层可以由任何合适的电介质或电介质堆叠形成，例如但不限于氧化硅、碳掺杂的氧化硅、氮氧化硅和氮化硅。帽890具有一个或多个顶侧或管芯侧接触垫892，其能够通过例如焊球或凸块894将帽890直接电耦接至有源管芯102。在一个实施例中，帽890具有至少两个接触垫892和两个焊料球或凸块894，以使得帽890电连接到谐振器106的电极132和134。
在一个实施例中，帽890包括多个底部接触垫896，其可以通过电触点897(例如，焊球或焊料凸块)电耦接至在封装衬底804的腔或凹陷860中设置的接触垫898，如图8所示。在一个实施例中，帽890位于在封装衬底804的管芯侧164中形成的腔或凹陷860中，如图8所示。在一个实施例中，密封框架或环808完全围绕谐振器106，并且将帽890直接并物理地附接到有源管芯102。密封框808完全围绕谐振器106，并在有源管芯102的互连结构122与帽890之间形成气密密封。密封框架808、互连结构122和封装衬底804在谐振器106周围形成气密封和声密封的空气腔810，其保护谐振器106免受环境条件和干扰的影响。密封框架808可以由诸如关于密封框架108所描述的任何材料和工艺形成。在一个实施例中，将帽890耦接到有源管芯102并且特别是耦接到谐振器106的触点894位于密封框架808和腔810的周边内。以这种方式，可以消除密封框架808的上方或下方去往谐振器106的路由。在一个实施例中，帽890包括位于谐振器106下方的腔870。腔870可以使谐振器106能够在0.1-3微米之间自由转换。
在一个实施例中，帽890可以包括无源器件，例如，嵌入其中的电阻器、电容器、电感器和变压器。在一个实施例中，一个或多个电感器嵌入在帽890内。电感器可以是在帽890的单层或多层中制造的部分环路电感器、单环路电感器或多环路电感器，并且如参照图17A-17F更详细描述。在一个实施例中，形成在帽890内的电感器可以通过电连接而电耦接到谐振器106。在一个实施例中，帽890可以包括嵌入其中的一个或多个电容器。电容器可以是平行板电容器或叉指电容器，并且可以在帽890的单个金属层或多个金属层中制造，如参照图16A-16B更详细地描述的。在一个实施例中，嵌入在帽890内的电容器可以电耦接到谐振器106。
图9是根据本公开内容的一个实施例的封装系统900的截面图。除了封装系统900包括帽990，封装系统900类似于封装系统800，帽990不包括如图9所示的谐振器106下方的腔。在一个实施例中，帽990具有最接近有源管芯102的平坦或大体平坦的上表面992。平坦的帽990比其中设置有凹陷或腔的帽更容易制造且更便宜。在一个实施例中，帽990的平坦表面992通过密封框架或环908附接到有源管芯102。密封框架908完全围绕谐振器106，并在有源管芯102的互连结构122和帽990之间形成气密密封。密封框架908、互连结构122和帽990在谐振器106周围形成气密封且声密封的空气腔910，其保护谐振器106免受环境条件和干扰的影响。密封框架908可以用例如关于密封框架108所描述任何材料和工艺制成。在一个实施例中，密封框架908具有足够的厚度以使帽990的平坦表面992与谐振器106充分地间隔，以允许谐振器106在0.1-3微米之间转换。在一个实施例中，密封框架908具有大于5微米的厚度，并且在其它实施例中，具有大于10微米的厚度。在一个实施例中，如图9所示，帽990完全位于在封装衬底804中设置的腔860中。
图10是根据本公开内容的实施例的封装系统1000的截面图的图示，该封装系统1000包括电耦接到封装衬底1004的有源管芯1002。封装系统1000包括声波谐振器(AWR)管芯或谐振器管芯1009，其包括一个或多个声波谐振器(AWR)或谐振器1006。在一个实施例中，如图10所示，AWR管芯1009通过密封框架或环1008附接到有源管芯1002，密封框架或环1008完全围绕谐振器1006以形成气密封和/或声密封的腔1010。
在一个实施例中，除了有源管芯1002可以不包括谐振器106，有源管芯1002可以类似于有源管芯102。有源管芯1002可以包括有源电路和特征并且类似于有源管芯102，例如，用相同的附图标记来表示。在一个实施例中，腔1040可以设置在有源管芯1002中以提供空气间隙，以使谐振器1006能够在0.1-3微米之间转换。在一个实施例中，通过例如去除(例如通过蚀刻)谐振器1006上方的互连结构122的部分，在互连结构122中形成腔1040。在一个实施例中，腔1040可以延伸穿过互连结构122并进入衬底120中，如虚线1011所示。
封装衬底1004可以是与封装衬底104类似的封装衬底，并且可以包括例如由相同的附图标记表示的类似特征。如图10所示，谐振器管芯1009的顶侧1020包括谐振器1006，并且谐振器管芯1009的底侧1024包括多个接触垫或键合垫1022。谐振器1006可以类似于如上所述的谐振器106。在一个实施例中，如图10所示，多个互连1026将接触垫1022电耦接到谐振器1006的不同电极。在一个实施例中，互连1026通过衬底过孔(TSV)，其可以提供接触垫1022到谐振器1006的直接电连接。
可以通过形成开口，例如通过激光钻孔或蚀刻，穿过AWR管芯1009，然后用诸如铜或钨之类的导电材料填充开口，来形成衬底过孔。在一个实施例中，谐振器管芯1009可以包括位于谐振器1006的悬臂部分下方的腔1028，以允许谐振器1006在0.1-3微米之间转换。在一个实施例中，谐振器管芯1009可以位于在封装衬底1004中形成的腔或凹陷1060中。在一个实施例中，如图10所示，多个接触垫1030设置在腔1060的底表面1061上。在一个实施例中，接触垫1030可以通过触点1032(例如焊料凸块或焊球)电耦接到对应的接触垫1022。在一个实施例中，封装衬底1004可以包括位于腔底表面1061与接触垫170之间的至少一个金属层174，以使得谐振器1006能够容易地电耦接到一个或多个无源器件，例如，嵌入到封装衬底1004中的电感器180、电容器182和变压器184。
图11是根据本公开内容的一个实施例的封装系统1100的截面图的图示。封装系统1100类似于封装系统1000，但是包括有源管芯1102。如图1所示，除了有源管芯1102不包括在谐振器1006上方的互连结构122中设置的腔1010之外，有源管芯1102可以类似于有源管芯1002。在一个实施例中，互连结构122包括在谐振器1006上方的平坦或大体上平坦的外表面1120。在谐振器1006上方的互连结构122中不包括腔，可以简化互连结构122的制造并提高可靠性。
在一个实施例中，谐振器管芯1009通过密封框架或环1108附接到有源管芯1102的平坦表面1120，该密封框架或环1108完全包围谐振器1006并在谐振器1006周围形成气密封腔1110。在一个实施例中，密封框架1108足够厚，以便在谐振器1006上方提供足够的空间，使得谐振器1006可以在0.1-3微米之间自由谐振。在一个实施例中，密封框架1108具有大于5微米的厚度，而在另一个实施例中，具有大于10微米的厚度。
图12是根据本公开内容的实施例的封装系统1200的截面图的图示。除了封装系统1200包括AWR管芯1209之外，封装系统1200类似于封装系统1000。AWR管芯1209类似于AWR管芯1009，但是AWR管芯1209包括设置在其中的多层互连结构1220。多层互连结构1220包括过孔和金属层，以提供从帽1209的底表面1024上设置的键合垫1022到谐振器1006的电连接，如图12所示。
在一个实施例中，互连结构1220包括由电介质层1226分隔的多个金属化层1224。导电过孔1228可以将一个金属层电连接到另一金属层。每个金属层1224可以包含用于将信号和电源路由到帽1209中的各种器件的多个金属互连。在一个实施例中，金属层可以由任何合适的金属或金属堆叠形成，例如但不限于铜、铝、金、钴和钛。电介质层可以由任何合适的电介质形成，例如但不限于聚酰亚胺、BCB、氧化硅、碳掺杂的氧化硅、氮氧化硅和氮化硅。在一个实施例中，一个或多个电容器可以设置在帽1209中。电容器可以是任何合适的电容器，例如但不限于平行板电容器、金属绝缘体金属(MIM)电容器、叉指电容器和/或帽或沟槽电容器。电容器可以包括电容器电介质，该电容器电介质可以是有机或无机材料，比如，硅基环氧树脂、氧化硅、氮化硅、钛酸钡、氧化钛或钛酸铅锆。电容器可以如参照图16A和图16B更详细描述的那样来制造。在一个实施例中，互连结构1220中的电容器通过电连接电耦接到谐振器1006。
在一个实施例中，帽1209的互连结构1220可以包含一个或多个嵌入其中的电感器。电感器可以是在帽1209的互连结构1220的单层或多层中制造的部分环路电感器，单环路电感器或多环路电感器，并且将相对于图17A-17F更详细地描述。在一个实施例中，互连结构1220中的电感器通过电连接而电耦接到谐振器1006。
图13是根据本公开内容的一个实施例的封装系统1300的截面图的图示。除了封装系统1300包括位于谐振器1006上方的具有平坦表面1120的有源管芯1102，封装系统1300类似于封装系统1200。密封框架或环1108将帽1209耦接到平坦表面1120，以在谐振器1006周围产生气密封腔1110。在一个实施例中，互连结构122包括位于谐振器1006上方的平坦或大体上平坦的外表面1120。在谐振器1006上方的互连结构122中不包括腔，可以简化互连结构122的制造并提高可靠性。
图14是RF前端系统或模块1400的示意图。RF模块1400包括无源器件1410以及有源器件和电路1420。无源器件1410可以包括并联耦接在一起的声波谐振器1430和电感器1440。有源器件和电路1420可以包括晶体管1450、放大器1460和开关1480。在一个实施例中，无源器件1410可以耦接在一起以形成混合滤波器或混合滤波器组。在一个实施例中，混合滤波器是诸如下面结合图15描述的混合滤波器1500。在一个实施例中，无源器件1410和有源器件以及电路1420被集成到单个封装系统中，比如上述封装系统100-1300之一。
本公开内容的实施例涉及混合滤波器，并且更具体地，涉及具有声波谐振器(AWR)、集中组件谐振器以及变压器的滤波器及其封装。本公开内容的实施例涉及具有多个声波谐振器(AWR)和基于变压器的谐振器的射频(RF)混合滤波器。本公开内容的实施例的基本原理包括利用至少一个RF变压器作为LC谐振器的核心以及一个或多个声波谐振器，以改善所形成的混合滤波器的带外抑制。使用变压器减少了滤波器中的组件的数量。另外，变压器的宽带特性导致低寄生效应，从而使滤波器能够在高频率进行操作。可以通过使用变压器的等效电路(例如，T-网络或Pi-网络)来进一步实现滤波器。在一个实施例中，混合电路包括多个并联声波谐振器，以增强保护频带中和频带边缘处的信号抑制。本公开内容的混合滤波器可以表现出宽的带宽和急剧的滚降。本公开内容的混合滤波器可以用于需要按照高速率处理数据的下一代移动和无线通信设备和基础设施中，例如5G网络。在实施例中，本公开内容的滤波器可以表现出优异的滚降和带外抑制以实现多无线电共存。
在本公开内容的实施例中，混合滤波器是混合LC/AWR(集中分量/声波谐振器)滤波器，其包括RF无源元件(例如，电感器、变压器和电容器)以及使用压电材料制造的声波谐振器，例如薄膜体声波谐振器(FBAR至TFBAR)。在一个实施例中，可以将变压器的第一绕组耦接到第一端口和第一声波谐振器，并且可以将第二声波谐振器耦接到变压器的第二绕组和第二端口。第一电容器可以与电感器的第一绕组并联耦接，并且第二电容器可以与变压器的第二绕组并联耦接。可以将包括与电容器并联耦接的电感器的集中元件谐振器设置在第一声波谐振器的耦接与变压器的第一绕组之间。
图15是根据本公开内容的一个实施例的RF混合电路或滤波器1500的示意图。混合滤波器1500包括第一声波谐振器(AWR)1510、集中分量谐振器1524、变压器(XFMR)1512和第二声波谐振器(AWR)1514。在一个实施例中，第一AWR 1510具有耦接到第一端口或输入端口1502的第一电极，并且具有耦接到地的第二电极。在一个实施例中，电感器1520具有耦接到AWR 1510的第一电极和耦接到输入端口1502的第一端以及耦接到第一节点1530的第二端。电容器1522与电感器1520并联耦接。电容器1522和电感器1520产生集中元件谐振器1524，该集中元件谐振器1524在通带区域之下或之上形成传输零。变压器1512的第一线圈或绕组1534具有耦接到节点1530的第一端和耦接到地的第二端。变压器1512的第二线圈或绕组1536具有耦接到节点1540的第一端和耦接到地的第二端，如图15所示。电容器1550具有耦接到节点1530的第一电极或板，并且在一个实施例中，第二电极或板耦接到地。在一个实施例中，电容器1550的第二电极直接连接到变压器1512的第一绕组1534的第二端。电容器1560具有耦接到节点1540的第一电极或板，而在一个实施例中具有耦接到地的第二电极或板。在一个实施例中，电容器1560的第二电极直接连接到变压器1512的第二绕组1536的第二端。尽管电容器1550和电容器1560的第二端中的每一个被示出为耦接到地，但是在一个实施例中它们可以均连接到相同或不同的DC电压以便提供调谐能力。滤波器的极点是由电容器1550和1560以及变压器1512来限定的。在一个实施例中，滤波器1500具有两个极点，因此可以视为二阶滤波器。在另一实施例中，滤波器1500具有两个以上极点，并且可以视为更高阶的滤波器。
第二AWR 1514具有耦接到节点1540的第一电极和耦接到第二端口或输出端口1504的第二电极。在一个实施例中，图15的混合滤波器1500包括两个声波谐振器AWR 1510和AWR 1514。声波谐振器充当位于通带边缘周围的传输零，从而使滤波器1500在相邻的保护带中获得强抑制。
在一个实施例中，滤波器1500可以包括一个或多个匹配电感器。在一个实施例中，滤波器1500包括电感器1570，该电感器1570具有耦接到输入端口1502的第一端和耦接到地的第二端。在一个实施例中，滤波器1500可以包括在第二AWR 1514和节点1540之间设置的电感器1580。在一个实施例中，电感器1580具有耦接到节点1540的第一端和耦接到AWR1514的第一电极的第二端，如图15所示。在一个实施例中，电感器1570和电感器1580是匹配电感器，并且分别在低频率和高频率处用作传输零(负责信号衰减)。
在一个实施例中，如图15所示，滤波器1500可以包括电容器1590，该电容器1590具有耦接到节点1530的第一电极或板以及耦接到节点1540的第二电极或板。电容器1590可以与变压器1512形成另一传输零。
在本公开内容的实施例中，电感器1520、1570和1580中的单个电感器可以被实现为两个或更多个较小电感器的串联组合，以改善操作的频率范围、带内和带外性能，以电感密度和/或品质因数为代价。类似地，电容器1522、1550、1560和1590中的单个电容器可以被实现为两个或更多个较小电容器的并联组合。在一个实施例中，电感器可以具有范围在0.1至15纳亨(nH)内的电感。在一个实施例中，电容器可以具有范围在0.1至15皮法拉(pF)内的电容。
变压器1512的第一绕组1534和第二绕组1536可以电感耦合在一起。也就是说，第一绕组1534和第二绕组1536可以足够靠近在一起以提供互感耦合。在一个实施例中，第一绕组1534和第二绕组1536具有介于0.01至0.5之间的低电感互耦系数。在一个实施例中，第一绕组1534和第二绕组1536的尺寸足以产生1：2-2：1之间的电感比率。在一个实施例中，第一绕组1534和第二绕组1536具有大约1：1的电感比率。第一绕组1534可以视为变压器1512的初级线圈，第二绕组1536可以视为变压器1512的次级绕组。在一个实施例中，变压器1512可以被诸如电感器的T-网络或电感器的Pi-网络之类的变压器等效电路代替。
在一个实施例中，混合滤波器1500是RF带通滤波器。滤波器1500可以拒绝处于低频和高频的信号。输入端口1502和输出端口1504之间的信号传输在所期望的通带区域中是最大的。在一个实施例中，将具有频率在800MHz到8GHz之间的RF模拟输入信号施加到输入端口1502。在一个实施例中，将位于3.3到4.2GHz之间的模拟信号提供到输入端口1502。在另一实施例中，向输入端口1502提供4.4至4.9GHz之间的输入信号。输入信号通过滤波器1500，并且经滤波的模拟输出信号提供给输出端口1504。
图16A和图16B示出了根据本公开内容的实施例的各种电容器，其可以集成或嵌入到封装衬底、有源管芯、帽或AWR管芯中。在实施例中，电容器是由金属电极和这些电极之间的损耗正切电介质材料组成的薄膜谐振器。电容器的质量随着损耗正切的减小而提高。电容器电介质材料可以具有高介电常数以减小电容器的底面积。在一个示例性实施例中，图16A是诸如多层有机封装衬底或低温共烧衬底之类的多层封装衬底1600的截面图。衬底1600包括第一侧面1602以及与第一侧面1602相对的第二侧面1604。多个接触垫1606可以设置在第一侧面1602上，并且多个接触垫1608可以设置在第二侧面1604上。多层衬底1600包括多个金属层1610，例如铜层。每个金属层1610包括多个金属迹线或导体1612。多个电介质层1620，例如二氧化硅或氧化硅层，设置在金属层1610之间，以使金属层1610彼此电隔离。电介质层1620也可以设置在金属层1610的迹线1612之间。多个导电过孔1622，例如铜过孔，可以设置在电介质层1620中，以实现相邻金属层1610之间的电连接。
在一个实施例中，封装衬底1600可以包括平行板电容器1630，其包括在一个金属层1610中形成的第一电极或板1632和在第二垂直相邻的金属层1610中形成的第二电极或板1634。在一个实施例中，在第一电极或板1632与第二电极或板1634之间的电介质层1620的一部分形成电容器1630的电容器电介质层。
在一个实施例中，封装衬底1600可以包括一个或多个平行板电容器1640，其包括在一个金属层1610中形成的第一电极或板1642和在第二垂直相邻的金属层1610中设置的第二电极或板1644。电容器1640可以包括由与用于隔离封装衬底1600的金属层1610的电介质材料1620不同的电介质材料形成的电容器电介质1646。在一个实施例中，电介质1646是高介电常数的材料，比如，金属氧化物介电材料，例如，氧化铝、氧化锆、氧化铪、BST或PZT。在一个实施例中，电介质1646是低损耗正切电介质材料。以这种方式，可以制造高性能电容器。
在一个实施例中，封装衬底1600可以包括一个或多个平行板电容器1650。电容器1650包括第一电极或板1652、第二电极或板1654和设置在它们之间的中间电容器电介质1656。在一个实施例中，如图16A所示，电容器1650设置在衬底1600的单个金属层1610中。在一个实施例中，电容器电介质1656可以由具有高介电常数的电介质材料(例如，高k电介质)形成，该电介质材料不同于用于形成封装衬底1600的电介质材料1620。在一个实施例中，电介质1656是高介电常数材料，比如，金属氧化物电介质材料，例如，氧化铝、氧化锆、氧化铪、BST或PZT。在一个实施例中，电介质1656是低损耗正切电介质材料。以这种方式，可以制造高性能电容器。
在一个实施例中，封装衬底1600可以包括一个或多个电容器1660，如图16A所示。电容器1660包括顶部电极1662和底部电极1664。顶部电极1662包括过孔部分1666。过孔部分1666通过电容器电介质1668与底部电极1664分隔。在用诸如铜之类的导电材料填充过孔之前，可以经由开口在该过孔中设置电容器电介质1668。在一个实施例中，电容器电介质1668是高k电介质层，比如，金属氧化物，例如，氧化铪或氧化铝。在一个实施例中，电容器电介质1668是低损耗电介质材料。在一个实施例中，电容器电介质1668是与电介质材料1620不同的电介质材料。在一个实施例中，电容器电介质1668是高介电常数材料，比如，金属氧化物电介质材料，例如氧化铝、氧化锆、氧化铪、BST或PZT。在一个实施例中，电容器电介质1668是低损耗正切电介质材料。以这种方式，可以制造高性能电容器。
图16B示出了根据本公开内容的实施例的可以被嵌入在封装衬底1600中的电容器1670的平面图。电容器1670包括第一电极1672和第二电极1674。如图16B所示，第一电极1672包括从主干1676延伸的多个指状件1675，所述多个指状件1675与从第二电极1674的主干1678延伸的多个指状件1677相互交错或交叉。在一个实施例中，第一电极1672和第二电极1674设置在封装衬底1600的相同金属层1610或平面中。设置在电极的主干和指状件之间的电介质层1620可以用作电容器电介质。在一个实施例中，如果期望的话，可以用不同的电介质材料(例如，高k电介质材料和/或低损耗正切电介质材料)代替在电极之间设置的电介质材料1620。
图17A至图17F示出了根据本公开内容的实施例的可以嵌入封装衬底中的各种电感器。图17A是封装衬底1600的截面图，在一个实施例中，封装衬底1600可以包括由封装衬底1600的一个或多个金属层1610形成的一个或多个电感器。在一个实施例中，封装衬底1600可以包括一个或多个电感器1710。在一个实施例中，电感器1710具有设置在封装衬底1600的单个金属层1610中的环路。电感器1710可以具有如图17B所示的一部分或部分环路、如图17C所示的完整环路、或者如图17D所示的多个环路(比如两个或更多个环路)。
在一个实施例中，封装衬底1600可以包括一个或多个电感器1720。电感器720可以包括一个或多个环路，所述一个或多个环路包括设置在封装衬底1600的第一金属层1610中的第一金属部分1722和设置在与第一金属层1610垂直相邻的第二金属层1710中的第二金属部分1724。如图17A所示，第一金属部分1722通过多个金属过孔1726电耦接到第二金属部分1724。通过这种方式，电感器1720可以具有金属厚度大于封装件衬底1600的单个金属层1610的金属厚度的环路，从而形成高Q电感器。通过增加电感器1720的导体的厚度，可以实现在操作的频率具有Q因子为100或更高的电感器。
图17E是电感器1720的平面图，该图示出了环路的顶部1722以及与其电连接的下方过孔1726。电介质材料1620可以设置在导电过孔1726之间以及在第一金属部分1722与第二金属部分1724之间。如果期望的话，电感器1720可以包括设置在第三金属层1610中的第三金属部分并且通过第二多个导电过孔电连接到第二金属部分1724。在本公开内容的一个实施例中，可以在形成上面的金属层1610时，通过对电介质层1610中的多个过孔开口用激光钻孔并且然后用诸如铜之类的导电材料填充过孔，来形成多个导电过孔1726和1622。激光钻孔提供了一种用于产生过孔1726和1622的经济有效的方法。
在一个实施例中，封装衬底1600可以包括一个或多个电感器1730，如图17A所示。电感器1730包括设置在第一金属层1610中的第一金属部分1732和设置在与第一金属层1610垂直相邻的第二金属层1610中的第二金属部分1734。可以使用缝隙过孔或沟槽过孔1736来连接第一金属部分1732与第二金属部分1734。沟槽过孔1734可以具有的长度基本上等于或至少是金属部分1732和1734中包括的一个或多个环路的长度的90％，如图17F所示。在一个实施例中，沟槽过孔1736具有的宽度小于金属部分1732和1734的宽度。沟槽过孔1736可以通过电介质层1620中的沟槽开口进行光刻图案化(通过例如对光刻胶掩模进行光刻图案化并且然后与光刻胶掩模对准对沟槽开口进行刻蚀)，来形成沟槽过孔1736。可选地，电介质层1620可以是光可定义的电介质，并且可以被直接光定义为在其中形成沟槽开口。当形成包括金属部分1732的金属层1610时，可以随后填充沟槽开口。电感器1730可以能够表现出比电感器1722更高的Q因数，因为电感器1730具有沟槽，该沟槽实质上或完全地将金属部分1732与金属部分1734进行连接，而电感器1720是通过过孔进行耦接的并且具有位于金属部分1722和1724之间的电介质1620，如图71E所示。
应当理解，诸如电感器1710、1720和1730之类的电感器可以是独立的电感器，或者可以与其它电感器进行组合以制造变压器或变压器等效电路的绕组。
图18是示出根据本公开内容的实施例的利用如本文所述的封装系统的计算机系统的示意性框图。图18示出了计算设备1800的示例。计算设备1800容纳主板1802。主板1802可以包括多个组件，包括但不限于处理器1804、器件封装1810和至少一个通信芯片1806。处理器1804物理和电气地耦接到主板1802。对于一些实施例，至少一个通信芯片1806也物理和电气地耦接到主板1802。对于其它实施例，至少一个通信芯片1806是处理器1804的一部分。
根据其应用，计算设备1800可以包括可以或可以不物理和电气地耦接到主板1802的其它组件。这些其它组件包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)器件、指南针、加速计、陀螺仪、扬声器、摄像头和大容量存储器件(例如，硬盘驱动器、光碟(CD)、数字多功能光碟(DVD)等)。
至少一个通信芯片1806实现用于去往/来自计算设备1800的数据传输的无线通信。术语“无线”及其衍生词可用于描述可以通过非固体介质通过使用经调制的电磁辐射来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关设备不包含任何电线，尽管在某些实施例中它们可能没有电线。至少一个通信芯片1806可以实现多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其衍生词，以及被指定为3G、4G、5G及更高版本的任何其它无线协议。计算设备1800可以包括多个通信芯片1806。例如，第一通信芯片1806可以专用于较近距离的无线通信，例如Wi-Fi和蓝牙，而第二通信芯片1806可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
计算设备1800的处理器1804包括在处理器1804内封装的集成电路管芯。器件封装1810可以是但不限于封装衬底和/或印刷电路板。注意，器件封装1810可以是单个组件、组件的子集和/或整个系统。
对于一些实施例，集成电路管芯可以与器件封装1810上的一个或多个器件封装在一起，这些器件包括用于无线通信的热稳定的RFIC和天线。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将所述电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
至少一个通信芯片1806还包括在通信芯片1806内封装的集成电路管芯。对于一些实施例，通信芯片的集成电路管芯可以与器件封装1810上的一个或多个器件封装在一起，如本文所述。
尽管上面已经描述了具体实施例，但是即使在针对特定特征仅描述单个实施例的情况下，这些实施例也不旨在限制本公开内容的范围。除非另有说明，否则本公开内容中提供的特征的示例旨在是示意性而非限制性的。对于受益于本公开内容的本领域技术人员而言将清楚的是，上面描述旨在覆盖这些替代、修改和等同物。
本公开内容的范围包括本文公开的任何特征或特征的组合(明确地或隐含地)或其任何概括，无论其是否减轻了本文所解决的任何或所有问题。因此，可以在本申请(或要求其优先权的申请)的申请期间对特征的任何这些组合构建新的权利要求。特别地，参照所附权利要求，可以将从属权利要求的特征与独立权利要求中的特征进行组合，并且可以以任何适当的方式而不是仅以所附权利要求中列举的具体组合将来自各个独立权利要求中的特征进行组合。
以下示例涉及另外的实施例。不同实施例的各种特征可以与包括的一些特征和排除的其它特征进行各种组合，以适合各种不同应用。
示例性实施例1：封装包括有源管芯，所述有源管芯包括声波谐振器。封装衬底电耦接到有源管芯。密封框架围绕声波谐振器并附接至有源管芯和封装衬底，该密封框架将声波谐振器气密密封在有源管芯和封装衬底之间的腔中。
示例性实施例2：示例性实施例1的封装，其中，密封框架包括从由金、铜、锡和铟构成群组中选择的金属。
示例性实施例3：示例性实施例1或2的封装，其中，密封框架包括在有源管芯上的第一金属层和在封装衬底上的第二金属层。
示例性实施例4：示例性实施例3的封装，其中，第一金属层通过金属与金属的扩散键合而键合到第二金属层。
示例性实施例5：示例性实施例3的封装，其中，第一金属层通过焊料连接键合到第二金属层。
示例性实施例6：示例性实施例1的封装，其中，密封框架包括从由玻璃粉、聚合物和无机电介质构成的群组中选择的材料。
示例性实施例7：示例性实施例1、2、3、4、5或6的封装还包括设置在声波谐振器下方的封装衬底中的衬底腔。
示例性实施例8：示例性实施例1、2、3、4、5或6的封装还包括在声波谐振器上方的有源管芯中设置的有源管芯腔。
示例性实施例9：示例性实施例1、2、3、4、5、6、7或8的封装，其中，所述封装衬底是从由玻璃衬底和陶瓷衬底构成的群组中选择的。
示例性实施例10：示例性实施例1、2、3、4、5、6、7或8的封装，其中，封装衬底是多层有机衬底。
示例性实施例11：示例性实施例的封装还包括在封装衬底的最靠近有源管芯的表面上的气密封涂层，其中，该气密封涂层被密封框架围绕。
示例性实施例12：示例性实施例11的封装，其中，所述气密封涂层是无机电介质。
示例性实施例13：示例性实施例12的封装，其中，所述气密封涂层是从氧化硅和氮化硅构成的群组中选择的。
示例性实施例14：示例性实施例10的封装还包括在封装衬底中最靠近有源管芯的一侧上设置的腔，其中，该腔布置有气密封涂层。
示例性实施例15：示例性实施例10的封装，其中，封装衬底包括多个金属层、多个电介质层和多个过孔，其中，腔具有包括多个过孔之一的侧壁。
示例性实施例16：示例性实施例15的封装还包括在腔的侧壁上的气密封涂层。
示例性实施例17：示例性实施例1、2、3、4、5、6、7、8、9、10、11、12、13、14、15或16的封装，其中，封装衬底包括无源器件，其中，无源器件电耦接到声波谐振器的电极，其中，无源器件是从由电阻器、电容器、电感器和变压器构成的群组中选择的。
示例性实施例18：一种封装，包括：有源管芯，其包括声波谐振器。帽耦接到有源管芯，该帽位于声波谐振器的上方。封装衬底具有电耦接至有源管芯的有源管芯侧，所述封装衬底具有腔，帽设置在腔中。
示例性实施例19：示例性实施例18的封装还包括密封框架，该密封框架围绕声波谐振器，该密封框架将帽附接到有源管芯。
示例性实施例20：示例性实施例18或19的封装，其中，帽具有在最靠近声波谐振器的一侧上的腔。
示例性实施例21：示例性实施例19的封装，其中，帽具有位于最靠近声波谐振器的一侧上的平坦表面，该平坦表面位于声波谐振器的下方并且附接到密封框架。
示例性实施例22：示例性实施例18、19、20或21的封装，其中，帽还包括其中的多个电连接，其中，所述多个电连接将封装衬底电耦接到声波谐振器。
示例性实施例23：示例性实施例22的封装还包括位于腔中的封装衬底上的多个接触垫，这些接触垫电耦接到帽中的电连接。
示例性实施例24：示例性实施例22的封装，其中，帽具有在最靠近声波谐振器的表面中设置的腔，该腔位于声波谐振器的下方。
示例性实施例25：示例性实施例22的封装，其中，在密封环上方没有设置通向声波谐振器的电路由。
示例性实施例26：示例性实施例22的封装，其中，帽包括多层互连结构，该多层互连结构包括多个金属层、多个电介质层和多个导电过孔，其中，所述多个电互连设置在多层互连结构中。
示例性实施例27：示例性实施例18、19、20、21、22、23、24、25或26的封装还包括设置在帽中的无源器件，其中，所述无源器件是从由电感器、电容器、电阻器和变压器构成的群组中选择的，其中，所述无源器件电耦接到声波谐振器的电极。
示例性实施例28：示例性实施例18、19、20、21、22、23、24、25、26或27的封装，其中，有源管芯包括半导体衬底以及设置在半导体衬底上的互连结构，其中，声波谐振器设置在互连结构中。
示例性实施例29：示例性实施例28的封装，其中，腔设置在声波谐振器的上方的互连结构中。
示例性实施例30：一种封装包括有源管芯，所述有源管芯包括半导体衬底以及设置在该半导体衬底上的互连结构，该有源管芯包括有源电路。谐振器管芯耦接到有源管芯，该谐振器管芯包括声波谐振器、封装衬底，该封装衬底电耦接到有源管芯和谐振器管芯。
示例性实施例31：示例性实施例30的封装，还包括密封框架，该密封框架围绕声波谐振器并且附接到有源管芯和谐振器管芯。
示例性实施例32：示例性实施例30的封装还包括位于封装衬底中的衬底腔、位于封装衬底中的衬底腔中的谐振器管芯。
示例性实施例33：示例性实施例30的封装还包括位于有源管芯中的管芯腔，该腔位于谐振器管芯的声波谐振器的上方。
示例性实施例34：示例性实施例33的封装，其中，管芯腔设置在有源管芯的互连结构中。
示例性实施例35：示例性实施例34的封装，其中，管芯腔位于有源管芯的半导体衬底中。
示例性实施例36：示例性实施例35的封装，其中，在声波谐振器上方的有源管芯中没有设置腔。
示例性实施例37：示例性实施例30、31、32、33、34、35或36的封装，还包括位于谐振器管芯中的多个贯通衬底的过孔，所述贯通衬底的过孔从谐振器管芯的第一侧延伸到谐振器管芯的第二侧。
示例性实施例38：示例性实施例37的封装，其中，多个贯通衬底过孔中的一个贯通衬底过孔电耦接到声波谐振器的第一电极，并且其中，所述多个贯通衬底过孔中的第二个贯通衬底过孔电耦接到声波谐振器的第二电极。
示例性实施例39：示例性实施例30、31、32、33、34、35、36、37或38的封装，其中，谐振器管芯还包括多层互连结构，所述多层互连结构包括多个金属层、多个电介质层和多个导电过孔。
示例性实施例40：示例性实施例39的封装，其中，多层互连结构包括从谐振器管芯的第一侧延伸到谐振器管芯的第二侧的电连接，其中，第一电连接电耦接到声波谐振器的第一电极，并且其中，多层互连结构包括从谐振器管芯的第一侧向谐振器管芯的第二侧延伸的第二电连接，并且其中，第二电连接耦接到声波谐振器的第二电极。
示例性实施例41：示例性实施例39的封装，还包括设置在谐振器管芯的多层互连结构中的无源器件，其中，所述无源器件是从由电阻器、电容器、电感器和变压器构成的群组中选择的。
示例性实施例42：示例性实施例30、31、32、33、34、35、36、37、38、39、40或41的封装，其中，所述有源电路是从由放大器、开关、可调谐的匹配网络以及电力传输网络构成的群组中选择的。
示例性实施例43：示例性实施例42的封装，其中，所述有源电路是放大器，并且其中，所述放大器是从由低噪声放大器和功率放大器构成的群组中选择的。

Claims (25)

1.一种封装，包括：
有源管芯，其包括声波谐振器；
封装衬底，其电耦接到所述有源管芯；以及
密封框架，其围绕所述声波谐振器并附接到所述有源管芯和所述封装衬底，所述密封框架将所述声波谐振器气密密封在所述有源管芯与所述封装衬底之间的腔中。
2.根据权利要求1所述的封装，其中，所述密封框架包括从由金、铜、锡和铟构成的群组中选择的金属。
3.根据权利要求1所述的封装，其中，所述密封框架包括位于所述有源管芯上的第一金属层和位于所述封装衬底上的第二金属层。
4.根据权利要求3所述的封装，其中，所述第一金属层通过金属与金属的扩散键合而键合到所述第二金属层。
5.根据权利要求3所述的封装，其中，所述第一金属层通过焊料连接而键合到所述第二金属层。
6.根据权利要求1所述的封装，其中，所述密封框架包括从由玻璃料、聚合物和无机电介质构成的群组中选择的材料。
7.根据权利要求1所述的封装，还包括在所述声波谐振器的下方设置在所述封装衬底中的衬底腔。
8.根据权利要求1所述的封装，还包括在所述声波谐振器的上方设置在所述有源管芯中的有源管芯腔。
9.根据权利要求1所述的封装，其中，所述封装衬底是从由玻璃衬底和陶瓷衬底构成的群组中选择的。
10.根据权利要求1所述的封装，其中，所述封装衬底是多层有机衬底。
11.根据权利要求10所述的封装，还包括位于所述封装衬底的最靠近所述有源管芯的表面上的气密封涂层，其中，所述气密封涂层被所述密封框架围绕。
12.根据权利要求11所述的封装，其中，所述气密封涂层是无机电介质。
13.根据权利要求12所述的封装，其中，所述气密封涂层是从由氧化硅和氮化硅构成的群组中选择的。
14.根据权利要求10所述的封装，还包括在所述封装衬底中最靠近所述有源管芯的一侧上设置的腔，其中，所述腔布置有气密封涂层。
15.根据权利要求10所述的封装，其中，所述封装衬底包括多个金属层、多个电介质层和多个过孔，其中，所述腔具有侧壁，所述侧壁包括所述多个过孔中的一个。
16.根据权利要求15所述的封装，还包括在所述空腔的侧壁上的气密封涂层。
17.根据权利要求1所述的封装，其中，所述封装衬底包括无源器件，其中，所述无源器件电耦接到所述声波谐振器的电极，其中，所述无源器件是从由电阻器、电容器、电感器和变压器构成的群组中选择的。
18.一种封装，包括：
有源管芯，其包括声波谐振器；
帽，其耦接到所述有源管芯，所述帽位于所述声波谐振器的上方；以及
封装衬底，其具有电耦接到所述有源管芯的有源管芯侧，所述封装衬底具有腔，所述帽设置在所述腔中。
19.根据权利要求18所述的封装，还包括密封框架，所述密封框架围绕所述声波谐振器，所述密封框架将所述帽附接至所述有源管芯。
20.根据权利要求19所述的封装，其中，所述帽具有位于最靠近所述声波谐振器的一侧上的腔。
21.一种封装，包括：
有源管芯，其包括半导体衬底和设置在所述半导体衬底上的互连结构，所述有源管芯包括有源电路；
谐振器管芯，其耦接到所述有源管芯，所述谐振器管芯包括声波谐振器；
封装衬底，所述封装衬底电耦接到所述有源管芯和所述谐振器管芯。
22.根据权利要求21所述的封装，还包括密封框架，所述密封框架围绕所述声波谐振器并且附接到所述有源管芯和所述谐振器管芯。
23.根据权利要求21所述的封装，还包括位于所述封装衬底中的衬底腔，所述谐振器管芯位于所述封装衬底中的所述衬底腔中。
24.根据权利要求21所述的封装，还包括位于所述有源管芯中的管芯腔，所述腔位于所述谐振器管芯的所述声波谐振器的上方。
25.根据权利要求24所述的封装，其中，所述管芯腔设置在所述有源管芯的所述互连结构中。
CN201780095039.8A 2017-12-28 2017-12-28 单个封装中的包括混合滤波器和有源电路的rf前端模块 Pending CN111201711A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/068750 WO2019132924A1 (en) 2017-12-28 2017-12-28 Rf front end module including hybrid filter and active circuits in a single package

Publications (1)

Publication Number Publication Date
CN111201711A true CN111201711A (zh) 2020-05-26

Family

ID=67068010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095039.8A Pending CN111201711A (zh) 2017-12-28 2017-12-28 单个封装中的包括混合滤波器和有源电路的rf前端模块

Country Status (4)

Country Link
US (1) US11456721B2 (zh)
EP (1) EP3732785A4 (zh)
CN (1) CN111201711A (zh)
WO (1) WO2019132924A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022228470A1 (zh) * 2021-04-30 2022-11-03 苏州汉天下电子有限公司 半导体封装结构以及半导体封装方法
CN116996043A (zh) * 2023-08-18 2023-11-03 泓林微电子（昆山）有限公司 一种mems滤波器结构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335651B2 (en) * 2015-12-22 2022-05-17 Intel Corporation Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
US11437563B2 (en) * 2017-07-17 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
DE102019115307A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen
KR20210013955A (ko) * 2019-07-29 2021-02-08 삼성전기주식회사 반도체 패키지
US12040776B2 (en) * 2019-07-30 2024-07-16 Intel Corporation Integrated radio frequency (RF) front-end module (FEM)
US11569431B1 (en) * 2019-08-19 2023-01-31 National Technology & Engineering Solutions Of Sandia, Llc Piezoelectric deformable photonic devices
US10998879B2 (en) * 2019-08-26 2021-05-04 Intel Corporation Monolithic die with acoustic wave resonators and active circuitry
CN114128139A (zh) * 2019-09-05 2022-03-01 常州承芯半导体有限公司 一种体声波谐振装置及一种体声波滤波器
US11094620B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Integrated capacitor with extended head bump bond pillar
US11062947B1 (en) * 2019-12-19 2021-07-13 Intel Corporation Inorganic dies with organic interconnect layers and related structures
CN113410176B (zh) * 2020-03-16 2023-10-27 合肥晶合集成电路股份有限公司 Oled器件及其制造方法
US11594804B2 (en) * 2020-06-23 2023-02-28 Qualcomm Incorporated Antenna on glass with air cavity structure
US12016247B2 (en) * 2020-08-27 2024-06-18 Qualcomm Incorporated Package comprising an integrated passive device configured as a cap for a filter
US20220140814A1 (en) * 2020-10-30 2022-05-05 Resonant Inc. Transversely-excited film bulk acoustic resonators with integrated passive device
TWI788775B (zh) * 2021-02-05 2023-01-01 恆勁科技股份有限公司 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法
US20220399628A1 (en) * 2021-06-14 2022-12-15 Texas Instruments Incorporated Acoustic waveguide with diffraction grating
WO2022270330A1 (ja) * 2021-06-25 2022-12-29 株式会社村田製作所 高周波モジュール及び通信装置
DE102021129113A1 (de) * 2021-11-09 2023-05-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und halbleiterbauteil
WO2023188664A1 (ja) * 2022-03-30 2023-10-05 株式会社村田製作所 高周波モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943412B2 (en) * 2001-12-10 2011-05-17 International Business Machines Corporation Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
DE10225202B4 (de) * 2002-06-06 2017-06-01 Epcos Ag Mit akustischen Wellen arbeitendes Bauelement mit einem Anpassnetzwerk
DE102004005668B4 (de) 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7248131B2 (en) 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
KR101206030B1 (ko) 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
US7863699B2 (en) * 2008-05-21 2011-01-04 Triquint Semiconductor, Inc. Bonded wafer package module
US8836449B2 (en) * 2010-08-27 2014-09-16 Wei Pang Vertically integrated module in a wafer level package
WO2015098793A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 電子部品モジュール
US10541152B2 (en) * 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
KR101973422B1 (ko) * 2014-12-05 2019-04-29 삼성전기주식회사 벌크 탄성파 공진기
JP6509147B2 (ja) * 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス
US20180337454A1 (en) * 2017-05-16 2018-11-22 Samsung Electro-Mechanics Co., Ltd. Filter module and front end module including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022228470A1 (zh) * 2021-04-30 2022-11-03 苏州汉天下电子有限公司 半导体封装结构以及半导体封装方法
CN116996043A (zh) * 2023-08-18 2023-11-03 泓林微电子（昆山）有限公司 一种mems滤波器结构
CN116996043B (zh) * 2023-08-18 2024-06-11 泓林微电子（昆山）有限公司 一种mems滤波器结构

Also Published As

Publication number Publication date
EP3732785A1 (en) 2020-11-04
US20200235716A1 (en) 2020-07-23
EP3732785A4 (en) 2021-08-11
WO2019132924A1 (en) 2019-07-04
US11456721B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
US11456721B2 (en) RF front end module including hybrid filter and active circuits in a single package
US20200219861A1 (en) Front end system having an acoustic wave resonator (awr) on an interposer substrate
US11283427B2 (en) Hybrid filters and packages therefor
WO2019132925A1 (en) Rf front end system with co-integrated acoustic wave resonator
KR101712976B1 (ko) 벌크 음향파 공진기 튜너 회로
US10431550B2 (en) Fan-out electronic component package
WO2020108527A1 (zh) 具有带通和高通双重功能的基于体声波谐振器的滤波器
US20040130410A1 (en) Filter using film bulk acoustic resonator and transmission/reception switch
US7196596B2 (en) Film bulk-acoustic resonator filter having unbalanced-balanced input/output structure
WO2019132941A1 (en) Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate
US10873311B2 (en) Acoustic resonators with reduced loss characteristics and methods of manufacturing same
US11206008B2 (en) Hybrid filter architecture with integrated passives, acoustic wave resonators and hermetically sealed cavities between two resonator dies
JP6382331B2 (ja) チューナブルフィルタ用パッケージ
CN111049489B (zh) 具有叠置单元的半导体结构及制造方法、电子设备
JP2001189605A (ja) セラミック積層ｒｆデバイス
JP2017512424A5 (zh)
CN111740722A (zh) 滤波器和射频通信设备
CN115803880A (zh) 包括位于包封层中的电感器和电容器的衬底
KR20180125872A (ko) 팬-아웃 전자부품 패키지
US20110068880A1 (en) Micromechanical network
US20200091094A1 (en) Integrated filter technology with embedded devices
US20140197915A1 (en) Electronic component
CN212627826U (zh) 滤波器和射频通信设备
CN114744973A (zh) 一种集成无源器件和声学机械波器件结合的高性能滤波器
CN117397165A (zh) 高谐波性能射频滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination