DE102021129113A1 - Halbleiterchip und halbleiterbauteil - Google Patents

Halbleiterchip und halbleiterbauteil Download PDF

Info

Publication number
DE102021129113A1
DE102021129113A1 DE102021129113.5A DE102021129113A DE102021129113A1 DE 102021129113 A1 DE102021129113 A1 DE 102021129113A1 DE 102021129113 A DE102021129113 A DE 102021129113A DE 102021129113 A1 DE102021129113 A1 DE 102021129113A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier
semiconductor
active area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021129113.5A
Other languages
English (en)
Inventor
Andreas Reith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102021129113.5A priority Critical patent/DE102021129113A1/de
Priority to PCT/EP2022/081095 priority patent/WO2023083793A1/de
Publication of DE102021129113A1 publication Critical patent/DE102021129113A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

In mindestens einer Ausführungsform weist der Halbleiterchip (100) ein Substrat (1) mit einer ersten Seite (10), einen aktiven Bereich (2) an der ersten Seite und eine Verbindungstruktur (3) an der ersten Seite auf. Dem aktiven Bereich ist eine elektrische Funktionalität des Halbleiterchips zugeordnet, die während des Betriebs des Halbleiterchips ausgeführt wird. Die Verbindungstruktur umgibt den aktiven Bereich lateral vollständig und ist für die Bildung einer mechanischen Verbindung zwischen dem Halbleiterchip und einem Träger (200) mittels eines Verbindungsmaterials (300) eingerichtet, so dass das Verbindungsmaterial den aktiven Bereich lateral vollständig umgibt.

Description

  • Es werden ein Halbleiterchip und ein Halbleiterbauteil angegeben.
  • Eine zu lösende Aufgabe besteht darin, einen verbesserten Halbleiterchip, beispielsweise einen Halbleiterchip für eine einfache hermetische Abdichtung, bereitzustellen. Eine weitere zu lösende Aufgabe besteht darin, ein Halbleiterbauteil mit einem solchen Halbleiterchip, insbesondere ein Halbleiterbauteil mit einer hermetischen Abdichtung, bereitzustellen.
  • Diese Aufgaben werden unter anderem durch die Gegenstände des unabhängigen Patentanspruchs 1 und des Patentanspruchs 11 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der übrigen abhängigen Patentansprüche und gehen weiterhin aus der nachfolgenden Beschreibung und den Figuren hervor.
  • Zunächst wird der Halbleiterchip angegeben.
  • Gemäß zumindest einer Ausführungsform weist der Halbleiterchip ein Substrat mit einer ersten Seite auf. Das Substrat kann selbsttragend sein. Insbesondere kann das Substrat die stabilisierende Komponente des Halbleiterchips sein. Bei der ersten Seite handelt es sich beispielsweise um eine Hauptseite des Substrats, zum Beispiel eine Seite parallel zu einer Haupterstreckungsebene des Substrats. In Draufsicht kann die erste Seite rechteckig oder sechseckig oder rund oder oval ausgebildet sein. Das Substrat kann ein Halbleitersubstrat oder ein Glassubstrat oder ein Kunststoffsubstrat sein. Zum Beispiel weist das Substrat eines oder mehrere der folgenden Materialien auf oder besteht daraus: Silizium, SiC, GaN, Saphir, GaAs, Glas, Plexiglas, Quarzglas.
  • Gemäß zumindest einer Ausführungsform weist der Halbleiterchip einen aktiven Bereich an der ersten Seite auf. Der aktive Bereich kann auf der ersten Seite angeordnet sein oder an der ersten Seite ausgebildet sein, zum Beispiel zumindest teilweise in das Substrat integriert sein. Der aktive Bereich kann zumindest teilweise aus Halbleitermaterial gebildet sein. Bei dem Halbleitermaterial kann es sich um Silizium, Siliziumcarbid oder ein III-V-Verbindungshalbleitermaterial handeln. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamN, oder um ein Phosphid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamP, oder um ein Arsenid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamAs oder AlnIn1-n-mGamAsP, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und m + n ≤ 1 ist. Dabei kann das Halbleitermaterial Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also zum Beispiel Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine Verbindungstruktur an der ersten Seite auf. Die Verbindungsstruktur kann insbesondere auf der ersten Seite angeordnet sein. Die Verbindungstruktur bildet beispielsweise eine Erhebung auf der ersten Seite, die sich von dem Substrat weg erstreckt. Die Verbindungstruktur kann zusammenhängend ausgebildet sein. Zum Beispiel umfasst die Verbindungstruktur ein anderes Material als das Substrat oder besteht aus einem anderen Material als das Substrat.
  • Gemäß zumindest einer Ausführungsform ist dem aktiven Bereich eine elektrische Funktionalität des Halbleiterchips zugeordnet. Die elektrische Funktionalität wird während des Betriebs des Halbleiterchips ausgeführt. Beispielsweise ist die elektrische Funktionalität die Leitung von Ladungsträger und/oder die Erzeugung elektromagnetischer Strahlung. Zum Beispiel fließen während des Betriebs des Halbleiterchips Ladungsträger durch den aktiven Bereich und/oder rekombinieren im aktiven Bereich. Mit dem aktiven Bereich kann beispielsweise eine Diode oder ein Transistor oder ein Thyristor des Halbleiterchips gebildet sein. Der aktive Bereich kann einen pn-Übergang oder einen einzelnen Quantentopf (SQW) oder eine Multi-Quantentopfstruktur (MQW) aufweisen oder daraus bestehen.
  • Gemäß zumindest einer Ausführungsform umgibt die Verbindungstruktur den aktiven Bereich lateral vollständig. In Draufsicht auf die erste Seite betrachtet bildet die Verbindungstruktur zum Beispiel eine den aktiven Bereich vollständig umgebende Bahn oder Barriere oder Rahmen. Eine laterale Richtung ist vorliegend eine Richtung parallel zur oder entlang der ersten Seite. Zum Beispiel verläuft die Verbindungstruktur in Draufsicht auf die erste Seite gesehen entlang der Kante(n) der ersten Seite.
  • Die Breite der Verbindungstruktur, gemessen in einer lateralen Richtung senkrecht zur Haupterstreckungsrichtung der Verbindungstruktur, ist beispielsweise zumindest 10 um oder zumindest 50 µm oder zumindest 100 µm. Alternativ oder zusätzlich kann die Breite höchstens 1 mm oder höchstens 500 µm oder höchstens 300 µm oder höchstens 200 µm betragen. Zum Beispiel ist die Breite der Verbindungsstruktur entlang ihres Verlaufs um den aktiven Bereich konstant.
  • Gemäß zumindest einer Ausführungsform ist die Verbindungstruktur für die Bildung einer mechanischen Verbindung zwischen dem Halbleiterchip und einem Träger mittels eines Verbindungsmaterials eingerichtet. Die Verbindung mittels des Verbindungsmaterials ist dabei insbesondere so, dass das Verbindungsmaterial den aktiven Bereich lateral vollständig umgibt. Beispielsweise umfasst die Verbindungstruktur bereits das Verbindungsmaterial, durch welches die Verbindung zum Träger hergestellt wird. Alternativ kann die Verbindungstruktur auch frei von dem Verbindungsmaterial sein, und zum Beispiel mit dem Verbindungsmaterial zur Herstellung der Verbindung benetzbar sein, beispielsweise stärker benetzbar als die Bereiche des Halbleiterchips lateral neben der Verbindungsstruktur. Bei der Verbindung handelt es sich zum Beispiel um eine stoffschlüssige Verbindung.
  • In mindestens einer Ausführungsform weist der Halbleiterchip ein Substrat mit einer ersten Seite, einen aktiven Bereich an der ersten Seite und eine Verbindungstruktur an der ersten Seite auf. Dem aktiven Bereich ist eine elektrische Funktionalität des Halbleiterchips zugeordnet, die während des Betriebs des Halbleiterchips ausgeführt wird. Die Verbindungstruktur umgibt den aktiven Bereich lateral vollständig und ist für die Bildung einer mechanischen Verbindung zwischen dem Halbleiterchip und einem Träger mittels eines Verbindungsmaterials eingerichtet, so dass das Verbindungsmaterial den aktiven Bereich lateral vollständig umgibt.
  • Eine solche Verbindungstruktur ermöglicht insbesondere eine hermetische Abdichtung des aktiven Bereichs direkt auf Chipebene. Eine hermetische Abdichtung auf Package-Level ist dann nicht mehr nötig. Dadurch kann das Package kompakter, weniger komplex und letztendlich kostengünstiger gestaltet werden. Da die hermetische Abdichtung beim Verbinden des Halbleiterchips mit dem Träger automatisch hergestellt wird, wird auch der Prozessfluss vereinfacht und kostengünstiger.
  • Gemäß zumindest einer Ausführungsform ist die Verbindungstruktur eine metallische Struktur zur Bildung einer Lötverbindung zwischen dem Träger und dem Halbleiterchip. Zum Beispiel umfasst oder besteht die Verbindungstruktur aus einem oder mehreren der folgenden Materialien: Au, Ag, Sn, Pt, AuSn, InAuSn, BiSn, SnAgCu, SnPb.
  • Gemäß zumindest einer Ausführungsform weist die Verbindungstruktur das Verbindungsmaterial auf. Das Verbindungsmaterial kann ein Lotmaterial sein. Entsprechend kann die Verbindung eine Lötverbindung sein. Bei dem Lotmaterial kann es sich um eines oder mehrere der folgenden Lotmaterialien handeln: AuSn, AgSn, InAuSn, BiSn, SnAgCu, SnPb.
  • Zum Beispiel umfasst die Verbindungstruktur das gesamte für die Bildung der Verbindung zum Träger benötigte oder verwendete Verbindungsmaterial. Insbesondere kann die Verbindungstruktur eine Metallisierung aufweisen, zum Beispiel aus Au, die beim Lötprozess nicht schmilzt. Auf der Metallisierung kann das Lotmaterial angeordnet sein, welches bei dem Lötprozess aufgeschmolzen wird. Die Metallisierung ist dann zum Beispiel zwischen dem Substrat und dem Verbindungsmaterial angeordnet.
  • Alternativ kann die Verbindungstruktur auch nur die Metallisierung aufweisen und/oder frei von Verbindungsmaterial beziehungsweise Lotmaterial sein. In diesem Fall kann das Verbindungsmaterial bei der Herstellung der Verbindung zum Träger separat bereitgestellt werden und/oder auf dem Träger angeordnet sein.
  • Zum Beispiel überragt die Verbindungsstruktur in Richtung weg vom Substrat den aktiven Bereich, insbesondere wenn die Verbindungsstruktur das Verbindungsmaterial aufweist. Alternativ kann aber auch der aktive Bereich die Verbindungsstruktur in Richtung weg vom Substrat überragen, zum Beispiel wenn die Verbindungsstruktur nur die Metallisierung aufweist und/oder frei von dem Verbindungsmaterial ist.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip ein oberflächenmontierbarer Chip. Insbesondere sind mehrere oder alle für die elektrische Kontaktierung des Halbleiterchips notwendigen Kontaktelemente auf der ersten Seite angeordnet.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip ein optoelektronischer Halbleiterchip, zum Beispiel ein strahlungsemittierender Halbleiterchip, insbesondere ein LED-Chip.
  • Gemäß zumindest einer Ausführungsform ist der aktive Bereich ein Bereich, in dem im Betrieb elektromagnetische Strahlung durch Rekombination von Ladungsträger erzeugt wird. Der aktive Bereich ist zum Beispiel eine aktive Schicht oder ein Bereich einer aktiven Schicht, in dem im Betrieb elektromagnetische Strahlung erzeugt wird. Zum Beispiel ist die aktive Schicht Teil einer Halbleiterschichtenfolge des Halbleiterchips, die auf der ersten Seite des Substrats angeordnet ist. Der aktive Bereich erzeugt im bestimmungsgemäßen Betrieb des Halbleiterchips zum Beispiel elektromagnetische Strahlung im UV-Bereich oder im sichtbaren Bereich oder im IR-Bereich. Das Substrat kann für die erzeugte Strahlung durchlässig oder transparent sein.
  • Gemäß zumindest einer Ausführungsform ist die elektromagnetische Strahlung UV-C-Strahlung. Insbesondere für Strahlung im UV-Bereich ist eine hermetische Verkapselung mithilfe eines Vergussmaterials, wie Silikon, problematisch, da dieses durch die UV-Strahlung spröde werden kann. Eine Verkapselung kann auf Package-Ebene erfolgen, zum Beispiel mit Hilfe eines Rahmens um den Halbleiterchip und einem Glasdeckel, der auf den Rahmen gelötet ist. Dies ist jedoch platzaufwendig und verhältnismäßig teuer. Eine Verkapselung mit Hilfe einer zum Halbleiterchip gehörenden Verbindungstruktur, wie sie vorliegend vorgeschlagen wird, ist zum Beispiel platzsparender und kostengünstiger.
  • Gemäß zumindest einer Ausführungsform ist das Substrat ein Aufwachssubstrat, auf dem der aktive Bereich, insbesondere die Halbleiterschichtenfolge mit der aktiven Schicht, gewachsen ist, zum Beispiel epitaktisch gewachsen ist. Beispielsweise basiert das Substrat auf Saphir, GaN, GaAs, Silizium, SiC.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip ein Dünnfilm-Chip. Ein Aufwachssubstrat, auf dem der aktive Bereich oder die Halbleiterschichtenfolge gewachsen ist, ist in diesem Fall abgelöst oder so stark gedünnt, dass der Rest des Aufwachssubstrats zum Beispiel nicht mehr selbsttragend ist. Das Substrat ist dann ein von dem Aufwachssubstrat verschiedenes Substrat, beispielsweise ein Kunststoffsubstrat oder ein Glassubstrat.
  • Gemäß zumindest einer Ausführungsform bildet die Verbindungstruktur ein Kontaktelement des Halbleiterchips zur elektrischen Kontaktierung des Halbleiterchips. Beispielsweise bildet die Verbindungstruktur eine Kathode oder eine Anode des Halbleiterchips. Die Verbindungstruktur kann elektrisch leitend mit dem aktiven Bereich und/oder der Halbleiterschichtenfolge verbunden sein. Beispielsweise ist die Verbindungstruktur mit einem n-leitenden oder p-leitenden Bereich der Halbleiterschichtenfolge direkt elektrisch leitend verbunden. Beispielsweise überlappt in lateraler Richtung die Verbindungstruktur mit dem aktiven Bereich und/oder der Halbleiterschichtenfolge. In Draufsicht auf die erste Seite kann die Verbindungsstruktur also einen Teil des aktiven Bereichs und/oder der Halbleiterschichtenfolge überdecken.
  • Gemäß zumindest einer Ausführungsform ist die Verbindungstruktur von dem aktiven Bereich elektrisch isoliert. Zum Beispiel ist die Verbindungstruktur dann von dem aktiven Bereich und/oder der Halbleiterschichtenfolge in lateraler Richtung beabstandet. Beispielsweise sind der aktive Bereich und/oder die Halbleiterschichtenfolge durch das Substrat von der Verbindungstruktur elektrisch isoliert.
  • In Draufsicht auf die erste Seite betrachtet können der aktive Bereich und/oder die Halbleiterschichtenfolge von einer zusammenhängenden, umlaufenden Bahn aus dem Substrat umgeben sein. Der aktive Bereich beziehungsweise die Halbleiterschichtenfolge und die umlaufende Bahn aus dem Substrat können in der Draufsicht betrachtet wiederum von der umlaufenden Verbindungstruktur umgeben sein.
  • Eine von dem aktiven Bereich elektrisch isolierte Verbindungstruktur wird beispielsweise im Betrieb des Halbleiterchips nicht zur Versorgung des Halbleiterchips mit Ladungsträger verwendet. Beispielsweise fließen durch die Verbindungstruktur im Betrieb des Halbleiterchips dann keine Ladungsträger.
  • Der Halbleiterchip umfasst die Verbindungstruktur bereits im unmontierten Zustand des Halbleiterchips, also bevor die Verbindung zum Träger hergestellt ist. Die Verbindungstruktur und/oder die Kontaktelemente des Halbleiterchips können im unmontierten Zustand des Halbleiterchips an der ersten Seite freiliegen.
  • Als nächstes wird das Halbleiterbauteil angegeben.
  • Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil einen Halbleiterchip gemäß einer oder mehreren der hier beschriebenen Ausführungsformen. Alle im Zusammenhang mit dem Halbleiterchip offenbarten Merkmale sind auch für das Halbleiterbauteil offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil einen Träger. Bei dem Träger kann es sich insbesondere um einen Anschlussträger mit Kontaktbereichen und/oder Kontaktstrukturen handeln. Der Träger ist zum Beispiel ein Keramikträger oder Kunststoffträger mit integrierten Kontaktstrukturen. Bei dem Träger kann es sich auch um eine Leiterplatte, zum Beispiel ein PCB, handeln.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip mittels eines Verbindungsmaterials mit dem Träger verbunden. Bei der Verbindung handelt es sich insbesondere um eine stoffschlüssige Verbindung zwischen dem Halbleiterchip und dem Träger. Das Verbindungsmaterial kann ein Kleber oder ein Lotmaterial sein. Der Halbleiterchip ist zum Beispiel auf einer Oberseite des Trägers montiert. Insbesondere ist dabei der aktive Bereich zwischen dem Träger und dem Substrat des Halbleiterchips angeordnet.
  • Gemäß zumindest einer Ausführungsform umgibt das Verbindungsmaterial den aktiven Bereich des Halbleiterchips lateral vollständig. Das Verbindungsmaterial ist beispielsweise zusammenhängend ausgebildet, also frei von Löchern und/oder Unterbrechungen.
  • Gemäß zumindest einer Ausführungsform ist der aktive Bereich von dem Träger, dem Substrat und dem Verbindungsmaterial hermetisch verkapselt. Zum Beispiel definieren das Substrat, der Träger und das Verbindungsmaterial eine Kavität, in dem der aktive Bereich angeordnet ist. Die Kavität ist nach oben und unten durch den Träger und das Substrat und in lateraler Richtung durch das Verbindungsmaterial hermetisch verschlossen. Die Kavität ist also durch den Träger, das Substrat und das Verbindungsmaterial nach außen hin abgedichtet, insbesondere gasdicht abgedichtet, so dass ein Gasaustausch zwischen der Kavität und der Außenwelt unterdrückt oder verhindert ist. Der aktive Bereich kann von dem Träger beziehungsweise der Oberseite des Träger beabstandet sein.
  • Die Begriffe „oben“, „oberer“, „unten“, „unterer“, „Oberseite“ und „Unterseite“ oder ähnliche Begriffe sind keinesfalls einschränkend auf Richtungen antiparallel und parallel zur Gravitationsrichtung zu verstehen. Sie werden vielmehr verwendet, um zum Beispiel einander gegenüberliegende Bereiche oder Richtungen zu kennzeichnen.
  • Gemäß zumindest einer Ausführungsform weist der Träger eine Oberseite und eine gegenüberliegende Unterseite auf. Die Oberseite ist beispielsweise die dem Halbleiterchip zugewandte Seite. Die Unterseite ist zum Beispiel dem Halbleiterchip abgewandt. Der Halbleiterchip ist insbesondere so auf dem Träger montiert, dass der aktive Bereich der Oberseite des Halbleiterchips zugewandt ist.
  • Gemäß zumindest einer Ausführungsform weist der Träger einen Grundkörper und Kontaktstrukturen auf. Die Kontaktstrukturen können von der Oberseite bis zur Unterseite des Trägers geführt sein. Beispielsweise weisen die Kontaktstrukturen jeweils ein Metall auf oder bestehen daraus. Der Grundkörper kann aus einem elektrisch isolierenden Material, beispielsweise Keramik und/oder Kunststoff, gebildet sein. Die Kontaktstrukturen bilden an der Oberseite beispielsweise Kontaktbereiche.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip auf der Oberseite des Trägers befestigt. Zum Beispiel ist der Halbleiterchip an der Oberseite des Trägers elektrisch an die Kontaktstrukturen angeschlossen. Insbesondere sind die Kontakteelemente des Halbleiterchips der Oberseite zugewandt.
  • Die elektrische Verbindung zwischen den Kontaktstrukturen des Trägers und den Kontakteelementen des Halbleiterchips ist beispielsweise durch ein Lotmaterial oder einen elektrisch leitenden Kleber hergestellt.
  • Gemäß zumindest einer Ausführungsform liegen die Kontaktstrukturen im Betrieb des Halbleiterbauteils auf unterschiedlichen elektrischen Potenzialen. Beispielsweise ist eine Kontaktstruktur mit einer Kathode des Halbleiterchips und eine andere Kontaktstruktur mit einer Anode des Halbleiterchips elektrisch leitend verbunden.
  • Gemäß zumindest einer Ausführungsform sind die Kontaktstrukturen über Durchführungen von der Oberseite zur Unterseite durch den Grundkörper geführt. Die Durchführungen sind insbesondere als Löcher im Grundkörper ausgeführt, die in lateraler Richtung vollständig von dem Grundkörper umgeben sein können.
  • Gemäß zumindest einer Ausführungsform überlappen die Durchführungen der Kontaktstrukturen in lateraler Richtung mit dem aktiven Bereich und/oder der Halbleiterschichtenfolge. „Überlappen in lateraler Richtung“ heißt, dass die jeweilige Durchführung unterhalb des aktiven Bereichs beziehungsweise der Halbleiterschichtenfolge angeordnet ist. In Draufsicht auf die Oberseite des Trägers ist die jeweilige Durchführung also teilweise oder vollständig von dem aktiven Bereich und/oder der Halbleiterschichtenfolge überdeckt.
  • Gemäß zumindest einer Ausführungsform überlappt eine erste Durchführung einer ersten Kontaktstruktur in lateraler Richtung mit dem aktiven Bereich und/oder der Halbleiterschichtenfolge.
  • Gemäß zumindest einer Ausführungsform ist eine zweite Durchführung einer zweiten Kontaktstruktur bezüglich dem aktiven Bereich und/oder der Halbleiterschichtenfolge in lateraler Richtung versetzt. Das heißt, die zweite Durchführung überlappt in lateraler Richtung nicht mit dem aktiven Bereich und/oder der Halbleiterschichtenfolge. In Draufsicht auf die Oberseite ist die zweite Durchführung also von dem aktiven Bereich und/oder der Halbleiterschichtenfolge nicht überdeckt.
  • Alternativ oder zusätzlich kann die zweite Kontaktstruktur auch an der Oberseite lateral über den Halbleiterchip hinausgeführt sein, den Halbleiterchip in lateraler Richtung also überragen.
  • Das hier beschriebene Halbleiterbauelement kann beispielsweise zur Desinfektion oder im Automobilbereich, zum Beispiel in einem Scheinwerfer, verwendet werden.
  • Nachfolgend wird ein hier beschriebener Halbleiterchip sowie ein hier beschriebenes Halbleiterbauteil unter Bezugnahme auf Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein. Soweit Elemente oder Halbleiterbauteile in den verschiedenen Figuren in ihrer Funktion übereinstimmen, wird ihre Beschreibung nicht für jede der folgenden Figuren wiederholt. Aus Gründen der Übersichtlichkeit sind Elemente möglicherweise nicht in allen Abbildungen mit entsprechenden Bezugszeichen versehen.
  • Es zeigen:
    • 1 und 2 ein erstes Ausführungsbeispiel des Halbleiterchips in verschiedenen Ansichten,
    • 3 ein zweites Ausführungsbeispiel des Halbleiterchips in Querschnittsansicht,
    • 4 und 6 ein Ausführungsbeispiel des Halbleiterbauteils in verschiedenen Ansichten,
    • 5 ein Ausführungsbeispiel des Trägers in Draufsicht,
    • 7 und 8 ein weiteres Ausführungsbeispiel des Halbleiterchips in verschiedenen Ansichten,
    • 9 und 11 ein weiteres Ausführungsbeispiel des Halbleiterbauteils in verschiedenen Ansichten und
    • 10 ein weiteres Ausführungsbeispiel des Trägers in Draufsicht.
  • 1 zeigt ein Ausführungsbeispiel des Halbleiterchips 100 in Querschnittsansicht. Der Halbleiterchip 100 ist beispielsweise ein optoelektronischer Halbleiterchip zur Erzeugung von elektromagnetischer Strahlung, beispielsweise zur Erzeugung von UV-C-Strahlung. Der Halbleiterchip 100 umfasst ein Substrat 1, beispielsweise ein Saphirsubstrat. Auf einer ersten Seite 10 des Substrats 1 ist eine Halbleiterschichtenfolge 20 angeordnet, zum Beispiel epitaktisch gewachsen. 2 zeigt eine Draufsicht auf die erste Seite 10 des Substrats 1.
  • Die Halbleiterschichtenfolge 20 umfasst eine aktive Schicht 2, die vorliegend einen aktiven Bereich 2 des Halbleiterchips 100 bildet. Die Halbleiterschichtenfolge 20 basiert zum Beispiel auf AlGaN. In der aktiven Schicht 2 wird während des Betriebs des Halbleiterchips 100 durch Rekombination von Ladungsträger elektromagnetische Strahlung, beispielsweise UV-C-Strahlung, erzeugt.
  • Auf die Halbleiterschichtenfolge 20 sind Kontakteelemente 5, 6 zur elektrischen Kontaktierung der Halbleiterschichtenfolge 20 aufgebracht. Bei dem Kontaktelement 5 handelt es sich beispielsweise um eine Kathode und bei dem Kontaktelement 6 um eine Anode. Die Kontaktelemente 5, 6 sind beispielsweise metallisch.
  • Auf die erste Seite 10 des Substrats 1 ist außerdem eine Verbindungstruktur 3, vorliegend bestehend aus einer Metallisierung 30, aufgebracht. Die Metallisierung 30 enthält zum Beispiel Au oder besteht daraus. Die Verbindungstruktur 3 ist, wie insbesondere aus der 2 ersichtlich, lateral vollständig und zusammenhängend um die Halbleiterschichtenfolge 20 beziehungsweise den aktiven Bereich 2 herum angeordnet. Die Verbindungstruktur 3 ist zur Bildung einer Verbindung zu einem Träger mittels eines Verbindungsmaterials eingerichtet. Vorliegend ist die Verbindungstruktur 3 zur Benetzung mit dem Verbindungsmaterial, zum Beispiel einem Lotmaterial, eingerichtet, durch welches dann eine stoffschlüssige Verbindung zum Träger gebildet wird.
  • Wie in der 2 zu sehen ist, ist die Verbindungstruktur 3 lateral von dem aktiven Bereich 2 beziehungsweise der Halbleiterschichtenfolge 20 beanstandet und dadurch auch von der Halbleiterschichtenfolge 20 beziehungsweise dem aktiven Bereich 2 elektrisch isoliert. Die Verbindungstruktur 3 ist also nicht zur elektrischen Kontaktierung der Halbleiterschichtenfolge 20 eingerichtet. Während des bestimmungsgemäßen Betriebs des Halbleiterchips 100 fließen durch die Verbindungstruktur 3 zum Beispiel keine Ladungsträger. Die Kontakteelemente 5, 6 überlappen vollständig mit der Halbleiterschichtenfolge 20.
  • In der 3 ist ein weiteres Ausführungsbeispiel des Halbleiterchips 100 gezeigt. Im Unterschied zu dem vorherigen Ausführungsbeispiel umfasst hier die Verbindungstruktur 3 nicht nur eine Metallisierung 30, sondern auch das Verbindungsmaterial 300, mittels welchem die stoffschlüssige Verbindung zum Träger hergestellt wird. Das Verbindungsmaterial 300 ist hier zum Beispiel ein Lotmaterial, wie AuSn. In der 3 überragt die Verbindungstruktur 3 den aktiven Bereich 2 beziehungsweise die Halbleiterschichtenfolge 20 in Richtung weg von der ersten Seite 10.
  • Anders als in der 3 dargestellt, könnten auch die Kontaktelemente 5, 6 bereits mit Lotmaterial benetzt sein.
  • Die 1 bis 3 zeigen Ausführungsbeispiele eines Halbleiterchips 100 im unmontierten Zustand, das heißt vor einer mechanischen und elektrischen Verbindung zu einem Träger.
  • 4 zeigt ein Ausführungsbeispiel eines Halbleiterbauteils 1000, bei dem der Halbleiterchip 100 der 1 und 2 oder der 3 auf der Oberseite 201 eines Trägers 200 mittels des Verbindungsmaterials 300 befestigt ist. Dabei ist der Halbleiterchip 100 mit der ersten Seite 10 voran auf die Oberseite 201 des Trägers 200 montiert.
  • Das Verbindungsmaterial 300 benetzt die Metallisierung 30 und umgibt den aktiven Bereich 2 beziehungsweise die Halbleiterschichtenfolge 20 in lateraler Richtung vollständig. An der Oberseite 201 benetzt das Verbindungsmaterial 300 eine Metallisierung 230 des Trägers 200. Das den aktiven Bereich 2 vollständig lateral umgebende Verbindungsmaterial 300, der Träger 200 und das Substrat 1 umschließen eine Kavität und dichten diese hermetisch nach außen ab. In der Kavität ist der aktive Bereich 2 angeordnet und somit hermetisch verkapselt und vor äußeren Einflüssen geschützt.
  • Die Kontaktelemente 5, 6 des Halbleiterchips 1 sind elektrisch leitend an Kontaktstrukturen 205, 206 des Trägers 200 angeschlossen, vorliegend ebenfalls über eine Lötverbindung. Die Kontaktstrukturen 205, 206 sind beispielsweise metallisch. Die Kontaktstrukturen 205, 206 erstrecken sich von der Oberseite 201 durch Durchführungen 207, 208 eines Grundkörpers 204 des Trägers 200 bis zu einer Unterseite 202 des Trägers 200. Der Grundkörper 204 ist beispielsweise aus Keramik oder aus Kunststoff. Dabei überlappen die Durchführungen 207, 208 in lateraler Richtung mit dem aktiven Bereich 2 beziehungsweise der Halbleiterschichtenfolge 20 des Halbleiterchips 100. An der Unterseite 202 sind die Kontaktstrukturen 205, 206 lateral über den Halbleiterchip 100 hinausgeführt. Auch die Metallisierung 230 des Trägers 200 ist an der Oberseite 201 lateral über den Halbleiterchip 100 hinausgeführt.
  • In der 6 ist das Halbleiterbauteil 1000 der 4 in Draufsicht auf die Oberseite 201 des Trägers 200 dargestellt. Um die Elemente unterhalb des Substrats 1 sichtbar zu machen, ist das Substrat 1 halbtransparent gezeichnet.
  • In der 5 ist der Träger 200 aus den 4 und 6 in Draufsicht auf die Oberseite 201 gezeigt. Hier ist zu erkennen, dass die Kontaktstrukturen 205, 206 Kontaktbereiche an der Oberseite 201 bilden. Die Metallisierung 230 des Trägers 200 verläuft zusammenhängend und vollständig um die Kontaktbereiche.
  • An der Oberseite 201 des Trägers 200 sind außerdem Montageflächen 209 für zumindest ein Schutzelement, zum Beispiel für ESD-Strukturen, gebildet.
  • 7 zeigt ein weiteres Ausführungsbeispiel eines Halbleiterchips 100 in Querschnittsansicht. 8 zeigt das Ausführungsbeispiel in Draufsicht auf die erste Seite 10 des Substrats 1. Im Unterschied zu dem Ausführungsbeispiel der 1 und 2, ist hier die Verbindungstruktur 3 (vorliegend wieder durch eine Metallisierung 30 realisiert) elektrisch nicht von dem aktiven Bereich 2 beziehungsweise der Halbleiterschichtenfolge 20 isoliert. Vielmehr kontaktiert die Verbindungstruktur 3 die Halbleiterschichtenfolge 20 und bildet ein Kontaktelement 6 zur elektrischen Kontaktierung der Halbleiterschichtenfolge 20. Die Verbindungstruktur 3 überlappt in lateraler Richtung mit der Halbleiterschichtenfolge 20.
  • Wie in der 8 zu erkennen ist, überdeckt die Verbindungstruktur 3 die Halbleiterschichtenfolge 20 an einer Seite teilweise. An drei weiteren Seiten der Halbleiterschichtenfolge 20 ist die Verbindungstruktur 3 von der Halbleiterschichtenfolge 20 in lateraler Richtung beabstandet. Allerdings könnte die Verbindungstruktur 3 auch an mehr als nur der einen Seite, beispielsweise an allen vier Seiten, die Halbleiterschichtenfolge 20 überdecken und so beispielsweise an allen vier Seiten die Halbleiterschichtenfolge 20 elektrisch kontaktieren.
  • 9 zeigt ein weiteres Ausführungsbeispiel des Halbleiterbauteils 1000. Hier ist der Halbleiterchip 100 der 7 und 8 auf einem Träger 200 montiert. Das Verbindungsmaterial 300 zusammen mit dem Träger 200 und dem Substrat 1 verkapselt die Halbleiterschichtenfolge 20 beziehungsweise den aktiven Bereich 2 hermetisch. Im Unterschied zu der 4 überlappt hier nur eine Durchführung 207 durch den Grundkörper 204 mit der aktiven Schicht beziehungsweise dem aktiven Bereich 2 in lateraler Richtung. Die andere Durchführung 208, nämlich die Durchführung für die Kontaktstruktur 206, die elektrisch leitend mit der Verbindungstruktur 3 beziehungsweise dem Kontaktelement 6 verbunden ist, ist bezüglich des aktiven Bereichs 2 beziehungsweise der Halbleiterschichtenfolge 20 lateral versetzt und überlappt daher in lateraler Richtung nicht mit der Halbleiterschichtenfolge 20 beziehungsweise dem aktiven Bereich 2. Außerdem ist die Kontaktstruktur 206 beziehungsweise der zugehörige Kontaktbereich an der Oberseite 201 lateral über den Halbleiterchip 100 hinausgeführt.
  • 11 zeigt das Halbleiterbauteil 1000 der 9 wiederum in Draufsicht auf die Oberseite 201 des Trägers 200, wobei aus Gründen der besseren Darstellung das Substrat 1 des Halbleiterchips 100 transparent gezeichnet ist.
  • In der 10 ist der Träger 200 der 9 und 11 in Draufsicht auf die Oberseite 201 dargestellt. Der Kontaktbereich des Kontaktelements 205 ist hier lateral vollständig von dem Kontaktbereich des Kontaktelements 206 umgeben. Der Kontaktbereich der Kontaktstruktur 206 bildet gleichzeitig die Metallisierung 230 für die Benetzung mit dem Verbindungsmaterial 300.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    aktiver Bereich
    3
    Verbindungstruktur
    5
    Kontaktelement
    6
    Kontaktelement
    10
    erste Seite
    20
    Halbleiterschichtenfolge
    30
    Metallisierung
    100
    Halbleiterchip
    200
    Träger
    201
    Oberseite
    202
    Unterseite
    205
    Kontaktstruktur
    206
    Kontaktstruktur
    207
    Durchführung
    208
    Durchführung
    209
    Montagefläche
    230
    Metallisierung/Kontaktbereich
    300
    Verbindung
    1000
    Halbleiterbauteil

Claims (14)

  1. Halbleiterchip (100) aufweisend - ein Substrat (1) mit einer ersten Seite (10), - einen aktiven Bereich (2) an der ersten Seite (10), - eine Verbindungsstruktur (3) an der ersten Seite (10), wobei - dem aktiven Bereich (2) eine elektrische Funktionalität des Halbleiterchips (100) zugeordnet ist, die während des Betriebs des Halbleiterchips (100) ausgeführt wird, - die Verbindungsstruktur (3) - den aktiven Bereich (2) lateral vollständig umgibt, und - für die Bildung einer mechanischen Verbindung zwischen dem Halbleiterchip (100) und einem Träger (200) mittels eines Verbindungsmaterials (300) eingerichtet ist, sodass das Verbindungsmaterial (300) den aktiven Bereich (2) lateral vollständig umgibt.
  2. Halbleiterchip (100) nach Anspruch 1, wobei - die Verbindungsstruktur (3) eine metallische Struktur zur Bildung einer Lötverbindung (300) zwischen dem Träger (200) und dem Halbleiterchip (100) ist.
  3. Halbleiterchip (100) nach Anspruch 2, wobei - die Verbindungsstruktur (3) das Verbindungsmaterial (300) aufweist und das Verbindungsmaterial (300) ein Lotmaterial ist.
  4. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei - der Halbleiterchip (100) ein oberflächenmontierbarer Chip mit für die elektrische Kontaktierung notwendigen Kontaktelementen (5, 6) auf der ersten Seite (10) ist.
  5. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei - der Halbleiterchip (100) ein optoelektronischer Halbleiterchip ist, - der aktive Bereich (2) ein Bereich ist, in dem im Betrieb elektromagnetische Strahlung durch Rekombination von Ladungsträgern erzeugt wird.
  6. Halbleiterchip (100) nach Anspruch 5, wobei - die elektromagnetische Strahlung UV-C-Strahlung ist.
  7. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei - das Substrat (2) ein Aufwachssubstrat ist, auf dem der aktive Bereich (2) gewachsen ist.
  8. Halbleiterchip (100) nach einem der Ansprüche 1 bis 6, wobei - der Halbleiterchip (100) ein Dünnfilm-Chip ist.
  9. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei - die Verbindungsstruktur (3) ein Kontaktelement (6) des Halbleiterchips (100) zur elektrischen Kontaktierung des Halbleiterchips (100) bildet.
  10. Halbleiterchip (100) nach einem der Ansprüche 1 bis 8, wobei - die Verbindungsstruktur (3) von dem aktiven Bereich (2) elektrisch isoliert ist.
  11. Halbleiterbauteil (1000) aufweisend - einen Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, - einen Träger (200), wobei - der Halbleiterchip (100) mit dem Träger (200) mittels eines Verbindungsmaterials (300) verbunden ist, - das Verbindungsmaterial (300) den aktiven Bereich (2) lateral vollständig umgibt, - der aktive Bereich (2) von dem Träger (200), dem Substrat (1) und dem Verbindungsmaterial (300) hermetisch verkapselt ist.
  12. Halbleiterbauteil (1000) nach Anspruch 11, wobei - der Träger (200) eine Oberseite (201) und eine gegenüberliegende Unterseite (202) aufweist, - der Träger (200) einen Grundkörper (204) und Kontaktstrukturen (205, 206) aufweist, die von der Oberseite (201) bis zur Unterseite (202) geführt sind, - der Halbleiterchip (100) auf der Oberseite (201) des Trägers (200) befestigt ist und an der Oberseite (201) elektrisch an die Kontaktstrukturen (205, 206) angeschlossen ist, - die Kontaktstrukturen (205, 206) im Betrieb des Halbleiterbauteils auf unterschiedlichen elektrischen Potenzialen liegen.
  13. Halbleiterbauteil (1000) nach Anspruch 12, wobei - Durchführungen (207, 208) der Kontaktstrukturen (205, 206) von der Oberseite (201) zur Unterseite (202) durch den Grundkörper (204) hindurch in lateraler Richtung mit dem aktiven Bereich (2) überlappen.
  14. Halbleiterbauteil (1000) nach Anspruch 12, wobei - eine erste Durchführung (207) einer ersten Kontaktstruktur (205) von der Oberseite (201) zur Unterseite (202) durch den Grundkörper (204) hindurch in lateraler Richtung mit dem aktiven Bereich (3) überlappt, - eine zweite Durchführung (208) einer zweiten Kontaktstruktur (206) von der Oberseite (201) zur Unterseite (202) durch den Grundkörper (204) hindurch bezüglich dem aktiven Bereich (3) in lateraler Richtung versetzt ist und/oder die zweite Kontaktstruktur (206) an der Oberseite (201) lateral über den Halbleiterchip (100) hinausgeführt ist.
DE102021129113.5A 2021-11-09 2021-11-09 Halbleiterchip und halbleiterbauteil Pending DE102021129113A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102021129113.5A DE102021129113A1 (de) 2021-11-09 2021-11-09 Halbleiterchip und halbleiterbauteil
PCT/EP2022/081095 WO2023083793A1 (de) 2021-11-09 2022-11-08 Halbleiterchip und halbleiterbauteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021129113.5A DE102021129113A1 (de) 2021-11-09 2021-11-09 Halbleiterchip und halbleiterbauteil

Publications (1)

Publication Number Publication Date
DE102021129113A1 true DE102021129113A1 (de) 2023-05-11

Family

ID=84363130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021129113.5A Pending DE102021129113A1 (de) 2021-11-09 2021-11-09 Halbleiterchip und halbleiterbauteil

Country Status (2)

Country Link
DE (1) DE102021129113A1 (de)
WO (1) WO2023083793A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017126109A1 (de) 2017-11-08 2019-05-09 Osram Opto Semiconductors Gmbh Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH1032223A (ja) * 1996-07-15 1998-02-03 Mitsubishi Electric Corp 半導体装置
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
CN111201711A (zh) * 2017-12-28 2020-05-26 英特尔公司 单个封装中的包括混合滤波器和有源电路的rf前端模块

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017126109A1 (de) 2017-11-08 2019-05-09 Osram Opto Semiconductors Gmbh Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements

Also Published As

Publication number Publication date
WO2023083793A1 (de) 2023-05-19

Similar Documents

Publication Publication Date Title
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007038169A1 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit geringem Aspektverhältnis
WO2009039841A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102015115999B4 (de) Elektronische Komponente
DE102006046820A1 (de) Packung im Chipmassstab für integrierte Schaltungen
DE102016100280A1 (de) Halbleitervorrichtungsstruktur und verfahren zur deren bildung
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
DE102022000194A1 (de) Spritzguss-packaging für vorrichtungen aus halbleitern mit breiter bandlücke
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
EP2415077A1 (de) Optoelektronisches bauelement
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung
DE19901918A1 (de) Halbleitende lichtemittierende Vorrichtung
DE102018124497B4 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE102021129113A1 (de) Halbleiterchip und halbleiterbauteil
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102015111838B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102007002807B4 (de) Chipanordnung
EP2599123A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102017126109A1 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements

Legal Events

Date Code Title Description
R163 Identified publications notified