KR20180125872A - 팬-아웃 전자부품 패키지 - Google Patents

팬-아웃 전자부품 패키지 Download PDF

Info

Publication number
KR20180125872A
KR20180125872A KR1020180024693A KR20180024693A KR20180125872A KR 20180125872 A KR20180125872 A KR 20180125872A KR 1020180024693 A KR1020180024693 A KR 1020180024693A KR 20180024693 A KR20180024693 A KR 20180024693A KR 20180125872 A KR20180125872 A KR 20180125872A
Authority
KR
South Korea
Prior art keywords
electronic component
disposed
substrate
layer
filter
Prior art date
Application number
KR1020180024693A
Other languages
English (en)
Other versions
KR102093151B1 (ko
Inventor
한명우
정찬용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to CN201810402515.2A priority Critical patent/CN108878380B/zh
Priority to US15/980,970 priority patent/US10431550B2/en
Publication of KR20180125872A publication Critical patent/KR20180125872A/ko
Application granted granted Critical
Publication of KR102093151B1 publication Critical patent/KR102093151B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/50Feeding or matching arrangements for broad-band or multi-band operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/178Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator of a laminated structure of multiple piezoelectric layers with inner electrodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56Monolithic crystal filters
    • H03H9/564Monolithic crystal filters implemented with thin-film techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703Networks using bulk acoustic wave devices
    • H03H9/706Duplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H2009/02165Tuning
    • H03H2009/02173Tuning of film bulk acoustic resonators [FBAR]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 팬-아웃 전자부품 패키지는 관통홀을 가지며, 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 비아를 포함하는 코어부재; 상기 관통홀에 배치된 제1 전자부품; 상기 코어부재 및 상기 제1 전자부품 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 제1 봉합재; 상기 코어부재 및 상기 제1 전자부품 상에 배치되며, 상기 복수의 배선층 및 상기 제1 전자부품과 전기적으로 연결된 재배선층을 포함하는 연결부재; 상기 연결부재 상에 배치되며, 상기 재배선층과 전기적으로 연결된 적어도 하나의 제2 전자부품; 및 상기 제2 전자부품을 덮는 제2 봉합재;를 포함하며, 상기 제1 전자부품은 서로 다른 주파수 대역을 필터링하도록 구성된 복수의 필터를 포함할 수 있다.

Description

팬-아웃 전자부품 패키지{Fan-out electronic component package}
본 발명은 전자부품 패키지, 예를 들면, 전기연결구조체를 전자부품이 배치된 영역 외로도 확장할 수 있는 팬-아웃 전자부품 패키지에 관한 것이다.
최근 하나의 전자기기는 서로 다른 통신 네트워크, 예를 들면, GSM(Global System for Mobile communication) 네트워크/LTE(Long Term Evolution) 네트워크를 이용하여 통신 서비스를 지원한다.
이러한 GSM/LTE 공용 단말기는 안테나단과 연결되는 프론트 엔드 모듈을 포함하는데, 통상 프론트 엔드 모듈은 안테나와 연결되는 스위치 소자, 안테나를 통하여 송수신되는 무선 주파수 신호의 대역을 분리하거나, 특정 대역을 통과시키는 듀플렉서 또는 필터 소자 및 송신되는 무선 주파수 신호를 증폭하는 증폭 소자 등을 구비할 수 있다.
한편, 일반적으로 프론트 엔드 모듈은 무선 주파수 신호의 대역별로 별도의 필터로 구성된 전자부품 패키지 등을 채용하고 있으나, 이러한 경우 프론트 엔드 모듈의 크기를 줄이는데 한계가 있으므로, 결국 프론트 엔드 모듈이 장착되는 전자기기를 소형화하기 어려운 문제가 있다.
또한, 최근 전자기기의 소형화 추세에 의해 전자부품 패키지를 장착하는 공간이 제한적이므로, 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
본 개시의 여러 목적 중 하나는 박형화 및 소형화가 가능하고, 칩간 연결 거리 단축으로 신호 로스를 줄일 수 있으며, 충분한 강성 확보로 신뢰성을 개선할 수 있는, 팬-아웃 전자부품 패키지를 제공하는 것이다.
본 발명의 일 실시예에 따른 팬-아웃 전자부품 패키지는 관통홀을 가지며, 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 비아를 포함하는 코어부재; 상기 관통홀에 배치된 제1 전자부품; 상기 코어부재 및 상기 제1 전자부품 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 제1 봉합재; 상기 코어부재 및 상기 제1 전자부품 상에 배치되며, 상기 복수의 배선층 및 상기 제1 전자부품과 전기적으로 연결된 재배선층을 포함하는 연결부재; 상기 연결부재 상에 배치되며, 상기 재배선층과 전기적으로 연결된 적어도 하나의 제2 전자부품; 및 상기 제2 전자부품을 덮는 제2 봉합재;를 포함하며, 상기 제1 전자부품은 서로 다른 주파수 대역을 필터링하도록 구성된 복수의 필터를 포함할 수 있다.
본 발명의 일 실시예에 따른 팬-아웃 전자부품 패키지는 박형화 및 소형화가 가능하고, 칩간 연결 거리 단축으로 신호 로스를 줄일 수 있으며, 충분한 강성 확보로 신뢰성을 개선할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도 3은 팬-인 전자부품 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 전자부품 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도 5는 팬-인 전자부품 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 전자부품 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 7은 팬-아웃 전자부품 패키지의 개략적인 모습을 나타낸 단면도이다.
도 8은 팬-아웃 전자부품 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 9는 팬-아웃 전자부품 패키지의 일례를 대략적으로 나타낸 단면도이다.
도 10은 팬-아웃 전자부품 패키지의 다른 일례를 대략적으로 나타낸 단면도이다.
도 11은 제1 전자부품의 일례를 개략적으로 나타낸 단면도이다.
도 12는 제1 전자부품의 제2 필터를 개략적으로 나타낸 사시도이다.
도 13은 제1 전자부품의 다른 일례를 개략적으로 나타낸 단면도이다.
도 14는 제1 전자부품의 다른 일례를 개략적으로 나타낸 사시도이다.
도 15는 필터 구조체가 포함된 프론트 엔드 모듈의 일 예를 나타내는 블록도이다.
이하에서는 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니한다.
예를 들어, 본 발명의 사상을 이해하는 당업자는 구성요소의 추가, 변경 또는 삭제 등을 통하여 본 발명의 사상의 범위 내에 포함되는 다른 실시예를 제안할 수 있을 것이나, 이 또한 본 발명의 사상의 범위 내에 포함된다고 할 것이다.
본 명세서에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 전자부품 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 명세서에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 명세서에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 명세서에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도면을 참조하면, 전자부품 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
전자부품 패키지
본 명세서에서 전자부품은 반도체칩일 수 있다. 일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 전자부품 패키지는 구조 및 용도에 따라서 팬-인 전자부품 패키지(Fan-in electronic component package)와 팬-아웃 전자부품 패키지(Fan-out electronic component package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 전자부품 패키지와 팬-아웃 전자부품 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 전자부품 패키지)
도 3은 팬-인 전자부품 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 전자부품 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 전자부품 패키지(2200)가 제조된다.
이와 같이, 팬-인 전자부품 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 전자부품 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 전자부품 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 전자부품 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 전자부품 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 전자부품 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 전자부품 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-인 전자부품 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 BGA 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 BGA 기판(2301) 상에 팬-인 전자부품 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다.
또는, 팬-인 전자부품 패키지(2200)는 별도의 BGA 기판(2302) 내에 내장(Embedded) 될 수도 있으며, 내장된 상태로 BGA 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 전자부품 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 BGA 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 BGA 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 전자부품 패키지)
도 7은 팬-아웃 전자부품 패키지의 개략적인 모습을 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 전자부품 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 전자부품 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 전자부품 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 전자부품 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에까지 I/O 단자를 재배선하여 배치시킨 형태인 바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있고, 후술하는 바와 같이 전자기기의 메인보드에 별도의 BGA 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 전자부품 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 전자부품 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 전자부품 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 BGA 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 전자부품 패키지는 별도의 BGA 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, BGA 기판을 이용하는 팬-인 전자부품 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 전자부품 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 전자부품 패키지가 내장되는 BGA 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 본 개시의 여러 목적 중 하나는 복수의 반도체칩을 사용함에도 박형화 및 소형화가 가능하고, 칩간 연결 거리 단축으로 신호 로스를 줄일 수 있으며, 충분한 강성 확보로 신뢰성을 개선할 수 있는, 패키지-온-칩 형태의 팬-아웃 전자부품 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 전자부품 패키지의 일례를 대략적으로 나타낸 단면도이다.
도면을 참조하면, 일례에 따른 팬-아웃 전자부품 패키지는 제1 관통홀(110H)을 갖는 제1 코어부재(110), 제1 관통홀(110H)에 배치되며 제1-1 접속패드(121)가 배치된 제1-1 활성면 및 제1-2 접속패드(122)가 배치되고 제1-1 활성면의 반대측인 제1-2 활성면을 갖는 제1 반도체칩(120), 제1 반도체칩(120)의 적어도 일부를 봉합하며 제1 관통홀(110H)의 적어도 일부를 채우는 제1 봉합재(130), 및 제1 코어부재(110) 및 제1-1 활성면 상에 배치되며 제1-1 접속패드(121)와 전기적으로 연결된 제1 재배선층(142)을 포함하는 제1 연결부재(140)를 포함하는 제1 구조체(100A)와, 제2 접속패드가 배치된 제2 활성면을 갖는 적어도 하나의 제2 반도체칩(220), 제2 접속패드에 전기적으로 연결된 제2 재배선층(242)을 포함하는 제2 연결부재(240) 및 제2 반도체칩(220)의 적어도 일부를 봉합하는 제2 봉합재(230)를 포함하는 제2 구조체(200A)를 포함한다.
제1 및 제2구조체(100A, 200A)는 제1-1 및 제2 활성면이 마주보도록 배치된다. 도면에 도시되지 않았으나, 제1 및 제2 연결부재(140, 240) 사이에는 언더필 수지가 배치될 수 있고, 언더필 수지는 제1 및 제2 연결부재(140, 240)의 적어도 일부를 덮을 수 있다.
제1 코어부재(110)는 복수의 배선층(112a, 112b)과 비아(113)를 포함하므로 상하 연결부재로 기능할 수 있으며, 이들 배선층(112a, 112b)은 제1 재배선층(142)을 통하여 제1-1 접속패드(121)와 전기적으로 연결될 수 있다. 또한, 제2 재배선층(242)을 통하여 제2 접속패드와도 전기적으로 연결될 수 있다.
제1 구조체(100A)는 제1 봉합재(130)의 제1 연결부재(140)가 배치된 측의 반대측에 배치된 백사이드 배선층(132), 제1 봉합재(130)의 적어도 일부를 관통하며 백사이드 배선층(132)을 제1 코어부재(110)의 제2 배선층(112b) 및/또는 제1-2 접속패드(122)와 연결하는 백사이드 비아(133), 제1 봉합재(130) 상에 배치되며 백사이드 배선층(132)의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층(150), 패시베이션층(150)의 개구부 상에 형성되며 노출된 백사이드 배선층(132)과 연결된 언더범프금속층(160), 및 패시베이션층(150) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결구조체(170)를 더 포함할 수 있다. 이를 통하여, 일례에 따른 팬-아웃 전자부품 패키지가 전자기기의 메인보드 등에 실장 되어 전자기기의 메인보드와 전기적으로 연결될 수 있다.
일례에 따른 팬-아웃 전자부품 패키지는 제1 및 제2 반도체칩(120, 220)을 패키지-온-칩 형태로 배치하되, 제1 및 제2 반도체칩(120, 220)의 제1-1 및 제2 활성면이 서로 마주하도록 배치하고 있다. 또한, 제1 및 제2 반도체칩(120, 220)의 제1-1 접속패드(121) 및 제2 접속패드를 재배선하는 제1 재배선층(142) 및 제2 재배선층(242) 역시 서로 마주하도록 배치하고 있다. 이때, 제1 재배선층(142) 및 제2 재배선층(242)은 저융점 금속으로 직접 연결될 수 있고, 언더필 수지 등으로 한 번에 보호될 수 있다. 즉, 패키지-온-칩 형태임에도 불구하고 패키지를 최대한 박형화할 수 있으며, 그럼에도 제1 및 제2반도체칩(120, 220) 사이의 신호 경로를 최소화할 수 있다. 패키지-온-칩 형태인바 기본적으로 소형화도 가능하다. 또한, 이러한 연결 형태는 별도의 고가의 재료, 예컨대 PIE(Photo Image-able Encapsulant) 등이 없이도 패키지-온-칩 구현이 가능하며, 리워크(Rework) 또한 가능한바 비용 절감이 가능하다. 특히, 종래의 와이어 본딩을 이용한 패키지 대비 박형화, 소형화, 신호 안정성, 비용 등에 있어서 큰 장점을 가진다.
이하, 일례에 따른 팬-아웃 전자부품 패키지에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
먼저, 제1 구조체(100A)는 제1 관통홀(110H)을 갖는 제1 코어부재(110), 제1 관통홀(110H)에 배치되며 제1-1 접속패드(121)가 배치된 제1-1 활성면 및 제1-2 접속패드(122)가 배치되고 제1-1 활성면의 반대측인 제1-2 활성면을 갖는 제1 반도체칩(120), 제1 반도체칩(120)의 적어도 일부를 봉합하며 제1 관통홀(110H)의 적어도 일부를 채우는 제1 봉합재(130), 및 제1 코어부재(110)와 제1-1 활성면 상에 배치되며 제1-1 접속패드(121)와 전기적으로 연결된 제1 재배선층(142)을 포함하는 제1 연결부재(140)를 포함한다.
또한, 제1 구조체(100A)는 제1 봉합재(130)의 제1 연결부재(140)가 배치된 측의 반대측에 배치된 백사이드 배선층(132), 제1 봉합재(130)의 적어도 일부를 관통하며 백사이드 배선층(132)을 제1 코어부재(110)의 제2 배선층(112b) 및/또는 제1-2 접속패드(122)와 연결하는 백사이드 비아(133), 제1 봉합재(130) 상에 배치되며 백사이드 배선층(132)의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층(150), 패시베이션층(150)의 개구부 상에 형성되며 노출된 백사이드 배선층(132)과 연결된 언더범프금속층(160), 및 패시베이션층(150) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결구조체(170)를 더 포함할 수 있다.
제1 코어부재(110)는 구체적인 재료에 따라 제1 구조체(100A)의 강성을 유지시킬 수 있으며, 제1 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 제1 코어부재(110)에 의하여 제1 반도체칩(120)의 제1-1 접속패드(121)가 전기연결구조체(170) 등을 거쳐 전자기기의 메인보드 등에 전기적으로 연결될 수 있다.
제1 코어부재(110)는 복수의 배선층(112a, 112b)을 포함하는바, 제1 반도체칩(120)의 제1-1 접속패드(121) 등을 효과적으로 재배선할 수 있으며, 넓은 배선 설계 영역을 제공함으로써 다른 영역에 재배선층을 형성하는 것을 최소화할 수 있다.
제1 관통홀(110H) 내에는 제1 반도체칩(120)이 제1 코어부재(110)와 소정거리 이격 되도록 배치된다. 제1 반도체칩(120)의 측면 주위는 제1 코어부재(110)에 의하여 둘러싸일 수 있다. 제1 코어부재(110)는 절연층(111), 절연층(111)의 상측에 배치된 제1 배선층(112a), 절연층(111)의 하측에 배치된 제2 배선층(112b), 및 절연층(111)을 관통하며 제1 및 제2 배선층(112a, 112b)을 전기적으로 연결하는 비아(113)을 포함한다.
절연층(111)의 재료로는, 예를 들면, 무기필러 및 절연수지를 포함하는 재료를 사용할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수와 함께 실리카, 알루미나 등의 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 또는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수도 있다. 이 경우, 우수한 강성 유지가 가능하여, 제1 코어부재(110)를 일종의 지지부재로 이용할 수 있다.
배선층(112a, 112b)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
제1 코어부재(110)의 배선층(112a, 112b)의 두께는 제1 연결부재(140)의 제1 재배선층(142)의 두께보다 두꺼울 수 있다. 이는 제1 코어부재(110)는 제1 반도체칩(120) 수준의 두께를 가질 수 있는 반면, 제1 연결부재(140)는 박형화가 요구되기 때문이다.
비아(113)는 절연층(111)을 관통하며, 제1 배선층(112a)과 제2 배선층(112b)을 전기적으로 연결한다. 비아(113)의 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 비아(113)는 절연층(111)을 완전히 관통하는 관통비아 형태일 수 있으며, 그 형상이 원기둥 형상이나 모래시계 형상일 수 있으나, 이에 한정되는 것은 아니다.
제1 반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 또는 체적음향공진기를 포함하는 필터일 수 있다.
제1 반도체칩(120)에 대하여는 도 11 내지 도 15를 참조로 후술하기로 한다.
제1 봉합재(130)는 제1 반도체칩(120)를 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제1 반도체칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제1 봉합재(130)는 제1 코어부재(110) 및 제1 반도체칩(120)의 제1-2 활성면을 덮을 수 있으며, 제1 관통홀(110H)의 적어도 일부를 채울 수 있다. 제1 봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있다. 예를 들면, 제1 봉합재(130)는 절연수지 및 무기필러를 포함하는 ABF를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, PIE(Photo Image-able Encapsulant)를 사용할 수도 있다.
제1 연결부재(140)는 제1 반도체칩(120)의 제1-1 접속패드(121)를 재배선할 수 있는 제1 재배선층(142)을 포함한다. 제1 연결부재(140)를 통하여 다양한 기능을 가지는 수십 내지 수백만 개의 제1-1 접속패드(121)가 재배선될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제1 연결부재(140)는 제1 절연층(141), 제1 절연층(141) 상에 배치된 제1 재배선층(142), 및 제1 재배선층(142)을 제1 배선층(112a) 및 제1-1 접속패드(121)와 전기적으로 연결하는 제1 비아(143)를 포함한다. 필요에 따라서는, 보다 많은 층수의 절연층과 재배선층과 비아로 구성될 수도 있음은 물론이다.
제1 절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 PID(Photo Imageable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수 있다. 이 경우 미세 패턴 형성에 유리할 수 있다.
제1 재배선층(142)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 제1 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
제1 비아(143)는 서로 다른 층에 형성된 제1-1 접속패드(121), 제1 재배선층(142), 제1 배선층(112a) 등을 전기적으로 연결시키며, 그 결과 제1 구조체(100A) 내에 전기적 경로를 형성시킨다. 제1 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 제1 비아(143)는 제1 반도체칩(120)의 제1-1 접속패드(121)와 물리적으로 접할 수 있다. 제1 연결부재(140)는 제1-1 활성면 상에 직접 형성된 RDL일 수 있다.
백사이드 배선층(132)은 제1 봉합재(130)의 제1 연결부재(140)가 배치된 측의 반대측에 라우팅 영역을 제공한다. 백사이드 배선층(132)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 백사이드 배선층(132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
백사이드 비아(133)는 백사이드 배선층(132)을 제1 코어부재(110)의 제2 배선층(112b) 및/또는 제1-2 접속패드(122)와 전기적으로 연결한다. 따라서, 제1-2 접속패드(122)는 전자기기의 메인보드와 전기적으로 연결될 수 있다.
백사이드 비아(133)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 백사이드 비아(133)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 백사이드 배선층(132)을 보호한다. 패시베이션층(150)은 절연물질, 예컨대 ABF를 포함할 수 있으나, 이에 한정되는 것은 아니며, 통상의 솔더 레지스트 등을 포함할 수도 있다. 패시베이션층(150)은 백사이드 배선층(132)의 적어도 일부를 노출시키는 개구부를 갖는다. 이러한 개구부는 설계에 따라서 수십 내지 수백만 개 형성될 수 있다.
언더범프금속층(160)은 전기연결구조체(170)의 접속 신뢰성을 향상시키며, 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 패시베이션층(150)의 개구부를 통하여 노출된 백사이드 배선층(132)과 연결될 수 있다. 이때, 노출된 백사이드 배선층(132)에는 표면처리층(미도시)이 형성될 수 있다. 표면처리층(미도시)은 Ni-Au를 포함할 수 있다. 언더범프금속층(160)은 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결구조체(170)는 팬-아웃 전자부품 패키지를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 전자부품 패키지(300A)는 전기연결구조체(170)를 통하여 전자기기의 메인보드 등에 실장 될 수 있다. 전기연결구조체(170)는 저융점 금속, 예를 들면, 주석(Sn)을 포함하는 합금, 보다 구체적으로는 주석(Sn)-알루미늄(Al)-구리(Cu) 합금 등의 솔더(solder)로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 제1 및 제2 반도체칩(120, 220)의 제1-1 접속패드(121), 제1-2 접속패드(122) 및 제2 접속패드의 수에 따라서 수십 내지 수백만 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 예컨대 제1 구조체(100A)를 기준으로 제1 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지는 팬-아웃 패키지이다. 팬-아웃 패키지는 팬-인 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
제2 구조체(200A)는 제2 접속패드가 배치된 제2 활성면을 갖는 제2 반도체칩(220), 제2 접속패드에 전기적으로 연결된 제2 재배선층(242)을 포함하는 제2 연결부재(240) 및 제2 반도체칩(220)의 적어도 일부를 봉합하는 제2 봉합재(230)를 포함하는 제2 구조체(200A)를 포함한다.
제2 반도체칩(220)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 제2 반도체칩(220)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 제2 접속패드는 제2 반도체칩(220)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 제2접속패드가 배치된 면은 활성면이 되며, 그 반대측은 비활성면이 된다. 필요에 따라서는 바디 상에 제2 접속패드의 적어도 일부를 덮는 패시베이션막(미도시)이 형성될 수 있다. 패시베이션막(미도시)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 제2 반도체칩(220)은, 예를 들면, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리칩일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 칩일 수도 있다.
제2 봉합재(230)는 제2 반도체칩(220)을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제2 반도체칩(220)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제2 봉합재(230)는 제2 반도체칩(220)의 비활성면을 덮을 수 있다. 제2 봉합재(230)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있다. 예를 들면, 제2 봉합재(230)는 절연수지 및 무기필러를 포함하는 ABF를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, PIE(Photo Image-able Encapsulant)를 사용할 수도 있다.
제2 연결부재(240)는 제2 반도체칩(220)의 제2접속패드를 재배선할 수 있는 제2 재배선층(242)을 포함한다. 제2 연결부재(240)를 통하여 다양한 기능을 가지는 수십 내지 수백만 개의 제2 접속패드가 재배선 될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2 연결부재(240)는 제2 절연층(241), 제2 절연층(241) 상에 배치된 제2 재배선층(242), 및 제2 재배선층(242)을 제2 접속패드와 전기적으로 연결하는 제2 비아(243)를 포함한다. 필요에 따라서는, 보다 많은 층수의 절연층과 재배선층과 비아로 구성될 수도 있음은 물론이다.
제2 절연층(241)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 PID(Photo Imageable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수 있다. 이 경우 미세 패턴 형성에 유리할 수 있다.
제2 재배선층(242)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 제2 재배선층(242)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
제2 비아(243)는 서로 다른 층에 형성된 제2 접속패드, 제2 재배선층(242), 등을 전기적으로 연결시키며, 그 결과 제2 구조체(200A) 내에 전기적 경로를 형성시킨다. 제2 비아(243)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제2 비아(243)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 제2 비아(243)는 제2 반도체칩(220)의 제2 접속패드와 물리적으로 접할 수 있다. 제2 연결부재(240)는 제2 활성면 상에 직접 형성된 RDL일 수 있다.
제1 재배선층(142) 및 제2 재배선층(242)은 저융점 금속을 통하여 연결될 수 있다. 즉 제1 재배선층(142) 및 제2 재배선층(242)은 저융점 금속과 물리적으로 접한다. 저융점 금속은 솔더(Solder)와 같이 모재가 용융하지 않고 용가재만 용융하는 접합에 이용되는 금속을 의미하는 것으로, 예를 들면, 주석(Sn)이나 주석(Sn)을 포함하는 합금, 예컨대, 주석(Sn)-알루미늄(Al) 또는 주석(Sn)-알루미늄(Al)-구리(Cu) 합금일 수 있으나, 이에 한정되는 것은 아니다. 한편, 저융점 금속의 융점은 전기연결구조체(170)의 융점보다는 높을 수 있다. 제1 재배선층(142)의 저융점 금속과 접하는 표면에는 표면처리층(미도시)이 형성될 수 있으며, 표면처리층(미도시)은 팔라듐(Rd), 니켈(Ni), 및 금(Au) 중 하나 이상을 포함할 수 있다.
제1 연결부재(140) 및 제2 연결부재(240) 사이에는 언더필 수지가 배치될 수 있으며, 언더필 수지는 제1 재배선층(142) 및 제2 재배선층(242)과 저융점 금속을 덮을 수 있다. 언더필 수지는 에폭시 수지 등을 포함할 수 있다.
도 10은 팬-아웃 전자부품 패키지의 다른 일례를 대략적으로 나타낸 단면도이다.
도 10을 참조하면, 제1 구조체(100A)의 제1 코어부재(110)에는 제1 관통홀(110H) 및 제2 관통홀(110P)이 형성된다. 제1 관통홀(110H)과 제2 관통홀(110P)는 서로 이격 배치된다.
제1 관통홀(110H)에는 제1-1 접속패드(121)가 배치된 제1-1 활성면, 및 제1-2 접속패드(122)가 배치되고 제1-1 활성면의 반대측인 제1-2 활성면을 갖는 제1 반도체칩(120)이 배치된다.
제2 관통홀(110P)에는 제1-3 접속패드가 배치된 제1-3 활성면을 갖는 제3 반도체칩(320)이 배치된다.
제1 봉합재(130)는 제1 반도체칩(120) 및 제3 반도체칩(320)의 적어도 일부를 봉합하며 제1 관통홀(110H) 및 제2 관통홀(110P)의 적어도 일부를 채운다.
제1 연결부재(140)는 제1 코어부재(110), 제1-1 활성면 및 제1-3 활성면 상에 배치되며 제1-1 접속패드(121) 및 제1-3 접속패드와 전기적으로 연결된 제1 재배선층(142)을 포함한다.
그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 11은 제1 전자부품의 일례를 개략적으로 나타낸 단면도이고, 도 12는 제1 전자부품의 제2 필터를 개략적으로 나타낸 사시도이다.
본 실시예에서 제1 전자부품은 체적음향공진기를 포함하는 필터 구조체일 수 있다.
도 11을 참조하면, 제1 전자부품(120)은 서로 다른 주파수 대역을 필터링하도록 구성된 복수의 필터를 포함한다.
일 예로, 제1 전자부품(120)은 제1 기판(10), 제2 기판(20), 제1 기판(10)에 형성되는 제1 필터(30) 및 제2 기판(20)에 형성되는 제2 필터(40)를 포함한다.
제1 기판(10)과 제2 기판(20)은 서로 결합하여 내부 공간을 형성한다. 여기서, 제1 기판(10)과 제2 기판(20)은 고저항 실리콘 기판(HRS: High Resistivity Silicon)일 수 있다.
따라서, 제1 기판(10)과 제2 기판(20)은 신호의 분리(Isolation) 특성이 우수하여 높은 품질 계수(Q: Quality Factor) 값 및 저손실 신호 line을 구현할 수 있다.
제1 필터(30)는 제1 기판(10)과 제2 기판(20)에 의해 형성된 내부 공간에 배치되도록 제1 기판(10)에 형성된다.
제1 필터(30)는 체적 음향 공진기를 포함할 수 있다. 체적 음향 공진기는 박막 체적 음향파 공진기(FBAR: Film Bulk Acoustic Resonator)일 수 있다.
체적 음향 공진기는 복수의 막으로 구성되는 적층 구조체에 의해 구현될 수 있다. 체적 음향 공진기는 절연층(12), 에어 캐비티(13), 및 공진부(15)를 포함할 수 있다.
제1 기판(10)의 상면에는 제1 기판(10)에 대해 공진부(15)를 전기적으로 격리시키는 절연층(12)이 마련될 수 있다. 절연층(12)은 이산화규소(SiO2) 및 산화알루미늄(Al2O2) 중 하나를 화학 기상 증착(Chemical vapor deposition), RF 마그네트론 스퍼터링(RF Magnetron Sputtering), 또는 에바포레이션(Evaporation)하여 제1 기판(10) 상에 형성될 수 있다.
절연층(12) 상에는 에어 캐비티(13)가 배치될 수 있다. 에어 캐비티(13)는 공진부(15)가 소정 방향으로 진동할 수 있도록 공진부(15)의 하부에 위치할 수 있다. 에어 캐비티(13)는 절연층(12) 상에 에어 캐비티 희생층 패턴을 형성한 다음, 에어 캐비티 희생층 패턴 상에 멤브레인(14)을 형성한 후 에어 캐비티 희생층 패턴을 에칭하여 제거하는 공정에 의해 형성될 수 있다. 멤브레인(14)은 산화 보호막으로 기능하거나, 제1 기판(10)을 보호하는 보호층으로 기능할 수 있다.
절연층(12)과 에어 캐비티(13) 사이에는 식각 저지층이 추가적으로 형성될 수 있다. 식각 저지층은 식각 공정으로부터 제1 기판(10) 및 절연층(12)을 보호하는 역할을 하고, 식각 저지층 상에 다른 여러 층이 증착되는데 필요한 기단 역할을 할 수 있다.
공진부(15)는 멤브레인(14) 상에 차례로 적층된 제1 전극(15a), 압전층(15b) 및 제2 전극(15c)을 포함할 수 있다. 제1 전극(15a), 압전층(15b) 및 제2 전극(15c)의 수직 방향으로 중첩된 공통 영역은 에어 캐비티(13)의 상부에 위치할 수 있다.
제1 전극(15a) 및 제2 전극(15c)은 금(Au), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 루테늄(Ru), 백금(Pt), 텅스텐(W), 알루미늄(Al), 이리듐(Ir) 및 니켈(Ni) 중 하나 또는 이들의 합금으로 형성될 수 있다.
압전층(15b)은 전기적 에너지를 탄성파 형태의 기계적 에너지로 변환하는 압전 효과를 일으키는 부분으로, 질화 알루미늄(AlN), 산화아연(ZnO), 및 납 지르코늄 티타늄 산화물(PZT; PbZrTiO) 중 하나로 형성될 수 있다. 또한, 압전층(15b)은 희토류 금속(Rare earth metal)을 더 포함할 수 있다. 일 예로, 희토류 금속은 스칸듐(Sc), 에르븀(Er), 이트륨(Y), 및 란탄(La) 중 적어도 하나를 포함할 수 있다. 압전층(15b)은 1~20at%의 희토류 금속을 포함할 수 있다.
제1 전극(15a) 하부에는 압전층(15b)의 결정 배향성을 향상시키기 위한 시드(Seed)층이 추가적으로 배치될 수 있다. 시드층은 압전층(15b)과 동일한 결정성을 갖는 질화 알루미늄(AlN), 산화아연(ZnO), 납 지르코늄 티타늄 산화물(PZT; PbZrTiO) 중 하나로 형성될 수 있다.
공진부(15)는 활성 영역과 비활성 영역으로 구획될 수 있다. 공진부(15)의 활성 영역은 제1 전극(15a) 및 제2 전극(15c)에 무선 주파수 신호와 같은 전기 에너지가 인가되는 경우 압전층(15b)에서 발생하는 압전 현상에 의해 소정 방향으로 진동하여 공진하는 영역으로, 에어 캐비티(13) 상부에서 제1 전극(15a), 압전층(15b) 및 제2 전극(15c)이 수직 방향으로 중첩된 영역에 해당한다. 공진부(15)의 비활성 영역은 제1 전극(15a) 및 제2 전극(15c)에 전기 에너지가 인가되더라도 압전 현상에 의해 공진하지 않는 영역으로, 활성 영역 외측의 영역에 해당한다.
공진부(15)는 압전 현상을 이용하여 특정 주파수를 가지는 무선 주파수 신호를 출력한다. 구체적으로 공진부(15)는 압전층(15b)의 압전 현상에 따른 진동에 대응하는 공진 주파수를 가지는 무선 주파수 신호를 출력할 수 있다.
보호층(16)은 공진부(15)의 제2 전극(15c)상에 배치되어, 제2 전극(15c)이 외부에 노출되는 것을 방지할 수 있다. 보호층(16)은 실리콘 옥사이드 계열, 실리콘 나이트라이드 계열 및 알루미늄 나이트라이드 계열 중의 하나의 절연 물질로 형성될 수 있다.
제1 기판(10)에는 제1 기판(10)을 두께 방향으로 관통하는 비아 홀(11)이 적어도 하나 형성될 수 있다. 비아 홀(11)은 제1 기판(10) 외에도, 절연층(12), 제1 전극(15a), 압전층(15b) 및 제2 전극(15c) 중 일부를 두께 방향으로 관통할 수 있다. 비아 홀(11)의 내부에는 접속 패턴(11a)이 형성될 수 있고, 접속 패턴(11a)은 비아 홀(11)의 내부면, 즉 내벽 전체에 형성될 수 있다.
접속 패턴(11a)은 비아 홀(11)의 내부면에 도전층을 형성함으로써 제조될 수 있다. 예를 들어, 접속 패턴(11a)은 비아 홀(11)의 내벽을 따라 금(Au), 구리(Cu), 티타늄(Ti)-구리(Cu) 합금 중 적어도 하나의 도전성 금속을 증착하거나 도포, 또는 충전하여 형성될 수 있다.
접속 패턴(11a)은 제1 전극(15a) 및 제2 전극(15c) 중 적어도 하나에 연결될 수 있다. 일 예로, 접속 패턴(11a)은 제1 기판(10), 절연층(12), 제1 전극(15a), 압전층(15b) 및 제2 전극(15c) 중 적어도 일부를 관통하여 제1 전극(15a) 및 제2 전극(15c) 중 적어도 하나에 전기적으로 연결될 수 있다. 비아 홀(11a)의 내부면에 형성된 접속 패턴(11a)은 제1 기판(10)의 하부 면 측으로 연장되어, 제1 기판(10)의 하부 면에 마련되는 제1-2 접속패드(122)와 연결될 수 있다. 이로써, 접속 패턴(11a)은 제1 전극(15a) 및 제2 전극(15c)을 제1-2 접속패드(122)와 전기적으로 연결할 수 있다.
제1-2 접속패드(122)는 제1 필터(30)의 하부에 배치될 수 있는 외부 기판과 전기적으로 연결될 수 있다. 일 예로, 제1-2 접속패드(122)는 제1 봉합재(130)의 적어도 일부를 관통하는 백사이드 비아(133)에 의해 백사이드 배선층(132)에 연결될 수 있으며, 이에 의해 전자기기의 메인보드와 전기적으로 연결될 수 있다.
제1-2 접속패드(122)를 통해 제1 전극(15a) 및 2 전극(15c)에 인가되는 신호에 의해 제1 필터(30)는 무선 주파수 신호의 필터링 동작을 수행할 수 있다.
한편, 제2 기판(20)은 제1 필터(30)를 형성하는 적층 구조체와 접합되어, 제1 필터(30)를 외부 환경으로부터 보호할 수 있다. 제2 기판(20)은 제1 필터(30)가 배치되는 내부 공간을 구비하는 커버 형태로 형성될 수 있다. 제2 기판(20)은 하면이 개방된 육면체 형상으로 형성될 수 있고, 따라서, 상면 및 복수의 측면을 포함할 수 있다.
구체적으로, 제2 기판(20)은 제1 필터(30)의 공진부(15)를 수용할 수 있도록 중앙에 수용부가 형성될 수 있으며, 수용부의 외측 영역이 적층 구조체의 접합 영역과 접합될 수 있다. 적층 구조체의 접합 영역은 적층 구조체의 가장자리에 해당할 수 있다.
도 11을 참조하면, 제2 기판(20)은 제1 기판(10) 상에 적층되는 절연층(12)과 접합되는 것으로 도시되어 있으나, 절연층(12) 외에도 멤브레인(14), 식각 저지층 및 제1 기판(10) 중 적어도 하나와 접합될 수 있다.
제1 전자부품(120)은 서로 다른 주파수 대역을 필터링하도록 구성된 복수의 필터를 포함한다. 일 예로, 필터 구조체(120)는 제1 기판(10)에 형성되는 제1 필터(30) 이외에 제2 기판(20)에 형성되는 제2 필터(40)를 더 포함한다.
도 12에 도시된 바와 같이, 제2 필터(40)는 대역 통과 필터(BPF)일 수 있다. 그러나, 제2 필터(40)가 대역 통과 필터(BPF)에 한정되는 것은 아니며, 다이플렉서(DPX), 저역 통과 필터(LPF), 고역 통과 필터(HPF) 및 커플러(COUPLER) 등의 능동 필터로 구성될 수 있고, 수동 필터로 구성되는 것도 가능하다.
도 12를 참조하면, 제2 필터(40)는 제2 기판(20) 상에 형성된 스파이럴 인덕터(42, 45), 커패시터(43, 46), 입출력포트(47, 48), 그라운드(49) 및 입출력포트(47, 48)와 스파이럴 인덕터(42, 45)/커패시터(43, 46)를 연결하는 회로라인(41, 44)을 포함할 수 있다.
제2 필터(40)는 제1 기판(10)과 제2 기판(20)에 의해 형성되는 내부 공간에 배치되도록 제2 기판(20)에 형성될 수 있다. 또한, 제1 필터(30)와 제2 필터(40)는 내부 공간 내에서 서로 마주보도록 배치될 수 있다.
따라서, 제1 기판(10)과 제2 기판(20)에 의해 형성되는 내부 공간에는 제1 필터(30)와 제2 필터(40)가 배치될 수 있다. 즉, 하나의 전자부품에 복수의 필터를 형성할 수 있으므로 전자부품을 소형화할 수 있으며, 이에 따라 전자부품이 장착되는 전자기기의 크기를 줄일 수 있다.
제2 필터(40)는 제1 기판(10)의 비아 홀(11)에 형성된 접속 패턴(11a)과 전기적으로 접속되어 외부 기판과 전기적으로 연결될 수 있다. 따라서, 제2 필터(40)는 무선 주파수 신호의 필터링 동작을 수행할 수 있다.
본 실시예에서 제1 필터(30)와 제2 필터(40)는 서로 다른 대역의 주파수를 필터링할 수 있도록 구성된다.
일 예로, 제1 필터(30)는 2G Hz 대역의 주파수를 필터링할 수 있고, 제2 필터(40)는 5G Hz 대역의 주파수를 필터링할 수 있다.
즉, 서로 다른 대역의 주파수를 필터링할 수 있도록 구성된 복수의 필터를 하나의 전자부품에 구현함으로써 전자기기의 크기를 소형화시키는 것이 가능하다.
도 13은 제1 전자부품의 다른 일례를 개략적으로 나타낸 단면도이고, 도 14는 제1 전자부품의 다른 일례를 개략적으로 나타낸 사시도이다.
도 13 및 도 14를 참조하면, 제1 전자부품(120)은 제2 필터(40')의 배치형태를 제외하면, 도 11 및 도 12를 참조로 설명한 제1 전자부품(120)과 동일하므로, 제2 필터(40')의 배치형태 이외의 설명은 생략하기로 한다.
도 11 및 도 12를 참조로 설명한 제1 전자부품(120)에서는 제2 필터(40)가 제1 기판(10)과 제2 기판(20)에 의해 형성된 내부 공간에 배치되나, 도 13 및 도 14의 실시예에 따른 제1 전자부품(120)에서는 제2 필터(40')가 제2 기판(20)의 외부면에 형성된다.
일 예로, 제2 필터(40')는 제1 기판(10)과 함께 내부 공간을 형성하는 제2 기판(20)의 일면 이외의 타면에 형성될 수 있다.
제2 기판(20)의 외부면에는 제1-1 접속패드(121)가 배치되며, 제1-1 접속패드(121)는 제1 재배선층(142) 및 제2 필터(40')와 전기적으로 연결될 수 있다.
따라서, 제2 필터(40')는 무선 주파수 신호의 필터링 동작을 수행할 수 있다.
도 15는 필터 구조체가 포함된 프론트 엔드 모듈의 일 예를 나타내는 블록도이다.
도 15에 도시된 프론트 엔드 모듈은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile), GPRS(General Packet Radio Service), EDGE(Enhanced Data Gsm Enviroment), UMTS(Universal Mobile Telecommunications System), CDMA(Code Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), LTE(Long Term Evolution) 및 Wibro(Wireless Broadband Internet) 등의 다양한 통신 네트워크 및 상술한 네트워크들의 확장/변형된 형태의 네트워크를 이용하여 무선 통신을 수행하는 전자기기에 채용될 수 있다 상술한 무선 통신 네트워크는 다양한 주파수 대역을 이용하는 멀티 밴드(Mulit-band) 방식으로 무선 통신을 수행할 수 있다.
도 15를 참조하면, 프론트 엔드 모듈은 안테나(Antenna), 커플러(1, Coupler), 다이플렉서(2, Diplexer) 및 필터 구조체(3)를 포함한다.
안테나는 복수의 주파수 대역을 갖는 무선 주파수 신호를 송, 수신하는 구성일 수 있고, 커플러(1)는 무선 주파수 신호의 세기를 검출하는 기능을 수행하는 구성일 수 있다.
또한, 다이플렉서(2)는 복수의 주파수 대역을 갖는 무선 주파수 신호를 주파수 대역별로 분기시키는 구성일 수 있다. 다이플렉서(2)에 의해 분기된 무선 주파수 신호는 필터 구조체(3)에 전달된다.
필터 구조체(3)는 앞서 설명한 제1 전자부품(120)일 수 있다.
필터 구조체(3)는 다이플렉서(2)로부터 분기된 무선 주파수 신호를 각각 독립적으로 전달받아 필터링할 수 있도록 구성된다.
일 예로, 필터 구조체(3)는 2G Hz 대역의 주파수 및 5G Hz 대역의 주파수를 필터링할 수 있다.
필터 구조체(3)에 의해 필터링된 2G Hz 대역의 주파수는 제1 송수신단(5)에 제공될 수 있고, 5G Hz 대역의 주파수는 증폭기(4)를 거쳐 제2 송신단(6) 및 제2 수신단(7)에 제공될 수 있다.
즉, 프론트 엔드 모듈은 하나의 필터 구조체에서 서로 다른 대역의 주파수를 필터링할 수 있도록 함으로써 전자기기의 크기를 소형화시키는 것이 가능하다.
100A: 제1 구조체
110: 제1 코어부재 111: 절연층
112a, 112b: 배선층 113: 비아
120: 제1 전자부품(제1 반도체칩) 121: 제1-1 접속패드
130: 제1 봉합재 140: 제1 연결부재
141: 제1 절연층 142: 제1 재배선층
143: 제1 비아 150: 패시베이션층
160: 언더범프금속층 170: 전기연결구조체
200A: 제2 구조체
220: 제2 전자부품(제2 반도체칩) 230: 제2 봉합재
240: 제2 연결부재 241: 제2 절연층
242: 제2 재배선층 243: 제2 비아

Claims (13)

  1. 관통홀을 가지며, 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 비아를 포함하는 코어부재;
    상기 관통홀에 배치된 제1 전자부품;
    상기 코어부재 및 상기 제1 전자부품 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 제1 봉합재;
    상기 코어부재 및 상기 제1 전자부품 상에 배치되며, 상기 복수의 배선층 및 상기 제1 전자부품과 전기적으로 연결된 재배선층을 포함하는 연결부재;
    상기 연결부재 상에 배치되며, 상기 재배선층과 전기적으로 연결된 적어도 하나의 제2 전자부품; 및
    상기 제2 전자부품을 덮는 제2 봉합재;를 포함하며,
    상기 제1 전자부품은 서로 다른 주파수 대역을 필터링하도록 구성된 복수의 필터를 포함하는 팬-아웃 전자부품 패키지.
  2. 제1항에 있어서,
    상기 연결부재는 절연층, 상기 절연층 상에 배치된 상기 재배선층 및 상기 재배선층과 상기 제1 전자부품을 전기적으로 연결하는 비아를 포함하는 팬-아웃 전자부품 패키지.
  3. 제1항에 있어서,
    상기 제1 전자부품에는 상기 연결부재와 전기적으로 연결되는 제1-1 접속패드 및 전자기기의 메인보드와 전기적으로 연결되는 제1-2 접속패드가 형성되는 팬-아웃 전자부품 패키지.
  4. 제1항에 있어서,
    상기 제1 전자부품은,
    서로 결합하여 내부 공간을 형성하는 제1 기판과 제2 기판;
    상기 내부 공간에 배치되도록 상기 제1 기판에 형성되며, 체적 음향 공진기를 포함하는 제1 필터; 및
    상기 제2 기판에 형성되는 제2 필터;를 포함하는 팬-아웃 전자부품 패키지.
  5. 제4항에 있어서,
    상기 제2 기판에는 상기 재배선층과 전기적으로 연결되는 제1-1 접속패드가 형성되고,
    상기 제1 기판에는 전자기기의 메인보드와 전기적으로 연결되는 제1-2 접속패드가 형성되는 팬-아웃 전자부품 패키지.
  6. 제5항에 있어서,
    상기 연결부재가 배치된 상기 제1 봉합재의 일측의 반대측에 배치된 백사이드 배선층, 상기 제1 봉합재를 관통하며 상기 백사이드 배선층을 상기 제1-2 접속패드와 연결하는 백사이드 비아 및 상기 백사이드 배선층과 연결된 언더범프금속층을 더 포함하는 팬-아웃 전자부품 패키지.
  7. 제4항에 있어서,
    상기 제2 필터는 상기 제2 기판의 외부면에 형성되는 팬-아웃 전자부품 패키지.
  8. 제4항에 있어서,
    상기 제1 기판과 상기 제2 기판은 고저항 실리콘 기판(HRS)인 팬-아웃 전자부품 패키지.
  9. 제1-1 접속패드가 배치된 제1-1 활성면 및 제1-2 접속패드가 배치되고 상기 제1-1 활성면의 반대측인 제1-2 활성면을 갖는 제1 전자부품, 상기 제1 전자부품의 적어도 일부를 봉합하는 제1 봉합재, 및 상기 제1-1 활성면 상에 배치되며 상기 제1-1 접속패드와 전기적으로 연결된 제1 재배선층을 포함하는 제1 연결부재를 포함하는 제1 구조체; 및
    제2 접속패드가 배치된 제2 활성면을 갖는 제2 전자부품, 상기 제2 전자부품의 적어도 일부를 봉합하는 제2 봉합재, 및 상기 제2 활성면 상에 배치되며 상기 제2 접속패드와 전기적으로 연결된 제2 재배선층을 포함하는 제2 연결부재를 포함하는 제2 구조체;를 포함하며,
    상기 제1 전자부품은 서로 다른 주파수 대역을 필터링하도록 구성된 복수의 필터를 포함하는 팬-아웃 전자부품 패키지.
  10. 제9항에 있어서,
    상기 제1 연결부재가 배치된 상기 제1 봉합재의 일측의 반대측에 배치된 백사이드 배선층, 상기 제1 봉합재를 관통하며 상기 백사이드 배선층을 상기 제1-2 접속패드와 연결하는 백사이드 비아 및 상기 백사이드 배선층과 연결된 언더범프금속층을 더 포함하는 팬-아웃 전자부품 패키지.
  11. 제9항에 있어서,
    상기 제1 전자부품은,
    서로 결합하여 내부 공간을 형성하는 제1 기판과 제2 기판;
    상기 내부 공간에 배치되도록 상기 제1 기판에 형성되고, 상기 제1-2 접속패드와 연결되며, 체적 음향 공진기를 포함하는 제1 필터; 및
    상기 내부 공간의 외측에 배치되도록 상기 제2 기판에 형성되고, 상기 제1-1 접속패드와 연결되는 제2 필터;를 포함하는 팬-아웃 전자부품 패키지.
  12. 제9항에 있어서,
    상기 제1 구조체는 제1 관통홀을 갖는 제1 코어부재;를 더 포함하고,
    상기 제1 전자부품은 상기 제1 관통홀에 배치되는 팬-아웃 전자부품 패키지.
  13. 제9항에 있어서,
    상기 제1 구조체는 제1 관통홀 및 상기 제1 관통홀과 이격된 제2 관통홀을 갖는 제1 코어부재;를 더 포함하고,
    상기 제1 관통홀에 상기 제1 전자부품이 배치되며, 상기 제2 관통홀에 반도체칩이 배치되는 팬-아웃 전자부품 패키지.
KR1020180024693A 2017-05-16 2018-02-28 팬-아웃 전자부품 패키지 KR102093151B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810402515.2A CN108878380B (zh) 2017-05-16 2018-04-28 扇出型电子器件封装件
US15/980,970 US10431550B2 (en) 2017-05-16 2018-05-16 Fan-out electronic component package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170060621 2017-05-16
KR20170060621 2017-05-16

Publications (2)

Publication Number Publication Date
KR20180125872A true KR20180125872A (ko) 2018-11-26
KR102093151B1 KR102093151B1 (ko) 2020-03-25

Family

ID=64272139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024693A KR102093151B1 (ko) 2017-05-16 2018-02-28 팬-아웃 전자부품 패키지

Country Status (2)

Country Link
US (1) US20180337454A1 (ko)
KR (1) KR102093151B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456721B2 (en) * 2017-12-28 2022-09-27 Intel Corporation RF front end module including hybrid filter and active circuits in a single package
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
US10911021B2 (en) * 2019-06-27 2021-02-02 Resonant Inc. Transversely-excited film bulk acoustic resonator with lateral etch stop
CN114743996B (zh) * 2022-03-30 2023-12-08 象朵创芯微电子(苏州)有限公司 一种集成性无源器件滤波器、射频前端模组及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214566A (ja) * 2006-02-06 2007-08-23 Samsung Electronics Co Ltd マルチバンド用フィルタモジュール及び製造方法
KR20160132763A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 팬-아웃 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214566A (ja) * 2006-02-06 2007-08-23 Samsung Electronics Co Ltd マルチバンド用フィルタモジュール及び製造方法
KR20160132763A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 팬-아웃 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20180337454A1 (en) 2018-11-22
KR102093151B1 (ko) 2020-03-25

Similar Documents

Publication Publication Date Title
CN108878380B (zh) 扇出型电子器件封装件
KR102609138B1 (ko) 인쇄회로기판 어셈블리
KR101963292B1 (ko) 팬-아웃 반도체 패키지
KR101872644B1 (ko) 팬-아웃 반도체 장치
KR101982049B1 (ko) 팬-아웃 반도체 패키지
US8299572B2 (en) Semiconductor die with backside passive device integration
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR102093151B1 (ko) 팬-아웃 전자부품 패키지
KR101994748B1 (ko) 팬-아웃 반도체 패키지
KR20180127144A (ko) 안테나 기판 및 반도체 패키지 복합 모듈
KR20180037529A (ko) 팬-아웃 반도체 패키지
US11283427B2 (en) Hybrid filters and packages therefor
KR101982056B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102015910B1 (ko) 팬-아웃 센서 패키지
KR101982061B1 (ko) 반도체 패키지
KR102099749B1 (ko) 팬-아웃 반도체 패키지
KR20180090666A (ko) 팬-아웃 반도체 패키지
KR20190063219A (ko) 팬-아웃 반도체 패키지
KR20170112907A (ko) 팬-아웃 반도체 패키지
US20160173059A1 (en) Electrical Component Suitable For Miniaturization with Reduced Coupling
KR20200052067A (ko) 반도체 패키지
CN115280494A (zh) 包括封装的触点对触点耦接的器件
KR102016495B1 (ko) 팬-아웃 센서 패키지
KR20220064295A (ko) 이산 안테나 모듈을 형성하기 위한 반도체 및 방법
CN115362550A (zh) 包括具有在阻焊层之上的互连路由线路的基板的封装件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant