KR20220064295A - 이산 안테나 모듈을 형성하기 위한 반도체 및 방법 - Google Patents

이산 안테나 모듈을 형성하기 위한 반도체 및 방법 Download PDF

Info

Publication number
KR20220064295A
KR20220064295A KR1020210126856A KR20210126856A KR20220064295A KR 20220064295 A KR20220064295 A KR 20220064295A KR 1020210126856 A KR1020210126856 A KR 1020210126856A KR 20210126856 A KR20210126856 A KR 20210126856A KR 20220064295 A KR20220064295 A KR 20220064295A
Authority
KR
South Korea
Prior art keywords
discrete antenna
electronic component
component assembly
discrete
antenna module
Prior art date
Application number
KR1020210126856A
Other languages
English (en)
Other versions
KR102662572B1 (ko
Inventor
훈택 이
춘 흥 이
준호 예
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20220064295A publication Critical patent/KR20220064295A/ko
Priority to KR1020240055402A priority Critical patent/KR20240066143A/ko
Application granted granted Critical
Publication of KR102662572B1 publication Critical patent/KR102662572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/24—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the orientation by switching energy from one active radiating element to another, e.g. for beam switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 디바이스는 전자 구성요소 어셈블리, 및 상기 전자 구성요소 어셈블리 위에 배치되는 복수의 이산 안테나 모듈을 가진다. 각각의 이산 안테나 모듈은 전자 구성요소 어셈블리에 대한 RF 통신을 제공할 수 있다. 복수의 이산 안테나 모듈 중 제1 이산 안테나 모듈에 대해 RF 통신이 활성화될 수 있고, 복수의 이산 안테나 모듈 중 제2 이산 안테나 모듈에 대해 RF 통신이 비활성화된다. 또는, 복수의 이산 안테나 모듈 중 제2 이산 안테나 모듈에 대해 RF 통신이 활성화되고, 복수의 이산 안테나 모듈 중 제1 이산 안테나 모듈에 대해 RF 통신이 비활성화된다. 범프가 이상 안테나 모듈 위에 형성된다. 봉지재는 이산 안테나 모듈 주위에 증착된다. 차폐 층이 전자 구성요소 어셈블리 위에 형성된다. 이산 안테나 모듈을 전자 구성요소 어셈블리에 연결하는 범프 내부에 스터드 또는 코어 볼이 형성될 수 있다.

Description

이산 안테나 모듈을 형성하기 위한 반도체 및 방법{SEMICONDUCTOR DEVICE AND METHOD OF FORMING DISCRETE ANTENNA MODULES}
본 발명은 일반적으로 반도체 디바이스와 관련되며 더 구체적으로 시스템-인-패키지 모듈에서 전기 구성요소 위에 복수의 이산 안테나 모듈을 배치하는 반도체 디바이스 및 방법과 관련된다.
반도체 디바이스가 현대의 전자 제품에서 흔히 발견된다. 반도체 디바이스는 다양한 기능, 가령, 신호 처리, 고속 계산, 전자기 신호 전송 및 수신, 전자 디바이스 제어, 광전, 및 텔레비전 디스플레이를 위한 비주얼 이미지 생성을 수행한다. 통신, 전력 변환, 네트워크, 컴퓨터, 엔터테인먼트, 및 소비자 전자제품의 분야에서 반도체 디바이스가 발견된다. 반도체 디바이스는 또한 군사 응용분야, 항공, 자동차, 산업 제어기, 및 사무실 장비에서도 발견된다.
반도체 디바이스, 특히, 고주파수 응용분야, 가령, 무선 주파수(RF) 무선 통신에서의 반도체 디바이스는 종종 하나 이상의 집적 수동 소자(IPD: integrated passive device)를 포함하여, 필수 전기적 기능을 수행할 수 있다. 작은 공간 내 밀도를 높이고 전기적 기능을 확장시키기 위해 복수의 반도체 다이 및 IPD가 시스템-인-패키지(SIP) 모듈로 집적될 수 있다. SIP 모듈 내에서, 반도체 다이 및 IPD가 구조적 지지 및 전기적 인터커넥트를 위해 기판에 장착된다. 봉지재가 반도체 다이, IPD 및 기판 위에 증착된다. IPD를 위한 RF 신호를 전송 및 수신하기 위해 안테나가 필요하다. 단일 집적 안테나 기판이 전체 SIP 위에 배치되고 RF 통신을 위해 기판 상의 IPD에 전기적으로 연결된다. 일반적인 빌드-업 방법에 의해 만들어진 집적 안테나 기판, 즉, 절연 층 위에 형성된 전도성 층. 불행히도, 집적 안테나 기판이 고장 나면, 전체 SIP가 결함 있는 것으로 간주된다.
도 1a-1c는 쏘 스트리트에 의해 분리되는 복수의 반도체 다이가 있는 반도체 웨이퍼를 도시한다.
도 2a-2d는 SIP에서 기판 상으로 전자 구성요소를 배치하는 프로세스를 도시한다.
도 3a-3c는 이산 안테나 모듈을 형성하는 프로세스를 도시한다.
도 4는 이산 안테나 모듈을 도시한다.
도 5a-5f는 전자 구성요소 위에 이산 안테나 모듈을 장착하는 프로세스를 도시한다.
도 6은 이산 안테나 모듈을 전자 구성요소로 연결하는 양방향 멀티플렉서/스위치를 도시한다.
도 7은 이산 안테나 모듈을 전자 구성요소로 연결하는 점퍼 와이어를 도시한다.
도 8a-8c는 이산 안테나 모듈 위에 범프를 형성하여 RF 통신을 향상시키는 프로세스를 도시한다.
도 9a-9c는 이산 안테나 모듈 위에 범프를 형성하여 RF 통신을 향상시키는 또 다른 프로세스를 도시한다.
도 10a-10c는 이산 안테나 모듈 위에 범프를 형성하여 RF 통신을 향상시키는 또 다른 프로세스를 도시한다.
도 11은 이산 안테나 모듈 아래의 언더필 물질을 도시한다.
도 12a-12b는 RF 통신을 향상시키기 위해 이산 안테나 모듈 아래의 언더필 물질 및 이산 안테나 모듈 위의 범프를 도시한다.
도 13은 SIP 위의 EMI 차폐 층을 도시한다.
도 14는 인쇄 회로 기판(PCB)의 표면에 장착되는 상이한 유형의 패키지르 ㄹ갖는 인쇄 회로 기판(PCB)를 도시한다.
본 발명은 도면을 참조하여 이하의 기재에서 하나 이상의 실시예로 기재되며, 여기서, 유사한 도면부호가 동일하거나 유사한 요소를 나타낸다. 본 발명은 본 발명의 목적을 달성하기 위한 최상의 모드로 기재되지만, 해당 분야의 통상의 기술자라면, 이하의 청구범위 및 발명의 설명 및 도면에 의해 뒷받침되는 이의 균등예에 의해 규정되는 본 발명의 사상 및 범위 내에 대안예, 수정예, 및 균등예가 포함되는 의도임을 알 것이다. 용어 "반도체 다이"는 본 명세서에서 사용될 때 단수형과 복수형을 모두 지칭하며, 따라서 단일 반도체 디바이스와 복수의 반도체 디바이스 모두를 지칭할 수 있다.
반도체 디바이스는 일반적으로 프론트-엔드 제조 및 백-엔드 제조의 두 가지 복합적인 제조 공정을 사용하여 제조된다. 프론트-엔드 제조는 반도체 웨이퍼의 표면 상에 복수의 다이를 형성하는 것을 포함한다. 웨이퍼 상의 각각의 다이는 기능적 전기 회로를 형성하기 위해 전기적으로 연결되는 능동 및 수동 전기 구성요소를 포함한다. 능동 전기 구성요소, 가령, 트랜지스터 및 다이오드는 전기 전류의 흐름을 제어하는 능력을 가진다. 수동 전기 구성요소, 가령, 커패시터, 인덕터, 및 저항기는 전기 회로 기능을 수행하는 데 필요한 전압과 전류 간 관계를 생성한다.
백-엔드 제조는 완성된 웨이퍼를 개별 반도체 다이로 절단하거나 싱귤레이팅하고, 구조적 지지, 전기적 인터커넥트, 및 환경적 격리를 위해 반도체 다이를 패키징하는 것을 말한다. 반도체 다이를 싱귤레이팅하기 위해, 웨이퍼는 톱 스트리트 또는 스크라이브라고 하는 웨이퍼의 비-기능 영역을 따라 스코어링되고 절단된다. 웨이퍼는 레이저 절단 도구 또는 쏘 블레이드를 사용하여 싱귤레이팅된다. 싱귤레이팅 후에, 개별 반도체 다이가 다른 시스템 구성 요소와의 인터커넥션을 위한 핀 또는 컨택트 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성된 컨택트 패드는 패키지 내의 컨택트 패드로 연결된다. 전기 연결은 전도성 층, 범프, 스터드 범프, 전도성 페이스트, 또는 와이어본드로 만들어 질 수 있다. 물리적 지지와 전기적 절연을 제공하기 위해 패키지 위에 봉지재 또는 그 밖의 다른 몰딩 물질이 증착된다. 그런 다음 완성된 패키지를 전기 시스템으로 삽입하고 반도체 디바이스의 기능을 다른 시스템 구성요소에 의해 이용 가능하게 만든다.
도 1a는 베이스 기판 물질(102), 가령, 실리콘, 게르마늄, 알루미늄 포스파이드, 알루미늄 아르세나이드, 갈륨 아르세나이드, 갈륨 니트라이드, 인듐 포스파이드, 실리콘 카바이드, 또는 구조적 지지를 위한 그 밖의 다른 벌크 물질을 갖는 반도체 웨이퍼(100)를 도시한다. 복수의 반도체 다이 또는 구성요소(104)는 비활성, 다이간 웨이퍼 영역 또는 쏘 스트리트(106)에 의해 분리되어 웨이퍼(100) 상에 형성된다. 쏘 스트리트(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이팅하기 위한 절단 영역을 제공한다. 하나의 실시예에서, 반도체 웨이퍼(100)는 100-450 밀리미터(mm)의 폭 또는 지름을 가진다.
도 1b는 반도체 웨이퍼(100)의 일부분의 횡단면도를 도시한다. 각각의 반도체 다이(104)는 후면 또는 넌-액티브 표면(108)과, 다이의 전기적 설계 및 기능에 따라 다이 내에 형성되고 전기적으로 인터커넥트되는 능동 소자, 수동 소자, 전도성 층, 및 유전체 층으로서 구현되는 아날로그 또는 디지털 회로를 포함하는 액티브 표면(110)을 가진다. 예를 들어, 회로는 아날로그 회로 또는 디지털 회로, 가령, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 메모리, 또는 그 밖의 다른 신호 처리 회로를 구현하기 위해 액티브 표면(110) 내에 형성되는 하나 이상의 트랜지스터, 다이오드 및 그 밖의 다른 회로 요소를 포함할 수 있다. 반도체 다이(104)는 또한 RF 신호 처리를 위한 인덕터, 커패시터 및 저항기와 같은 IPD를 포함할 수 있다.
PVD, CVD, 전해 도금, 무전해 도금 공정, 또는 그 밖의 다른 적절한 금속 증착 공정을 사용하여 전기 전도성 층(112)이 액티브 표면(110) 위에 형성된다. 전도성 층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 또는 그 밖의 다른 적절한 전기 전도성 물질의 하나 이상의 층일 수 있다. 전도성 층(112)은 액티브 표면(110) 상의 회로에 전기적으로 연결된 컨택트 패드로서 작동한다.
전기 전도성 범프 물질은 증발 증착, 전해 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(112) 위에 증착된다. 범프 물질은, 선택적 플럭스 솔루션과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납 및 이들의 조합일 수 있다. 예를 들어, 범프 물질은 공융 Sn/Pb, 고연 땜납, 또는 무연 땜납일 수 있다. 범프 물질은 적절한 부착 또는 본딩 공정을 사용하여 전도성 층(112)에 본딩된다. 하나의 실시예에서, 범프 물질은 볼 또는 범프(114)를 형성하기 위해 물질을 융점 이상으로 가열함으로써 리플로우된다. 하나의 실시예에서, 범프(114)는 습윤 층, 장벽 층 및 접착 층을 갖는 UBM(under bump metallization) 위에 형성된다. 범프(114)는 또한 전도성 층(112)에 압축 본딩되거나 열압착 본딩될 수 있다. 범프(114)는 전도성 층(112) 위에 형성될 수 있는 인터커넥트 구조의 한 유형을 나타낸다. 인터커넥트 구조는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 그 밖의 다른 전기적 인터커넥트를 이용할 수 있다.
도 1c에서, 쏘 블레이드 또는 레이저 절단 도구(118)를 사용하여 반도체 웨이퍼(100)는 쏘 스트리트(106)를 통해 개별 반도체 다이(104)로 싱귤레이팅된다. 개별 반도체 다이(104)는 싱귤레이팅 후 KGD의 식별을 위해 검사되고 전기적으로 테스트될 수 있다.
도 2a-2d는 SIP 모듈을 형성하기 위해 인터커넥트 기판 위에 전기 구성요소를 배치하는 공정을 도시한다. 도 2a는 전도성 층(122) 및 절연층(124)을 포함하는 인터커넥트 기판(120)의 횡단면도를 도시한다. 전도성 층(122)은 Al, Cu, Sn, Ni, Au, Ag, 또는 그 밖의 다른 적절한 전기 전도성 물질의 하나 이상의 층일 수 있다. 전도성 층(122)은 기판(120)을 가로지르는 수평적인 전기 인터커넥트 및 기판(120)의 상부 표면(126)과 하부 표면(128) 간 수직적인 전기 인터커넥트를 제공한다. 전도성 층(122)의 일부분은 반도체 다이(104) 및 그 밖의 다른 전기적 구성요소의 설계 및 기능에 따라 전기적으로 공통되거나 전기적으로 절연될 수 있다. 절연 층(124)은 실리콘 디옥사이드(SiO2), 실리콘 니트라이드(Si3N4), 실리콘 옥시니트라이드(SiON), 탄탈럼 펜톡사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 솔더 레지스트, 폴리이미드, 벤조시클로부텐(BCB), 폴리벤족사졸(PBO), 및 유사한 절연 및 구조적 속성을 갖는 그 밖의 다른 물질의 하나 이상의 층을 포함한다. 절연 층(124)은 전도성 층(122)들 간 절연을 제공한다.
도 2b에서, 복수의 전기 구성요소(130a-130d)가 인터커넥트 기판(120)의 표면(128)에 장착되고 전도성 층(122)에 전기적 및 기계적으로 연결된다. 픽 앤 플레이스(pick and place) 동작을 사용하여 전기적 구성요소(130a-130d)가 각각 기판(120) 위에 위치된다. 예를 들어, 전기 구성요소(130a)는 액티브 표면(110) 및 범프(114)가 구성요소 부착 영역(129a) 위에서 기판(120)의 표면(128)을 향해 배향된 도 1c의 반도체 다이(104)일 수 있다. 대안으로, 전기 구성요소(130a-130d)는 다른 반도체 다이, 반도체 패키지, 표면 장착 디바이스, 이산 전기 디바이스, 또는 IPD, 가령, 저항기, 커패시터 및 인덕터를 포함할 수 있다. 전기 구성요소(130b 및 130c)는 단자(132 및 134)를 사용하여 인터커넥트 기판(120) 상의 전도성 층(122)으로의 전기적 및 기계적 연결을 만든다. 전기 구성요소(130b)는 구성요소 부착 영역(129b) 위의 기판(120)의 표면(128)을 향해 배향된 단자(132)를 가진다. 전기 구성요소(130c)는 구성요소 부착 영역(129c) 위의 기판(120)의 표면(128)을 향해 배향된 단자(134)를 가진다. 전기 구성요소(130d)는 도 1c의 또 다른 반도체 다이(104), 또는 액티브 표면(110) 및 범프(114)가 구성요소 부착 영역(129d) 위에 기판(120)의 표면(128)을 향해 배향된 또 다른 유형의 반도체 다이일 수 있다. 전기 구성요소(130a-130d)는 도 2c에 도시된 바와 같이 인터커넥트 기판(120)에 장착되며, 이때, 범프(114) 및 단자(132 및 134)가 전도성 층(122)으로의 기계적 및 전기적 연결을 형성한다.
도 2d에서, 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지재 몰딩, 진공 라미네이션, 스핀 코팅, 또는 그 밖의 다른 적절한 도포기를 사용하여 봉지재 또는 몰딩 화합물(136)은 전기 부품(130a-130d) 및 기판(120) 위에 그리고 그 주위에 증착된다. 봉지재(136)는 폴리머 복합 물질, 가령, 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머일 수 있다. 봉지재(136)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 물질로부터 반도체 디바이스를 주변으로부터 보호한다.
도 3a-3c는 이산 안테나 모듈을 형성하는 프로세스를 도시한다. 도 3a는 전도성 층(141) 및 절연층(142)을 포함하는 집적 안테나 기판(140)의 횡단면도를 도시한다. 전도성 층(141)은 Al, Cu, Sn, Ni, Au, Ag, 또는 그 밖의 다른 적절한 전기 전도성 물질의 하나 이상의 층일 수 있다. 전도성 비아(143)가 절연층(142)을 통해 형성된다. 전도성 층(141) 및 전도성 비아(143)는 기판(140)을 가로지르는 수평적 전기 인터커넥트 및 하부 표면(148)과 기판(140) 내 안테나(144) 간 수직적 전기 인터커넥트를 제공한다. 전도성 층(141)의 일부분 및 전도성 비아(143)가 반도체 다이(104) 및 그 밖의 다른 전기적 구성요소의 설계 및 기능에 따라 전기적으로 공통되거나 전기적으로 절연될 수 있다. 절연층(142)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 폴리이미드, BCB, PBO, 및 유사한 절연 및 구조적 속성을 갖는 그 밖의 다른 물질의 하나 이상의 층을 포함한다. 절연 층(142)은 전도성 층(141)과 전도성 비아(143) 간 절연을 제공한다. 패치 안테나(145)는 상부 표면(146) 위에 배치된다. 안테나(144) 및/또는 패치 안테나(145)는 전자 구성요소(30a-130d)에 대한 무선 주파수(RF) 신호를 송수신하도록, 즉, RF 통신을 제공하도록 제공된다.
도 3b에서, 증발 증착, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 전기 전도성 범프 물질이 하부 표면(148) 상의 전도성 층(141) 위에 증착된다. 범프 물질은, 선택적 플럭스 솔루션과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납 및 이들의 조합일 수 있다. 예를 들어, 범프 물질은 공융 Sn/Pb, 고연 땜납, 또는 무연 땜납일 수 있다. 범프 물질은 적절한 부착 또는 본딩 공정을 사용하여 전도성 층(141)에 본딩된다. 하나의 실시예에서, 범프 물질은 볼 또는 범프(150)를 형성하기 위해 물질을 융점 이상으로 가열함으로써 리플로우된다. 하나의 실시예에서, 범프(150)는 습윤 층, 장벽 층, 및 접착 층을 갖는 UBM 위에 형성된다. 범프(150)는 또한 전도성 층(141)에 압축 본딩되거나 열압착 본딩될 수 있다. 범프(150)는 전도성 층(141) 위에 형성될 수 있는 한 가지 유형의 인터커넥트 구조를 나타낸다. 인터커넥트 구조는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 그 밖의 다른 전기적 인터커넥트를 이용할 수 있다.
도 3c에서, 쏘 블레이드 또는 레이저 절단 툴(154)을 이용해 기판(140)이 이산 안테나 모듈(156)로 싱귤레이션된다. 도 4는 RF 신호를 전송 및 수신함으로써 안테나(144) 및/또는 패치 안테나(145)를 갖는 하나의 이산 안테나 모듈(156)이 RF 통신을 제공하는 것을 도시한다. RF 신호는 안테나(144) 및/또는 패치 안테나(145)에 의해 수신되고 전도성 비아(143), 전도성 층(141) 및 범프(150)를 통해 전자 구성요소 어셈블리(138)로 라우팅된다. RF 신호는 전자 구성요소 어셈블리(138)로부터 전도성 비아(143), 전도성 층(141), 및 범프(150)를 통해 안테나(144) 및/또는 패치 안테나(145)로 전송된다.
도 5a에서, 픽 앤 플레이스 동작을 이용해, 도 4의 이산 안테나 모듈(156a-156d)이 도 2d로부터의 전자 구성요소 조립체(138)에서 인터커넥트 기판(120)의 표면(126) 위에 위치되고 여기에 장착된다. 도 5b는 인터커넥트 기판(120) 내 전도성 층(122)으로의 전기적 및 기계적 연결을 생성하도록 리플로우되는 범프(150)를 갖는 전자 구성요소 어셈블리(138)에 장착되는 이산 안테나 모듈(156a-156d)을 도시한다.
도 5c는 기판(120) 상의 컨택트 패드(159)로부터 뻗어 있는 스터드(stud)(158)를 갖는 범프(150)에 대한 또 다른 실시예를 도시한다. 도 5d는 기판(140) 상의 컨택트 패드(161)로부터 뻗어 있는 스터드(160) 및 기판(120) 상의 컨택트 패드(163)로부터 뻗어 있는 스터드(162)를 갖는 범프(150)에 대한 또 다른 실시예를 도시한다. 도 5e는 내부 코어 Cu 볼(164)을 갖는 범프(150)에 대한 또 다른 실시예를 도시한다.
도 5f에서, 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지재 몰딩, 진공 라미네이션, 스핀 코팅, 또는 그 밖의 다른 적절한 도포기를 사용하여 봉지재 또는 몰딩 화합물(166)은 이산 안테나 모듈(156) 및 기판(120) 위에 그리고 그 주위에 증착된다. 봉지재(166)는 폴리머 복합 물질, 가령, 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머일 수 있다. 봉지재(166)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 물질로부터 반도체 디바이스를 환경적으로 보호한다.
SIP(168) 내 전자 구성요소 어셈블리(138)는 RF 신호를 송수신하는, 즉, RF 통신을 수행하는 RF 회로를 포함한다. 이산 안테나 모듈(156a-156d)은 전자 구성요소 어셈블리(138)에 개별적으로 장착되고 전자 구성요소(130a-130d) 중 하나 이상에 전기적으로 연결되어 전자 구성요소에 대한 RF 신호의 송신 및 수신을 가능하게 한다. 예를 들어, 전자 구성요소(130a)에 의해 생성된 RF 신호는 전도성 층(122)을 통해 라우팅되고 추가로 전도성 층(141)의 부분을 통해 라우팅되어 하나 이상의 이산 안테나 모듈(156a-156d)로 송신된다. 유사한 방식으로, 하나 이상의 이산 안테나 모듈(156a-156d)에 의해 수신된 RF 신호는 전도성 층(141 및 122)을 통해 전자 구성요소(130a)으로 라우팅된다.
도 6은 하나 이상의 이산 안테나 모듈(156a-156d)과 하나 이상의 전자 구성요소(130a-130d) 간에 RF 신호를 라우팅하기 위한 예시적인 구성을 도시한다. 이산 안테나 모듈(156a-156d)은 양방향 멀티플렉서/스위치(170)의 단자에 연결된다. 전자 구성요소(130a-130d)는 또한 양방향 멀티플렉서/스위치(170)의 단자에 연결된다. 단자(172)의 제어 신호는 양방향 멀티플렉서/스위치(170)의 동작을 제어한다. 양방향 멀티플렉서/스위치(170)는 기판(120) 상에 배치될 수 있다.
하나의 실시예에서, 4개의 이산 안테나 모듈(156a-156d)이 전자 구성요소 어셈블리(138)에 장착되지만, 단 하나의 개별 안테나 모듈만 RF 신호의 송신 및 수신, 즉 RF 통신을 수행하기 위해 활성화된다. 나머지 이산 안테나 모듈은 대기 상태로 유지되거나 예비로 비활성화된다. 하나의 예에서, SIP(168)의 제조 테스트 동안, 테스트 유닛으로부터의 제어 신호는 양방향 멀티플렉서/스위치(170)를 통해 이산 안테나 모듈(156a)로부터의 전송을 가능하게 하고 이산 안테나 모듈(156b-156d)을 비활성화하거나 대기 상태로 둔다. 기능 테스트를 통과하면, 이산 안테나 모듈(156a)이 작동 안테나로 유지된다. 이산 안테나 모듈(156a)이 기능 테스트 또는 물리적 검사에 실패하면, 테스트 유닛으로부터의 제어 신호가 양방향 멀티플렉서/스위치(170)를 통해 이산 안테나 모듈(156b)로부터의 전송을 가능하게 하며 이산 안테나 모듈(156a, 156c, 156d)을 비활성화하거나 대기 상태로 둔다. 기능 테스트가 반복된다. 기능 테스트를 통과하면, 이산 안테나 모듈(156b)이 작동 안테나로 유지된다. 이산 안테나 모듈(156b)이 기능 테스트 또는 물리적 검사에 실패하면, 테스트 유닛으로부터의 제어 신호가 양방향 멀티플렉서/스위치(170)를 통해 이산 안테나 모듈(156c)로부터의 전송을 가능하게 하며 이산 안테나 모듈(156a, 156b, 156d)을 비활성화하거나 대기 상태로 둔다. 기능 테스트가 반복된다. 기능 테스트를 통과하면, 이산 안테나 모듈(156c)이 작동 안테나로 유지된다. 이산 안테나 모듈(156c)이 기능 테스트 또는 물리적 검사에 실패하면, 테스트 유닛으로부터의 제어 신호가 양방향 멀티플렉서/스위치(170)를 통해 이산 안테나 모듈(156d)로부터의 전송을 가능하게 하며 이산 안테나 모듈(156a-156c)을 비활성화하거나 대기 상태로 둔다. 기능 테스트가 반복된다. 기능 테스트를 통과하면, 이산 안테나 모듈(156d)이 작동 안테나로 유지된다. 4개의 모든 이산 안테나 모듈(156a-156d)이 모두 통과하지 못하면 SIP(168)이 거부된다.
다른 실시예에서, 하나 이상의 이산 안테나 모듈(156a-156d)이 도 7에 도시된 바와 같이 하나 이상의 점퍼 와이어(178)에 의해 하나 이상의 전자 구성요소(130a-130d)에 연결된다. 예를 들어, 점퍼 와이어(178)는 RF 통신을 위해 이산 안테나 모듈(156a)을 전자 구성요소(130a-130d)에 연결할 수 있다. 대안으로, RF 통신을 위해 점퍼 와이어(178)가 이산 안테나 모듈(156b)을 전자 구성요소(130a-130d)에 연결하거나, 점퍼 와이어(178)가 안테나 모듈(156c)을 전자 구성요소(130a-130d)에 연결하거나, 점퍼 와이어(178)가 이산 안테나 모듈(156d)을 전자 구성요소(130a-130d)에 연결할 수 있다.
SIP(168)는 기능 테스트를 통과하기 위해 사용 가능한 이산 안테나 모듈들을 스위칭하기 위한 복수의 기회를 제공한다. 이산 안테나 모듈(156a-156d)은 필요에 따라 사용할 예비 안테나 모듈을 제공함으로써 제조 비용을 감소시킨다.
다른 예에서, SIP(168)가 현장에서 장애를 일으킬 수 있다. 이산 안테나 모듈(156a)이 제조 중에 활성화되지만 나중에 현장 사용 또는 테스트 중에 장애를 일으킨다고 가정할 수 있다. 양방향 멀티플렉서/스위치(170)에 대한 제어 신호는 PCB에 장착된 마이크로프로세서 또는 딥 스위치로부터 생성될 수 있다. 이산 안테나 모듈(156a)이 비기능적이기 때문에, 제어 신호는 양방향 멀티플렉서/스위치(170)를 통해 이산 안테나 모듈(156b)로부터의 송신을 가능하게 하고 이산 안테나 모듈(156a, 156c, 156d)을 비활성화하거나 대기 상태로 둔다. 현장 테스트가 반복된다. 현장 테스트를 통과하면 이산 안테나 모듈(156b)이 작동 안테나로서 유지된다. 이산 안테나 모듈(156a)이 현장 테스트를 통과하지 못한 경우, 제어 신호는 양방향 멀티플렉서/스위치(170)를 통해 이산 안테나 모듈(156c)로부터의 송신을 가능하게 하고 이산 안테나 모듈(156a, 156b, 및 156d)을 비활성화하거나 대기 상태로 둔다. 현장 테스트가 반복된다. 현장 테스트를 통과하면 이산 안테나 모듈(156c)이 작동 안테나로서 유지된다. 이산 안테나 모듈(156c)이 현장 테스트를 통과하지 못한 경우, 제어 신호는 양방향 멀티플렉서/스위치(170)를 통해 이산 안테나 모듈(156d)로부터의 송신을 가능하게 하고 이산 안테나 모듈(156a-156c)을 비활성화하거나 대기 상태로 둔다. 현장 테스트가 반복된다. 현장 테스트를 통과하면, 이산 안테나 모듈(156d)이 작동 안테나로서 유지된다. 4개의 이산 안테나 모듈(156a-156d) 모두에 장애가 발생하면 SIP(168)는 결함이 있는 것으로 결정된다.
도 5b로부터 계속되는 또 다른 실시예에서, 체이스 몰드(chase mold)(180)가 도 8a에 도시된 바와 같이 전자 구성요소 어셈블리(138)에 장착된 이산 안테나 모듈(156a-156d) 위에 배치된다. 체이스 몰드(180)는 이산 안테나 모듈(156a-156d) 각각의 상부 표면과 정렬된 만곡된 압입부(182)를 포함한다. 봉지재 또는 몰딩 화합물이 체이스 몰드(180) 내로 주입됨에 따라, 봉지재(186)는 도 8b에 도시된 바와 같이 이산 안테나 모듈(156a-156d) 위 및 주변 영역을 채우고 이산 안테나 모듈(156a-156d) 위에 범프(188)를 형성한다. 도 8c는 체이스 몰드(180)가 제거된 후의 봉지재(186) 및 범프(188)를 도시한다. 보이재(186) 및 범프(188)는 폴리머 복합 물질, 가령, 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머일 수 있다. 대안으로, 범프(188)는 높은 유전 상수 DK를 갖는 유전체 물질, 가령, 아지노모토 빌드업 필름(ajinomoto build-up film), 프리-프레그(pre-preg), 유리, 세라믹, 실리콘, 구리 클래드 라미네이트, 석영 및 테플론(Teflon)을 함유할 수 있다. 봉지재(186)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 물질로부터 반도체 디바이스를 환경적으로 보호한다. 범프(188)는 안테나(144) 및 패치 안테나(145)의 송신 및 수신 속도 또는 이득을 개선하기 위해 RF 신호의 굴절/회절/반사 특성을 최적화하기 위해 다양한 형태, 가령, 사다리꼴, 다이아몬드, 반구, 준-타원형(semi-elliptical), 또는 렌즈 형태를 가질 수 있다. 범프(188)는 대응하는 안테나의 송신 및 수신 영역을 증가시킨다. 범프(188)는 배경 기술에서 논의된 단일 안테나와 비교하여 안테나 구조의 높이를 감소시켜, 높은 수준의 안테나 성능을 가지면서 패키지 소형화를 가능하게 할 수 있다.
도 5f를 계속하는 또 다른 실시예에서, 접착 물질(190)이 도 9a에 도시된 바와 같이 전자 구성요소 어셈블리(138)에 장착된 이산 안테나 모듈(156a-156d) 위의 봉지재(166)의 표면(192) 상에 배치된다. 개별 범프(194)는 개별 안테나 모듈(156a-156d) 각각 위에 접착 물질(190)에 부착되고 도 9b에 도시된다. 범프(194)는 폴리머 복합 물질, 가령, 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머일 수 있다. 대안으로, 범프(194)는 높은 유전 상수 DK를 갖는 유전체 물질, 가령, 아지노모토 빌드업 필름(ajinomoto build-up film), 프리-프레그(pre-preg), 유리, 세라믹, 실리콘, 구리 클래드 라미네이트, 석영 및 테플론(Teflon)을 함유할 수 있다. 범프(194)는 안테나(144) 및 패치 안테나(145)의 송신 및 수신 속도 또는 이득을 개선하기 위해 RF 신호의 굴절/회절/반사 특성을 최적화하기 위해 다양한 형태, 가령, 사다리꼴, 다이아몬드, 반구, 준-타원형(semi-elliptical), 또는 렌즈 형태를 가질 수 있다. 범프(194)는 대응하는 안테나의 송신 및 수신 영역을 증가시킨다. 범프(194)는 배경 기술에서 논의된 단일 안테나와 비교하여 안테나 구조의 높이를 감소시켜, 높은 수준의 안테나 성능을 가지면서 패키지 소형화를 가능하게 할 수 있다.
도 5b를 계속하는 또 다른 실시예에서, 접착 물질(200)은, 전자 구성요소 어셈블리(138)에 장착되고 도 10a에 도시된 바와 같이 개별 안테나 모듈(156a-156d)의 표면(202) 및 패치 안테나(145) 상에 배치된다. 개별 범프(204)는 이산 안테나 모듈(156a-156d) 각각 위의 접착 물질(200)에 부착된다. 범프(204)는 폴리머 복합 물질, 가령, 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머일 수 있다. 대안으로, 범프(204)는 높은 유전 상수 DK를 갖는 유전체 물질, 가령, 아지노모토 빌드업 필름(ajinomoto build-up film), 프리-프레그(pre-preg), 유리, 세라믹, 실리콘, 구리 클래드 라미네이트, 석영 및 테플론(Teflon)을 함유할 수 있다. 범프(204)는 안테나(144) 및 패치 안테나(145)의 송신 및 수신 속도 또는 이득을 개선하기 위해 RF 신호의 굴절/회절/반사 특성을 최적화하기 위해 다양한 형태, 가령, 사다리꼴, 다이아몬드, 반구, 준-타원형(semi-elliptical), 또는 렌즈 형태를 가질 수 있다. 범프(204)는 대응하는 안테나의 송신 및 수신 영역을 증가시킨다. 범프(204)는 배경 기술에서 논의된 단일 안테나와 비교하여 안테나 구조의 높이를 감소시켜, 높은 수준의 안테나 성능을 가지면서 패키지 소형화를 가능하게 할 수 있다.
도 10b에서, 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지재 몰딩, 진공 라미네이션, 스핀 코팅, 또는 그 밖의 다른 적절한 도포기를 사용하여 봉지재 또는 몰딩 화합물(206)은 이산 안테나 모듈(156), 범프(206) 및 기판(120) 위에 그리고 그 주위에 증착된다. 봉지재(206)는 폴리머 복합 물질, 가령, 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머일 수 있다. 봉지재(206)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 물질로부터 반도체 디바이스를 환경적으로 보호한다.
도 5b에서 계속되는 또 다른 실시예에서, 언더필 물질(210), 가령, 에폭시 수지는 전자 구성요소 어셈블리(138)에 장착되고 도 11에 도시된 바와 같이 이산 안테나 모듈(156a-156d) 아래에 증착된다.
도 12a는 도 10a와 유사하게, 이산 안테나 모듈(156a-156d) 아래의 언더필 물질(210), 및 이산 안테나 모듈(156a-156d)의 표면(214) 및 패치 안테나(145) 위에 형성되는 접착 층(216) 및 범프(218)를 도시한다.
도 12b에서, 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지재 몰딩, 진공 라미네이션, 스핀 코팅, 또는 그 밖의 다른 적절한 도포기를 사용하여 봉지재 또는 몰딩 화합물(220)은 이산 안테나 모듈(156), 범프(218) 및 기판(120) 위에 그리고 그 주위에 증착된다. 봉지재(220)는 폴리머 복합 물질, 가령, 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머일 수 있다. 봉지재(220)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 물질로부터 반도체 디바이스를 환경적으로 보호한다.
전기 구성요소(130a-130d)는 EMI, RFI, 고조파 왜곡 및 디바이스간 간섭에 민감하거나 발생하기 쉬운 IPD를 포함할 수 있다. 예를 들어, 전기 구성요소(130a-130d) 내에 포함된 IPD는 고주파수 응용분야, 가령, 공진기, 고대역 통과 필터, 저대역 통과 필터, 대역 통과 필터, 대칭형 Hi-Q 공진 트랜스포머 및 튜닝 커패시터에 필요한 전기적 특성을 제공한다. 또 다른 실시예에서, 전기 구성요소(130a-130d)는 SIP 모듈에서 IPD의 동작과 간섭을 일으킬 수 있는 고주파에서 스위칭하는 디지털 회로를 포함한다.
도 12b로부터 계속하여, 전자기 차폐 층(230)은 도 13에 도시된 바와 같이 봉지재(136)의 표면(232) 위에 형성되거나 배치된다. 차폐 층(230)은 Al, Cu, Sn, Ni, Au, Ag, 또는 그 밖의 다른 적절한 전도성 물질의 하나 이상의 층일 수 있다. 대안으로, 차폐 층(230)은 카르보닐 철, 스테인리스강, 니켈 은, 저탄소 강, 실리콘-철 강, 호일, 전도성 수지, 카본 블랙, 알루미늄 플레이크, 및 EMI, RFI, 및 그 밖의 다른 디바이스간 간섭의 효과를 감소시킬 수 있는 그 밖의 다른 금속 및 복합물일 수 있다. 또한, 차폐 층(230)은 봉지재(136)의 측부 표면(234)을 덮는다.
도 14는 SIP 모듈(168)을 포함하여, PCB(302)의 표면 상에 장착된 복수의 반도체 패키지를 갖는 PCB(302) 또는 칩 캐리어 기판을 갖는 전자 디바이스(300)를 예시한다. 응용 분야에 따라, 전자 디바이스(300)는 한 가지 유형의 반도체 패키지, 또는 복수의 유형의 반도체 패키지를 가질 수 있다.
전자 디바이스(300)는 하나 이상의 전기 기능을 수행하기 위해 반도체 패키지를 이용하는 자립형 시스템일 수 있다. 대안으로, 전자 디바이스(300)는 더 큰 시스템의 하위구성요소일 수 있다. 예를 들어, 전자 디바이스(300)는 태블릿, 셀룰러 폰, 디지털 카메라, 통신 시스템, 또는 그 밖의 다른 전자 디바이스의 일부일 수 있다. 대안으로, 전자 디바이스(300)는 그래픽 카드, 네트워크 인터페이스 카드, 또는 컴퓨터에 삽입될 수 있는 그 밖의 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, ASIC, 논리 회로, 아날로그 회로, RF 회로, 이산 디바이스, 또는 그 밖의 다른 반도체 다이 또는 전기 구성요소를 포함할 수 있다. 소형화와 경량화는 제품이 시장에서 받아들여지기 위해 필수적이다. 고밀도화를 위해 반도체 소자들 간 거리가 좁혀질 수 있다.
도 14에서, PCB(302)는 PCB 상에 장착된 반도체 패키지의 구조적 지지 및 전기적 인터커넥트를 위한 일반적인 기판을 제공한다. 증발 증착, 전해 도금, 무전해 도금, 스크린 인쇄, 또는 그 밖의 다른 적절한 금속 증착 공정을 사용하여 전도성 신호 트레이스(304)는 PCB(302)의 표면 위에 또는 층 내에 형성된다. 신호 트레이스(304)는 각각의 반도체 패키지, 장착된 구성요소 및 그 밖의 다른 외부 시스템 구성요소 간 전기 통신을 제공한다. 트레이스(304)는 또한 각각의 반도체 패키지로 전력을 제공하고 및 접지 연결을 제공한다.
일부 실시예에서, 반도체 디바이스는 2개의 패키징 레벨을 가진다. 제1 레벨 패키징은 반도체 다이를 중간 기판에 기계적 및 전기적으로 부착하기 위한 기법이다. 제2 레벨 패키징은 중간 기판을 PCB에 기계적 및 전기적으로 부착하는 작업을 포함한다. 또 다른 실시예에서, 반도체 디바이스는 다이가 PCB로 기계적으로 및 전기적으로 직접 장착되는 제1 레벨 패키징만을 가질 수 있다.
예시의 목적으로, 몇 가지 유형의 제1 레벨 패키징, 가령, 본드 와이어 패키지(306) 및 플립칩(308)이 PCB(302) 상에 나타나 있다. 또한, 몇 가지 유형의 제2 레벨 패키징, 가령, 볼 그리드 어레이(BGA)(310), 범프 칩 캐리어(BCC)(312), 랜드 그리드 어레이(LGA)(316), 다중-칩 모듈(MCM)(318), 쿼드 플랫 무연 패키지(QFN)(320), 쿼드 플랫 패키지(322), 임베디드 웨이퍼 레벨 볼 그리드 어레이(eWLB)(324), 및 웨이퍼 레벨 칩 스케일 패키지(WLCSP)(326)가 PCB(302) 상에 장착되는 것으로 나타난다. 하나의 실시예에서, eWLB(324)는 팬-아웃 웨이퍼 레벨 패키지(Fo-WLP)이고 WLCSP(326)는 팬-인 웨이퍼 레벨 패키지(Fi-WLP)이다. 시스템 요건에 따라, 제1 레벨 패키징과 제2 레벨 패키징 스타일의 임의의 조합으로 구성된 반도체 패키지의 임의의 조합, 및 그 밖의 다른 전자 구성요소가 PCB(302)에 연결될 수 있다. 일부 실시예에서, 전자 디바이스(300)는 단일 부착 반도체 패키지를 포함하고, 그 밖의 다른 실시예는 다중 인터커넥트된 패키지를 필요로 한다. 단일 기판 위에 하나 이상의 반도체 패키지를 조합함으로써, 제조업체는 미리 만들어진 구성요소를 전자 디바이스 및 시스템에 포함시킬 수 있다. 반도체 패키지는 정교한 기능을 포함하고 있기 때문에 더 저렴한 구성요소 및 간소화된 제조 공정을 통해 전자 디바이스가 제조될 수 있다. 최종 장치가 장애를 일으킬 가능성이 낮고 제조 비용이 저렴하여 소비자 비용이 절감된다.
본 발명의 하나 이상의 실시예가 상세하게 예시되었지만, 당업자는 이러한 실시예에 대한 수정 및 적응이 다음 청구범위에 기재된 본 발명의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다.

Claims (15)

  1. 반도체 디바이스를 제작하는 방법으로서,
    전자 구성요소 어셈블리를 제공하는 단계, 및
    복수의 이산 안테나 모듈을 전자 구성요소 어셈블리 위에 배치되는 단계를 포함하는, 반도체 디바이스를 제작하는 방법.
  2. 제1항에 있어서, 복수의 이산 안테나 모듈 중 제2 이산 안테나 모듈과 전자 구성요소 어셈블리 간 RF 통신을 비활성화고, 복수의 이산 안테나 모듈 중 제1 이산 안테나 모듈과 전자 구성요소 어셈블리 간 라디오 주파수(RF) 통신을 활성화하는 단계를 더 포함하는, 반도체 디바이스를 제작하는 방법.
  3. 제1항에 있어서, 이산 안테나 모듈 위에 범프를 형성하는 단계를 더 포함하는, 반도체 디바이스를 제작하는 방법.
  4. 제1항에 있어서, 이산 안테나 모듈 주위에 봉지재를 증착하는 단계를 더 포함하는, 반도체 디바이스를 제작하는 방법.
  5. 제1항에 있어서, 전자 구성요소 어셈블리 위에 차폐 층을 형성하는 단계를 더 포함하는, 반도체 디바이스를 제작하는 방법.
  6. 반도체 디바이스로서,
    전자 구성요소 어셈블리, 및
    상기 전자 구성요소 어셈블리 위에 배치되는 복수의 이산 안테나 모듈 - 각각의 이산 안테나 모듈은 전자 구성요소 어셈블리를 위한 라디오 주파수(RF) 통신을 제공함 - 을 포함하는, 반도체 디바이스.
  7. 제6항에 있어서, 복수의 이산 안테나 모듈 중 제2 이산 안테나 모듈과 전자 구성요소 어셈블리 간 RF 통신을 비활성화하고, 복수의 이산 안테나 모듈 중 제1 이산 안테나 모듈과 전자 구성요소 어셈블리 간 RF 통신을 활성화하도록 구성 가능한 스위칭 회로를 더 포함하는, 반도체 디바이스.
  8. 제7항에 있어서, 스위칭 회로는 복수의 이산 안테나 모듈 중 제1 이산 안테나 모듈과 전자 구성요소 어셈블리 간 RF 통신을 비활성화하면서, 복수의 이산 안테나 모듈 중 제2 이산 안테나 모듈과 전자 구성요소 어셈블리 간 RF 통신을 활성화하도록 구성 가능한, 반도체 디바이스.
  9. 제6항에 있어서, 이산 안테나 모듈 주위에 증착되는 봉지재를 더 포함하는, 반도체 디바이스.
  10. 제6항에 있어서, 전자 구성요소 어셈블리 위에 형성되는 차폐 층을 더 포함하는, 반도체 디바이스.
  11. 반도체 디바이스로서,
    전자 구성요소 어셈블리, 및
    전자 구성요소 위에 배치되는 복수의 이산 안테나 모듈을 포함하는, 반도체 디바이스.
  12. 제11항에 있어서, 복수의 이산 안테나 모듈 중 제2 이산 안테나 모듈과 전자 구성요소 어셈블리 간 RF 통신을 비활성화하면서, 복수의 이산 안테나 모듈 중 제1 이산 안테나 모듈과 전자 구성요소 어셈블리 간 라디오 주파수(RF) 통신을 활성화하도록 구성 가능한 스위칭 회로를 더 포함하는, 반도체 디바이스.
  13. 제11항에 있어서, 이산 안테나 모듈 위에 형성되는 범프를 더 포함하는, 반도체 디바이스.
  14. 제11항에 있어서, 이산 안테나 모듈 위에 증착되는 봉지재를 더 포함하는, 반도체 디바이스.
  15. 제11항에 있어서, 전자 구성요소 조립체 위에 형성되는 차폐 층을 더 포함하는, 반도체 디바이스.
KR1020210126856A 2020-11-09 2021-09-27 이산 안테나 모듈을 형성하기 위한 반도체 및 방법 KR102662572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240055402A KR20240066143A (ko) 2020-11-09 2024-04-25 이산 안테나 모듈을 형성하기 위한 반도체 및 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/092,449 US11735539B2 (en) 2020-11-09 2020-11-09 Semiconductor device and method of forming discrete antenna modules
US17/092,449 2020-11-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240055402A Division KR20240066143A (ko) 2020-11-09 2024-04-25 이산 안테나 모듈을 형성하기 위한 반도체 및 방법

Publications (2)

Publication Number Publication Date
KR20220064295A true KR20220064295A (ko) 2022-05-18
KR102662572B1 KR102662572B1 (ko) 2024-05-02

Family

ID=81406532

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210126856A KR102662572B1 (ko) 2020-11-09 2021-09-27 이산 안테나 모듈을 형성하기 위한 반도체 및 방법
KR1020240055402A KR20240066143A (ko) 2020-11-09 2024-04-25 이산 안테나 모듈을 형성하기 위한 반도체 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240055402A KR20240066143A (ko) 2020-11-09 2024-04-25 이산 안테나 모듈을 형성하기 위한 반도체 및 방법

Country Status (4)

Country Link
US (2) US11735539B2 (ko)
KR (2) KR102662572B1 (ko)
CN (1) CN114464610A (ko)
TW (1) TW202220122A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587916B2 (en) * 2021-03-04 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20230023398A1 (en) * 2021-07-22 2023-01-26 Advanced Semiconductor Engineering, Inc. Antenna device and method for manufacturing the same
US11894314B2 (en) * 2021-09-10 2024-02-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor package with RF antenna interposer having high dielectric encapsulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
KR20200123150A (ko) * 2018-06-05 2020-10-28 인텔 코포레이션 안테나 모듈들 및 통신 디바이스들
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3323127B2 (ja) * 1998-02-27 2002-09-09 松下電器産業株式会社 緊急通信用アンテナ
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
DE112016006695T5 (de) * 2016-04-01 2018-12-06 Intel IP Corporation Gehäuse auf Antennengehäuse
US10097231B1 (en) * 2017-07-03 2018-10-09 Mediatek Inc. Radio transceiver and RF signal processing device
US11095037B2 (en) 2017-08-11 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Antenna module
KR102028714B1 (ko) 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
KR102025906B1 (ko) 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈
TWI696255B (zh) * 2019-04-09 2020-06-11 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
US20190280374A1 (en) * 2018-03-12 2019-09-12 Samsung Electronics Co., Ltd. Antenna module
KR20200123150A (ko) * 2018-06-05 2020-10-28 인텔 코포레이션 안테나 모듈들 및 통신 디바이스들
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device

Also Published As

Publication number Publication date
KR102662572B1 (ko) 2024-05-02
CN114464610A (zh) 2022-05-10
TW202220122A (zh) 2022-05-16
US20230343732A1 (en) 2023-10-26
US11735539B2 (en) 2023-08-22
KR20240066143A (ko) 2024-05-14
US20220148983A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
TWI725286B (zh) 半導體裝置及形成圍繞半導體構件的界柵和屏蔽層之方法
KR102662572B1 (ko) 이산 안테나 모듈을 형성하기 위한 반도체 및 방법
US20240088060A1 (en) Semiconductor Device and Method of Stacking Devices Using Support Frame
KR20230107754A (ko) 필름 층 위에 sip 모듈을 형성하는 반도체 디바이스및 그 방법
KR20230031151A (ko) 반도체 패키지에 rf 안테나 인터포저를 통합하는 반도체 장치 및 방법
US11894314B2 (en) Semiconductor device and method of forming semiconductor package with RF antenna interposer having high dielectric encapsulation
US12009314B2 (en) Semiconductor device and method of compartment shielding using bond wires
US20240063194A1 (en) Semiconductor Device and Method of Forming Module-in-Package Structure Using Redistribution Layer
US20240021536A1 (en) Semiconductor Device and Method of Forming EMI Shielding Material in Two-Step Process to Avoid Contaminating Electrical Connector
US20230395477A1 (en) Semiconductor Device and Method of Disposing Electrical Components Over Side Surfaces of Interconnect Substrate
US20240030154A1 (en) Semiconductor Device and Method of Forming Conductive Structure for EMI Shielding and Heat Dissipation
US20240021490A1 (en) Semiconductor Device and Method of Forming Thin Heat Sink Using E-Bar Substrate
US20240063196A1 (en) Semiconductor Device and Method of Forming Package with Double-Sided Integrated Passive Device
US20230402397A1 (en) Semiconductor Device and Method of Selective Shielding Using FOD Material
US20230119181A1 (en) Semiconductor Device and Method of Forming RDL Hybrid Interposer Substrate
TW202422792A (zh) 以二步驟處理形成電磁干擾屏蔽之材料以避免汙染電連接器的半導體裝置及方法
KR20240038609A (ko) 통합 안테나-인-패키지 구조
CN117727719A (zh) 半导体装置和堆叠混合基底的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant