KR20230031151A - 반도체 패키지에 rf 안테나 인터포저를 통합하는 반도체 장치 및 방법 - Google Patents

반도체 패키지에 rf 안테나 인터포저를 통합하는 반도체 장치 및 방법 Download PDF

Info

Publication number
KR20230031151A
KR20230031151A KR1020220105191A KR20220105191A KR20230031151A KR 20230031151 A KR20230031151 A KR 20230031151A KR 1020220105191 A KR1020220105191 A KR 1020220105191A KR 20220105191 A KR20220105191 A KR 20220105191A KR 20230031151 A KR20230031151 A KR 20230031151A
Authority
KR
South Korea
Prior art keywords
antenna
substrate
interposer
conductive
semiconductor
Prior art date
Application number
KR1020220105191A
Other languages
English (en)
Inventor
조남주
김영철
최항철
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20230031151A publication Critical patent/KR20230031151A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/06Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061Two dimensional planar arrays
    • H01Q21/065Patch antenna array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06582Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586Housing with external bump or bump-like connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Details Of Aerials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치는 기판 및 기판의 제 1 표면 위에 배치된 제 1 전기 부품을 갖는다. RF 안테나 인터포저는 기판 위에 배치되고, 안테나 인터포저의 표면 상에 배치된 제 1 안테나에 연결된 제 1 전기 부품을 갖는다. 안테나 인터포저의 면적은 기판의 면적과 실질적으로 동일하다. 안테나 인터포저의 표면에 배치된 제 1 안테나는 전도성 물질의 섬으로 이루어진 돌출부를 갖는다. 또는, 안테나 인터포저의 표면에 배치된 제 1 안테나는 전도성 물질의 나선형 형상을 갖는다. 제 2 안테나는 기판 위에 배치된 제 2 전기 부품에 연결된 안테나 인터포저의 표면 상에 배치될 수 있다. 제 2 전기 부품은 기판의 제 1 표면 반대편에 있는 기판의 제 2 표면 위에 배치될 수 있다.

Description

반도체 패키지에 RF 안테나 인터포저를 통합하는 반도체 장치 및 방법{SEMICONDUCTOR DEVICE AND METHOD OF INTEGRATING RF ANTENNA INTERPOSER WITH SEMICONDUCTOR PACKAGE}
본 발명은 일반적으로 반도체 장치에 관한 것으로, 보다 상세하게는 반도체 패키지에 RF 안테나 인터포저를 집적하는 반도체 장치 및 방법에 관한 것이다.
반도체 장치는 현대 전자 제품에서 흔히 볼 수 있다. 반도체 장치는 신호 처리, 고속 계산, 전자기 신호 송수신, 전자 장치 제어, 광전 및 텔레비전 디스플레이용 시각적 이미지 생성과 같은 광범위한 기능을 수행한다. 반도체 장치는 통신, 전력 변환, 네트워크, 컴퓨터, 엔터테인먼트 및 소비자 제품 분야에서 사용된다. 반도체 장치는 군용 애플리케이션, 항공, 자동차, 산업용 컨트롤러 및 사무 장비에서도 찾아볼 수 있다.
무선 주파수(RF) 무선 통신과 같은 고주파수 적용분야에서 반도체 장치는 RF 신호 처리와 같은 필수 전기 기능을 수행하기 위해 하나 이상의 통합 수동 장치(IPD)를 포함하는 경우가 많다. 반도체 소자는 RF 신호를 송수신하기 위해 RF 안테나에 연결되어야 한다. RF 안테나는 반도체 장치의 외부, 예를 들어 PCB에 위치할 수 있다. 대안적으로, RF 안테나는 반도체 패키지에 통합될 수 있다. 통합 RF 안테나는 일반적으로 반도체 패키지에 내장되거나 패키지의 비교적 작은 영역을 차지한다. 종래 기술에 알려진 통합 RF 안테나는 RF 송수신 성능 및 품질이 부족하다.
본 발명은 도면을 참조하여 하기 설명에서 하나 이상으로 설명되며, 도면에서 유사한 번호는 동일하거나 유사한 요소를 나타낸다. 본 발명은 본 발명의 목적을 달성하기 위한 최상의 모드의 관점에서 설명되지만, 본 발명의 사상 및 범위 내에 포함될 수 있는 대안, 수정 및 균등물을 포함하도록 의도된 것이 당업자에 의해 이해될 것이다. 첨부된 청구범위에 의해 정의된 발명 및 다음 개시 및 도면에 의해 뒷받침되는 그 균등물에서 사용된 "반도체 다이"라는 용어는 단수형과 복수형을 모두 의미하므로 단일 반도체 장치 및 다중 반도체 장치를 모두 나타낼 수 있다.
반도체 장치는 일반적으로 프론트엔드 제조와 백엔드 제조라는 두 가지 복잡한 제조 프로세스를 사용하여 제조된다. 프론트 엔드 제조는 반도체 웨이퍼의 표면에 다수의 다이를 형성하는 것을 포함한다. 웨이퍼의 각 다이는 기능적 전기 회로를 형성하기 위해 전기적으로 연결되는 능동 및 수동 전기 구성 요소를 포함한다. 트랜지스터 및 다이오드와 같은 능동 전기 부품은 전류의 흐름을 제어하는 기능이 있다. 커패시터, 인덕터 및 저항과 같은 수동 전기 부품은 전기 회로 기능을 수행하는 데 필요한 전압과 전류 사이의 관계를 생성한다.
백엔드 제조는 완성된 웨이퍼를 개별 반도체 다이로 절단하거나 개별화하고 구조적 지원, 전기 상호 연결 및 환경 격리를 위해 반도체 다이를 패키징하는 것을 말한다. 반도체 다이를 싱귤레이팅하기 위해 웨이퍼는 톱 스트리트 또는 스크라이브라고 하는 웨이퍼의 비기능 영역을 따라 스코어링되고 절단된다. 웨이퍼는 레이저 절단 도구 또는 톱날을 사용하여 개별화된다. 싱귤레이션 후에 개별 반도체는 다른 시스템 구성 요소와의 상호 연결을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 위에 형성된 접촉 패드는 패키지 내의 접촉 패드에 연결된다. 전기 연결은 전도성 레이어, 범프, 스터드 범프, 전도성 페이스트 또는 와이어본드로 만들 수 있다. 물리적 지지와 전기적 절연을 제공하기 위해 패키지 위에 인캡슐런트 또는 기타 몰딩 재료가 증착된다. 그런 다음 완성된 패키지를 전기 시스템에 삽입하고 반도체 장치의 기능을 다른 시스템 구성 요소에서 사용할 수 있게 된다.
도 1a-1c는 톱 스트리트에 의해 분리된 반도체 다이의 형상을 갖는 반도체 웨이퍼;
도 2a 내지 도 2f는 반도체 다이 및 상호접속 기판을 갖는 반도체 패키지를 형성하는 프로세스;
도 3a-3f는 RF 안테나 인터포저를 형성하는 프로세스;
도 4a-4b는 RF 안테나 인터포저와 반도체 패키지를 통합을 도시;.
도 5a-5c는 RF 안테나 인터포저를 다른 반도체 패키지와 통합을 도시;
도 6은 캡슐화되지 않은 통합 RF 안테나 인터포저 및 반도체 패키지; 및
도 7은 PCB의 표면에 실장된 다양한 유형의 패키지를 갖는 인쇄회로기판(PCB).
도 1a는 실리콘, 게르마늄, 알루미늄 인화물, 알루미늄 비소, 갈륨 비소, 갈륨 질화물, 인듐 인화물, 실리콘 카바이드, 또는 구조적 지지를 위한 다른 벌크 물질 과 같은 베이스 기판 물질(102)을 갖는 반도체 웨이퍼(100)를 도시한다. 반도체 다이 또는 구성요소(104)의 생성은 비활성, 다이간 웨이퍼 영역 또는 톱 스트리트(106)에 의해 분리된 웨이퍼(100) 상에 형성된다. 톱 스트리트(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이트하기 위한 절단 영역을 제공한다. 일 실시예에서, 반도체 웨이퍼(100)는 100-450밀리미터(mm)의 폭 또는 직경을 갖는다.
도 1b는 반도체 웨이퍼(100)의 일부의 단면도를 도시한다. 각각의 반도체 다이(104)는 후면 또는 비활성 표면(108) 및 능동 소자, 수동 소자, 전도성 층 및 다이 내부에 형성되고 다이의 전기적 설계 및 기능에 따라 전기적으로 상호 연결된 유전체 층. 예를 들어, 회로는 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 메모리, 또는 다른 신호 처리 회로. 반도체 다이(104)는 또한 인덕터, 커패시터 및 저항기에서와 같은 IPD, 및 RF 신호 처리를 위한 다른 회로를 포함할 수 있다. 표면(108)은 반도체 다이(104)를 평탄화하기 위해 백그라인딩을 거칠 수 있다.
전기 전도성 층(112)은 PVD, CVD, 전해 도금, 무전해 도금 공정, 또는 다른 적절한 금속 증착 공정을 사용하여 활성 표면(110) 위에 형성된다. 전도성 층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 또는 다른 적절한 전기 전도성 재료의 하나 이상의 층일 수 있다. 전도성 층(112)은 활성 표면(110) 상의 회로에 전기적으로 연결된 접촉 패드로서 작동한다.
전기 전도성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 전도성 층(112) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납 및 이들의 조합일 수 있으며 선택적인 플럭스 솔루션이 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더 또는 무연 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 전도성 층(112)에 본딩된다. 일 실시예에서, 범프 재료는 볼 또는 범프(114)를 형성하기 위해 재료를 융점 이상으로 가열함으로써 리플로우된다. 일 실시예에서, 범프(114)는 습윤층, 배리어층 및 접착제 층을 갖는 범프 아래 금속화(UBM) 위에 형성된다. 범프(114)는 또한 전도성 층(112)에 압축 본딩되거나 열압착 본딩될 수 있다. 범프(114)는 전도성 층(112) 위에 형성될 수 있는 상호 연결 구조의 한 유형을 나타낸다. 상호 연결 구조는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프 또는 기타 전기 상호 연결을 사용할 수 있다.
도 1c에 도시된 바와 같이, 반도체 웨이퍼(100)는 톱날 또는 레이저 절단 도구(118)를 사용하여 톱 스트리트(106)를 통해 개별 반도체 다이(104)로 싱귤레이팅된다. 개별 반도체 다이(104)는 싱귤레이션 후 KGD의 식별을 위해 검사되고 전기적으로 테스트될 수 있다.
도 2a-2f는 반도체 다이 및 상호접속 기판을 갖는 반도체 패키지를 형성하는 프로세스를 예시한다. 도 2a는 전도성 층(122) 및 절연층(124)을 포함하는 상호접속 기판 또는 PCB(120)의 단면도를 도시한다. 전도성 층(122)은 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적절한 전기 전도성 재료의 하나 이상의 층이다. 전도성 층(122)은 기판(120)을 가로지르는 수평 전기 상호접속 및 기판(120)의 상부 표면(126)과 하부 표면(128) 사이의 수직 전기 상호접속을 제공한다. 전도성 층(122)의 부분은 전기 구성요소의 설계 및 기능에 따라 전기적으로 공통되거나 전기적으로 절연될 수 있다. 절연층(124)은 이산화규소(SiO2), 질화규소(Si3N4), 산질화규소(SiON), 오산화탄탈륨(Ta2O5), 산화알루미늄(Al2O3), 솔더 레지스트, 폴리머, 폴리이미드, 벤조사이클로부텐(BCB), 폴리벤족사졸(PBO) 및 유사한 절연 및 구조적 특성을 갖는 기타 재료의 하나 이상의 층을 포함한다. 절연층(124)은 전도성 층(122) 사이의 절연을 제공한다.
도 2b에서, 전기 부품(130)은 픽 앤 플레이스 동작을 사용하여 기판(120) 위에 위치된다. 예를 들어, 전기 부품(130)는 도 1의 반도체 다이(104)일 수 있다. 기판(120)의 표면(126)을 향해 배향되고 전도성 층(122)에 전기적으로 연결된 활성 표면(110) 및 범프(114)를 갖는 도 1c에 도시되어 있다. 일 실시예에서, 전기 부품(130)은 RF 신호 처리 부품이다. 다른 반도체 다이, 반도체 패키지, 표면 실장 장치, 이산 전기 소자, 이산 트랜지스터, 다이오드 또는 IPD 와 같은 추가 전기 부품 이 상호접속 기판(120)에 실장될 수 있다. 도 2c는 전도성 층(122)에 대한 기계적 및 전기적 연결을 만드는 범프(114)를 갖는 상호접속 기판(120)에 장착된 전기 부품(130)을 도시한다.
전기 전도성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 프로세스를 사용하여 표면(126) 상의 전도성 층(122) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납 및 이들의 조합일 수 있으며 선택적인 플럭스 솔루션이 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더 또는 무연 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 전도성 층(122)에 본딩된다. 일 실시예에서, 범프 재료는 볼 또는 범프(132)를 형성하기 위해 재료를 융점 이상으로 가열함으로써 리플로우된다. 일 실시예에서, 범프(132)는 습윤층, 배리어층, 및 접착층을 갖는 UBM 위에 형성된다. 범프(132)는 또한 전도성 층(122)에 압축 본딩되거나 열압착 본딩될 수 있다. 범프(132)는 전도성 층(122) 위에 형성될 수 있는 상호 연결 구조의 한 유형을 나타낸다. 상호 연결 구조는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기 상호 연결을 사용할 수 있다.
도 2d에서, 인캡슐런트 또는 몰딩 화합물(134)은 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 인캡슐런트 몰딩, 진공 라미네이션, 스핀 코팅, 또는 다른 적절한 도포기를 사용하여 전기 부품(130), 범프(132), 및 인터커넥트 기판(120)의 표면(126) 위에 증착된다. 인캡슐런트(134)는 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머와 같은 폴리머 복합 재료일 수 있다. 인캡슐런트(134)는 비전도성이며 구조적 지지를 제공하며 외부 요소 및 오염 물질로부터 반도체 장치를 환경적으로 보호한다.
도 2e에서, 인캡슐런트(134)의 일부는 레이저(136)를 사용하여 직접 레이저 절제(LDA)에 의해 제거되어 개구(138)를 형성하고 범프(132)를 노출 시킨다. 봉지재(134)의 일부는 또한 에칭 또는 드릴링에 의해 제거될 수 있다. 특히, 인캡슐런트(134)는 전자 부품(130)의 후면을 덮는다. 개별 전기 장치와 같은 전기 부품(140)은 전도성 층(122)과 전기적 및 기계적 접촉을 만드는 단자(142)로 상호접속 기판(120)의 표면(128)에 장착될 수 있다.
도 2f에서, 전기 부품(150)은 상호접속 기판(120)의 표면(128)에 장착되고 도 2b-2c의 전기 부품(130)과 유사하게 범프(152)로 전도성 층(122)에 전기적으로 기계적으로 연결된다. 전기 부품(150)은 방열을 위해 표면(128)에 장착된다. 에폭시 수지와 같은 언더필 재료(154)는 전기 부품(150) 아래에 증착된다. 언더필 재료(154)는 경화된다. 전기 부품(150)은 도 1c의 반도체 다이(104)와 유사하게 가능하게는 다른 형태와 기능을 가지도록 제조될 수 있다. 일 실시예에서, 전기 부품(150)은 RF 신호 처리 부품이다. 대안적으로, 전기 부품(150)은 반도체 패키지, 표면 실장 장치, 개별 전기 장치, 이산 트랜지스터, 다이오드 또는 IPD일 수 있다. 도 2f의 반도체 패키지(160)는 다중 전기 부품과 상호 연결 기판을 포함하는 패키지 온 패키지(PoP)를 구성한다.
전기 전도성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 프로세스를 사용하여 표면(128) 상의 전도성 층(122) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납 및 이들의 조합일 수 있으며 선택적인 플럭스 솔루션이 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더 또는 무연 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 전도성 층(122)에 본딩된다. 일 실시예에서, 범프 재료는 재료를 융점 이상으로 가열함으로써 리플로우되어 볼 또는 범프(156)를 형성한다. 일 실시예에서, 범프(156)는 습윤층, 배리어층, 및 접착층을 갖는 UBM 위에 형성된다. 범프(156)는 또한 전도성 층(122)에 압축 본딩되거나 열압착 본딩될 수 있다. 범프(156)는 전도성 층(122) 위에 형성될 수 있는 상호 연결 구조의 한 유형을 나타낸다. 상호 연결 구조는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기 상호 연결을 사용할 수 있다.
도 3a-3f는 RF 안테나 인터포저 또는 기판을 형성하는 프로세스을 도시한다. 도 3a에서, 절연층(162)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 폴리이미드, 폴리머, BCB, PBO 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 만들어진다. 전도성 층(164)은 절연층(162)의 표면(165) 위에 형성된다. 전도성 층(164)은 하나이상의 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적절한 전기 전도성 재료일 수 있다. 전도성 층(164)은 표면(165)을 포함하는 절연층(162)을 가로질러 수평 전기 상호접속을 제공한다. 비아의 반경은 에칭, 드릴링 또는 LDA에 의해 절연층(162)을 통해 형성된다. 비아는 전도성 재료로 채워져 절연층(162)을 통해 전도성 층(164)으로 수직 전기 상호접속을 위한 전도성 비아(166)를 형성한다.
도 3b에서, 전도성 층(168)은 절연층(162) 위에 형성된다. 전도성 층(168)은 하나이상의 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적절한 전기 전도성 재료일 수 있다. 전도성 층(168)은 절연층(162)을 가로질러 수평 전기 상호접속을 제공하고 전도성 비아(166)에 전기적으로 연결된다. 절연층(170)은 전도성 층(168) 위에 형성된다. 절연층(170)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 폴리이미드, 폴리머, BCB, PBO 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 만들어진다. 복수의 비아는 에칭, 드릴링 또는 LDA에 의해 절연층(170)을 통해 형성된다. 비아는 전도성 재료로 채워져 절연층(170)을 통해 전도성 층(168)으로의 수직 전기 상호연결을 위한 전도성 비아(171)를 형성한다. 전도성 층(172)은 절연층(170) 위에 형성된다. 전도성 층(172)은 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적절한 전기 전도성 재료의 하나 이상의 층일 수 있다. 일 실시예에서, 전도성 층(172)은 절연층(170)에 걸쳐 접지면을 제공하고 전도성 비아(171)에 전기적으로 연결한다.
도 3c에서, 절연층(174)은 전도성 층(172) 위에 형성된다. 절연층(174)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 폴리이미드, 폴리머, BCB, PBO, 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 만들어진다. 복수의 비아는 에칭, 드릴링 또는 LDA에 의해 절연층(174)을 통해 형성된다. 비아는 전도성 재료로 채워져 절연층(174)을 통해 전도성 층(172)으로의 수직 전기 상호접속을 위한 전도성 비아(176)를 형성한다. 전도성 층(178)은 절연층(174) 위에 형성된다. 전도성 층(178)은 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적절한 전기 전도성 재료의 하나 이상의 층일 수 있다. 전도성 층(178)은 절연층(174)을 가로질러 수평 전기 상호접속을 제공하고 전도성 비아(176)에 전기적으로 연결된다. 전도성 층(178)은 RF 안테나 인터포저(190) 내에 내장된 RF 안테나(194) 와 유사한 RF 안테나로서 구성될 수 있다. 절연층(180)은 전도성 층(178) 위에 형성된다. 절연층(180)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 폴리이미드, 폴리머, BCB, PBO 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 만들어진다. 에칭, 드릴링 또는 LDA에 의해 절연층(180)을 통해 복수의 비아를 형성한다. 비아는 전도성 재료로 채워져 절연층(180)을 통해 전도성 층(178)으로 수직 전기 상호접속을 위한 전도성 비아(182)를 형성한다. 전도성 층(184)은 절연층(180)의 표면(186) 위에 형성 되고 전도성 비아(182)에 전기적으로 연결된다. 전도성 층(184)은 하나이상의 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적절한 전기 전도성 재료일 수 있다. 전도성 층(184)은 RF 안테나 인터포저(190)의 표면(186)으로부터 노출된 RF 안테나(194)로서 동작한다.
도 3d는 RF 안테나 인터포저(190)의 평면도이다. 전도성 층(184)은 RF 신호, 즉 RF 안테나의 송신 및 수신을 제공하기에 적합한 전도성 층(184) 형태의 전도성 물질 아일랜드의 어레이를 포함한다. 특히, 전도성 층(184)의 아일랜드 어레이는 표면(186)으로부터 노출되고 RF 안테나 인터포저(190)의 표면을 가로질러 실질적으로 연장되어 RF 송신 및 수신 성능 및 품질을 개선한다. 일 실시예에서, 전도성 물질의 섬들의 전체 어레이는 PoP(160)에서 전기 부품들(130, 140, 또는 150)의 RF 송신 및 수신을 위한 단일 안테나(194)로서 사용될 수 있다. 대안적으로, 전도성 물질(192a)의 제 1 그룹은 PoP(160)에서 제 1 전기 부품(130, 140, 150)에 대한 RF 송신 및 수신을 제공하기 위해 전도성 층(164, 168, 172, 178) 및 전도성 비아(166, 171, 176, 182) 및 범프(188)를 통해 전기적으로 연결된 제 1 안테나(194a)의 역할을 한다. 전도성 물질(192b)의 제 2 그룹은 전도성 층(164, 168, 172, 178) 및 전도성 비아(166, 171, 176, 182) 및 범프(188)를 통해 전기적으로 연결된 제 2 안테나(194b)의 역할을 하여 제 2 전기 부품을 위한 RF 송신 및 수신을 제공한다. RF 안테나로서 구성될 때, 전도성 층(178)은 전도성 층(164, 168, 172) 및 전도성 비아(166, 171, 176) 및 범프(188)를 통해 전기적으로 연결되어 PoP(160)의 제 3 전기 부품(130, 140, 150)을 위한 RF 송신 및 수신을 제공할 수 있다.
도 3e는 RF 안테나 인터포저(190)의 대안적인 실시예의 평면도이다. 전도성 층(184)은 RF 신호의 송신 및 수신을 제공하기에 적합한 전도성 층(184) 형태의 전도성 재료의 나선형 형상을 포함한다. 특히, 전도성 층(184)의 나선형 형상은 표면(186)으로부터 노출되고 RF 안테나 인터포저(190)의 표면을 가로질러 실질적으로 연장되어 RF 송신 및 수신 성능 및 품질을 개선한다. 전도성 층(184)은 전도성 층(164, 168, 172, 178) 및 전도성 비아(166, 171, 176, 182) 및 범프(188)를 통해 전기적으로 연결된 나선형 RF 안테나(194)의 역할을 하여 제 1 전기 부품(130, 140)에 대한 RF 송수신을 제공한다. RF 안테나로서 구성될 때, 전도성 층(178)은 전도성 층(164, 168, 172) 및 전도성 비아(166, 171, 176) 및 범프(188)를 통해 전기적으로 연결되어 PoP(160)에서 제 2 전기 부품(130, 140, 150)에 대한 RF 송신 및 수신을 제공할 수 있다.
도 3f는 RF 안테나 인터포저(190)의 다른 실시예의 평면도이다. 전도성 층(184)은 RF 신호의 송신 및 수신을 제공하기에 적합한 전도성 물질의 나선형 원을 포함한다. 특히, 전도성 층(184)의 나선형 형상은 표면(186)으로부터 노출되고 RF 안테나 인터포저(190)의 표면을 가로질러 실질적으로 연장되어 RF 송신 및 수신 성능 및 품질을 개선한다. 일 실시예에서, 전도성 층(184a)은 전도성 층(164, 168, 172, 178) 및 전도성 비아(166, 171, 176, 182) 및 범프(188)를 통해 전기적으로 연결된 제 1 나선형 RF 안테나(194a)의 역할을 하여 RF 송신 및 수신을 제공한다. PoP(160)의 제 1 전기 부품(130, 140, 150). 전도성 층(184b)은 전도성 층(164, 168, 172, 178) 및 전도성 비아(166, 171, 176, 1882) 및 범프를 통해 전기적으로 연결된 제 2 나선형 RF 안테나(194b)의 역할을 한다. PoP(160)에서 제 2 전기 부품(130, 140, 150)에 대한 RF 송수신을 제공한다. RF 안테나로서 구성될 때, 전도성 층(178)은 전도성 층(164, 168, 172) 및 전도성 비아(166, 171, 176) 및 범프(188)를 통해 전기적으로 연결되어 PoP(160)의 제 3 전기 부품(130, 140, 150)에 대한 RF 송신 및 수신을 제공할 수 있다.
도 4a에서, 도 3a-3f의 RF 안테나 인터포저(190)는 범프(132)와 정렬된 범프(188)와 함께 도 2f의 반도체 패키지(160) 위에 위치된다. RF 안테나 인터포저(190)는 실질적으로 동일한 풋프린트를 가지며 반도체 패키지(160)와 실질적으로 동일한 면적을 차지한다. RF 안테나 인터포저(190)는 범프(188)가 범프(132)와 접촉하고 범프가 전기적으로 리플로우되도록 낮아진다. RF 안테나 인터포저를 도 4b에 도시된 바와 같이 반도체 패키지(160)에 기계적으로 결합하고 통합한다. 반도체 패키지(160)와 RF 안테나 인터포저(190)의 조합은 안테나 온 패키지(AoP)(196)로 지정된다. AoP(196)에 통합된 RF 안테나 인터포저(190)는 반도체 패키지(160)의 RF 전기 부품(130, 140, 150)을 위한 안테나 기능을 제공한다..
도 5a-5c는 반도체 다이 및 상호접속 기판을 갖는 반도체 패키지를 형성하고 RF 안테나 인터포저를 반도체 패키지와 통합하는 다른 프로세스를 도시한다. 도 5a는 전도성 층(202) 및 절연층(204)을 포함하는 상호접속 기판 또는 PCB(200)의 단면도를 도시한다. 전도성 층(202)은 하나이상의 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적절한 전기 전도성 재료일 수 있다. 전도성 층(202)은 기판(200)을 가로지르는 수평 전기 상호접속 및 기판(200)의 상부 표면(206)과 하부 표면(208) 사이의 수직 전기 상호접속을 제공한다. 전도성 층(202)의 부분은 전기 구성요소의 설계 및 기능에 따라 전기적으로 공통되거나 전기적으로 절연될 수 있다. 절연층(204)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 폴리머, 폴리이미드, BCB, PBO, 및 유사한 절연 및 구조적 특성을 갖는 기타 재료의 하나 이상의 층을 포함 한다. 절연층(204)은 전도성 층(202) 사이의 절연을 제공한다.
전기 부품(210a-210c)은 도 2b와 유사한 픽 앤 플레이스 동작을 사용하여 기판(120) 위에 위치된다. 예를 들어, 전기 부품(210a 또는 210c)는 도 1c의 반도체 다이(104)일 수 있다. 개별 전기 장치와 같은 추가의 전기 부품(210b)는 상호접속 기판(200)의 표면(206)에 장착될 수 있다. 일 실시예에서, 전기 부품(210a-210c)는 RF 신호 처리 부품이다. 다른 반도체 다이, 반도체 패키지, 표면 실장 장치, 이산 전기 장치, 이산 트랜지스터, 다이오드 또는 IPD 와 같은 추가 전기 구성요소는 상호접속 기판(200)에 탑재될 수 있다. 전기 부품(210a-210c)은 도 2c와 유사하게 도전층(202)에 기계적 및 전기적 연결을 만드는 범프(212) 및 단자(217)로 상호접속 기판(200)의 표면(206)에 장착된다.
전기 부품(216)은 상호접속 기판(200)의 표면(208)에 장착되고 도 2b-2c의 전기 부품(150)와 유사하게 범프(218)로 전도성 층(202)에 전기적으로 기계적으로 연결된다. 전기 부품(216)은 방열을 위해 표면(208)에 장착된다. 에폭시 수지와 같은 언더필 재료(220)는 전기 부품(216) 아래에 증착된다. 언더필 재료(220)는 경화된다. 전기 부품(216)는 도 1c의 반도체 다이(104)와 유사하게, 가능하게는 상이한 형태 및 기능으로 제조될 수 있다. 일 실시예에서, 전기 부품(216)는 RF 신호 처리 부품이다. 대안적으로, 전기 부품(216)은 반도체 패키지, 표면 실장 장치, 개별 전기 장치, 이산 트랜지스터, 다이오드, 또는 IPD일 수 있다. 추가적인 전기 구성요소는 상호접속 기판(200)의 표면(208) 상에 장착될 수 있다.
전기 전도성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 표면(206) 및 표면(208) 상의 전도성 층(202) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납 및 이들의 조합일 수 있으며 선택적인 플럭스 솔루션이 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더 또는 무연 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 전도성 층(202)에 본딩된다. 일 실시예에서, 범프 재료는 볼 또는 범프(226, 228)를 형성하기 위해 재료를 융점 이상으로 가열함으로써 리플로우된다. 일 실시예에서, 범프(226, 228)는 습윤층, 배리어층, 및 접착층을 갖는 UBM 위에 형성된다. 범프(226 및 228)는 또한 전도성 층(202)에 압축 본딩되거나 열압착 본딩될 수 있다. 범프(226 및 228)는 전도성 층(202) 위에 형성될 수 있는 한 유형의 상호 연결 구조를 나타낸다. 상호 연결 구조는 또한 본드 와이어, 전도성 페이스트, 스터드, 범프, 마이크로 범프 또는 기타 전기 상호 연결를 사용할 수 있다.
반도체 패키지(222)는 다수의 전기 부품 및 상호접속 기판을 갖는 PoP를 구성한다. RF 안테나 인터포저(190). 도 3a-3f는 PoP(222) 위에 위치한다. 도 5b는 전도성 층(164)에 전기적으로 그리고 기계적으로 연결된 범프(226)와 함께 PoP(222)에 장착된 RF 안테나 인터포저(190)를 도시한다. RF 안테나 인터포저(190)는 실질적으로 동일한 풋프린트를 갖고 PoP(222)와 실질적으로 동일한 면적을 차지한다.
도 5c에서, 인캡슐런트 또는 몰딩 컴파운드(230)는 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 인캡슐런트 몰딩, 진공 라미네이션, 스핀 코팅, 또는 다른 적절한 도포기를 사용하여 인터커넥트 기판(200)의 전기 부품(210a-210c), 범프(226) 및 표면(206) 위에 증착된다. 인캡슐런트(230)는 필러가 있는 에폭시 수지, 필러가 있는 에폭시 아크릴레이트, 또는 적절한 필러가 있는 폴리머와 같은 폴리머 복합 재료일 수 있다. 인캡슐런트(230)는 비전도성이며 구조적 지지를 제공하며 외부 요소 및 오염 물질로부터 반도체 장치를 환경적으로 보호한다.
PoP(222)와 RF 안테나 인터포저(190)의 조합은 AoP(240)로 지정된다. AoP(240)에 통합된 RF 안테나 인터포저(190)는 PoP(222)의 RF 전기 부품(210a-210c, 216)을 위한 안테나 기능을 제공한다.
도 6은 RF 안테나 인터포저(190)와 PoP(222) 사이에 인캡슐런트가 없는 실시예를 도시한다. 이 경우, 언더필 재료(234)는 전기 부품(210a-210c) 아래 및 주위에 증착된다. 언더필 재료(234)가 경화된다. 각각의 도 5c 및 도 6에서, RF 안테나 인터포저(190)의 전도성 층(184)은 PoP(222)의 전기 부품에 대한 RF 신호의 송신 및 수신을 제공한다. 특히, 전도성 층(184)의 적어도 일부는 RF 안테나(194)의 역할을 하도록 표면(186)으로부터 노출되고 연장된다. RF 안테나 인터포저(190)의 표면을 실질적으로 가로질러 RF 송신 및 수신 성능 및 품질을 개선한다. RF 안테나 인터포저(190)는 PoP(222)와 실질적으로 동일한 풋프린트를 가지며 실질적으로 동일한 영역을 차지한다. RF 안테나(194)의 역할을 하는 전도성 층(184)의 노출된 부분은 PoP(222)의 제 1 전기 부품(210a-210c, 216)에 대한 RF 전송 및 수신을 제공하기 위해 전도성 층(164, 168, 172, 178) 및 전도성 비아(166, 171, 176, 182) 및 범프(188)를 통해 전기적으로 연결될 수 있다.
캡슐화되지 않은 PoP(222)와 RF 안테나 인터포저(190)의 조합은 AoP(250)로 지정된다. AoP(250)에 통합된 RF 안테나 인터포저(190)는 PoP(222)의 RF 전기 부품(210a-210c 및 216)을 위한 안테나 기능을 제공한다.
도 7은 반도체 패키지(196, 240, 250)를 포함하는 PCB(402)의 표면 상에 실장된 반도체 패키지의 스플라이스를 갖는 칩 캐리어 기판 또는 PCB(402)를 갖는 전자 장치(400)를 도시한다. 전자 장치(400)는 한 유형의 반도체 패키지를 가질 수 있거나, 또는 응용 프로그램에 따라 여러 유형의 반도체 패키지.
전자 장치(400)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템일 수 있다. 대안적으로, 전자 장치(400)는 더 큰 시스템의 서브부품일 수 있다. 예를 들어, 전자 장치(400)는 태블릿, 셀룰러 폰, 디지털 카메라, 통신 시스템, 또는 다른 전자 장치의 일부일 수 있다. 대안적으로, 전자 장치(400)는 그래픽 카드, 네트워크 인터페이스 카드, 또는 컴퓨터에 삽입될 수 있는 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, ASIC, 논리 회로, 아날로그 회로, RF 회로, 개별 장치, 또는 기타 반도체 다이 또는 전기 부품을 포함할 수 있다. 소형화 와 경량화는 제품이 시장에서 받아들여지기 위해 필수적이다. 고밀도화를 위해 반도체 소자 사이의 거리를 좁힐 수 있다.
도 7에서, PCB(402)는 PCB 상에 실장된 반도체 패키지의 구조적 지지 및 전기적 상호접속을 위한 일반적인 기판을 제공한다. 전도성 신호 트레이스(404)는 증발, 전해 도금, 무전해 도금, 스크린 인쇄, 또는 다른 적절한 금속 증착 공정을 사용하여 PCB(402)의 표면 위에 또는 층 내에 형성 된다. 신호 트레이스(404)는 각각의 반도체 패키지, 장착된 구성요소 및 기타 외부 시스템 구성요소 사이의 전기 통신을 제공한다. 트레이스(404)는 또한 각각의 반도체 패키지에 대한 전원 및 접지 연결을 제공한다.
일부 실시예에서, 반도체 장치에는 두 가지 패키징 레벨이 있다. 제 1 레벨 패키징은 반도체를 중간 기판에 기계적으로 전기적으로 부착하는 기술이다. 제 2 레벨 패키징에는 중간 기판을 PCB에 기계적으로 전기적으로 부착하는 작업이 포함된다. 다른 다이에서 반도체 장치는 다이가 기계적으로 그리고 전기적으로 PCB에 직접 장착되는 제 1 레벨 패키징만 가질 수 있다.
예시의 목적으로, 본드 와이어 패키지(406) 및 플립칩(408)을 포함하는 여러 유형의 제 1 레벨 패키징이 PCB(402)에 도시되어 있다. 추가적으로, 볼 그리드 어레이(BGA)(410), 범프 칩 캐리어(BCC)(412), 랜드 그리드 어레이(LGA)(416), 멀티 칩 모듈(MCM) 또는 SIP 모듈(418), 쿼드 플랫 무연 패키지를 포함한 여러 유형의 2차 레벨 패키징 (QFN)(420), 쿼드 플랫 패키지(422), 임베디드 웨이퍼 레벨 볼 그리드 어레이(eWLB)(424), 및 웨이퍼 레벨 칩 스케일 패키지(WLCSP)(426)는 PCB(402)에 장착된 것으로 도시되어 있다. 일 실시예에서, eWLB(424)는 팬아웃 웨이퍼 레벨 패키지(Fo-WLP)이고 WLCSP(426)는 팬인 웨이퍼 레벨 패키지(Fi-WLP)이다. 시스템 요구 사항에 따라 제 1 및 제 2 레벨 패키징 스타일의 조합으로 구성된 반도체 패키지의 조합과 기타 전자 부품을 PCB(402)에 연결할 수 있다. 일부 실시예에서, 전자 디바이스(400)는 단일 부착된 반도체 패키지를 포함하는 반면, 다른 실시예는 다중 상호 연결된 패키지를 요구한다. 단일 기판 위에 하나 이상의 반도체 패키지를 결합함으로써 제조업체는 미리 만들어진 구성 요소를 전자 장치 및 시스템에 통합할 수 있다. 반도체 패키지는 정교한 기능을 포함하고 있기 때문에 더 저렴한 부품과 간소화된 제조 공정을 사용하여 전자 장치를 제조할 수 있다. 결과적인 장치는 실패할 가능성이 적고 제조 비용이 저렴하여 소비자 비용이 절감된다.
본 발명의 하나 이상의 실시예가 상세하게 예시되었지만, 당업자는 이러한 실시예에 대한 수정 및 적응이 다음 청구범위에 기재된 본 발명의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다.

Claims (15)

  1. 반도체 장치의 제조 방법에 있어서:
    기판을 제공하는 단계; 및
    상기 기판 위에 안테나 인터포저를 배치하는 단계를 포함하고,
    상기 안테나 인터포저는 상기 안테나 인터포저의 표면 상에 배치된 제 1 안테나를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 기판의 제 1 표면 위에 제 1 전기 부품을 배치하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 안테나 인터포저의 표면 상에 배치된 상기 제 1 안테나는 전도성 재료의 복수의 아일랜드를 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 상기 안테나 인터포저의 표면 상에 제 2 안테나를 배치하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 반도체 장치에 있어서:
    기판;
    기판의 제 1 표면 위에 배치된 제 1 전기 부품; 및
    안테나 인터포저의 표면에 배치된 제 1 안테나에 연결된 제 1 전기 부품과 함께 기판 위에 배치된 안테나 인터포저를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 5항에 있어서, 상기 안테나 인터포저의 면적은 상기 기판의 면적과 실질적으로 동일한 것을 특징으로 하는 반도체 장치.
  7. 제 5항에 있어서, 상기 안테나 인터포저의 표면 상에 배치된 상기 제 1 안테나는 전도성 재료의 복수의 아일랜드를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 5항에 있어서, 상기 안테나 인터포저의 표면에 배치되는 상기 제 1 안테나는 나선 형상의 전도성 물질을 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 5항에 있어서, 상기 기판 위에 배치된 제 2 전기 부품에 연결된 안테나 인터포저의 표면 상에 배치된 제 2 안테나를 더 포함하는 것을 특징으로 하는 반도체 장치.
  10. 반도체 장치에 있어서:
    기판; 및
    기판 위에 배치된 안테나 인터포저를 포함하고,
    상기 안테나 인터포저는 상기 안테나 인터포저의 표면 상에 배치된 제 1 안테나를 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제 10항에 있어서, 상기 기판의 제 1 표면 위에 배치된 제 1 전기 부품을 더 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제 11항에 있어서, 기판의 제 1 표면 반대편에 있는 기판의 제2 표면 위에 배치된 제2 전기 부품을 더 포함하는 것을 특징으로 하는 반도체 장치.
  13. 제 10항에 있어서, 상기 안테나 인터포저의 면적은 상기 기판의 면적과 실질적으로 동일한 것을 특징으로 하는 반도체 장치.
  14. 제 10항에 있어서, 상기 안테나 인터포저의 표면에 배치된 상기 제 1 안테나는 전도성 물질의 복수의 섬 또는 전도성 물질의 나선 형상을 포함하는 것을 특징으로 하는 반도체 장치.
  15. 제 10항에 있어서, 상기 안테나 인터포저의 표면에 배치된 제2 안테나를 더 포함하는 것을 특징으로 하는 반도체 장치.
KR1020220105191A 2021-08-25 2022-08-23 반도체 패키지에 rf 안테나 인터포저를 통합하는 반도체 장치 및 방법 KR20230031151A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/445,908 2021-08-25
US17/445,908 US11735530B2 (en) 2021-08-25 2021-08-25 Semiconductor device and method of integrating RF antenna interposer with semiconductor package

Publications (1)

Publication Number Publication Date
KR20230031151A true KR20230031151A (ko) 2023-03-07

Family

ID=85285701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220105191A KR20230031151A (ko) 2021-08-25 2022-08-23 반도체 패키지에 rf 안테나 인터포저를 통합하는 반도체 장치 및 방법

Country Status (3)

Country Link
US (2) US11735530B2 (ko)
KR (1) KR20230031151A (ko)
CN (1) CN115732331A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735530B2 (en) * 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770955B1 (en) * 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
KR100892935B1 (ko) 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
JP5172311B2 (ja) * 2006-12-28 2013-03-27 三洋電機株式会社 半導体モジュールおよび携帯機器
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US20180197829A1 (en) * 2017-01-09 2018-07-12 Qorvo Us, Inc. Three-dimensional integrated circuit assembly with active interposer
DE112017007887T5 (de) * 2017-09-29 2020-05-07 Intel Corporation Antennenpackage mit kugel-anbringungs-array zum verbinden von antennen- und basissubstraten
TWI741228B (zh) * 2017-11-22 2021-10-01 新加坡商星科金朋有限公司 半導體裝置及製造其之方法
CN108511400B (zh) * 2018-03-16 2023-10-03 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
US11063007B2 (en) * 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10937741B2 (en) * 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making
DE102019124237A1 (de) * 2018-12-28 2020-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogene antenne im fan-out-package
US11037898B2 (en) 2019-03-19 2021-06-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US11735530B2 (en) * 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package

Also Published As

Publication number Publication date
US11735530B2 (en) 2023-08-22
CN115732331A (zh) 2023-03-03
US20230343720A1 (en) 2023-10-26
TW202341363A (zh) 2023-10-16
US20230067475A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US11652088B2 (en) Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US10790268B2 (en) Semiconductor device and method of forming a 3D integrated system-in-package module
KR102637279B1 (ko) 매립된 인덕터 또는 패키지를 갖는 집적 sip 모듈을 형성하는 반도체 소자 및 방법
US11715703B2 (en) EMI shielding for flip chip package with exposed die backside
KR20230165165A (ko) 반도체 컴포넌트들 주위에 파티션 펜스 및 차폐 층을 형성하는 반도체 디바이스 및 방법
US20230343732A1 (en) Semiconductor Device and Method of Forming Discrete Antenna Modules
US20230343720A1 (en) Semiconductor Device and Method of Integrating RF Antenna Interposer with Semiconductor Package
US20230352359A1 (en) Semiconductor Device and Method of Forming Hybrid TIM Layers
KR20230064550A (ko) 패키지 인 안테나 장치 및 그 제조 방법
US11309193B2 (en) Semiconductor device and method of forming SIP module over film layer
TWI835164B (zh) 半導體裝置以及將射頻天線插入件與半導體封裝件整合的方法
US11923260B2 (en) Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module
US11652065B2 (en) Semiconductor device and method of embedding circuit pattern in encapsulant for SIP module
US20230178384A1 (en) Semiconductor Device and Method of Processing Strip of Electrical Components Using Mesh Jig
US11955467B2 (en) Semiconductor device and method of forming vertical interconnect structure for PoP module
US11670563B2 (en) Thermally enhanced FCBGA package
US20230170242A1 (en) Semiconductor Manufacturing Equipment and Method of Providing Support Base with Filling Material Disposed into Openings in Semiconductor Wafer for Support
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20230402397A1 (en) Semiconductor Device and Method of Selective Shielding Using FOD Material
US20230230893A1 (en) Semiconductor Device and Method of Stabilizing Heat Spreader on Semiconductor Package
KR20230038392A (ko) 고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법
KR20230167700A (ko) 상호접속 기판의 측면 표면 위에 전기 컴포넌트를 배치하는 반도체 디바이스 및 그 제조 방법
TW202410381A (zh) 半導體裝置及用於部分電磁干擾屏蔽的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal