KR20230038392A - 고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법 - Google Patents

고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법 Download PDF

Info

Publication number
KR20230038392A
KR20230038392A KR1020220113140A KR20220113140A KR20230038392A KR 20230038392 A KR20230038392 A KR 20230038392A KR 1020220113140 A KR1020220113140 A KR 1020220113140A KR 20220113140 A KR20220113140 A KR 20220113140A KR 20230038392 A KR20230038392 A KR 20230038392A
Authority
KR
South Korea
Prior art keywords
encapsulant
antenna
substrate
semiconductor device
conductive
Prior art date
Application number
KR1020220113140A
Other languages
English (en)
Inventor
훈택 이
광 김
준호 예
유정 최
민경 김
용우 이
남구 김
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20230038392A publication Critical patent/KR20230038392A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

반도체 장치는 기판 및 기판의 표면 위에 배치된 전기 부품을 갖는다. 안테나 인터포저(interposer)는 기판 위에 배치된다. 안테나 인터포저 주위에는 제1 봉지제(encapsulant)가 증착된다. 제1 봉지제는 높은 유전율을 갖는다. 안테나 인터포저는 안테나로서 동작하는 도전층과, 제1 봉지제의 고유전율보다 낮은 저유전율을 갖는 절연층을 갖는다. 안테나 인터포저는 복수의 안테나 인터포저를 갖는 안테나 기판으로 제조된다. 안테나 기판 위에 범프를 형성하고, 안테나 기판을 싱귤레이팅하여 복수의 안테나 인터포저를 이룬다. 제2 봉지제는 전기 부품 위에 증착된다. 제2 봉지제는 제1 봉지제의 고유전율보다 작은 저유전율을 갖는다. 차폐층은 제2 봉지제 위에 배치된다.

Description

고유전율 봉지화를 갖는 RF 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법 {SEMICONDUCTOR DEVICE AND METHOD OF FORMING SEMICONDUCTOR PACKAGE WITH RF ANTENNA INTERPOSER HAVING HIGH DIELECTRIC ENCAPSULATION}
본 발명은 일반적으로 반도체 장치에 관한 것으로, 보다 상세하게는 고유전율 봉지화(high dielectric constant encapsulation)를 가진 RF 안테나 인터포저(interposer)를 이용한 반도체 패키지 형성 방법 및 반도체 장치에 관한 것이다.
발명의 배경
반도체 장치는 현대 전자 제품에서 흔히 볼 수 있는 것이다. 반도체 장치는 신호 처리, 고속 계산, 전자기 신호 송수신, 전자 디바이스 제어, 광전 및 텔레비전 디스플레이용 시각적 이미지 생성과 같은 광범위한 기능을 수행하는 것이다. 반도체 장치는 통신, 전력 변환, 네트워크, 컴퓨터, 엔터테인먼트 및 소비자 제품 분야에서 사용된다. 반도체 장치는 군사용 용도, 항공, 자동차, 산업용 컨트롤러 및 사무 장비에서도 찾아볼 수 있다.
특히 무선 주파수(RF) 무선 통신과 같은 고주파수 애플리케이션에서 반도체 장치는 RF 신호 처리와 같은 필수적인 전기 기능을 수행하기 위해 하나 이상의 집적 수동 장치(IPD)를 포함하는 경우가 많다. 반도체 장치는 RF 신호를 송수신하기 위해 RF 안테나에 연결되어야 한다. RF 안테나는 반도체 장치 외부(예: PCB)에 위치할 수 있다. 대안적으로, RF 안테나는 반도체 패키지에 집적될 수 있다. 집적 RF 안테나는 일반적으로 반도체 패키지에 내장되거나 패키지의 비교적 작은 영역을 차지하고 있다. 종래 기술에서 알려진 집적 RF 안테나는 RF 송수신 성능 및 품질이 부족하다. 특히, 안테나 온 패키지(AoP)와 같은 고속 디바이스에서 다기능 집적화 및 신호 입출력 안정성을 위해서, 기판 층(layer)의 수가 지속적으로 증가하고 있다. 더 많은 수의 기판 층은 제조 비용과 리드(lead) 타임을 증가시킨다. 더 많은 수의 기판 층은 뒤틀림을 유발하고 결함을 도입하여 수율 및 신뢰성을 낮출 수 있다.
도 1a 내지 도 1c는 톱 스트리트에 의해 분리된 복수의 반도체 다이를 갖는 반도체 웨이퍼를 도시한다.
도 2a 내지 도 2h는 고유전율 봉지화를 갖는 RF 안테나 인터포저 기판을 형성하는 공정을 도시한다.
도 3a 내지 도 3h는 반도체 다이, 상호접속 기판, 및 RF 안테나 인터포저를 갖는 반도체 패키지를 형성하는 프로세스를 예시한다.
도 4a 및 도 4b는 RF 안테나 인터포저를 평탄화하는 것을 도시한다.
도 5a 내지 도 5e는 반도체 다이, 상호접속 기판, 및 RF 안테나 인터포저를 갖는 반도체 패키지를 형성하는 다른 프로세스를 예시한다.
도 6a 내지 도 6c는 반도체 다이, 상호접속 기판, 및 전폭 RF 안테나 기판을 갖는 반도체 패키지를 형성하는 프로세스를 도시한다.
도 7은 봉지제 상에 봉지제 범프를 갖는 집적 RF 안테나 인터포저 및 반도체 패키지를 예시한다.
도 8은 RF 안테나 인터포저 상에 봉지제 범프를 갖는 집적 RF 안테나 인터포저 및 반도체 패키지를 예시한다.
도 9는 PCB 표면에 실장된 다양한 유형의 패키지를 갖는 인쇄회로기판(PCB)을 예시한다.
본 발명은 도면을 참조하여 다음의 설명에서 하나 이상의 실시예로 설명되며, 도면에서 동일한 번호는 동일하거나 유사한 요소를 나타낸다. 본 발명은 본 발명의 목적을 달성하기 위한 최선의 방식으로 설명되지만, 첨부된 청구범위에 의해 정의된 본 발명의 사상 및 범위 내에 포함될 수 있는 대안, 수정 및 등가물 그리고 다음의 개시 및 도면에 의해 지지되는 등가물을 포함하도록 의도된 것임을 관련기술분야의 통상의 기술자는 인식할 수 있을 것이다. 본 명세서에서 사용되는 "반도체 다이"의 용어는 단수형과 복수형을 모두 의미하므로, 단일 반도체 장치 및 다중 반도체 장치를 모두 지칭할 수 있다.
반도체 장치는 일반적으로, 프론트-엔드 제조(front-end manufacturing) 및 백-엔드 제조(back-end manufacturing)라는 두 가지 복잡한 제조 공정을 사용하여 제조된다. 프론트-엔드 제조는 반도체 웨이퍼의 표면에 다수의 다이를 형성하는 것을 포함한다. 웨이퍼의 각 다이는, 기능적 전기 회로를 형성하기 위해 전기적으로 연결되는 능동 및 수동 전기 구성요소를 포함한다. 트랜지스터 및 다이오드와 같은 능동 전기 구성요소는 전류의 흐름을 제어하는 기능이 있다. 커패시터, 인덕터 및 저항기와 같은 수동 전기 구성요소는 전기 회로 기능을 수행하는 데 필요한 전압과 전류 사이의 관계를 생성한다.
백-엔드 제조는, 완성된 웨이퍼를 개별 반도체 다이로 절단하거나 개별화 하고, 구조적 지원, 전기 상호접속 및 환경 보호를 위해 반도체 다이를 패키징하는 것을 말한다. 반도체 다이를 개별화 하기 위해, 웨이퍼는 톱 스트리트(saw street) 또는 스크라이브(scribe)라고 하는 웨이퍼의 비기능 영역을 따라 스코어링되고 절단된다. 웨이퍼는 레이저 절단 도구 또는 톱 블레이드(blade)을 사용하여 싱귤레이트(singulate) 된다. 싱귤레이트 후에, 개별 반도체 다이는 다른 시스템 구성요소와의 상호접속을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성된 접촉 패드는 패키지 내의 접촉부에 연결된다. 전기 접속은 도전층, 범프, 스터드 범프, 전도성 페이스트, 본드 와이어, 또는 기타 적절한 상호접속 구조로 이루어질 수 있다. 물리적 지지와 전기적 절연을 제공하기 위해, 패키지 위에 봉지제 또는 기타 몰딩 화합물이 증착된다. 그런 다음, 완성된 패키지를 전기 시스템에 삽입하여, 반도체 장치의 기능을 다른 시스템 구성요소에서 사용할 수 있게 된다.
도 1a는 실리콘, 게르마늄, 알루미늄 인화물, 알루미늄 비소, 갈륨 비소, 갈륨 질화물, 인듐 인화물, 실리콘 카바이드, 또는 다른 벌크 반도체 재료과 같은 베이스 기판 재료(102)을 갖는 반도체 웨이퍼(100)를 도시한다. 복수의 반도체 다이 또는 구성요소(104)는 전술한 바와 같이 비능동 다이간 웨이퍼 영역 또는 톱 스트리트(106)에 의해 분리된 웨이퍼(100) 상에 형성된다. 톱 스트리트(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이트하기 위한 절단 영역을 제공한다. 일 실시예에서, 반도체 웨이퍼(100)는 100-450 mm 의 폭 또는 직경을 갖는다.
도 1b는 반도체 웨이퍼(100)의 일부의 단면도를 도시한다. 각각의 반도체 다이(104)는 후면 또는 비능동(non-active) 표면(108) 및 능동 표면(110)을 갖고, 상기 능동 표면(110)은 능동 디바이스, 수동 디바이스, 도전층, 및 다이 내부 또는 위에 형성되고 다이의 전기적 설계 및 기능에 따라 전기적으로 상호접속된 유전체 층으로 구현되는 아날로그 또는 디지털 회로를 구비한다. 예를 들어, 회로는, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 메모리 또는 기타 신호 처리 회로와 같은 아날로그 회로 또는 디지털 회로를 구현하기 위해 능동 표면(110) 내에 형성된 하나 이상의 트랜지스터, 다이오드, 및 기타 회로 요소를 포함할 수 있다. 반도체 다이(104)는 또한 RF 신호 처리를 위한, 인덕터, 커패시터, 및 저항기와 같은 집적 수동 디바이스(IPD)를 포함할 수 있다. 후면(108)은 반도체 다이(104)의 평탄화를 위해 백그라인딩 작업이 행해질 수 있다.
전기 도전층(112)은 PVD, CVD, 전해 도금, 무전해 도금 프로세스, 또는 다른 적절한 금속 증착 프로세스를 사용하여, 능동 표면(110) 위에 형성된다. 도전층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 또는 다른 적절한 전기 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 도전층(112)은 능동 표면(110) 상의 회로에 전기적으로 연결된 접촉 패드로서 작용한다.
전기 전도성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 도전층(112) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 이들의 조합일 수 있으며, 선택적인 플럭스 용액을 가질 수 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 도전층(112)에 접합된다. 일 실시예에서, 범프 재료는 전도성 볼 또는 범프(114)를 형성하기 위해 재료를 융점 이상으로 가열함으로써 리플로우(reflow) 된다. 일 실시예에서, 범프(114)는 습윤층, 장벽층 및 접착층을 갖는 언더-범프 금속부(UBM) 위에 형성된다. 범프(114)는 또한 도전층(112)에 압축 본딩되거나 열압착 본딩될 수 있다. 범프(114)는 기판에 대한 전기적 연결을 위해 도전층(112) 위에 형성될 수 있는 한 유형의 상호접속 구조를 나타낸다. 상호접속 구조는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 다른 전기 상호접속 구조를 사용할 수도 있다.
도 1c에 도시된 바와 같이, 반도체 웨이퍼(100)는 톱 블레이드 또는 레이저 절단 도구(118)를 사용하여 톱 스트리트(106)를 통해 개별 반도체 다이(104)로 싱귤레이트 된다. 개별 반도체 다이(104)는 싱귤레이트 후, KGD(known-good die)의 식별을 위해 검사되고, 전기적으로 테스트 될 수 있다.
도 2a 내지 도 2h는 고유전율 봉지화를 갖는 RF 안테나 인터포저 기판을 형성하는 프로세스를 예시 한다. 도 2a에서 절연층(120)은, 이산화규소(SiO2), 질화규소(Si3N4), 산질화규소(SiON), 오산화탄탈륨(Ta2O5), 산화알루미늄(Al2O3), 솔더 레지스트, 폴리머, 폴리테트라-플루오로에틸렌(PTFE) 사전 함침(프리프레그), 폴리이미드, 벤조시클로부텐(BCB), 폴리벤족사졸(PBO) 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 이루어진 하나 이상의 층을 포함한다. 도전층(122)은 절연층(120)의 표면(125) 위에 형성된다. 도전층(122)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전기 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 도전층(122)은 표면(125)을 포함하는 절연층(120)을 가로질러 수평한 전기 상호접속부를 제공한다. 복수의 비아(vias)가 에칭, 드릴링 또는 LDA에 의해 절연층(120)을 통해 형성된다. 비아는 전도성 재료로 채워져 절연층(120)을 통해 도전층(122)으로 수직적인 전기 상호접속을 하기위한 전도성 비아(124)를 형성한다.
도 2b에서, 도전층(126)은 절연 층(120) 위에 형성되고 전도성 비아(124)에 전기적으로 연결된다. 도전층(126)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전기 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 도전층(126)은 절연층(120)을 가로질러 수평한 전기 상호접속부를 제공한다. 절연층(127)은 도전층(126) 위에 형성된다. 절연층(127)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 프리프레그, 폴리이미드, 폴리머, BCB, PBO 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 이루어진 하나 이상의 층을 포함한다. 에칭, 드릴링 또는 LDA에 의해 절연층(127)을 관통하는 복수의 비아가 형성된다. 비아는 전도성 재료로 채워져서 절연층(127)을 통해 도전층(126)으로 수직적 전기 상호접속을 하기위한 전도성 비아(128)를 형성한다. 도전층(129)은 절연층(127) 위에 형성되고, 전도성 비아(128)에 전기적으로 연결된다. 도전층(129)은 Al, Cu, Sn, Ni, Au, Ag 또는 기타 적합한 전기 전도성 재료로 이루어진 하나 또는 그 이상의 층일 수 있다. 일 실시예에서, 도전층(129)은 절연층(127)에 걸쳐 접지면 및 수평한 전기 상호접속부를 제공한다.
도 2c에서, 절연층(130)은 도전층(129) 위에 형성된다. 절연층(130)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 프리프레그, 폴리이미드, 폴리머, BCB, PBO, 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 이루어진 하나 이상의 층을 포함한다. 에칭, 드릴링 또는 LDA에 의해 절연층(130)을 관통하여 복수의 비아가 형성된다. 비아는 전도성 재료로 채워져서, 절연층(130)을 관통하여 도전층(129)으로 수직한 전기 상호접속부를 형성하는 전도성 비아(131)를 형성한다. 도전층(132)은 절연층(130) 위에 형성되고, 도전성 비아(131)에 전기적으로 연결된다. 도전층(132)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전기 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 도전층(132)은 절연층(130)을 가로질러 수평한 전기 상호접속부를 제공한다. 도전층(132)은 RF 안테나 인터포저 기판(138) 내에 내장된 RF 안테나(137)와 유사한 RF 안테나로서 구성될 수 있다. 절연층(133)은 도전층(132) 위에 형성된다. 절연층(133)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 프리프레그, 폴리이미드, 폴리머, BCB, PBO 및 유사한 절연 및 구조적 특성을 가진 다른 재료로 이루어진 하나 이상의 층을 포함한다. 절연층(133)을 관통하여 에칭, 드릴링 또는 LDA에 의해 복수의 비아가 형성된다. 비아는 전도성 재료로 채워져서, 절연층(133)을 관통하여 도전층(132)으로 수직한 전기 상호접속을 하기위한 전도성 비아(134)를 형성한다. 도전층(135)은 절연층(133)의 표면(136) 위에 형성되어, 전도성 비아(134)에 전기적으로 연결된다. 도전층(135)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전기 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 도전층(135)은 RF 안테나 인터포저 기판(138)의 표면(136)으로부터 노출된 다중 RF 안테나(137a-137b)로서 동작한다. 일 실시예에서, RF 안테나 인터포저 기판(138)은 절연층(120, 127, 130, 133)에 의해 분리된 8개 이상의 도전층(126, 129, 132, 135)을 갖는다. 도전층의 더 적은 수는 제조 비용 및 리드 타임을 감소시키면서, 낮은 제품 높이로 뒤틀림을 관리하여 다른 제품 결함을 최소화 한다. 절연층(120, 127, 130, 133)은 유전율(dielectric constant)(Dk)이 낮고, 유전 팩터(dielectric factor)(Df)가 낮다. 예를 들어, 절연층(120, 127, 130, 133)은 Dk 가 3.2~3.7 이고, Df가 1GHz 에서 0.002~0.007 그리고 10GHz 에서 0.003~0.008 이다.
전기 전도성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄공정을 사용하여 도전층(122) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 이들의 조합일 수 있으며, 선택적인 플럭스 용액을 가질 수 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 도전층(122)에 본딩된다. 일 실시예에서, 범프 재료는 볼 또는 범프(123)를 형성하기 위해 융점 이상으로 재료를 가열함으로써 리플로우 된다. 일 실시예에서, 범프(123)는 습윤층, 장벽층, 및 접착층을 갖는 UBM 위에 형성된다. 범프(123)는 또한 도전층(122)에 압축 접합되거나 열압착 접합될 수 있다. 일 실시예에서, 범프(123)는 내구성 및 높이 유지를 위한 구리 코어 범프이다. 범프(123)는 도전층(122) 위에 형성될 수 있는 한 유형의 상호접속 구조를 나타낸다. 상호접속 구조는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프 또는 기타 전기 상호접속 구조를 사용할 수 있다.
도 2d는 RF 안테나 인터포저 기판(138)의 평면도이다. 도전층(135)은 RF 신호, 즉 RF 안테나의 송신 및 수신을 제공하기에 적합한 도전층(135) 형태의 전도성 재료의 아일랜드 어레이를 포함한다. 특히, 도전층(135)의 아일랜드 어레이는 RF 송신 및 수신 성능 및 품질을 개선하기 위해 표면(136)으로부터 노출된다. 일 실시예에서, 전도성 재료(139a)의 제1 그룹은 도전층(122, 126, 129, 132) 및 전도성 비아(124, 128, 131, 134) 및 범프(123)를 통해 전기적으로 연결된 제1 안테나(137a)의 역할을 하여, 제1 전기 구성요소에 대한 RF 송신 및 수신을 제공한다. 전도성 재료(139b)의 아일랜드의 제2 그룹은 도전층(122, 126, 129, 132) 및 전도성 비아(124, 128, 131, 134) 및 범프(123)를 통해 전기적으로 연결된 제2 안테나(137b)로서 역활을 하여, 제2 전기 구성요소에 대한 RF 송신 및 수신을 제공한다. 간략한 설명을 위해 2개의 RF 안테나(137a-137b)가 도 2d 내지 도 2e에 도시되어 있지만, RF 안테나 기판(138)은 임의의 수의 RF 안테나 인터포저(140)를 가질 수 있다.
도 2e는 RF 안테나 인터포저 기판(138)의 다른 실시예의 평면도이다. 도전층(135)은 RF 신호의 송신 및 수신을 제공하기에 적합한 도전성 재료의 복수의 나선형 형상을 포함한다. 특히, 도전층(135)의 나선형 형상은 RF 송신 및 수신 성능 및 품질을 개선하기 위해 표면(136)으로부터 노출된다. 일 실시예에서, 도전층(135a)은 도전층(122, 126, 129, 132) 및 전도성 비아(124, 128, 131, 134) 및 범프(123)를 통해 전기적으로 연결된 제1 나선형 RF 안테나(137a)의 역할을 하여, 제1 전기 구성요소에 대한 RF 송수신을 제공한다. 도전층(135b)은 도전층(122, 126, 129, 132) 및 전도성 비아(124, 128, 131, 134) 및 범프(123)를 통해 전기적으로 연결된 제2 나선형 RF 안테나(137b)로서 역할을 하여, 제2 전기 구성요소에 대한 RF 송수신을 제공한다.
도 2f는 솔드 볼 마운트(SBM)를 사용하여 표면(125) 상에 형성된 범프(123) 및 RF 안테나 인터포저(140)를 갖는 RF 안테나 인터포저 기판(138)의 평면도를 도시한다.
도 2g에서, RF 안테나 인터포저 기판(138)은 톱 블레이드 또는 레이저 절단 도구(141)를 사용하여 별개의 RF 안테나 인터포저(140)로 싱귤레이트 된다. 개별 RF 안테나 인터포저(140)는 후속 조립을 위해 테이프 및 릴에 로드 될 수 있다. 도 2h는 싱귤레이션 후 범프(123)를 갖는 개별 RF 안테나 인터포저(140)의 평면도를 도시한다.
도 3a 내지 도 3h는 전기 구성요소, 상호접속 기판 및 개별 RF 안테나 인터포저로 반도체 패키지를 형성하는 프로세스를 도시한다. 도 3a는 도전층(143) 및 절연층(144)을 포함하는 상호접속 기판 또는 PCB(142)의 단면도를 도시한다. 도전층(143)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 도전층(143)은 솔더 페이스트 인쇄 또는 플럭스 인쇄에 의해 형성될 수 있다. 도전층(143)은 기판(142)을 가로지르는 수평한 전기 상호접속 및 기판(142)의 상부 표면(146)과 저부 표면(148) 사이의 수직한 전기 상호접속을 제공한다. 도전층(143)의 부분은 전기 구성요소의 설계 및 기능에 따라 전기적으로 공통되거나 전기적으로 절연될 수 있다. 절연층(144)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 프리프레그, 폴리이미드, 폴리머, BCB, PBO, 및 유사한 절연 및 구조적 특성을 갖는 기타 재료로 이루어진 하나 이상의 층을 포함한다. 절연층(144)은 도전층(143) 사이의 절연을 제공한다. 일 실시예에서, 상호접속 기판(142)은 절연층(144)에 의해 분리된 8개 이상의 도전층(143)을 갖는다. 절연층(144)은 낮은 Dk 및 낮은 Df를 갖는다. 예를 들어, 절연층(144)은 1GHz에서 3.2~3.7의 Dk 및 1GHz에서 0.002~0.007 및 10GHz에서 0.003~0.008의 Df를 갖는다.
도 3b에서, 도 2a 내지 도 2h의 개별 RF 안테나 인터포저(140)는 표면(146)을 향해 배향된 범프(123)와 함께 픽 앤 플레이스 동작(pick and place operation)을 이용하여 기판(142) 위에 배치된다. 도 3c는 도전층(143)에 기계적 및 전기적 연결부를 형성하는 범프(123)를 갖는 상호접속 기판(142)에 장착된 개별 RF 안테나 인터포저(140)를 도시한다.
도 3d에서, 봉지제 또는 몰딩 화합물(150)은, 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지화 몰딩, 진공 라미네이션, 스핀 코팅, 또는 다른 적절한 도포기를 사용하여, 개별 RF 안테나 인터포저(140) 및 인터커넥트 기판(142)의 표면(146) 위에 증착된다. 봉지제(150)는 충전제가 있는 에폭시 수지, 충전제가 있는 에폭시 아크릴레이트, 또는 적절한 충전제가 있는 폴리머와 같은 폴리머 복합 재료일 수 있다. 봉지제(150)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 재료로부터 반도체 장치를 환경적으로 보호한다. 봉지제(150)는 높은 Dk 및 낮은 Df 를 갖는다. 예를 들어, 봉지제(150)는 25GHz에서 Dk가 14-21이고, Df가 0.006-0.012 이다. 봉지제(150)의 높은 Dk 는 절연층(120, 127, 130, 133, 144)의 낮은 Dk 보다 크다.
도 3e에서, 도 3d의 구조는 반전되고, 전기 구성요소(152a-152d)는 픽 앤 플레이스 동작을 이용하여 기판(142) 위에 배치된다. 전기 구성요소(152a-152d)는 개별 트랜지스터, 다이오드, 또는 IPD 일 수 있다. 전기 구성요소(152a-152d)는 또한 반도체 다이, 반도체 패키지, 표면 실장 디바이스, 또는 다른 전기 디바이스일 수 있다. 예를 들어, 전기 구성요소(152d)는 기판(142)의 표면(146)을 향해 지향되고 도전층(143)에 전기적으로 연결된 능동 표면(110) 및 범프(114)를 갖는 도 1c의 반도체 다이(104)일 수 있다. 일 실시예에서, 전기 구성요소(152a-152d)는 RF 신호 처리 구성요소이다. 도 3f는 도전층(143)에 대한 기계적 및 전기적 연결부를 형성하는 범프(114) 및 단자(154)와 기판(142)이 상호접속하게 장착된 전기 구성요소(152a-152d)를 도시한다. 커넥터(156)는 기판 대 기판(B2B) 커넥터일 수 있다.
도 3g에서, 봉지제 또는 몰딩 화합물(160)은, 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지제 몰딩, 진공 라미네이션, 스핀 코팅, 또는 다른 적절한 도포기를 사용하여 상호접속 기판(142)의 전기 구성요소(152a-152d) 및 표면(148) 위에 증착된다. 봉지제(160)는 충전제가 있는 에폭시 수지, 충전제가 있는 에폭시 아크릴레이트, 또는 적절한 충전제가 있는 폴리머와 같은 폴리머 복합 재료일 수 있다. 봉지제(160)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 재료로부터 반도체 장치를 환경적으로 보호한다. 봉지제(160)는 낮은 Dk 및 낮은 Df 를 갖는다. 예를 들어, 봉지제(160)는 25GHz 에서 Dk 가 3.9 이고, Df 가 0.005이다. 어떤 경우에든, 봉지제(160)의 Dk 는 봉지제(150)의 Dk 보다 작다.
전기 구성요소(152a-152d)는 EMI, RFI, 고조파 왜곡 및 디바이스 내 간섭에 민감하거나 이를 생성하는 IPD 를 포함할 수 있다. 예를 들어, 전기 구성요소(152a-152d)에 포함된 IPD 는 공진기, 고역 통과 필터, 저역 통과 필터, 대역 통과 필터, 대칭형 Hi-Q 공진 변압기 및 튜닝 커패시터와 같은 고주파 어플리케이션에 필요한 전기적 특성을 제공한다. 다른 실시예에서, 전기 구성요소(152a-152d)는 반도체 패키지에서 IPD 의 동작을 간섭할 수 있는 고주파에서 절환하는 디지털 회로를 포함한다.
도 3h에서, 전자기 차폐층(162)은 차폐 재료의 등각 적용에 의해 봉지제(160)의 표면(163) 위에 형성되거나 배치된다. 차폐층(162)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 대안적으로, 차폐층(162)은 카르보닐 철, 스테인리스강, 양은, 저탄소강, 규소-철강, 호일, 전도성 수지, 카본블랙, 알루미늄 플레이크, 및 EMI, RFI 및 기타 디바이스 간 간섭의 영향을 감소시키거나 억제할 수 있는 기타 금속 및 복합재일 수 있다. 또한, 차폐층(162)은 봉지제(160)의 측면(165)과 반도체 패키지(164)의 측면을 덮는다.
반도체 패키지(164)와 개별 RF 안테나 인터포저(140)의 조합은 AoP(167)로 표시된다. AoP(167)에 집적되면, 개별 RF 안테나 인터포저(140)는 반도체 패키지(164)의 RF 전기 구성요소(152a-152d)에 안테나 기능을 제공한다. AoP(167)는 5G/밀리미터 파 RF 제품에 적용 가능한다. 일 실시예에서, 전도성 재료(139a) 아일랜드의 제1 그룹은 도전층(122, 126, 129, 132, 143) 및 전도성 비아(124, 128, 131, 134) 및 범프(123)를 통해 전기적으로 연결된 제1 안테나 패치(140a)로서 역할을 하여, 반도체 패키지(164) 내의 제1 전기 구성요소(152a-152d)에 대한 송신 및 수신을 제공한다. 전도성 재료(192b) 아일랜드의 제2 그룹은 도전층(122, 126, 129, 132, 143) 및 전도성 비아(124, 128, 131, 134) 및 범프(123)를 통해 전기적으로 연결된 제2 안테나 패치(194b)로서 역할을 하여, 반도체 패키지(164) 내의 제2 전기 구성요소(130, 140, 150)에 대한 RF 송신 및 수신을 제공한다. RF 안테나로서 구성되었을 때, 도전층(132)은 도전층(122, 126, 129, 143) 및 전도성 비아(124, 128, 131) 및 범프(123)를 통해 전기적으로 연결되어, 반도체 패키지(164) 내의 제3 전기 구성요소(152a-152d)에 대한 RF 송신 및 수신을 제공할 수 있다. 개별 RF 안테나 인터포저(140) 주위에 증착된 봉지제(150)는 높은 Dk 및 낮은 Df를 갖는다. Dk 의 값이 높을수록, 도전층(135)의 안테나 패치 폭이 더 작아지고, 아래 수학식(1)에 나타낸 바와 같이, AoP(167) 상에 더 많은 안테나 패치가 배치될 수 있다.
Figure pat00001
(1)
상기 식에서:
W: 안테나 패치 폭
v0: 빛의 속도
fr: 공진 주파수(resonant frequency)
Dk: 유전율(dielectric constant)
도 4a 및 도 4b에 도시된 다른 실시예에서, 봉지제(150)의 일부는 그라인더(166)에 의해 제거되어, 봉지제(150) 및 개별 RF 안테나 인터포저(140)의 표면(168)을 노출시킨다. 그라인더(166)는 도 4b에 도시된 바와 같이 반도체 패키지(170) 내의 봉지제(150) 및 개별 RF 안테나 인터포저(140)의 표면(168)을 평탄화한다.
도 5a 내지 도 5e는 전기 구성요소와 상호접속 기판 및 개별 RF 안테나 인터포저로 반도체 패키지를 형성하는 또 다른 프로세스를 예시한다. 도 5a는 도전층(182) 및 절연층(184)을 포함하는 상호접속 기판 또는 PCB(180)의 단면도를 도시한다. 도전층(182)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 도전층(182)은 솔더 페이스트 인쇄 또는 플럭스 인쇄에 의해 형성될 수 있다. 도전층(182)은 기판(180)을 가로지르는 수평한 전기 상호접속 및 기판(180)의 상부 표면(186)과 하부 표면(188) 사이의 수직한 전기 상호접속을 제공한다. 도전층(182)의 부분은 전기 구성요소의 설계 및 기능에 따라 전기적으로 공통되거나 전기적으로 절연될 수 있다. 절연층(184)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 솔더 레지스트, 프리프레그, 폴리이미드, 폴리머, BCB, PBO, 및 유사한 절연 및 구조적 특성을 갖는 기타 다른 재료로 이루어진 하나 이상의 층을 포함한다. 절연층(184)은 도전층(182) 사이의 절연을 제공한다. 일 실시예에서, 상호접속 기판(180)은 절연층(184)에 의해 분리된 8개 이상의 도전층(182)을 갖는다. 절연층(184)은 낮은 Dk 및 낮은 Df 를 갖는다. 예를 들어, 절연층(184)은 1GHz 에서 3.2~3.7의 Dk 및 0.002~0.007 및 10GHz 에서 0.003~0.008의 Df 를 갖는다.
전기 구성요소(190a-190d)는 도 3e 및 도 3f와 유사한 픽 앤 플레이스 동작을 이용하여 기판(180) 위에 배치된다. 전기 구성요소(190a-190d)는 개별 트랜지스터, 다이오드 또는 IPD 일 수 있다. 전기 구성요소(190a-190d)는 또한 반도체 다이, 반도체 패키지, 표면 실장 디바이스, 또는 다른 전기 디바이스일 수 있다. 예를 들어, 전기 구성요소(190d)는 기판(180)의 표면(186)을 향하여 배향되고 그리고 도전층(182)에 전기적으로 연결된 능동 표면(110) 및 범프(114)를 갖는 도 1c의 반도체 다이(104)일 수 있다. 일 실시예에서, 전기 구성요소(190a-190d)는 RF 신호 처리 구성요소이다. 커넥터(192)는 B2B 커넥터일 수 있다.
도 5b에서, 봉지제 또는 몰딩 화합물(196)은 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지제 몰딩, 진공 적층, 스핀 코팅, 또는 다른 적절한 도포기를 사용하여 상호접속 기판(180)의 전기 구성요소(190a-190d) 및 표면(186) 위에 증착된다. 봉지제(196)는 충전제가 있는 에폭시 수지, 충전제가 있는 에폭시 아크릴레이트, 또는 적절한 충전제가 있는 폴리머와 같은 폴리머 복합 재료일 수 있다. 봉지제(196)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 재료로부터 반도체 장치를 환경적으로 보호한다. 봉지제(196)는 낮은 Dk 및 낮은 Df를 갖는다. 예를 들어, 봉지제(196)는 25GHz 에서 Dk가 3.9 이고, Df가 0.005 이다. 다른 실시예에서, 도 5e의 차폐층(202)은 봉지제(196)를 증착한 후, 형성될 수 있다.
도 5c에서, 도 5b의 구조는 반전되고, 도 2f의 개별 RF 안테나 인터포저(140)는 도 3b 및 도 3c와 유사하게 표면(188)을 향해 배향된 범프(123)와 함께 픽 앤 플레이스 동작을 이용하여 상호접속 기판(180) 위에 배치된다. 범프(123)는 도전층(182)에 기계적 및 전기적인 연결부를 형성한다.
도 5d에서, 봉지제 또는 몰딩 화합물(200)은 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지화 몰딩, 진공 라미네이션, 스핀 코팅, 또는 다른 적절한 도포기를 사용하여 개별 RF 안테나 인터포저(140) 및 상호 접속 기판(180)의 표면(188) 위에 증착된다. 봉지제(200)는 충전제가 있는 에폭시 수지, 충전제가 있는 에폭시 아크릴레이트, 또는 적절한 충전제가 있는 폴리머와 같은 폴리머 복합 재료일 수 있다. 봉지제(200)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 재료로부터 반도체 디바이스를 환경적으로 보호한다. 봉지제(200)는 높은 Dk 및 낮은 Df 를 갖는다. 예를 들어, 봉지제(200)는 25GHz 에서 Dk 가 14-21 이고, Df 가 0.006~0.012 이다. 어떤 경우든, 봉지제(200)의 Dk 는 봉지제(196) 및 절연층(120, 127, 130, 133, 144)의 Dk 보다 각각 크다.
전기 구성요소(190a-190d)는 EMI, RFI, 고조파 왜곡 및 디바이스간 간섭에 민감하거나 이를 생성하는 IPD 를 포함할 수 있다. 예를 들어, 전기 구성요소(190a-190d)에 포함된 IPD는, 공진기, 고역 통과 필터, 저역 통과 필터, 대역 통과 필터, 대칭형 Hi-Q 공진 변압기 및 튜닝 커패시터와 같은 고주파 어플리케이션에 필요한 전기적 특성을 제공한다. 다른 실시예에서, 전기 구성요소(190a-190d)는 반도체 패키지에서 IPD의 동작을 간섭할 수 있는 고주파에서 절환하는 디지털 회로를 포함한다.
도 5e에서, 전자기 차폐층(202)은 차폐 재료의 등각 적용에 의해 봉지제(196)의 표면(204) 위에 형성되거나 배치된다. 차폐층(202)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 대안적으로, 차폐층(202)은 카르보닐 철, 스테인리스강, 양은, 저탄소강, 규소-철강, 호일, 전도성 수지, 카본블랙, 알루미늄 플레이크, 및 EMI, RFI 및 기타 디바이스 간 간섭에 대한 영향을 감소시키거나 억제할 수 있는 다른 금속 및 복합재일 수 있다. 또한, 차폐층(202)은 봉지제(196)의 측면(206)과 반도체 패키지(210)의 측면을 덮는다.
반도체 패키지(210)와 개별 RF 안테나 인터포저(140)의 조합은 AoP(214)로 표시된다. AoP(214)에 집적되면, 개별 RF 안테나 인터포저(140)는 반도체 패키지(210)의 RF 전기 구성요소(190a-190d)에 안테나 기능을 제공한다. 개별 RF 안테나 인터포저(140) 주위에 증착된 봉지제(200)는 높은 Df 및 낮은 Dk 를 갖는다. Dk 값이 높을수록, 도전층(135)의 안테나 패치 폭이 작아지고, 수학식(1)에 나타낸 바와 같이, AoP(214)에 더 많은 안테나 패치가 배치될 수 있다.
도 3a 또는 도 5b에서 계속되는 다른 실시예에서, RF 안테나 기판(220)은 도 6a에 도시된 바와 같이, 표면(188)을 향해 배향된 범프(224)와 함께 픽 앤 플레이스 동작을 이용하여 상호접속 기판(180) 위에 배치된다. 도전층(226)은 개별 RF 안테나 인터포저(140)의 도전층(122, 126, 129, 132, 135)과 유사한, 전기적 상호접속부, 접지면 및 RF 안테나를 제공한다. 절연층(228)은 절연층(120, 127, 130, 133)과 유사하게 도전층(226)에 대한 절연을 제공한다. 이 경우, RF 안테나 기판(220)은 RF 안테나(230)의 기능을 한다. 다수의 개별 RF 안테나 인터포저(140) 대신에, RF 안테나 기판(220)은 상호접속 기판(180)을 실질적으로 덮는 단일체 본체이다. RF 안테나 기판(220)은 다수의 전기 구성요소(190a-190d)에 대한 RF 송신 및 수신을 제공하기 위해, 도 2d 및 도 2e와 유사한 다수의 RF 안테나를 가질 수 있다. 도 6b는 도전층(182)에 기계적 및 전기적인 연결부를 형성하는 범프(224)를 갖는 상호접속 기판(180)에 장착된 RF 안테나 기판(220)을 도시한다.
도 6c에서, 봉지제 또는 몰딩 화합물(240)은 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 봉지제 몰딩, 진공 라미네이션, 스핀 코팅, 또는 다른 적절한 도포기를 사용하여 RF 안테나 기판(220) 및 상호접속 기판(180)의 표면(188) 위에 증착된다. 봉지제(240)는 충전제가 있는 에폭시 수지, 충전제가 있는 에폭시 아크릴레이트, 또는 적절한 충전제가 있는 폴리머와 같은 폴리머 복합 재료일 수 있다. 봉지제(240)는 비전도성이며, 구조적 지지를 제공하며, 외부 요소 및 오염 재료로부터 반도체 장치를 환경적으로 보호한다. 봉지제(240)는 높은 Dk 및 낮은 Df 를 갖는다. 예를 들어, 봉지제(240)는 25GHz 에서 Dk 가 14-21 이고, Df 가 0.006~0.012 이다. 어떤 경우든, 봉지제(240)의 Dk 는 봉지제(196) 및 절연층(120, 127, 130, 133, 144)의 Dk 보다 각각 크다.
전자기 차폐층(242)은 차폐 재료의 등각 적용에 의해 봉지제(196)의 표면(244) 위에 형성되거나 배치된다. 차폐층(242)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전도성 재료로 이루어진 하나 이상의 층일 수 있다. 대안적으로, 차폐층(242)은 카르보닐 철, 스테인리스강, 양은, 저탄소강, 규소-철강, 호일, 전도성 수지, 카본블랙, 알루미늄 플레이크, 및 EMI, RFI 및 기타 디바이스 간 간섭영향을 감소시키거나 억제할 수 있는 다른 금속 및 복합재일 수 있다. 또한, 차폐층(242)은 봉지제(196)의 측면(246)과 반도체 패키지(248)의 측면을 덮는다.
반도체 패키지(248)와 RF 안테나 기판(220)의 조합은 AoP(250)로 표시된다. AoP(250)에 집적되면, RF 안테나 기판(220)은 반도체 패키지(248)의 RF 전기 구성요소(190a-190d)에 안테나 기능을 제공한다. 개별 RF 안테나 인터포저(140) 주위에 증착된 봉지제(240)는 높은 Df 및 낮은 Dk를 갖는다. Dk 값이 높을수록, 도전층(226)의 안테나 패치 폭이 더 작아지고, 수학식(1)에 나타낸 바와 같이 AoP(250)에 더 많은 안테나 패치가 배치될 수 있다.
도 7은 봉지제(150)에 형성된 봉지제 범프(254)를 갖는 도 3h와 유사한 실시예를 도시한다.
도 8은 개별 RF 안테나 인터포저(140)에 형성된 봉지제 범프(260)를 갖는, 도 4b와 유사한 실시예를 도시한다.
도 9는 AoP(167, 214, 250)를 포함하는, PCB(402)의 표면 상에 실장된 복수의 반도체 패키지를 갖는 PCB(402) 또는 칩 캐리어 기판을 가진 전자 디바이스(400)를 예시한다. 전자 디바이스(400)는 애플리케이션에 따라 한 유형의 반도체 패키지 또는 여러 유형의 반도체 패키지를 가질 수 있다.
전자 디바이스(400)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템일 수 있다. 대안적으로, 전자 디바이스(400)는 더 큰 시스템의 서브컴포넌트일 수 있다. 예를 들어, 전자 디바이스(400)는 태블릿, 셀룰러 폰, 디지털 카메라, 통신 시스템, 또는 다른 전자 디바이스의 일부일 수 있다. 대안적으로, 전자 디바이스(400)는 그래픽 카드, 네트워크 인터페이스 카드, 또는 컴퓨터에 삽입될 수 있는 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, ASIC, 논리 회로, 아날로그 회로, RF 회로, 개별 디바이스, 또는 기타 반도체 다이 또는 전기 구성요소를 포함할 수 있다. 소형화와 경량화는 제품이 시장에서 받아들여지기 위해 필수적인 것이다. 고밀도화를 위해 반도체 소자 사이의 거리를 좁힐 수 있다.
도 9에서, PCB(402)는 PCB 상에 실장된 반도체 패키지의 구조적 지지 및 전기적 상호접속을 위한 일반적인 기판을 제공한다. 전도성 신호 트레이스(404)는 증발, 전해 도금, 무전해 도금, 스크린 인쇄, 또는 다른 적절한 금속 증착 공정을 사용하여 PCB(402)의 표면 위에 또는 층 내에 형성된다. 신호 트레이스(404)는 각각의 반도체 패키지, 장착된 구성요소 및 기타 외부 시스템 구성요소 사이의 전기 통신을 제공한다. 트레이스(404)는 또한 각각의 반도체 패키지에 대한 전원 및 접지 연결을 제공한다.
일부 실시예에서, 반도체 장치는 2개의 패키징 레벨을 갖는다. 제1 레벨 패키징은 반도체 다이를 중간 기판에 기계적 및 전기적으로 부착하는 기술이다. 제2 레벨 패키징에는 중간 기판을 PCB에 기계적 및 전기적으로 부착하는 기술이 포함된다. 다른 실시예에서, 반도체 장치는 다이가 PCB에 기계적 및 전기적으로 직접 장착되는 제1 레벨 패키징만을 가질 수 있다. 예시의 목적으로, 본드 와이어 패키지(406) 및 플립칩(408)을 포함하는 여러 유형의 제1 레벨 패키징이 PCB(402)에 도시되어 있다. 또한 BGA(Ball Grid Array)(410), BCC(Bump Chip Carrier)(412), LGA(Land Grid Array)(416), MCM(Multi-Chip Module) 또는 SIP 모듈(418), 쿼드 플랫 논-리드 패키지(QFN)(420), 쿼드 플랫 패키지(422), 임베디드 웨이퍼 레벨 볼 그리드 어레이(eWLB)(424), 및 웨이퍼 레벨 칩 스케일 패키지(WLCSP)(426)를 포함하는 여러 유형의 제2 레벨 팩키징이, PCB(402)에 장착된 것으로 도시되어 있다. 일 실시예에서, eWLB(424)는 팬-아웃 웨이퍼 레벨 패키지(Fo-WLP)이고, WLCSP(426)는 팬-인 웨이퍼 레벨 패키지(Fi-WLP)이다. 시스템 요구 사항에 따라 제1 및 제2 레벨 패키징 스타일의 조합으로 구성된 반도체 패키지의 조합과 기타 전자 구성요소를 PCB(402)에 연결할 수 있다. 일부 실시예에서, 전자 디바이스(400)는 단일 부착된 반도체 패키지를 포함하는 반면, 다른 실시예는 다중 상호접속된 패키지를 필요로 한다. 단일 기판 위에 하나 이상의 반도체 패키지를 결합함으로써, 제조업자는 미리 만들어진 구성요소를 전자 디바이스 및 시스템에 통합시킬 수 있다. 반도체 패키지는 정교한 기능을 포함하고 있기 때문에, 보다 저렴한 부품과 간소화된 제조 공정을 통해 전자 디바이스를 제조할 수 있다. 생성된 디바이스는 잘못될 가능성이 적고, 제조 비용이 저렴하여, 소비자 비용이 절감된다.
본 발명의 하나 이상의 실시예가 상세하게 예시되었지만, 당업자는 이러한 실시예에 대한 수정 및 적응이 첨부 청구범위에 기재된 본 발명의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 반도체 장치 제조 방법으로, 상기 방법은:
    기판을 제공하는 단계;
    기판 위에 안테나 인터포저를 배치하는 단계; 그리고
    안테나 인터포저 주위에 제1 봉지제를 증착하는 단계 - 상기 제1 봉지제는 고유전율을 가짐 -; 를 포함하는, 방법.
  2. 제1항에 있어서, 상기 기판의 표면 위에 전기 구성요소를 배치하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서, 상기 전기 구성요소 위에 제2 봉지제를 증착하는 단계를 더 포함하고, 상기 제2 봉지제는 상기 제1 봉지제의 고유전율보다 작은 저유전율을 포함하는, 방법.
  4. 제3항에 있어서, 상기 제2 봉지제 위에 차폐층을 배치하는 단계를 더 포함하는, 방법.
  5. 반도체 장치로서, 상기 반도체 장치는:
    기판;
    기판의 표면 위에 배치된 전기 구성요소;
    기판 위에 배치된 안테나 인터포저; 그리고
    안테나 인터포저 주위에 증착된 제1 봉지제 - 상기 제1 봉지제는 고유전율을 가짐 -; 를 포함하는, 반도체 장치.
  6. 제5항에 있어서, 상기 전기 구성요소 위에 증착된 제2 봉지제를 더 포함하고, 상기 제2 봉지제는 상기 제1 봉지제의 고유전율보다 작은 저유전율을 포함하는, 반도체 장치.
  7. 제6항에 있어서, 상기 제2 봉지제 위에 배치된 차폐층을 더 포함하는, 반도체 장치.
  8. 제5항에 있어서, 상기 안테나 인터포저는 안테나로 동작하는 도전층과, 상기 제1 봉지제의 고유전율보다 작은 저유전율을 갖는 절연막을 포함하는, 반도체 장치.
  9. 제8항에 있어서, 상기 도전층은 상기 제1 봉지제로부터 노출되는, 반도체 장치.
  10. 반도체 장치로서, 상기 반도체 장치는:
    기판;
    기판 위에 배치된 안테나 인터포저; 그리고
    안테나 인터포저 주위에 증착된 제1 봉지제 - 상기 제1 봉지제는 고유전율을 가짐 -; 를 포함하는, 반도체 장치.
  11. 제10항에 있어서, 상기 기판의 표면 위에 배치된 전기 구성요소를 더 포함하는, 반도체 장치.
  12. 제11항에 있어서, 상기 전기 구성요소 위에 증착된 제2 봉지제를 더 포함하고, 상기 제2 봉지제는 상기 제1 봉지제의 고유전율보다 작은 저유전율을 갖는, 반도체 장치.
  13. 제12항에 있어서, 상기 제2 봉지제 위에 배치된 차폐층을 더 포함하는, 반도체 장치.
  14. 제10항에 있어서, 상기 안테나 인터포저는 안테나로 동작하는 도전층과, 상기 제1 봉지제의 고유전율보다 작은 저유전율을 갖는 절연층을 포함하는, 반도체 장치.
  15. 제10항에 있어서, 상기 기판은:
    상기 제1 봉지제의 고유전율보다 작은 저유전율을 가진 절연층; 그리고
    절연층 위에 형성된 도전층; 을 포함하는 반도체 장치.
KR1020220113140A 2021-09-10 2022-09-07 고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법 KR20230038392A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/447,336 US11894314B2 (en) 2021-09-10 2021-09-10 Semiconductor device and method of forming semiconductor package with RF antenna interposer having high dielectric encapsulation
US17/447,336 2021-09-10

Publications (1)

Publication Number Publication Date
KR20230038392A true KR20230038392A (ko) 2023-03-20

Family

ID=85431299

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220113140A KR20230038392A (ko) 2021-09-10 2022-09-07 고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법
KR1020230068370A KR20230173588A (ko) 2021-09-10 2023-05-26 안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230068370A KR20230173588A (ko) 2021-09-10 2023-05-26 안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들

Country Status (4)

Country Link
US (3) US11894314B2 (ko)
KR (2) KR20230038392A (ko)
CN (1) CN115799083A (ko)
TW (2) TW202333245A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891110B1 (en) * 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
WO2017171831A1 (en) * 2016-04-01 2017-10-05 Intel IP Corporation Package on antenna package
EP3731270B1 (en) * 2016-07-01 2023-09-27 INTEL Corporation Semiconductor packages with antennas
US10505258B2 (en) * 2016-08-02 2019-12-10 Analog Devices Global Unlimited Company Radio frequency isolator
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US11024979B2 (en) * 2017-09-29 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC antenna array with laminated high-k dielectric
KR102022353B1 (ko) * 2018-01-18 2019-09-18 삼성전기주식회사 안테나 모듈
US11037891B2 (en) * 2018-09-21 2021-06-15 Advanced Semiconductor Engineering, Inc. Device package
US10720399B2 (en) * 2018-10-25 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method of semicondcutor package
US11502402B2 (en) * 2019-03-15 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated patch antenna having insulating substrate with antenna cavity and high-K dielectric
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device
US20210225783A1 (en) * 2020-01-16 2021-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor device package and the method of manufacturing the same
US11735539B2 (en) * 2020-11-09 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming discrete antenna modules
US11587916B2 (en) * 2021-03-04 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US11894314B2 (en) 2024-02-06
US20240128201A1 (en) 2024-04-18
US20230411831A1 (en) 2023-12-21
TW202333245A (zh) 2023-08-16
US20230081706A1 (en) 2023-03-16
CN115799083A (zh) 2023-03-14
KR20230173588A (ko) 2023-12-27
TW202401899A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
KR20230165165A (ko) 반도체 컴포넌트들 주위에 파티션 펜스 및 차폐 층을 형성하는 반도체 디바이스 및 방법
US11342294B2 (en) Semiconductor device and method of forming protrusion e-bar for 3D SiP
US20230343732A1 (en) Semiconductor Device and Method of Forming Discrete Antenna Modules
US11869848B2 (en) Semiconductor device and method of stacking devices using support frame
US20230343720A1 (en) Semiconductor Device and Method of Integrating RF Antenna Interposer with Semiconductor Package
KR20230107754A (ko) 필름 층 위에 sip 모듈을 형성하는 반도체 디바이스및 그 방법
US11894314B2 (en) Semiconductor device and method of forming semiconductor package with RF antenna interposer having high dielectric encapsulation
US20230402397A1 (en) Semiconductor Device and Method of Selective Shielding Using FOD Material
US11923260B2 (en) Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module
US11652065B2 (en) Semiconductor device and method of embedding circuit pattern in encapsulant for SIP module
US11450618B2 (en) Semiconductor device and method of compartment shielding using bond wires
US20240021536A1 (en) Semiconductor Device and Method of Forming EMI Shielding Material in Two-Step Process to Avoid Contaminating Electrical Connector
US20230395477A1 (en) Semiconductor Device and Method of Disposing Electrical Components Over Side Surfaces of Interconnect Substrate
US20240021490A1 (en) Semiconductor Device and Method of Forming Thin Heat Sink Using E-Bar Substrate
US20240030154A1 (en) Semiconductor Device and Method of Forming Conductive Structure for EMI Shielding and Heat Dissipation

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination