KR20230173588A - 안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들 - Google Patents

안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들 Download PDF

Info

Publication number
KR20230173588A
KR20230173588A KR1020230068370A KR20230068370A KR20230173588A KR 20230173588 A KR20230173588 A KR 20230173588A KR 1020230068370 A KR1020230068370 A KR 1020230068370A KR 20230068370 A KR20230068370 A KR 20230068370A KR 20230173588 A KR20230173588 A KR 20230173588A
Authority
KR
South Korea
Prior art keywords
antenna
shielding
strip
conductive patterns
substrate
Prior art date
Application number
KR1020230068370A
Other languages
English (en)
Inventor
훈택 이
상호 송
연지 이
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202210691517.4A external-priority patent/CN115799810A/zh
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20230173588A publication Critical patent/KR20230173588A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

안테나 모듈로서, 안테나 모듈을 외부 기판에 부착하기 위한 제1 표면, 및 안테나 모듈이 전자기 신호들을 송신 및 수신하는 제2 표면을 포함하는 안테나 바디- 제1 표면은 제2 표면에 반대편임 -; 안테나 바디 내에 형성되는 안테나 전도성 패턴; 및 전자기 간섭들을 차폐하기 위해 안테나 전도성 패턴을 측방향으로 둘러싸는 차폐 펜스를 포함한다.

Description

안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들{ANTENNA MODULE, SEMICONDUCTOR DEVICE AND METHODS FOR MAKING THE SAME}
본 출원은 일반적으로 반도체 패키징 기술에 관한 것으로서, 더 구체적으로는, 안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들에 관한 것이다.
반도체 산업은, 소비자들이 그들의 전자 제품들이 더 가볍고, 더 작으며 점점 더 많은 기능성들과 함께 더 높은 성능을 갖기를 원함에 따라, 복잡한 집적 과제들에 지속적으로 직면해 있다. 해결책들 중 하나는 SiP(System-in-Package)이다. SiP는, 로직 칩, 메모리, IPD(integrated passive devices), RF 필터들, 센서들, 히트 싱크들, 또는 안테나들과 같은, 2개 이상의 이종 반도체 다이를 단일 패키지에 포함하는 기능적인 전자 시스템 또는 서브-시스템이다.
또한, 밀리미터파들을 사용하는 5G(5th generation)이동 통신 기술이 급속히 발전하고 있음에 따라 처리 회로들을 갖는 반도체 칩들이 안테나들과 집적될 것이 요구된다. 해결책들 중 하나는 AiP(Antenna in Package)이다. AiP는 반도체 패키지들의 크기를 감소시키기 위해 패키지 내에 집적되는 안테나 또는 안테나들을 구현한다. 종래의 AiP들에서는, 더 나은 상호작용을 위해 반도체 칩 옆에 부착되는 많은 수동 컴포넌트들이 있다. 5G 통신을 원활하게 구현하기 위한 성능 개선을 위해 칩 크기가 증가됨에 따라, 칩들은 기판 상의 더 많은 공간을 점유해야 한다.
위 반도체 패키지들에 대한 다른 문제점은 단일 패키지에서의 컴포넌트들 사이의 EMI(electromagnetic interference)와 같은 간섭들을 감소시키는 방법이다. 통상적으로, 반도체 디바이스에는 EMI 잡음들을 차폐할 수 있는 차폐층으로서 그의 외주 주위에 금속 커버 또는 균일하게 확산된 코팅이 제공될 수 있다. 그러나, 반도체 패키지에서의 일부 컴포넌트들(예를 들어, 안테나들)은, 예를 들어, 접속 또는 송신 목적을 위해, 차폐층이 커버되지 않고 노출될 것이 요구된다.
따라서, AiP와 같은 반도체 디바이스에 개선된 레이아웃 및 내부 접속들을 제공할 필요성이 존재한다.
본 출원의 목적은 반도체 디바이스에 개선된 레이아웃 및 내부 접속들을 제공하는 것이다.
본 출원의 양태에 따르면, 안테나 모듈은, 안테나 모듈을 외부 기판에 부착하기 위한 제1 표면, 및 안테나 모듈이 전자기 신호들을 송신 및 수신하는 제2 표면을 포함하는 안테나 바디- 제1 표면은 제1 표면에 반대편임 -; 안테나 바디 내에 형성되는 안테나 전도성 패턴; 및 전자기 간섭들을 차폐하기 위해 안테나 전도성 패턴을 측방향으로 둘러싸는 차폐 펜스를 포함한다.
본 출원의 다른 양태에 따르면, 안테나 모듈을 제조하기 위한 방법은, 안테나 스트립을 제공하는 단계- 안테나 스트립은 복수의 안테나 전도성 패턴들 및 안테나 전도성 패턴을 각각 측방향으로 둘러싸는 복수의 차폐 펜스들을 포함하고, 각각의 2개의 인접한 차폐 펜스들은 공유 측벽에서 함께 접속됨 -; 및 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 각각의 2개의 인접한 차폐 펜스들의 공유된 측벽들에서 안테나 스트립을 싱귤레이션하는 단계- 공유된 측벽들은 분리된 안테나 전도성 패턴들 각각이 싱귤레이션 후에 차폐 펜스에 의해 측방향으로 둘러싸이도록 싱귤레이션으로 인해 제거되는 안테나 스트립의 대응하는 부분보다 두꺼움 -를 포함한다.
본 출원의 또 다른 양태에 따르면, 안테나 모듈을 제조하기 위한 방법은, 안테나 스트립을 제공하는 단계- 안테나 스트립은 복수의 안테나 전도성 패턴들 및 안테나 전도성 패턴을 각각 측방향으로 둘러싸는 복수의 차폐 펜스들을 포함하고, 각각의 2개의 인접한 차폐 펜스들은 격리 영역을 통해 서로 이격됨 -; 및 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 격리 영역들에 있는 안테나 스트립을 싱귤레이션하는 단계- 격리 영역들은 분리된 안테나 전도성 패턴들 각각이 싱귤레이션 후에 차폐 펜스에 의해 측방향으로 둘러싸이도록 싱귤레이션으로 인해 제거되는 안테나 스트립의 대응하는 부분보다 두꺼움 -를 포함한다.
본 출원의 또 다른 양태에 따르면, 안테나 모듈을 제조하기 위한 방법은, 복수의 안테나 전도성 패턴들을 포함하는 안테나 스트립을 제공하는 단계- 안테나 스트립은 제1 표면 및 제2 표면에 반대편인 제2 표면을 포함함 -; 안테나 스트립의 제2 표면 상에 솔더 접속부들을 장착하는 단계- 솔더 접속부들은 복수의 안테나 전도성 패턴들에 전기적으로 접속됨 -; 안테나 스트립의 제1 표면 및 제2 표면 중 어느 하나 상에 퇴적 마스크를 부착하는 단계; 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 안테나 스트립을 싱귤레이션하는 단계; 퇴적 마스크 및 분리된 안테나 전도성 패턴들 각각의 측방향 표면들 상에 차폐 재료를 퇴적하는 단계; 및 퇴적 마스크 및 그 위에 퇴적된 차폐 재료를 제거하는 단계를 포함한다.
본 출원의 또 다른 양태에 따르면, 반도체 디바이스는, 제1 표면, 제1 표면에 반대편인 제2 표면, 및 제1 표면과 제2 표면 사이에 연장되는 기판 전도성 패턴들을 포함하는 기판; 기판의 제1 표면 상에 부착되는 안테나 모듈- 안테나 모듈은 안테나 바디, 안테나 바디 내에 형성되는 안테나 전도성 패턴, 및 전자기 간섭들을 차폐하기 위해 안테나 전도성 패턴을 측방향으로 둘러싸는 차폐 펜스를 포함함 -; 기판의 제1 표면 상에 그리고 안테나 모듈 옆에 부착되는 제1 전자 컴포넌트; 기판의 제2 표면 상에 부착되는 제2 전자 컴포넌트- 제2 전자 컴포넌트는 기판 전도성 패턴들 중 적어도 2개의 기판 전도성 패턴을 통해 제1 전자 컴포넌트 및 안테나 모듈에 연결됨 -; 및 전자 간섭들을 차폐하기 위해 제2 전자 컴포넌트 상에 형성되는 차폐층을 포함한다.
본 출원의 또 다른 양태에 따르면, 반도체 디바이스를 제조하기 위한 방법은, 제1 표면, 제1 표면에 반대편인 제2 표면, 및 제1 표면과 제2 표면 사이에 연장되는 기판 전도성 패턴들을 포함하는 기판을 제공하는 단계; 기판의 제1 표면 상에 그리고 안테나 모듈 옆에 제1 전자 컴포넌트를 부착하는 단계; 기판의 제1 표면 상에 안테나 모듈을 부착하는 단계- 안테나 모듈은 안테나 바디, 안테나 바디 내에 형성되는 안테나 전도성 패턴, 및 전자기 간섭들을 차폐하기 위해 안테나 전도성 패턴을 측방향으로 둘러싸는 차폐 펜스를 포함함 -; 기판의 제2 표면 상에 제2 전자 컴포넌트를 부착하는 단계- 제2 전자 컴포넌트는 기판 전도성 패턴들 중 적어도 2개의 기판 전도성 패턴을 통해 제1 전자 컴포넌트 및 안테나 모듈에 연결됨 -; 및 전자 간섭들을 차폐하기 위해 제2 전자 컴포넌트 상에 차폐층을 형성하는 단계를 포함한다.
전술한 일반적인 설명 및 다음의 상세한 설명 양자 모두는 단지 예시적이고 설명을 위한 것이며, 본 발명을 제한하는 것이 아니라는 점이 이해되어야 한다. 추가로, 본 명세서에 통합되고 본 명세서의 일부를 구성하는, 첨부 도면들은, 본 발명의 실시예들을 예시하고, 설명과 함께, 본 발명의 원리들을 설명하는 역할을 한다.
본 명세서에서 참조되는 도면들은 명세서의 일부를 형성한다. 도면에 도시되는 특징들은, 상세한 설명이 명시적으로 달리 표시하지 않는 한, 본 출원의 모든 실시예들이 아니라, 본 출원의 일부 실시예들만을 단지 예시하고, 명세서의 독자들은 반대의 의미를 부여하지 않아야 한다.
도 1은 본 출원의 실시예에 따른 반도체 디바이스의 평면도이다.
도 2는 도 1의 반도체 디바이스의 저면도이다.
도 3은 도 1 및 도 2의 단면선들 A-A를 따른 반도체 디바이스의 단면도이다.
도 4a 내지 4f는 도 1 내지 3에 도시되는 반도체 디바이스의 제조 방법을 도시한다.
도 5a 내지 도 5c는 본 출원의 실시예에 따른 안테나 모듈을 제조하기 위한 방법의 다양한 단계들을 예시하는 평면도들이다.
도 6a 내지 도 6c는 도 5a 내지 도 5c의 방법의 단계들에 따른 단면선들 B-B를 따른 반도체 디바이스의 단면도이다.
도 7a 내지 도 7c는 본 출원의 다른 실시예에 따른 안테나 모듈을 제조하기 위한 방법의 다양한 단계들을 예시하는 평면도들이다.
도 8a 내지 도 8c는 도 7a 내지 도 7c의 방법의 단계들에 따른 단면선들 C-C를 따른 반도체 디바이스의 단면도이다.
도 9a 내지 도 9f는 본 출원의 또 다른 실시예에 따른 안테나 모듈을 제조하기 위한 방법의 단계들을 도시한다.
도 10a 내지 도 10f는 본 출원의 또 다른 실시예에 따른 안테나 모듈을 제조하기 위한 방법의 단계들을 도시한다.
동일한 또는 유사한 부분들을 참조하기 위해 도면들 전체에 걸쳐 동일한 참조 번호들이 사용될 것이다.
본 출원의 예시적인 실시예들의 다음의 상세한 설명은 설명의 일부를 형성하는 첨부 도면들을 참조한다. 이러한 도면들은 본 출원이 실시될 수 있는 구체적인 예시적인 실시예들을 예시한다. 이러한 도면들을 포함하는 상세한 설명은 해당 기술에서의 숙련자들이 본 출원을 실시하는 것을 가능하게 하기에 충분히 상세하게 이러한 실시예들을 설명한다. 해당 기술에서의 숙련자들은, 본 출원의 다른 실시예들을 추가로 이용할 수 있고, 본 출원의 사상 또는 범위를 벗어나지 않고 논리적, 기계적, 및 다른 변경들을 행할 수 있다. 따라서, 다음의 상세한 설명의 독자들은 그 설명을 제한적인 의미로 해석해서는 안 되며, 단지 첨부된 청구항들만이 본 출원의 실시예의 범위를 정의한다.
본 출원에서, 단수의 사용은 달리 구체적으로 언급되지 않는 한, 복수를 포함한다. 본 출원에서, "또는(or)"의 사용은 달리 언급되지 않는 한 "및/또는(and/or)"을 의미한다. 더욱이, 용어 "포함하는(including)" 뿐만 아니라, "포함한다(includes)" 및 "포함된다(included)"와 같은 다른 형태들의 사용이 제한되지는 않는다. 또한, "엘리먼트(element)" 또는 "컴포넌트(component)"와 같은 용어들은, 구체적으로 달리 언급되지 않는 한, 하나의 유닛을 포함하는 엘리먼트들 및 컴포넌트들과, 하나보다 많은 서브유닛을 포함하는 엘리먼트들 및 컴포넌트들 양자 모두를 포함한다. 추가적으로, 본 명세서에 사용되는 섹션 제목들은 단지 조직 목적들만을 위한 것이며, 설명되는 주제를 제한하는 것으로서 해석되어서는 안된다.
본 명세서에 사용되는 바와 같이, "위(over)", "상(on)", "상부(top)", "하부(bottom)", "측부(side)" 등과 같이, 공간적으로 상대적인 용어들은 도면들에 예시되는 바와 같이 하나의 엘리먼트 또는 특징의 다른 엘리먼트(들) 또는 특징(들)에 대한 관계를 설명하기 위해, 설명의 용이함을 위해 본 명세서에서 사용될 수 있다. 이러한 공간적으로 상대적인 용어들은, 도면들에 묘사되는 배향 외에도, 사용 또는 동작에서의 디바이스의 상이한 배향들을 포함하도록 의도된다. 디바이스는 (90도 회전되거나 또는 다른 배향들로) 달리 배향될 수 있고, 본 명세서에서 사용되는 공간적으로 상대적인 설명자들이 마찬가지로 그에 따라서 해석될 수 있다. 엘리먼트가 다른 엘리먼트에 "접속(connected to)" 또는 "연결(coupled to)"되어 있는 것으로서 참조될 때, 이는 다른 엘리먼트에 직접 접속 또는 연결될 수 있거나, 또는 개재 엘리먼트들이 존재할 수 있다는 점이 이해되어야 한다.
안테나-인-패키지(antenna-in-package)를 갖는 종래의 반도체 디바이스에서는, 기판의 하나의 표면 상에 부착되는 많은 전자 컴포넌트들이 존재한다. 예를 들어, 디커플링 커패시터들과 같은 많은 개별 컴포넌트들이 기판의 상부 표면 상에 그리고 반도체 다이 옆에 부착되고, 그렇게 함으로써 기판 상에 반도체 다이를 장착하기 위한 공간이 제한된다.
도 1 내지 도 3은 본 출원의 실시예에 따른 반도체 디바이스(100)를 도시한다. 도 1은 반도체 디바이스(100)의 평면도이고, 도 2는 반도체 디바이스(100)의 저면도이고, 도 3은 도 1 및 도 2의 단면선들 A-A를 따른 단면도이다.
도 1 내지 도 3에 도시되는 바와 같이, 반도체 디바이스(100)는 하나 이상의 기판 전도성 패턴(101)이 그 내에 내장되는 기판(105)을 포함한다. 기판(105)은 라미네이트 인터포저, PCB, 웨이퍼 형태, 스트립 인터포저, 리드프레임 또는 다른 적합한 기판일 수 있다. 기판(105)은 하나 이상의 절연층 또는 패시베이션층들, 절연층들을 통해 형성된 하나 이상의 전도성 비아, 및 절연층들 위에 걸쳐 또는 이들 사이에 형성되는 하나 이상의 전도층을 포함할 수 있다. 기판(105)은 페놀 면 종이, 에폭시, 수지, 직조 유리, 무광 유리, 폴리에스테르, 및 다른 보강 섬유들 또는 직물들의 조합과 함께, 폴리테트라플루오로에틸렌 사전-함침된, FR-4, FR-1, CEM-1, 또는 CEM-3의 하나 이상의 라미네이트된 층을 포함할 수 있다. 절연층들은 실리콘 이산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 탄탈룸 오산화물(Ta2O5), 알루미늄 산화물(Al2O3), 또는 유사한 절연 및 구조적 속성들을 갖는 다른 재료의 하나 이상의 층을 포함할 수 있다. 기판(105)은 또한 아날로그 회로들 또는 디지털 회로들을 구현하기 위해 하나 이상의 트랜지스터, 다이오드 및 다른 회로 엘리먼트들을 포함하는 활성 표면을 포함하는 다층 가요성 라미네이트, 세라믹, 구리 클래드 라미네이트, 유리, 또는 반도체 웨이퍼일 수 있다. 기판(105)은 스퍼터링, 전해질 도금, 무전해질 도금, 또는 다른 적합한 퇴적 프로세스를 사용하여 형성되는 하나 이상의 전기적 전도층 또는 RDL(redistribution layers)을 포함할 수 있다. 기판 전도성 패턴들(101)은 Al, Cu, Sn, Ni, Au, Ag, Ti(titanium), W(tungsten), 또는 다른 적합한 전기 전도성 재료의 하나 이상의 층일 수 있다.
반도체 다이 또는 반도체 패키지와 같은 하나 이상의 반도체 컴포넌트(102), 하나 이상의 개별 컴포넌트(103), 하나 이상의 안테나 모듈(104), 및 커넥터(107)가 기판(105) 상에 장착될 수 있다. 커넥터(107)는 기판(105) 상에 장착되는 전자 컴포넌트들을 외부 디바이스들과 연결하기 위한 것이다. 비록 반도체 디바이스(100)가 예시의 목적으로 도 1 내지 도 3으로서 도시되더라도, 해당 기술에서의 숙련자는 반도체 디바이스가 더 많은 반도체 컴포넌트들 및/또는 개별 컴포넌트들 및/또는 안테나 모듈들을 포함할 수 있거나, 또는 개별 컴포넌트 또는 안테나 모듈과 같은 반도체 컴포넌트들 중 하나 이상을 포함하지 않을 수 있다는 점이 이해될 수 있다. 예를 들어, 반도체 컴포넌트들(102)은 DSP(digital signal processor), 마이크로컨트롤러, 마이크로프로세서, 네트워크 프로세서, 전력 관리 프로세서, 오디오 프로세서, 비디오 프로세서, RF 회로, 무선 기저대역 SoC(system-on-chip) 프로세서, 센서, 메모리 제어기, 메모리 디바이스, 주문형 집적 회로 등을 포함할 수 있다. 개별 컴포넌트들(103)은 저항기들, 커패시터들, 인덕터들 등과 같은 하나 이상의 수동 전기 컴포넌트를 포함할 수 있다. 특히, 기판(105)은 기판 전도성 패턴(101), 반도체 컴포넌트들(102) 및 개별 컴포넌트들(103)을 지지하는 상부 표면(105a) 및 하부 표면(105b)을 가질 수 있다. 실제로, 반도체 컴포넌트들(102), 개별 컴포넌트들(103) 및 안테나 모듈들(104)은 임의의 적절한 표면 장착 기법들을 사용하여 기판(105) 상에 장착될 수 있다. 도 1 내지 도 3에 도시되는 실시예에서, 반도체 컴포넌트들(102) 및 개별 컴포넌트들(103)의 일부는 제1 캡슐화제(106)에 의해 캡슐화될 수 있고, 안테나 모듈들(104) 및 개별 컴포넌트들(103)의 다른 부분은 제2 캡슐화제(109)에 의해 캡슐화될 수 있다. 캡슐화제들은, 예를 들어, 필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트, 또는 적절한 필러를 갖는 폴리머와 같은, 폴리머 복합 재료로 이루어질 수 있다.
도 1 및 3에 도시되는 바와 같이, 반도체 컴포넌트들(102), 개별 컴포넌트들(103)의 일부 및 커넥터(107)는 기판(105)의 상부 표면(105a) 상에 형성된다. 도 2 및 도 3에 도시되는 바와 같이, 개별 컴포넌트들(103) 및 안테나 모듈들(104)의 다른 부분은 기판(105)의 하부 표면(105b) 상에 형성된다. 반도체 디바이스(100)의 다양한 전자 컴포넌트들 및 디바이스들이 기판(105)의 반대편 측면들 상에 장착되기 때문에, 종래의 단일-측면 장착 방식에 비해 이러한 컴포넌트들을 장착하기 위한 더 많은 공간(적어도 2배의 공간)이 존재한다. 이러한 방식으로, 기판(105) 상에 장착될 반도체 컴포넌트들(102)의 크기는 성능 개선을 위해 더 클 수 있다. 또한, 상부 표면(105a) 상에 장착되는 반도체 컴포넌트들(102)과 하부 표면(105b) 상에 장착되는 개별 디바이스들(103) 사이의 신호 길이들은 그들이 서로 반대편으로 배치됨에 따라 기판(105)의 대략 두께로 단축될 수 있다. 일부 다른 실시예들에서, 기판(105)의 상부 표면(105a) 상에 더 적은 수의 개별 컴포넌트들(103)이 형성되거나 또는 개별 컴포넌트들(103)이 형성되지 않을 수 있다.
EMI(electromagnetic interference)는 반도체 디바이스들에 대해 해결될 필요가 있는 이슈이다. 도 1 내지 3에 도시되는 실시예에서, 반도체 컴포넌트들(102) 및 제1 캡슐화제(106)에 의해 캡슐화된 개별 컴포넌트들(103)에 유도된(또는 이들에 의해 생성된) EMI를 차폐하기 위해 차폐층(108)이 제1 캡슐화제(106) 상에 퇴적된다. 특히, 차폐층(108)은 제1 캡슐화제(106)의 상부 표면 및 측방향 표면들을 커버할 수 있다. 일부 실시예들에서, 제1 캡슐화제(106)는 기판(105)의 측방향 벽들의 일부를 커버하도록 추가로 연장될 수 있다. EMI 차폐층(108)은 전도성 재료로 이루어질 수 있고 반도체 디바이스(100)의 접지 또는 외부 접지에 전기적으로 접속될 수 있다. 일부 실시예들에서, 차폐층(108)은 신호 입력/출력 목적을 위해 외부 디바이스에 접속되기를 원하는 커넥터(107)를 커버하지 않는다.
차폐층(108)은 기판(105)의 상부 표면(105b) 상에 배치되기 때문에, 그것은 하부 표면(105b) 상에 장착되는 개별 컴포넌트들(103)을 포함하는, 기판(105)의 다른 측면 상에 배치되는 컴포넌트들을 커버할 수 없다. 추가의 EMI 차폐가 이들 개별 컴포넌트들(103)에 대해 바람직하다. 그러나, 안테나 모듈(104)은 외부 환경으로 전자기 신호를 송신하고 그로부터 수신할 필요가 있기 때문에, 안테나 모듈(104)의 표면의 일부는 EMI 차폐 재료에 의해 커버되는 것이 바람직하지 않다. 안테나 모듈들(104)과 하부 표면(105b) 상에 장착되는 개별 컴포넌트들(103) 사이의 EMI를 회피하기 위해, 안테나 모듈들(104)은 아래에 상술되는 바와 같은 특수 자기 차폐 구조들을 포함하도록 설계된다.
도 2 및 도 3을 참조하면, 각각의 안테나 모듈(104)은 예를 들어, 절연 또는 수동 재료로 이루어질 수 있는 안테나 바디(1043)를 포함한다. 안테나 바디(1043) 내에는, 안테나 기능을 구현할 수 있는 하나 이상의 안테나 전도성 패턴(1041)이 형성된다. 기판 전도성 패턴들(101)과 유사하게, 안테나 전도성 패턴들(1041)은 Al, Cu, Sn, Ni, Au, Ag, Ti(titanium), W(tungsten), 또는 다른 적합한 전기 전도성 재료의 하나 이상의 층일 수 있다. 안테나 전도성 패턴들(1041)은 스퍼터링, 전해질 도금, 무전해질 도금 또는 다른 적합한 퇴적 프로세스를 사용하여 형성될 수 있다.
또한, 차폐 펜스(1042)가 안테나 바디(1043) 내에 형성되거나, 또는 안테나 바디(1043) 내의 안테나 전도성 패턴(1041)을 적어도 측방향으로 둘러싸는 안테나 바디(1043)의 일부 위에 형성된다. 안테나 모듈(104)을 기판(105)에 부착하고 안테나 전도성 패턴(1041)을 기판(105) 내의 기판 전도성 패턴들(101)에 전기적으로 접속하기 위해, 안테나 바디(1043)의 상부 표면 상에 솔더 접속부들(1044)이 추가로 형성된다. 따라서, 안테나 전도성 패턴들(1041)은 안테나 바디(1043)의 상부 표면까지 연장될 수 있고, 솔더 접속부들(1044)과 접속될 수 있다. 일부 예들에서, 안테나 전도성 패턴들(1041)은 안테나 바디(1043)의 하부 표면까지 연장되어 하부 표면으로부터 노출될 수 있는 한편, 일부 다른 예들에서, 안테나 전도성 패턴들(1041)은 안테나 바디(1043)의 하부 표면으로부터 노출되지 않을 수 있다. 차폐 펜스(1042)는 안테나 바디(1043)의 하부 표면을 커버하지 않고, 따라서 안테나 전도성 패턴들(1041)을 통한 전자기 신호들의 송신 및 수신에 영향을 미치지 않을 수 있다. 또한, 각각의 안테나 모듈(104)의 차폐 펜스(1042)는 안테나 모듈(104)의 측방향 표면들을 통한 전자기 신호의 전파를 상당히 감소시킬 수 있다.
도 3에 도시되는 바와 같이, 하부 표면(105b) 상에 장착되는 개별 컴포넌트(103)는 안테나 모듈들(104)과 병치되고, 예를 들어, 안테나 모듈들(104)의 일부를 둘러싸거나 또는 2개의 인접한 안테나 모듈들(104) 사이에 배치된다. 이러한 방식으로, 차폐 펜스들(1041)은 안테나 전도성 패턴(1041)과 대응하는 안테나 모듈(104)에 인접한 개별 컴포넌트(103) 사이에 배치될 수 있고, 따라서 이들 2개의 컴포넌트 사이의 전자기 간섭이 상당히 감소될 수 있다. 일부 예들에서, 2개의 인접한 안테나 모듈(104)의 차폐 펜스들(1041)은 가능한 한 근접할 수 있고, 예를 들어, 개별 컴포넌트(103)를 수용하기에 일반적으로 적합한 갭만을 단지 남긴다. 이러한 방식으로, 개별 컴포넌트(103) 아래에 형성되는 차폐 구조의 "개구(opening)"는 매우 작을 수 있고, 이는 추가로 "개구(opening)"를 통해 송신되는 EMI를 감소시키는 것을 돕는다. 일부 실시예들에서, 안테나 모듈(104)의 차폐 펜스(1041)는 기판(105)의 접지 라인에 연결된다.
일부 실시예들에서, 차폐 펜스들(1042)은 안테나 전도성 패턴들(1041)과 동일한 재료로 이루어질 수 있다. 예를 들어, 차폐 펜스들(1042)은 안테나 전도성 패턴들(1041)의 각각의 층들과 동시에 형성되는 다양한 층들을 포함할 수 있다. 일부 다른 실시예들에서, 차폐 펜스들(1042)은 안테나 전도성 패턴들(1041)과 상이한 재료로 이루어질 수 있다. 예를 들어, 차폐 펜스들(1042)은 안테나 전도성 패턴들(1041) 뒤에 형성될 수 있다. 차폐 펜스들 및 안테나 모듈들을 형성하기 위한 프로세스들이 더 상세히 아래에 상술될 것이다.
도 4a 내지 4f는, 본 출원의 실시예에 따른, 도 1 내지 3에 도시되는 반도체 디바이스(100)의 제조 방법을 도시한다.
도 4a에 예시되는 바와 같이, 기판(105)이 제공된다. 기판(105)은 상부 표면(105a), 하부 표면(105b), 및 하부 표면(105b)과 상부 표면(105a) 사이에 연장되는 기판 전도성 패턴들(101)을 포함할 수 있다. 도 4a에서, 기판(105)은 반전되어 하부 표면(105b)은 후속 컴포넌트 장착을 위해 위로 배향된다. 솔더 페이스트(도시되지 않음)는 개별 컴포넌트들 및 안테나 모듈들이 하부 표면(105b) 상에 표면 장착될 위치들에서 기판 전도성 패턴들(101) 상에 퇴적되거나 또는 인쇄될 수 있다. 솔더 페이스트는 제트 인쇄(jet printing), 레이저 인쇄에 의해, 공압 방식으로(pneumatically), 핀 전사(pin transfer)에 의해, 포토레지스트 마스크를 사용하여, 스텐실 인쇄에 의해, 또는 다른 적합한 프로세스에 의해 공급될 수 있다.
다음으로, 도 4b에 예시되는 바와 같이, 다양한 개별 컴포넌트들(103)이 기판(105)의 하부 표면(105b) 위에, 그리고 솔더 페이스트와 접촉하여 배치된다. 도 4c에 예시되는 바와 같이, 안테나 모듈(104)은 추가로 기판(105)의 하부 표면(105b) 위에 배치되고 솔더 페이스트와 접촉할 수 있다. 안테나 모듈들(104)은 개별 컴포넌트들(103) 옆에 있다. 다음으로, 개별 컴포넌트들(103) 및 안테나 모듈들(104)을 기판(105)의 기판 전도성 패턴들(101)에 기계적으로 및 전기적으로 연결하기 위해 솔더 페이스트가 리플로우될 수 있다. 일부 대안적인 실시예들에서, 개별 컴포넌트들(103)은 안테나 모듈들(104) 뒤에 하부 표면(105b) 상에 장착될 수 있다. 도 4c로부터 알 수 있는 바와 같이, 안테나 모듈(104)은 모두 안테나 전도성 패턴(1041)과 개별 컴포넌트(103) 사이의 전자기 간섭을 차폐하기 위한 차폐 펜스(1042)를 포함한다.
도 4d에 예시되는 바와 같이, 제2 캡슐화제(109)는 안테나 모듈들(104) 및 개별 디바이스들(103)이 외부 환경으로부터 벗어나는 것을 방지하기 위해 하부 표면(105b) 상에 형성될 수 있다. 특히, 몰드(도시되지 않음)가 기판(105)의 하부 표면(105b) 위에 장착될 수 있다. 몰드는 제2 캡슐화제(109)가 주입 몰딩 프로세스를 통해 형성될 수 있도록 그 안에 캡슐화제 재료를 주입하기 위한 하나 이상의 입구 포트를 가질 수 있다.
도 4e에 예시되는 바와 같이, 기판(105)은 상부 표면(105a)이 위로 배향된 상태로 플리핑된다. 솔더 페이스트는 기판(105)의 상부 표면(105a) 상의 기판 전도성 패턴들(101)의 부분들 상에 패터닝되고, 일부 반도체 컴포넌트들(102)은 솔더 페이스트를 통해 상부 표면(105a) 상에 장착될 수 있다. 또한, 개별 컴포넌트(103) 및 커넥터(107)도 마찬가지로 솔더 페이스트를 통해 상부 표면(105a)에 표면 장착된다.
그 후, 도 4f에 도시되는 바와 같이, 제1 캡슐화제(106)가 기판(105)의 상부 표면(105a) 상에 형성될 수 있다. 제1 캡슐화제(106)는 반도체 컴포넌트들(102) 및 개별 컴포넌트(103)와 같은 상부 표면(105a) 상의 컴포넌트들의 일부를 커버할 수 있지만, 커넥터(107)와 같은 일부 다른 컴포넌트들을 커버하지 않을 수 있다. 예를 들어, 제1 캡슐화제(106)를 형성하기 위해 부분 몰딩 프로세스가 사용될 수 있다. 나중에, 도 4g에 도시되는 바와 같이, 커넥터(107)가 커버되지 않은 채로, 제1 캡슐화제(106) 위에 차폐층(108)이 형성된다. 차폐층(108)은 스프레이 코팅, 도금, 스퍼터링, 또는 임의의 다른 적합한 금속 퇴적 프로세스에 의해 형성될 수 있다. 일부 실시예들에서, 차폐층(108)은 구리, 알루미늄, 철, 또는 EMI 차폐를 위한 임의의 다른 적합한 재료로 형성될 수 있다. 선택적 차폐 프로세스 동안 그 위에 차폐층의 형성을 회피하기 위해, 퇴적 마스크가 커넥터(107) 또는 차폐를 요구하지 않는 임의의 다른 컴포넌트들 위에 제공될 수 있다.
전술한 바와 같이, 본 출원의 위 실시예에서 설명된 바와 같이 차폐 펜스를 갖는 안테나 모듈을 제조하기 위해 다양한 프로세스들이 사용될 수 있다. 예를 들어, 차폐 펜스들은 안테나 전도성 패턴들을 갖는 안테나 기판 내에, 즉 안테나 전도성 패턴들을 형성하기 위한 프로세스를 사용하여 미리 형성될 수 있다.
도 5a 내지 도 5c 및 도 6a 내지 도 6c는 본 출원의 실시예에 따른 안테나 모듈을 제조하기 위한 방법을 도시한다. 도 5a 내지 5c는 이러한 방법의 다양한 단계들을 예시하는 평면도인 한편, 도 6a 내지 6c는 각각 도 5a 내지 5c의 방법의 단계들에 따른 단면선들 B-B를 따른 반도체 디바이스의 단면도이다.
도 5a 및 도 6a에 예시되는 바와 같이, 다양한 분리되지 않은 원시 안테나 모듈들을 갖는 안테나 스트립(200)이 제공된다. 안테나 스트립(200)은 상부 표면(200a), 하부 표면(200b), 복수의 안테나 전도성 패턴들(2041) 및 복수의 차폐 펜스들(2042)을 포함한다. 각각의 차폐 펜스(2042)는 안테나 전도성 패턴(2041)을 측방향으로 둘러싼다. 또한, 각각의 2개의 인접한 차폐 펜스들(2042)은 공유 측벽(201)에서 함께 접속된다. 안테나 스트립(200)의 상부에서 볼 때, 차폐 펜스들(2042)은 일반적으로 정사각형 또는 직사각형의 형상을 갖고, 이는 후속 싱귤레이션 또는 분리 프로세스를 용이하게 할 수 있다. 그러나, 일부 다른 실시예들에서, 차폐 펜스들은 원형 형상, 타원형 형상, 또는 정육각형 형상과 같은 일부 다른 형상들을 가질 수 있으며, 이는 본 명세서에서 제한되지 않는다.
다음으로, 도 5b 및 도 6b에 예시되는 바와 같이, 대안으로서 솔더 접속부들(2044)이 안테나 스트립(200)의 하부 표면(200b)에 장착된다. 솔더 접속부들(2044)은 복수의 안테나 전도성 패턴들(2041)에 각각 전기적으로 접속된다.
그 후, 도 5c 및 도 6c에 예시되는 바와 같이, 안테나 스트립(200)은 원시 안테나 모듈들을 서로 분리하기 위해 각각의 2개의 인접한 차폐 펜스들(2042)의 공유 측벽들(201)에서 싱귤레이션될 수 있다. 공유된 측벽들(201)은 싱귤레이션으로 인해 제거되는 안테나 스트립(200)의 대응하는 부분보다 더 두껍고, 따라서 공유된 측벽(201)의 나머지 부분들은 2개의 안테나 모듈들(204)의 차폐 펜스들(2042)의 2개의 측벽들의 역할을 할 수 있다는 점이 인정될 수 있다. 분리된 안테나 전도성 패턴들(2041) 각각은 싱귤레이션 후에 차폐 펜스(2042)에 의해 측방향으로 둘러싸인다.
도 5a 내지 5c 및 도 6a 내지 6c에 도시되는 실시예들에서, 안테나 스트립은 분리되지 않은 원시 안테나 모듈들의 행만을 단지 갖는다는 점이 주목되어야 한다. 일부 다른 실시예들에서, 안테나 스트립은 다수의 행들 및 다수의 열들을 포함하는 원시 안테나 모듈들의 어레이를 가질 수 있다. 이러한 실시예들에서, 안테나 스트립들은 싱귤레이션 톱(singulation saw) 또는 레이저 빔과 같은 임의의 적절한 프로세스들을 사용하여 안테나 모듈들을 형성하기 위해 유사하게 싱귤레이션될 수 있다.
도 7a 내지 도 7c 및 도 8a 내지 도 8c는 본 출원의 다른 실시예에 따른 안테나 모듈을 제조하기 위한 방법을 도시한다. 도 7a 내지 도 7c는 방법의 다양한 단계를 예시하는 평면도들인 반면, 도 8a 내지 도 8c는 각각 도 7a 내지 도 7c의 방법의 단계들에 따른 단면선들 C-C를 따른 반도체 디바이스의 단면도이다.
도 7a 및 도 8a에 예시되는 바와 같이, 다양한 분리되지 않은 원시 안테나 모듈들을 갖는 안테나 스트립(300)이 제공된다. 안테나 스트립(300)은 상부 표면(300a), 하부 표면(300b), 복수의 안테나 전도성 패턴들(3041) 및 복수의 차폐 펜스들(3042)을 포함한다. 도 5a 및 도 6a에 도시되는 안테나 스트립(200)과는 상이하게, 차폐 펜스들(3042)을 서로 격리시키기 위해 각각의 2개의 인접한 차폐 펜스들(3042) 사이에 격리 영역(301)이 형성된다.
다음으로, 도 7b 및 도 8b에 예시되는 바와 같이, 솔더 접속부들(3044)이 안테나 스트립(300)의 하부 표면(300b)에 장착된다. 솔더 접속부들(3044)은 복수의 안테나 전도성 패턴들(3041)에 각각 전기적으로 접속된다.
그 후, 도 7c 및 도 8c에 예시되는 바와 같이, 안테나 스트립(300)은 복수의 안테나 전도성 패턴들(3041)을 서로 분리하기 위해 격리 영역들(301)에서 싱귤레이션될 수 있다. 일부 실시예들에서, 격리 영역들(301)은 싱귤레이션으로 인해 제거되는 안테나 스트립(300)의 대응하는 부분보다 더 두껍고, 따라서 격리 영역들(301)의 나머지 부분들은 각각 2개의 안테나 모듈들(304)의 2개의 측벽들의 역할을 할 수 있다. 이러한 방식으로, 차폐 펜스(3042)는 노출되지 않을 수 있고, 따라서 격리 영역(301)의 나머지 부분에 의해 보호될 수 있다. 일부 다른 실시예들에서, 격리 영역들(301)은 싱귤레이션으로 인해 제거되는 안테나 스트립(300)의 대응하는 부분과 동일하거나 또는 더 얇을 수 있고, 따라서 차폐 펜스들(3042)이 노출될 수 있다.
위의 실시예들은 미리 형성된 차폐 펜스들을 갖는 안테나 모듈들을 제조하기 위한 방법을 보여준다. 일부 다른 실시예들에서, 차폐 펜스들은 나중의 스테이지에서, 예를 들어, 안테나 전도성 패턴들의 형성 후에 형성될 수 있다. 도 9a 내지 도 9f 및 도 10a 내지 도 10f는 이러한 방법들을 도시한다.
도 9a 내지 도 9f는 본 출원의 또 다른 실시예에 따른 안테나 모듈을 제조하기 위한 방법의 단계들을 도시한다.
도 9a에 예시되는 바와 같이, 안테나 스트립(400)이 제공된다. 안테나 스트립(400)은 상부 표면(400a), 하부 표면(400b) 및 복수의 안테나 전도성 패턴들(4041)을 포함한다. 도 9b에 예시되는 바와 같이, 안테나 전도성 패턴들(4041)과 전기적으로 접속되는 솔더 접속부들(4044)이 안테나 스트립(400)의 상부 표면(400a)에 형성된다.
다음으로, 도 9c에 예시되는 바와 같이, 퇴적 마스크(401)가 안테나 스트립(400)의 상부 표면(400a)에 부착된다. 퇴적 마스크(401)는 상부 표면(400a) 상의 솔더 접속부들(4044)을 커버한다. 일부 실시예들에서, 퇴적 마스크(401)는 폴리이미드 테이프와 같은 테이프일 수 있고; 일부 다른 실시예들에서, 퇴적 마스크(401)는 안테나 스트립(400)으로부터 용이하게 제거될 수 있는 포토레지스트 또는 다른 유사한 코팅들일 수 있다. 안테나 스트립(400)은 도 9d에 도시되는 바와 같이 복수의 안테나 전도성 패턴들(4041)을 서로 분리하도록 싱귤레이션될 수 있다. 도 9e를 참조하면, 차폐 재료(402)는 퇴적 마스크(401) 및 각각의 분리된 안테나 모듈의 측방향 표면 상에 퇴적된다. 차폐 재료(402)는 안테나 전도성 패턴(4041)과 동일하거나 또는 이와 상이한 전도성 재료(예를 들어, 금속)일 수 있다. 나중에, 도 9f에 도시되는 바와 같이, 퇴적 마스크(401)는 퇴적 마스크(401) 위의 차폐 재료들과 함께 안테나 모듈로부터 제거될 수 있다. 즉, 차폐 재료는 리프트-오프 방식으로 부분적으로 제거된다. 이러한 방식으로, 안테나 모듈의 측벽 상의 차폐 재료만이 단지 차폐 펜스(4042)를 형성한다.
도 10a 내지 도 10f는 본 출원의 또 다른 실시예에 따른 안테나 모듈(504)을 제조하기 위한 방법의 단계들을 도시한다. 이러한 방법은, 퇴적 마스크가 상부 표면보다는 오히려, 안테나 스트립의 하부 표면 상에 부착되는 것을 제외하고는, 도 9a 내지 도 9f에 도시되는 것과 유사하다.
도 10a에 예시되는 바와 같이, 복수의 안테나 전도성 패턴들(5041)을 갖는 안테나 스트립(500)이 제공된다. 도 10b에 도시되는 바와 같이, 안테나 전도성 패턴들(5041)과 전기적으로 접속되는 솔더 접속부들(5044)이 안테나 스트립(500) 상에 형성된다. 다음으로, 도 10c에 예시되는 바와 같이, 안테나 스트립(500)의 하부 표면(500b)에 퇴적 마스크(501)가 부착된다. 안테나 스트립(500)은 도 10d에 도시되는 바와 같이 복수의 안테나 전도성 패턴들(5041)을 서로 분리하도록 싱귤레이션될 수 있다. 도 10e를 참조하면, 차폐 재료(502)는 퇴적 마스크(501) 및 각각의 분리된 안테나 모듈의 측방향 표면 상에 퇴적된다. 나중에, 도 10f에 도시되는 바와 같이, 퇴적 마스크(501)는 퇴적 마스크(501) 위의 차폐 재료들과 함께 안테나 모듈로부터 제거될 수 있다. 즉, 차폐 재료는 리프트-오프 방식으로 부분적으로 제거된다. 이러한 방식으로, 안테나 모듈의 측벽 상의 차폐 재료만이 단지 차폐 펜스(5042)를 형성한다.
본 명세서에서의 논의는 전자 패키지 조립체의 다양한 부분들 및 그것을 제조하는 방법을 도시한 다수의 예시적인 도면들을 포함하였다. 예시적인 명확성을 위해, 이러한 도면들은 각각의 예시적인 조립체의 모든 양태들을 도시하지는 않았다. 본 명세서에 제공되는 예시적인 조립체들 및/또는 방법들 중 임의의 것은 본 명세서에 제공되는 임의의 또는 모든 다른 조립체들 및/또는 방법들과 임의의 또는 모든 특성들을 공유할 수 있다.
첨부 도면들을 참조하여 다양한 실시예들이 본 명세서에서 설명되었다. 그러나, 다음의 청구항들에서 제시되는 바와 같은 본 발명의 더 넓은 범위로부터 벗어나지 않으면서, 이에 대해 다양한 수정들 및 변경들이 이루어질 수 있고, 추가적인 실시예들이 구현될 수 있다는 점이 분명할 것이다. 추가로, 본 명세서에 개시되는 본 발명의 하나 이상의 실시예의 사양 및 실시의 고려로부터 해당 기술에서의 숙련자들에게는 다른 실시예들이 명백할 것이다. 따라서, 본 출원과 본 명세서의 예들은 단지 예시적인 것으로서 고려되고, 본 발명의 진정한 범위 및 사상은 예시적인 청구항들의 다음의 리스팅에 의해 표시되고 있다는 점이 의도된다.

Claims (22)

  1. 안테나 모듈로서,
    상기 안테나 모듈을 외부 기판에 부착하기 위한 제1 표면, 및 상기 안테나 모듈이 전자기 신호들을 송신 및 수신하는 제2 표면을 포함하는 안테나 바디- 상기 제1 표면은 상기 제2 표면에 반대편임 -;
    상기 안테나 바디 내에 형성되는 안테나 전도성 패턴; 및
    전자기 간섭들을 차폐하기 위해 상기 안테나 전도성 패턴을 측방향으로 둘러싸는 차폐 펜스를 포함하는 안테나 모듈.
  2. 제1항에 있어서, 상기 차폐 펜스는 상기 안테나 바디 내에 형성되는 안테나 모듈.
  3. 제1항에 있어서, 상기 차폐 펜스는 상기 안테나 바디의 측방향 표면들 상에 형성되는 안테나 모듈.
  4. 제1항에 있어서, 상기 안테나 모듈을 상기 외부 기판에 부착하기 위해 상기 안테나 바디의 상기 제1 표면 상에 복수의 솔더 접속부들을 추가로 포함하는 안테나 모듈.
  5. 제1항에 있어서, 상기 차폐 펜스는 상기 안테나 바디의 상기 제1 표면과 상기 제2 표면 사이에 연장되는 안테나 모듈.
  6. 제1항에 있어서, 상기 차폐 펜스는 상기 안테나 전도성 패턴과 동일한 재료로 이루어지는 안테나 모듈.
  7. 안테나 모듈을 제조하기 위한 방법으로서,
    안테나 스트립을 제공하는 단계- 상기 안테나 스트립은 복수의 안테나 전도성 패턴들 및 안테나 전도성 패턴을 각각 측방향으로 둘러싸는 복수의 차폐 펜스들을 포함하고, 각각의 2개의 인접한 차폐 펜스들은 공유 측벽에서 함께 접속됨 -; 및
    상기 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 각각의 2개의 인접한 차폐 펜스들의 상기 공유된 측벽들에서 상기 안테나 스트립을 싱귤레이션하는 단계- 상기 공유된 측벽들은 상기 분리된 안테나 전도성 패턴들 각각이 상기 싱귤레이션 후에 차폐 펜스에 의해 측방향으로 둘러싸이도록 상기 싱귤레이션으로 인해 제거되는 상기 안테나 스트립의 대응하는 부분보다 두꺼움 -를 포함하는 방법.
  8. 안테나 모듈을 제조하기 위한 방법으로서,
    안테나 스트립을 제공하는 단계- 상기 안테나 스트립은 복수의 안테나 전도성 패턴들 및 안테나 전도성 패턴을 각각 측방향으로 둘러싸는 복수의 차폐 펜스들을 포함하고, 각각의 2개의 인접한 차폐 펜스들은 격리 영역을 통해 서로 이격됨 -; 및
    상기 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 상기 격리 영역들에 있는 상기 안테나 스트립을 싱귤레이션하는 단계- 상기 격리 영역들은 상기 분리된 안테나 전도성 패턴들 각각이 상기 싱귤레이션 후에 차폐 펜스에 의해 측방향으로 둘러싸이도록 상기 싱귤레이션으로 인해 제거되는 상기 안테나 스트립의 대응하는 부분보다 두꺼움 -를 포함하는 방법.
  9. 안테나 모듈을 제조하기 위한 방법으로서,
    복수의 안테나 전도성 패턴들을 포함하는 안테나 스트립을 제공하는 단계- 상기 안테나 스트립은 제1 표면 및 상기 제1 표면에 반대편인 제2 표면을 포함함 -;
    상기 안테나 스트립의 상기 제2 표면 상에 솔더 접속부들을 장착하는 단계- 상기 솔더 접속부들은 상기 복수의 안테나 전도성 패턴들에 전기적으로 접속됨 -;
    상기 안테나 스트립의 상기 제1 표면 및 상기 제2 표면 중 어느 하나 상에 퇴적 마스크를 부착하는 단계;
    상기 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 상기 안테나 스트립을 싱귤레이션하는 단계;
    상기 퇴적 마스크 및 상기 분리된 안테나 전도성 패턴들 각각의 측방향 표면들 상에 차폐 재료를 퇴적하는 단계; 및
    상기 퇴적 마스크 및 그 위에 퇴적된 상기 차폐 재료를 제거하는 단계를 포함하는 방법.
  10. 반도체 디바이스로서,
    제1 표면, 상기 제1 표면에 반대편인 제2 표면, 및 상기 제1 표면과 상기 제2 표면 사이에 연장되는 기판 전도성 패턴들을 포함하는 기판;
    상기 기판의 상기 제1 표면 상에 부착되는 안테나 모듈- 상기 안테나 모듈은,
    안테나 바디,
    상기 안테나 바디 내에 형성되는 안테나 전도성 패턴; 및
    전자기 간섭들을 차폐하기 위해 상기 안테나 전도성 패턴을 측방향으로 둘러싸는 차폐 펜스를 포함함 -;
    상기 기판의 상기 제1 표면 상에 그리고 상기 안테나 모듈 옆에 부착되는 제1 전자 컴포넌트;
    상기 기판의 상기 제2 표면 상에 부착되는 제2 전자 컴포넌트- 상기 제2 전자 컴포넌트는 상기 기판 전도성 패턴들 중 적어도 2개의 기판 전도성 패턴을 통해 상기 제1 전자 컴포넌트 및 상기 안테나 모듈에 연결됨 -; 및
    전자 간섭들을 차폐하기 위해 상기 제2 전자 컴포넌트 상에 형성되는 차폐층을 포함하는 반도체 디바이스.
  11. 제10항에 있어서, 상기 차폐 펜스는 상기 안테나 바디 내에 형성되는 반도체 디바이스.
  12. 제10항에 있어서, 상기 차폐 펜스는 상기 안테나 바디의 측방향 표면들 상에 형성되는 반도체 디바이스.
  13. 제10항에 있어서, 상기 안테나 모듈은 상기 기판의 제1 표면 상에 상기 안테나 모듈을 부착하기 위해 상기 안테나 바디 상에 복수의 솔더 접속부들을 포함하는 반도체 디바이스.
  14. 제10항에 있어서, 상기 차폐 펜스는 상기 안테나 바디의 제1 표면과 제2 표면 사이에 연장되고, 상기 제1 표면은 상기 제2 표면에 반대편인 반도체 디바이스.
  15. 제10항에 있어서, 상기 차폐 펜스는 상기 안테나 전도성 패턴과 동일한 재료로 이루어지는 반도체 디바이스.
  16. 제10항에 있어서, 상기 차폐 펜스는 상기 기판의 접지 라인에 연결되는 반도체 디바이스.
  17. 제10항에 있어서, 상기 제1 전자 컴포넌트는 수동 컴포넌트인 반도체 디바이스.
  18. 제17항에 있어서, 상기 수동 컴포넌트는 디커플링 커패시터인 반도체 디바이스.
  19. 반도체 디바이스를 제조하기 위한 방법으로서,
    제1 표면, 상기 제1 표면에 반대편인 제2 표면, 및 상기 제1 표면과 상기 제2 표면 사이에 연장되는 기판 전도성 패턴들을 포함하는 기판을 제공하는 단계;
    상기 기판의 상기 제1 표면 상에 제1 전자 컴포넌트를 부착하는 단계;
    상기 기판의 상기 제1 표면 상에 그리고 상기 제1 전자 컴포넌트 옆에 안테나 모듈을 부착하는 단계- 상기 안테나 모듈은 안테나 바디, 상기 안테나 바디 내에 형성되는 안테나 전도성 패턴, 및 전자기 간섭들을 차폐하기 위해 상기 안테나 전도성 패턴을 측방향으로 둘러싸는 차폐 펜스를 포함함 -;
    상기 기판의 상기 제2 표면 상에 제2 전자 컴포넌트를 부착하는 단계- 상기 제2 전자 컴포넌트는 상기 기판 전도성 패턴들 중 적어도 2개의 기판 전도성 패턴을 통해 상기 제1 전자 컴포넌트 및 상기 안테나 모듈에 연결됨 -; 및
    전자 간섭들을 차폐하기 위해 상기 제2 전자 컴포넌트 상에 차폐층을 형성하는 단계를 포함하는 방법.
  20. 제19항에 있어서, 안테나 모듈은 다음의 단계들:
    안테나 스트립을 제공하는 단계- 상기 안테나 스트립은 복수의 안테나 전도성 패턴들 및 안테나 전도성 패턴을 각각 측방향으로 둘러싸는 복수의 차폐 펜스들을 포함하고, 각각의 2개의 인접한 차폐 펜스들은 공유 측벽에서 함께 접속됨 -; 및
    상기 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 각각의 2개의 인접한 차폐 펜스들의 상기 공유된 측벽들에서 상기 안테나 스트립을 싱귤레이션하는 단계- 상기 공유된 측벽들은 상기 분리된 안테나 전도성 패턴들 각각이 상기 싱귤레이션 후에 차폐 펜스에 의해 측방향으로 둘러싸이도록 상기 싱귤레이션으로 인해 제거되는 상기 안테나 스트립의 대응하는 부분보다 두꺼움 -를 사용하여 제조되는 방법.
  21. 제19항에 있어서, 안테나 모듈은 다음의 단계들:
    안테나 스트립을 제공하는 단계- 상기 안테나 스트립은 복수의 안테나 전도성 패턴들 및 안테나 전도성 패턴을 각각 측방향으로 둘러싸는 복수의 차폐 펜스들을 포함하고, 각각의 2개의 인접한 차폐 펜스들은 격리 영역을 통해 서로 이격됨 -; 및
    상기 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 상기 격리 영역들에 있는 상기 안테나 스트립을 싱귤레이션하는 단계- 상기 격리 영역들은 상기 분리된 안테나 전도성 패턴들 각각이 상기 싱귤레이션 후에 차폐 펜스에 의해 측방향으로 둘러싸이도록 상기 싱귤레이션으로 인해 제거되는 상기 안테나 스트립의 대응하는 부분보다 두꺼움 -를 사용하여 제조되는 방법.
  22. 제19항에 있어서, 안테나 모듈은 다음의 단계들:
    복수의 안테나 전도성 패턴들을 포함하는 안테나 스트립을 제공하는 단계- 상기 안테나 스트립은 제1 표면 및 상기 제1 표면에 반대편인 제2 표면을 포함함 -;
    상기 안테나 스트립의 상기 제2 표면 상에 솔더 접속부들을 장착하는 단계- 상기 솔더 접속부들은 상기 복수의 안테나 전도성 패턴들에 전기적으로 접속됨 -;
    상기 안테나 스트립의 상기 제1 표면 및 상기 제2 표면 중 어느 하나 상에 퇴적 마스크를 부착하는 단계;
    상기 복수의 안테나 전도성 패턴들을 서로 분리하기 위해 상기 안테나 스트립을 싱귤레이션하는 단계;
    상기 퇴적 마스크 및 상기 분리된 안테나 전도성 패턴들 각각의 측방향 표면들 상에 차폐 재료를 퇴적하는 단계; 및
    상기 퇴적 마스크 및 그 위에 퇴적된 상기 차폐 재료를 제거하는 단계를 사용하여 제조되는 방법.
KR1020230068370A 2021-09-10 2023-05-26 안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들 KR20230173588A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/447,336 US11894314B2 (en) 2021-09-10 2021-09-10 Semiconductor device and method of forming semiconductor package with RF antenna interposer having high dielectric encapsulation
CN202210691517.4 2022-06-17
CN202210691517.4A CN115799810A (zh) 2021-09-10 2022-06-17 天线模块、半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
KR20230173588A true KR20230173588A (ko) 2023-12-27

Family

ID=85431299

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220113140A KR20230038392A (ko) 2021-09-10 2022-09-07 고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법
KR1020230068370A KR20230173588A (ko) 2021-09-10 2023-05-26 안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020220113140A KR20230038392A (ko) 2021-09-10 2022-09-07 고유전율 봉지화를 갖는 rf 안테나 인터포저를 이용한 반도체 장치 및 반도체 패키지 형성 방법

Country Status (4)

Country Link
US (3) US11894314B2 (ko)
KR (2) KR20230038392A (ko)
CN (1) CN115799083A (ko)
TW (2) TW202333245A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891110B1 (en) * 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
US10720399B2 (en) * 2018-10-25 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method of semicondcutor package
US11502402B2 (en) * 2019-03-15 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated patch antenna having insulating substrate with antenna cavity and high-K dielectric
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device
US11735539B2 (en) * 2020-11-09 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming discrete antenna modules
US11587916B2 (en) * 2021-03-04 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN115799083A (zh) 2023-03-14
US11894314B2 (en) 2024-02-06
US20240128201A1 (en) 2024-04-18
TW202333245A (zh) 2023-08-16
US20230411831A1 (en) 2023-12-21
US20230081706A1 (en) 2023-03-16
KR20230038392A (ko) 2023-03-20
TW202401899A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
KR102249680B1 (ko) 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US20230130259A1 (en) Radio frequency device packages
US10424556B2 (en) Shielded electronic component package
KR101933408B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
US10741509B2 (en) Antenna module
US11509038B2 (en) Semiconductor package having discrete antenna device
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
TW201822317A (zh) 整合扇出型封裝
US7842546B2 (en) Integrated circuit module and method of packaging same
KR20090071443A (ko) 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법
US11527495B2 (en) Semiconductor package with an antenna substrate
US20230343603A1 (en) Electronic package and method for fabricating the same
US11508639B2 (en) System in package (SiP) semiconductor package
US20230275034A1 (en) Selective EMI Shielding Using Preformed Mask
US11316249B2 (en) Semiconductor device package
US10021790B2 (en) Module with internal wire fence shielding
KR20230173588A (ko) 안테나 모듈, 반도체 디바이스 및 이를 제조하기 위한 방법들
CN215680683U (zh) 半导体封装件
CN115799810A (zh) 天线模块、半导体器件及其制造方法
US20230027120A1 (en) Electronic package and manufacturing method thereof
US20240145403A1 (en) Electronic package and manufacturing method thereof
US20240153884A1 (en) Electronic package and manufacturing method thereof
KR20210124047A (ko) 반도체 패키지 및 그 제조방법
CN117650139A (zh) 电子封装及其制造方法