CN117650139A - 电子封装及其制造方法 - Google Patents

电子封装及其制造方法 Download PDF

Info

Publication number
CN117650139A
CN117650139A CN202210954826.6A CN202210954826A CN117650139A CN 117650139 A CN117650139 A CN 117650139A CN 202210954826 A CN202210954826 A CN 202210954826A CN 117650139 A CN117650139 A CN 117650139A
Authority
CN
China
Prior art keywords
region
substrate
electronic component
sealing layer
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210954826.6A
Other languages
English (en)
Inventor
李承炫
李喜秀
朴睿进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jcet Xingke Jinpeng Korea Co ltd
Original Assignee
Jcet Xingke Jinpeng Korea Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jcet Xingke Jinpeng Korea Co ltd filed Critical Jcet Xingke Jinpeng Korea Co ltd
Priority to CN202210954826.6A priority Critical patent/CN117650139A/zh
Priority to TW112128203A priority patent/TW202407910A/zh
Priority to KR1020230098847A priority patent/KR20240022404A/ko
Priority to US18/446,487 priority patent/US20240057249A1/en
Publication of CN117650139A publication Critical patent/CN117650139A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/722—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装，所述电子封装包括：基底，所述基底包括第一区域和第二区域，所述第二区域在所述基底的长度方向上与所述第一区域相邻；第一电子元件，所述第一电子元件安装在所述基底的所述第一区域中；第二电子元件，所述第二电子元件安装在所述基底的所述第二区域中，其中所述第二电子元件在所述基底的宽度方向上不占据整个基底；密封层，所述密封层形成在所述基底上，其中至少所述第二元件从所述密封层暴露，并且其中所述密封层从所述第一区域延伸至所述第二区域以在所述第一区域和所述第二区域加强所述基底。

Description

电子封装及其制造方法
技术领域
本申请总体上涉及半导体封装技术，更具体地，涉及一种电子封装及其制造方法。
背景技术
具有集成到一个封装中的系统和天线的5G封装天线(AiP)已被用于移动手持设备和其他便携式多媒体设备。然而，紧凑的5G AiP需要在基于系统的封装内减少接口间接、增加接口引脚数、减少的厚度和更高水平的集成。
部分屏蔽技术已被用于实现传统的5G AiP。特别地，用于半导体芯片的AiP基底的区域被密封和屏蔽，以及用于板对板(B2B)连接器的AiP基底的其他区域没有被密封以使B2B连接器可以连接到外部设备。因此，传统的AiP在结构上是不对称的，导致其翘曲且低可靠性。特别地，用于B2B连接器的非封装区域容易被翘曲，导致不被期望的B2B连接器从AiP基底分离。
因此，需要提供一种具有改进布局设计和可靠性的电子封装。
发明内容
本申请的一个目的是提供一种具有改进布局设计和可靠性的电子封装。
根据本申请的一个方面，提供了一种电子封装。所述电子封装包括基底，所述基底包括第一区域和第二区域，所述第二区域在所述基底的长度方向上与所述第一区域相邻；第一电子元件，所述第一电子元件安装在所述基底的所述第一区域中；第二电子元件，所述第二电子元件安装在所述基底的所述第二区域中，其中所述第二电子元件在所述基底的宽度方向上不占据整个基底；密封层，所述密封层形成在所述基底上，其中至少所述第二元件从所述密封层暴露，并且其中所述密封层从所述第一区域延伸至所述第二区域以在所述第一区域和所述第二区域加强所述基底。
根据本申请的另一个方面，提供了一种用于制造电子封装的方法。所述方法包括：提供基底，所述基底包括第一区域和第二区域，所述第二区域在所述基底的长度方向上与所述第一区域相邻；将所述第一电子元件安装在所述基底的所述第一区域中；将所述第二电子元件安装在所述基底的所述第二区域中，其中所述第二电子元件在所述基底的宽度方向上不占据整个基底；在所述基底上形成密封层，所述密封层从所述第一区域延伸至所述第二区域以在所述第一区域和所述第二区域加强所述基底，其中至少所述第二电子元件从所述密封层暴露。
应当理解，前面的一般描述和下面的详细描述都只是示例性和说明性的，而不是对本发明的限制。此外，并入并构成本说明书一部分的附图说明了本发明的实施例并且与说明书一起用于解释本发明的原理。
附图说明
本文引用的附图构成说明书的一部分。附图中所示的特征仅图示了本申请的一些实施例，而不是本申请的所有实施例，除非详细描述另有明确说明，并且说明书的读者不应做出相反的暗示。
图1A至1C示出了传统电子封装的示意图。
图2A至2C示出了根据本申请的一实施例的电子封装的示意图。
图3A至3C示出了根据本申请的另一实施例的电子封装的示意图。
图4A至4G示出了用于制造根据本申请的一实施例的电子封装的方法的各个步骤的剖面图。
图5A至5E示出了用于制造根据本申请的另一实施例的电子封装的方法的各个步骤的剖面图。
在整个附图中将使用相同的附图标记来表示相同或相似的部分。
具体实施方式
本申请示例性实施例的以下详细描述参考了形成描述的一部分的附图。附图示出了其中可以实践本申请的具体示例性实施例。包括附图在内的详细描述足够详细地描述了这些实施例，以使本领域技术人员能够实践本申请。本领域技术人员可以进一步利用本申请的其他实施例，并在不脱离本申请的精神或范围的情况下进行逻辑、机械等变化。因此，以下详细描述的读者不应以限制性的方式解释该描述，并且仅以所附权利要求限定本申请的实施例的范围。
在本申请中，除非另有明确说明，否则使用单数包括了复数。在本申请中，除非另有说明，否则使用“或”是指“和/或”。此外，使用术语“包括”以及诸如“包含”和“含有”的其他形式的不是限制性的。此外，除非另有明确说明，诸如“元件”或“组件”之类的术语覆盖了包括一个单元的元件和组件，以及包括多于一个子单元的元件和组件。此外，本文使用的章节标题仅用于组织目的，不应解释为限制所描述的主题。
如本文所用，空间上相对的术语，例如“下方”、“下面”、“上方”、“上面”、“上”、“上侧”、“下侧”、“左侧”、“右侧”、“水平”、“竖直”等等，可以在本文中使用，以便于描述如附图中所示的一个元件或特征与另一元件或特征的关系。除了图中描绘的方向之外，空间相对术语旨在涵盖设备在使用或操作中的不同方向。该元件可以以其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相关描述符同样可以相应地解释。应该理解，当一个元件被称为“连接到”或“耦接到”另一个元件时，它可以直接连接到或耦接到另一个元件，或者可以存在中间元件。
图1A至1C示出了传统电子封装100的示意图。图1A是传统电子封装100的透视图，图1B是沿图1A中的剖面线A-A的剖面图，以及图1C是传统电子封装100翘曲时的剖面图。
如图1A至1C所示，电子封装100的基底101被选择性地密封。特别地，安装有两个半导体元件102(例如，半导体封装或半导体裸片)和分立元件103(例如，无源组件，如电容器或电阻器)的基底101的第一区域105被密封层107密封。此外，安装有连接器组件104的基底101的第二区域106没有被密封层107密封，以使连接器组件104可以被暴露以与外部设备(例如印刷电路板或其他电子设备)连接。可见，电子封装100在结构上是不对称的，应力可能集中在被密封的第一区域105和未被密封的第二区域106之间的边界处。因此，基底101的第二区域106容易在第一区域105处翘曲，如图1C所示。
图2A至2C示出了根据本申请的一实施例的电子封装200的示意图。图2A是电子封装200的透视图，图2B是图2A中的电子封装200的俯视图，以及图2C是沿图2B中的剖面线A-A的剖面图。
如图2A至2C所示，电子封装200包括基底201，基底201嵌有一个或多个基底导电图案。基底201可以是层叠中介层(interposer)、PCB、晶片形式、条状中介层、引线框、或其他合适基底。基底201可包括一个或多个绝缘层或钝化层、穿过绝缘层形成的一个或多个导电通路、以及在绝缘层之上或之间的一个或多个导电层。基底201可以包括预浸渍聚四氟乙烯、FR-4、FR-1、CEM-1或CEM-3的一个或多个层压层，以及酚醛棉纸、环氧树脂、树脂、玻璃织物、磨砂玻璃、聚酯或其他增强纤维或织物的组合物。绝缘层可以包含一层或多层的二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)或具有类似绝缘和结构特性的其他材料。基底201也可以是多层柔性层压板、陶瓷、覆铜层压板、玻璃或半导体晶片，半导体晶片包括含有一个或多个晶体管、二极管和其他电路元件的有源表面以实现模拟电路或数字电路。基底201可以包括使用溅射、电镀、化学镀或其他合适的沉积工艺形成的一个或多个导电层或再分布层(RDL)。基底导电图案可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag、钛(Ti)、钨(W)、或其他合适的导电材料。
多个电子元件，例如一个或多个半导体元件202(例如半导体裸片或半导体封装)，一个或多个分立元件203和连接器组件204，被安装在基底201的顶面。一个或多个天线模块208安装在基底201的底面。连接器组件204用于将安装在基底201上的电子元件与外部设备耦接。尽管为了示出的目的，图2A至2C示出了电子封装200，但是本领域技术人员可以理解电子封装可以包括多个半导体元件和/或分立元件和/或天线模块，或可以不包括一个或多个半导体元件、分立元件或天线模块。例如，半导体元件202可以包括数据信号处理器(DSP)、微控制器、微处理器、网络处理器、电源管理处理器、音频处理器、视频数据期、RF电路、无线基带片上系统(SoC)处理器、传感器、存储控制器、存储设备、专用集成电路等。分立元件203可以包括一个或多个无源电子元件，例如电阻器、电容器、电感器等。连接器组件204可以包括一个或多个连接器，连接器单独地或作为整体结构安装在基底201上。连接器组件204具有一个或多个暴露端子(未示出)。
特别地，基底201可以有第一区域205和第二区域206，第二区域206在基底201的长度方向X上与第一区域205相邻。半导体元件202和分立元件203安装在第一区域205中，连接器组件204安装在第二区域206中。在基底201的元件和基底201的顶面周边之间可以具有一些空间，使得半导体元件202、分立元件203和连接器组件204在基底201的宽度方向Y上不占据整个基底201。例如，如图2B所示，在基底201的元件和基底201的顶面周边之间具有一些空间211a和211b。未被占据的空间可以阻止连接器组件204延伸超过基底201的顶面周边，并且因此减少连接器组件204由于震动而不被期望地从基底201脱离。在实践中，半导体元件202、分立元件203和连接器组件204可以使用任何合适的表面安装技术，例如表面安装，安装到基底201上。
在图2A至2C示出的实施例中，基底201的第一区域205可以被密封层207密封。密封层207覆盖半导体元件202和分立元件203，以及第一区域205中未被半导体元件202和分立元件203覆盖的剩余顶面。此外，安装有连接器组件204的基底201的第二区域206也部分地被密封层207密封。特别地，除了连接器组件204从密封层207中暴露之外，第二区域206的剩余顶面，包括除了连接器组件204之外的两个空间211a和211b，也被密封层207密封。也就是说，密封层207从第一区域205延伸至第二区域206以在第一区域205和第二区域206加强基底201。在一些实施例中，密封层207可进一步延伸超出连接器组件204以使连接器组件204被密封层207包围。密封层207的密封材料可以由聚合物复合材料(例如带有填料的环氧树脂、带有填料的环氧丙烯酸酯、或具有适当填料的聚合物)制成。
在一些实施例中，在第一区域205和第二区域206中的密封层207可以同时形成，例如使用注模工艺。相应地，在基底201的顶面上的密封层207可以具有相同的厚度，至少足以覆盖第一区域205中的元件。在一些实施例中，连接器组件204的高度可以比密封层207的厚度大、或比密封层207的厚度小、或与密封层207的厚度相同。在图2A至2C中示出的实施例中，连接器组件204的高度比密封层207的厚度大，以保证连接器组件204能够从密封层207中暴露。
如图2A和2B所示，密封层207包括在第一区域205的主体207a和在第二区域206的两个加强壁207b，并且加强壁207b与主体207a一体成型。主体207a可围绕半导体元件202和分立元件203，而两个加强壁207b分别设置在连接器组件204的两侧，即在除了连接器组件204之外的两个空间211a和211b中。与连接器组件204平行的加强壁207b可以加强基底201，并且因此阻止应力在第一区域205和第二区域206之间的边界处累积。这样，基底201在边界处翘曲的风险可以被显著减小。如前所述，两个加强壁207b可以在第二区域206的长度方向X上的整个长度上延伸，如图2B和2C所示。在另一实施例中，两个加强壁207b可以在第二区域206的长度方向X上的一部分长度上，例如在第二区域206的长度的一半，延伸。在一些实施例中，两个加强壁207b的厚度可以等于、或大于、或小于主体207a的厚度。
继续参考图2A至2C，密封层207还可以包括形成在第二区域206中的连接壁207c，连接壁207c横跨连接器组件204并在第二区域206的一端连接两个加强壁207b。连接壁207c可以加固在基底201的顶面上的加强壁207b的连接。相似地，连接壁207c可以与主体207a和加强壁207b一体成型。在一些其他的实施例中，连接壁207c也可以位于连接器组件204靠近第一区域205的一侧，其类似地横跨连接器组件204并连接两个加强壁207b；或者也可以同时有一个或更多个连接壁同时设置于连接器组件204的外围。
在一些实施例中，屏蔽层(未示出)可以形成在密封层207上以屏蔽电磁干扰，而在第一区域205的元件可以被密封层207覆盖。屏蔽层207可以由导电材料，例如Al、Cu、Sn、Ni、Au、Ag等，形成。例如，可以使用溅射工艺或其他类似的化学或物理气相沉积工艺来形成屏蔽层。在一些实施例中，在第一区域205中的元件可以从密封层207中暴露，并且用于散热的盖体可以被附接在第一区域205的暴露的元件和密封层上。
图3A至3C示出了根据本申请的另一实施例的电子封装300的示意图。图3A是电子封装300的透视图，图3B是移除了盖体310和屏蔽层309的电子封装300的俯视图，以及图3C是电子封装300的剖面图。
如图3A至3C所示，电子封装300包括安装在第一区域305的电子元件302和303和安装在基底301的第二区域306的连接器组件304。电子元件302和303的一部分，例如可以是半导体元件302，从密封层307中暴露，并且可选地从屏蔽层309中暴露。盖体310设置在密封层307上用于散热。在本实施例中，通过诸如热界面材料(TIM)之类的粘合材料将盖体310粘附到密封层307上。TIM层可以被设置在盖体310和密封层307之间以加强半导体元件302和盖体310之间的热传递。尽管密封层307覆盖除了连接器组件304的第一区域305和第二区域306，但是盖体310主要覆盖第一区域305中的密封层307，而不延伸至第二区域306，因为热量通常由电子元件302产生。
图4A至4G示出了根据本申请的一实施例的用于制造电子封装400的方法的各个步骤的剖面图。
参考图4A，提供基底401。基底401可以包括顶面401a和顶面401b。一个或多个天线模块408可以提前被安装在底面401b上。顶面401a可以包括第一区域405和第二区域406，第一区域405和第二区域406可以根据稍后要安装的电子元件预先确定。在图4A中，基底401被放置在载体上或其类似物上，并且顶面401a朝上以用于随后的元件安装。
焊膏(未示出)可以例如通过印刷来形成，具体在基底401上预先形成导电图案的位置处。这样，电子元件可以被表面安装在顶面401a上。在一些实施例中，焊膏可以通过喷射印刷、激光印刷、气动地、通过针转移、使用光刻胶掩模，通过模板印刷，或通过其他合适的工艺来分配。
接着参考图4B，包括各种半导体元件402和分立元件403的电子元件通过例如预分配焊膏被安装在第一区域405的顶面401a上，并且连接器组件404也通过焊膏安装在第一区域405的顶面401a上。
接着参考图4C，胶带411被设置在连接器组件404的顶面，作为掩模用于后续处理。胶带411可以具有与连接器404的顶面的形状和尺寸大体相同的形状和尺寸。这样，可以避免过量的密封材料覆盖在连接器组件404的顶面，并且在密封层407中形成空隙，特别是在围绕连接器组件404处的密封层407。在一实施例中，胶带411可以包括粘合层和非粘合层，以及胶带411通过粘合层被粘合在连接器组件404上。例如，胶带411可以包括UV胶带、导热胶带、多层胶带(带有粘合剂的聚酰亚胺胶带)等。
之后，如图4D所示，模具412被设置在基底401的顶面401a上，并且随后在图4E中，密封材料被注入模具中以在基底401的第一区域405和第二区域406中形成密封层407。密封层407可以覆盖整个顶面401a，除了被胶带411覆盖的连接器组件404。在密封层407例如通过固化工艺被固化后，模具可以从基底401上移除。
随后，参考图4F，屏蔽层409形成在密封层407上。屏蔽层409可以通过喷涂、电镀、溅射、或任何其他合适的金属沉积工艺形成。在一些实施例中，屏蔽层409可以由铜、铝、铁或其他合适的材料形成用以EMI屏蔽。胶带411可以在屏蔽层沉积过程中被维持在连接器组件404上以避免在连接器组件404的顶面上形成屏蔽层。
接着，参考图4G，胶带411可以从基底401上移除使得沉积在胶带411上的密封层和屏蔽层可以与胶带411一同移除，并且之后连接器组件404从基底401的其他区域中的密封层407和屏蔽层409中暴露。在一些实施例中，被胶带411覆盖的连接器组件404的顶部区域可以通过薄膜辅助成型打开。在本实施例中，连接器组件404的高度比密封层407的厚度小，并且因此可以在连接器组件404上方的密封层形成空腔。
图5A至5E示出了用于制造根据本申请的另一实施例的电子封装500的方法的各个步骤的剖面图。
如图5A所示，提供具有天线模块508的基底501，天线模块508安装在底面501b上。各种半导体元件502和分立元件503被安装在基底501的顶面501a的第一区域505中，以及连接器组件504也被安装在顶面501a的第二区域506上。元件502和503以及连接器组件504可以有不同的高度，或特别地，连接器组件504可以略高于元件502和503。
接下来是图5B，胶带511可以被附接在基底501以覆盖元件502和503以及连接器组件504的相应顶面上。胶带511可以是柔性材料以使覆盖在连接器组件504的那部分胶带可以变形以形成大致平坦的顶面，即最高的连接器组件504可以被嵌入胶带511中。在替代的实施例中，各种胶带分段可以被附接至元件502和503以及连接器组件504的各自的顶面上。每个胶带分段可以具有和被该胶带分段覆盖的元件的尺寸和形状大体相同的尺寸和形状。
之后，如图5C所示，模具可以被设置在基底501的顶面501a上，以及密封材料被注入模具中以在基底501的顶面501a上的第一区域505和第二区域506中形成密封层507。密封层507可以扩散到元件502和503以及连接器组件504之间的缝隙中并围绕它们。胶带511随后可以被移除，如图5D所示。接着，在图5E中，盖体510可以被附接到半导体元件502的顶面和密封层507上。在一些实施例中，屏蔽层509和/或热界面材料层可以在第一区域505的密封层507和盖体510之间形成。可以理解的是，当各个胶带分段被应用在前述过程中时，覆盖连接器组件504的胶带分段可以在附接盖体之后被移除。这样，基底501可以被基底501的密封层507很好地保护和加强，而不影响连接器组件504。
本文的讨论包括许多说明性附图，这些说明性附图显示了电子封装组件的各个部分及其制造方法。为了说明清楚起见，这些图并未显示每个示例组件的所有方面。本文提供的任何示例组件和/或方法可以与本文提供的任何或所有其他组件和/或方法共享任何或所有特征。
本文已经参照附图描述了各种实施例。然而，显然可以对其进行各种修改和改变，并且可以实施另外的实施例，而不背离如所附权利要求中阐述的本发明的更广泛范围。此外，通过考虑说明书和本文公开的本发明的一个或多个实施例的实践，其他实施例对于本领域技术人员将是明显的。因此，本申请和本文中的实施例旨在仅被认为是示例性的，本发明的真实范围和精神由所附示例性权利要求的列表指示。

Claims (18)

1.一种电子封装，其特征在于，所述电子封装包括：
基底，所述基底包括第一区域和第二区域，所述第二区域在所述基底的长度方向上与所述第一区域相邻；
第一电子元件，所述第一电子元件安装在所述基底的所述第一区域中；
第二电子元件，所述第二电子元件安装在所述基底的所述第二区域中，其中所述第二电子元件在所述基底的宽度方向上不占据整个基底；
密封层，所述密封层形成在所述基底上，其中至少所述第二元件从所述密封层暴露，并且其中所述密封层从所述第一区域延伸至所述第二区域以在所述第一区域和所述第二区域加强所述基底。
2.根据权利要求1所述的电子封装，其特征在于，所述密封层包括：
主体，所述主体在所述第一区域且至少围绕所述第一电子元件，以及
两个加强壁，所述两个加强壁在所述第二区域，其中所述两个加强壁与所述主体一体成型。
3.根据权利要求2所述的电子封装，其特征在于，所述两个加强壁的厚度与所述主体的厚度相等。
4.根据权利要求2所述的电子封装，其特征在于，所述两个加强壁分别设置在所述第二电子元件的两侧。
5.根据权利要求2所述的电子封装，其特征在于，所述两个加强壁在所述第二区域的整个长度上延伸。
6.根据权利要求2所述的电子封装，其特征在于，所述密封层还包括：
一个或多个连接壁，所述一个或多个连接壁形成在所述第二区域中，其中所述一个或多个连接壁横跨所述第二电子元件并连接所述两个加强壁。
7.根据权利要求1所述的电子封装，其特征在于，所述第一电子元件被所述密封层覆盖。
8.根据权利要求1所述的电子封装，其特征在于，所述第一电子元件从所述密封层暴露。
9.根据权利要求8所述的电子封装，其特征在于，所述电子封装还包括：
盖体，所述盖体设置在所述第一电子元件上以用于散热。
10.根据权利要求9所述的电子封装，其特征在于，所述电子封装还包括：
屏蔽层，所述屏蔽层设置在所述第一电子元件和所述盖体之间。
11.根据权利要求10所述的电子封装，其特征在于，所述第二电子元件包括连接器组件。
12.一种用于制造电子封装的方法，其特征在于，所述方法包括：
提供基底，所述基底包括第一区域和第二区域，所述第二区域在所述基底的长度方向上与所述第一区域相邻；
将所述第一电子元件安装在所述基底的所述第一区域中；
将所述第二电子元件安装在所述基底的所述第二区域中，其中所述第二电子元件在所述基底的宽度方向上不占据整个基底；以及
在所述基底上形成密封层，所述密封层从所述第一区域延伸至所述第二区域以在所述第一区域和所述第二区域加强所述基底，其中至少所述第二电子元件从所述密封层暴露。
13.根据权利要求12所述的方法，其特征在于，在所述基底上形成密封层包括：
在所述第二电子元件的上表面附接胶带；
在所述基底上附接模具；
将密封材料注入所述模具中；以及
从所述第二电子元件的顶面上分离所述胶带。
14.根据权利要求13所述的方法，其特征在于，在所述第二电子元件的上表面附接胶带进一步包括：
在所述第一电子元件的上表面附接第一胶带；
在所述第二电子元件的上表面附接第二胶带。
15.根据权利要求13所述的方法，其特征在于，在所述第二电子元件的上表面附接胶带进一步包括：
将胶带从所述第一电子元件的上表面附接到所述第二电子元件的上表面。
16.根据权利要求13或14所述的方法，其特征在于，所述第一电子元件从所述密封层暴露。
17.根据权利要求16所述的方法，其特征在于，还包括在所述第一电子元件上安装盖体以用于散热。
18.根据权利要求16所述的方法，其特征在于，在所述第一电子元件上安装盖体前，在所述第一电子元件上形成屏蔽层以屏蔽干扰。
CN202210954826.6A 2022-08-10 2022-08-10 电子封装及其制造方法 Pending CN117650139A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210954826.6A CN117650139A (zh) 2022-08-10 2022-08-10 电子封装及其制造方法
TW112128203A TW202407910A (zh) 2022-08-10 2023-07-27 電子封裝及其製造方法
KR1020230098847A KR20240022404A (ko) 2022-08-10 2023-07-28 전자 팩키지 및 그 제작 방법
US18/446,487 US20240057249A1 (en) 2022-08-10 2023-08-09 Electronic package and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210954826.6A CN117650139A (zh) 2022-08-10 2022-08-10 电子封装及其制造方法

Publications (1)

Publication Number Publication Date
CN117650139A true CN117650139A (zh) 2024-03-05

Family

ID=89845877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210954826.6A Pending CN117650139A (zh) 2022-08-10 2022-08-10 电子封装及其制造方法

Country Status (4)

Country Link
US (1) US20240057249A1 (zh)
KR (1) KR20240022404A (zh)
CN (1) CN117650139A (zh)
TW (1) TW202407910A (zh)

Also Published As

Publication number Publication date
TW202407910A (zh) 2024-02-16
US20240057249A1 (en) 2024-02-15
KR20240022404A (ko) 2024-02-20

Similar Documents

Publication Publication Date Title
US8143531B2 (en) Electronic component mounting package
US5972734A (en) Interposer for ball grid array (BGA) package
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US6882042B2 (en) Thermally and electrically enhanced ball grid array packaging
JP5932056B2 (ja) 基板コア層を製造する方法
US5397917A (en) Semiconductor package capable of spreading heat
US6664617B2 (en) Semiconductor package
JP7277056B2 (ja) 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US20080006942A1 (en) Bottom substrate of package on package and manufacturing method thereof
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US20080123318A1 (en) Multi-component electronic package with planarized embedded-components substrate
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
US8302277B2 (en) Module and manufacturing method thereof
CN110459521B (zh) 覆晶封装基板和电子封装件
US6221694B1 (en) Method of making a circuitized substrate with an aperture
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
CN112582370A (zh) 覆晶封装基板及其制作方法
KR20090041756A (ko) 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
CN109427725B (zh) 中介基板及其制法
CN117650139A (zh) 电子封装及其制造方法
KR20050001930A (ko) 고밀도 칩 스케일 패키지 및 그 제조 방법
US20030089968A1 (en) Semiconductor device
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
JP2000340717A (ja) 電子部品搭載装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination