JP2005026269A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005026269A
JP2005026269A JP2003186961A JP2003186961A JP2005026269A JP 2005026269 A JP2005026269 A JP 2005026269A JP 2003186961 A JP2003186961 A JP 2003186961A JP 2003186961 A JP2003186961 A JP 2003186961A JP 2005026269 A JP2005026269 A JP 2005026269A
Authority
JP
Japan
Prior art keywords
columnar electrode
semiconductor device
protective cover
electrode
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003186961A
Other languages
English (en)
Other versions
JP4269806B2 (ja
Inventor
Yoshitaka Aoki
由隆 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003186961A priority Critical patent/JP4269806B2/ja
Priority to US10/874,913 priority patent/US7030494B2/en
Publication of JP2005026269A publication Critical patent/JP2005026269A/ja
Application granted granted Critical
Publication of JP4269806B2 publication Critical patent/JP4269806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＭＥＭＳ部材を駆動可能に備えることにより、全体としての小型化を図る。
【解決手段】ＭＥＭＳ部材２５は、その駆動のための空間２８を確保するために、保護カバー２７で覆われている。そして、両柱状電極２３、２４の周囲において保護カバー２７等を含む部分には封止膜２９がその上面を上部柱状電極２４の上面と面一とされて設けられている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置には、半導体基板上に第１の導体層、誘電体層および第２の導体層を積層して、これらにより立体的な容量素子を形成し、その上に柱状電極を形成し、容量素子を含む柱状電極の周囲を封止膜で覆ったものがある（例えば、特許文献１参照）。そして、この半導体装置では、半導体基板上に立体的な容量素子を形成しているので、立体的な容量素子を回路基板上に搭載する場合と比較して、全体としての小型化を図ることができる。
【０００３】
【特許文献１】
特開２００２−５７２９１号公報
【０００４】
【発明が解決しようとする課題】
ところで、最近では、半導体製造技術で蓄積された微細加工技術を用いることにより、微小で立体的な加速度センサ等のＭＥＭＳ部材（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ：微小電気機構体）が開発されている。このようなＭＥＭＳ部材は、可動部を有するため、上記立体的な容量素子のように、半導体基板上に搭載して封止膜で封止する、といった構造とすることはできず、回路基板上に搭載しなければならないため、全体としての小型を図ることができなかった。
【０００５】
そこで、この発明は、ＭＥＭＳ部材を駆動可能に搭載することができる半導体装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、該半導体構成体上に設けられた絶縁層と、該絶縁層上に、少なくとも一部が前記半導体構成体の外部接続用電極に接続されて設けられ、且つ、接続パッド部を有する上層再配線と、該上層再配線の一部の接続パッド部に電気的に接続された微小電気機構体と、該微小電気機構体を覆う保護カバーと、前記上層再配線の他の接続パッド部に電気的に接続されて設けられた柱状電極と、該柱状電極の周囲および少なくとも前記保護カバーの周囲を覆う上層絶縁膜と、を備えていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記保護カバーは有頭筒状であることを特徴とするものである。
請求項３に記載の発明は、請求項２に記載の発明において、前記保護カバーの位置決めを行なうためのダミー柱状電極が前記柱状電極と同一の平面上に設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記保護カバーは、枠状側壁と、該枠状側壁上に設けられた平板とからなることを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記枠状側壁は、前記柱状電極と同一の平面上に該柱状電極と同一の材料によって形成されて設けられていることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記柱状電極の上面は前記保護カバーの上面よりも高くなっていることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記保護カバーの上面は前記上層絶縁膜で覆われ、該上層絶縁膜の上面は前記柱状電極の上面と面一となっていることを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とするものである。
請求項１０に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項１１に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とするものである。
請求項１２に記載の発明は、ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記半導体構成体上および前記ベース板上に絶縁層を形成する工程と、前記絶縁層上に、接続パッド部を有する上層再配線をその少なくとも一部を前記半導体構成体の外部接続用電極に接続させて形成する工程と、前記上層再配線の一部の接続パッド部に電気的に接続される微小電気機構体を配置する工程と、前記微小電気機構体を保護カバーで覆う工程と、前記上層再配線の他の接続パッド部に電気的に接続される柱状電極を形成する工程と、前記柱状電極の周囲および少なくとも前記保護カバーの周囲を上層絶縁膜で覆う工程と、前記半導体構成体間において前記上層絶縁膜、前記絶縁層および前記ベース板を切断して前記微小電気機構体を備えた半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載の発明において、前記柱状電極を２回の電界メッキにより形成した下部柱状電極と上部柱状電極とで形成することを特徴とするものである。
請求項１４に記載の発明は、請求項１３に記載の発明において、前記保護カバーは有頭筒状であり、前記下部柱状電極を形成するとき、前記保護カバーの位置決めを行なうためのダミー柱状電極を同時に形成することを特徴とするものである。
請求項１５に記載の発明は、請求項１３に記載の発明において、前記保護カバーは、枠状側壁と、該枠状側壁上に設けられた平板とからなり、前記下部柱状電極を形成するとき、前記枠状側壁を同時に形成することを特徴とするものである。
請求項１６に記載の発明は、請求項１２に記載の発明において、前記柱状電極をその上面が前記保護カバーの上面よりも高くなるように形成することを特徴とするものである。
請求項１７に記載の発明は、請求項１６に記載の発明において、前記上層絶縁膜を当初前記柱状電極および前記保護カバーの上面を覆うように形成し、次いで、前記上層絶縁膜の上面側を研磨することにより前記柱状電極の上面を露出させることを特徴とするものである。
請求項１８に記載の発明は、請求項１２に記載の発明において、前記上層再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とするものである。
請求項１９に記載の発明は、請求項１２に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とするものである。
請求項２０に記載の発明は、請求項１２に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項２１に記載の発明は、請求項１２に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とするものである。
そして、この発明によれば、微小電気機構体を保護カバーで覆い、柱状電極の周囲および少なくとも保護カバーの周囲を上層絶縁膜で覆っているので、微小電気機構体を駆動可能に搭載することができ、ひいては全体としての小型化を図ることができる。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属等からなる平面矩形形状のベース板１を備えている。ベース板１の上面中央部には、ベース板１のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。
【０００８】
この場合、半導体構成体２は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
【０００９】
半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４は接着層３を介してベース板１に接着されている。シリコン基板４の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
【００１０】
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面の所定の箇所には銅等からなる下地金属層１０が両開口部７、９を介して接続パッド５に接続されて設けられている。下地金属層１０の上面全体には銅からなる再配線１１が設けられている。
【００１１】
再配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。再配線１１を含む保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、再配線１１、柱状電極１２、封止膜１３を含んで構成されている。
【００１２】
半導体構成体２の周囲におけるベース板１の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる矩形枠状の絶縁層１４が設けられている。半導体構成体２および絶縁層１４の上面には第１の上層絶縁膜１５がその上面を平坦とされて設けられている。この場合、第１の上層絶縁膜１５は、後述の如く、絶縁層１４と同一の材料によって絶縁層１４の形成と同時に形成されている。また、柱状電極１２の上面中央部に対応する部分における第１の上層絶縁膜１５には開口部１６が設けられている。
【００１３】
第１の上層絶縁膜１５の上面の所定の箇所には銅等からなる第１の上層下地金属層１７が開口部１６を介して柱状電極１２に接続されて設けられている。第１の上層下地金属層１７の上面全体には銅からなる第１の上層再配線１８が設けられている。第１の上層再配線１８を含む第１の上層絶縁膜１５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる第２の上層絶縁膜１９がその上面を平坦とされて設けられている。この場合、第１の上層再配線１８の接続パッド部に対応する部分における第２の上層絶縁膜１９には開口部２０が設けられている。
【００１４】
第２の上層絶縁膜１９の上面の所定の箇所には銅等からなる第２の上層下地金属層２１ａ、２１ｂ、ダミー下地金属層２１ｃおよび接続用下地金属層２１ｄが設けられている。第２の上層下地金属層２１ａ、２１ｂの上面全体には銅からなる第２の上層再配線２２ａ、２２ｂが設けられている。この場合、第２の上層再配線２２ａ、２２ｂを含む第２の上層下地金属層２１ａ、２１ｂの少なくとも一部は開口部２０を介して第１の上層再配線１８の接続パッド部に接続されている。ダミー下地金属層２１ｃの上面全体には銅からなるダミー再配線２２ｃが設けられている。
【００１５】
第２の上層下地金属層２１ａを含む第２の上層再配線２２ａの接続パッド部は第２の上層絶縁膜１９の上面周辺部に配置され、その上面には銅からなる下部柱状電極２３および上部柱状電極２４が設けられている。第２の上層下地金属層２１ａには接続用下地金属層２１ｄが接続されている。接続用下地金属層２１ｄは第２の上層絶縁膜１９の端面まで延ばされているが、その役目については後で説明する。
【００１６】
第２の上層下地金属層２１ｂを含む第２の上層再配線２２ｂの接続パッド部は第２の上層絶縁膜１９の上面中央部に配置され、その上面にはマイクロマシン技術により形成された微小で立体的な加速度センサ等からなるＭＥＭＳ部材２５が搭載されている。この場合、ＭＥＭＳ部材２５の電極は第２の上層再配線２２の接続パッド部上面に半田（図示せず）を介して接続されている。
【００１７】
ダミー下地金属層２１ｃを含むダミー再配線２２ｃは、島状であり、ＭＥＭＳ部材２５搭載領域の周囲の４箇所に配置され、その上面には銅からなるダミー柱状電極２６が設けられている。ダミー下地金属層２１ｃおよびダミー再配線２２ｃを含むダミー柱状電極２６の外側および上側には、樹脂や金属等からなる有頭方形筒状の保護カバー２７が位置決めされて配置されている。この場合、保護カバー２７とＭＥＭＳ部材２５との間には、ＭＥＭＳ部材２５の駆動を許容するための空間２８が設けられている。
【００１８】
ここで、両柱状電極２３、２４の平面形状は円形状となっている。ダミー柱状電極２６は保護カバー２７の位置決め用であるため、その平面形状は円形状に限らず、方形状、ほぼＬ字形状等であってもよい。また、下部柱状電極２３の高さはダミー柱状電極２６の高さとほぼ同じ高さとなっている。さらに、下部柱状電極２３と上部柱状電極２４との合計高さは、ダミー柱状電極２６の高さと保護カバー２７の上板の厚さとの合計値よりもある程度高くなっている。
【００１９】
そして、両柱状電極２３、２４の周囲において保護カバー２７等を含む第２の上層絶縁膜１９の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる第３の上層絶縁膜（封止膜）２９がその上面を上部柱状電極２４の上面と面一とされて設けられている。第３の上層絶縁膜２９から露出された上部柱状電極２４の上面には半田ボール３０が設けられている。
【００２０】
このように、この半導体装置では、ＭＥＭＳ部材２５を該ＭＥＭＳ部材２５が駆動可能となるように保護カバー２７で覆い、保護カバー２７の表面を第３の上層絶縁膜２９で覆っているので、ＭＥＭＳ部材２５を駆動可能に搭載することができ、ひいては全体としての小型化を図ることができる。
【００２１】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板４には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド５は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
【００２２】
次に、図３に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する第１、第２の上層下地金属層１７、２１の場合も同様である。
【００２３】
次に、下地金属層１０の上面にメッキレジスト膜３１をパターン形成する。この場合、再配線１１形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜３１の開口部３２内の下地金属層１０の上面に再配線１１が形成される。次に、メッキレジスト膜３１を剥離する。
【００２４】
次に、図４に示すように、再配線１１を含む下地金属層１０の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の再配線１１の接続パッド部上面に柱状電極１２を形成する。次に、メッキレジスト膜２３を剥離し、次いで、柱状電極１２および再配線１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図５に示すように、再配線１１下にのみ下地金属層１０が残存される。
【００２５】
次に、図６に示すように、印刷法やモールド法等により、柱状電極１２および再配線１１を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。
【００２６】
次に、封止膜１３および柱状電極１２の上面側を適宜に研磨し、図７に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。これは、後述する両柱状電極２３、２４の場合も同様である。
【００２７】
次に、図８に示すように、シリコン基板４の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着する。次に、シリコン基板４に固着された接着層３をダイシングテープ（図示せず）に貼り付け、ダイシング工程を経た後に、ダイシングテープから剥がすと、図９に示すように、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
【００２８】
このようにして得られた半導体構成体２では、シリコン基板４の下面に接着層３を有するため、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
【００２９】
次に、このようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が矩形形状のベース板１を用意する。次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板４の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。なお、図１０において符号４１で示す領域は、格子状のダイシングストリートに対応する領域である。
【００３０】
次に、図１１に示すように、複数の半導体構成体２を含むベース板１の上面全体に、印刷法やモールド法等により、エポキシ系樹脂やポリイミド樹脂等からなる感光性材料からなる絶縁層１４および第１の上層絶縁膜１５を同時に形成する。この状態では、半導体構成体２の上面は第１の上層絶縁膜１５によって覆われている。次に、必要に応じて、第１の上層絶縁膜１５の上面側を適宜に研磨し、第１の上層絶縁膜１５の上面を平坦化する。次に、第１の上層絶縁膜１５の柱状電極１２に対応する部分に、フォトリソグラフィ法等により、開口部１６を形成する。
【００３１】
次に、図１２に示すように、開口部１６を介して露出された柱状電極１２の上面を含む第１の上層絶縁膜１５の上面全体に第１の上層下地金属層１７を形成する。次に、第１の下地金属層１７の上面にメッキレジスト膜４２をパターン形成する。この場合、第１の上層再配線１８形成領域に対応する部分におけるメッキレジスト膜４２には開口部４３が形成されている。
【００３２】
次に、第１の上層下地金属層１７をメッキ電流路とした銅の電解メッキを行うと、メッキレジスト膜４２の開口部４３内の第１の上層下地金属層１７の上面に第１の上層再配線１８が形成される。次に、メッキレジスト膜４２を剥離し、次いで、第１の上層再配線１８をマスクとして第１の上層下地金属層１７の不要な部分をエッチングして除去すると、図１３に示すように、第１の上層再配線１８下にのみ第１の上層下地金属層１７が残存される。
【００３３】
次に、図１４に示すように、第１の上層再配線１８を含む第１の上層絶縁膜１５の上面全体にエポキシ系樹脂やポリイミド樹脂等からなる感光性の高分子材料を塗付してこれを適宜にエッチングすることにより第２の上層絶縁膜１９をパターン形成する。この場合、第１の上層再配線１８の接続パッド部に対応する部分における第２の上層絶縁膜１９には開口部２０が形成されている。次に、開口部２０を介して露出された第１の上層再配線１８の接続パッド部を含む第２の上層絶縁膜１９の上面全体に第２の上層下地金属層２１を形成する。
【００３４】
次に、第２の下地金属層２１の上面にメッキレジスト膜４４をパターン形成する。この場合、第２の上層再配線２２ａ、２２ｂ形成領域およびダミー再配線２２ｃ形成領域に対応する部分におけるメッキレジスト膜４４には開口部４５が形成されている。次に、第２の上層下地金属層２１をメッキ電流路とした銅の電解メッキを行うと、メッキレジスト膜４４の開口部４５内の第２の上層下地金属層２１の上面に第２の上層再配線２２ａ、２２ｂおよびダミー再配線２２ｃが形成される。次に、メッキレジスト膜４４を剥離する。
【００３５】
次に、図１５に示すように、第２の上層再配線２２ａ、２２ｂを含む第２の上層下地金属層２１の上面にメッキレジスト膜４６をパターン形成する。この場合、第２の上層再配線２２ａの接続パッド部に対応する部分におけるメッキレジスト膜４６には開口部４７が形成されている。また、島状のダミー再配線２２ｃに対応する部分におけるメッキレジスト膜４６には開口部４８が形成されている。
【００３６】
次に、第２の上層下地金属層２１をメッキ電流路とした銅の電解メッキを行うと、メッキレジスト膜４６の開口部４７内の第２の上層再配線２２ａの接続パッド部上面に下部柱状電極２３が形成される。また、メッキレジスト膜４６の開口部４８内の島状のダミー再配線２２ｃの上面にダミー柱状電極２６が形成される。次に、メッキレジスト膜４６を剥離する。
【００３７】
次に、図１６に示すように、第２の上層下地金属層２１の上面にレジスト膜４９をパターン形成する。この場合、レジスト膜４９は、格子状のダイシングストリート４１に対応する領域の幅方向中心部に格子状に形成された部分と、それに連続して、図１に示す接続用下地金属層２１ｄ形成領域に形成された部分とを有するパターンからなっている。
【００３８】
次に、レジスト膜４９、下部柱状電極２３を含む第２の上層再配線２２ａ、第２の上層再配線２２ｂおよびダミー柱状電極２６を含むダミー再配線２２ｃをマスクとして第２の上層下地金属層２１の不要な部分をエッチングして除去すると、図１７に示すようになる。すなわち、第２の上層再配線２２ａ、２２ｂ下にのみ第２の上層下地金属層２１ａ、２１ｂが残存される。また、ダミー再配線２２ｃ下のにみダミー下地金属層２１ｃが残存される。さらに、レジスト膜４９下に格子状のメッキ電流路用下地金属層２１ｅおよびそれに接続された接続用下地金属層２１ｄが残存される。この場合、接続用下地金属層２１ｄは第２の上層下地金属層２１ａに接続されている。次に、レジスト膜４９を剥離する。
【００３９】
次に、図１８に示すように、ダミー柱状電極２６等を含む第２の上層絶縁膜１９の上面にメッキレジスト膜５０をパターン形成する。この場合、下部柱状電極２３に対応する部分におけるメッキレジスト膜５０には開口部５１が形成されている。次に、メッキ電流路用下地金属層２１ｅおよびそれに接続された接続用下地金属層２１ｄをメッキ電流路とした銅の電解メッキを行うと、メッキレジスト膜５０の開口部５１内の下部柱状電極２３の上面に上部柱状電極２４が形成される。次に、メッキレジスト膜５０を剥離する。
【００４０】
次に、図１９に示すように、第２の上層再配線２２ｂの接続パッド部上に加速度センサ等からなるＭＥＭＳ部材２５の電極を半田（図示せず）を介して接続する。次に、ダミー柱状電極２６、ダミー再配線２２ｃおよびダミー下地金属層２１ｃの外側および上側に、樹脂や金属等からなる有頭方形筒状の保護カバー２７を位置決めして配置する。この状態では、保護カバー２７とＭＥＭＳ部材２５との間には、ＭＥＭＳ部材２５の駆動を許容するための空間２８が形成されている。
【００４１】
ここで、第２の上層再配線２２ｂは、第１の上層再配線１８を介して半導体構成体２の柱状電極１２に接続してもよく、また、第２の上層再配線２２ａに直接接続してもよく、さらに、第２の上層再配線２２ａにダミー再配線２２ｃを介して接続してもよい。第２の上層再配線２２ｂを第２の上層再配線２２ａに接続する場合には、必要に応じて、保護カバー２７を絶縁材によって形成するようにしてもよい。
【００４２】
次に、図２０に示すように、上部柱状電極２４、保護カバー２７、接続用下地金属層２１ｄ、メッキ電流路用下地金属層２１ｅ等を含む第２の上層絶縁膜１９の上面全体に、印刷法やモールド法等により、ポキシ系樹脂やポリイミド系樹脂等からなる第３の上層絶縁膜２９をその厚さが上部柱状電極２４の高さよりも厚くなるように形成する。したがって、この状態では、上部柱状電極２４の上面は第３の上層絶縁膜２９によって覆われている。
【００４３】
次に、第３の上層絶縁膜２９および上部柱状電極２４の上面側を適宜に研磨し、図２１に示すように、上部柱状電極２４の上面を露出させ、且つ、この露出された上部柱状電極２４の上面を含む第３の上層絶縁膜２９の上面を平坦化する。次に、図２２に示すように、上部柱状電極２４の上面に半田ボール３０を形成する。次に、第３の上層絶縁膜２９、第２の上層絶縁膜１９、第１の上層絶縁膜１５、絶縁層１４およびベース板１をダイシングストリート４１に沿ってダイシングすると、図１に示す半導体装置が複数個得られる。この場合、ダイシングストリート４１に形成されたメッキ電流路用下地金属層２１ｅが除去されるため、第２の上層下地金属層２１ａは互いに非短絡状態となる。
【００４４】
ところで、図１では、図示の都合上、下部柱状電極２３と上部柱状電極２４とをその間に記入した実線で分けているが、実際には、両柱状電極２３、２４を銅の電解メッキによって形成しているため、その間に両者を分ける界面は存在しない。したがって、両柱状電極２３、２４は１本の柱状電極となる。
【００４５】
（第２実施形態）
上記第１実施形態では、保護カバー２７として、有頭方形筒状のものを用い、この保護カバー２７を主としてダミー柱状電極２６で位置決めして配置した場合について説明したが、これに限定されるものではない。例えば、図２３に示すこの発明の第２実施形態のように、平面矩形形状のＭＥＭＳ部材２５の配置領域の周囲に、ダミー下地金属層２１ｃおよびダミー再配線２２ｃを方形枠状に形成し、その上に銅の電界メッキにより枠状側壁６１を形成し、その上に樹脂や金属等からなる平板６２を接着するようにしてもよい。
【００４６】
（第３実施形態）
上記第１実施形態では、上層再配線を２層とした場合について説明したが、これに限定されるものでなく、３層以上としてもよく、また、図２４に示すこの発明の第３実施形態のように、１層としてもよい。この第３実施形態において、図１に示す場合と大きく異なる点は、図１に示す第１の上層下地金属層１７、第１の上層再配線１８および第２の上層絶縁膜１９を省略した点である。この場合、半導体構成体２上における第１の上層絶縁膜１５上に上層再配線２１ａ、２１ｂの引き回し領域を確保する関係から、ＭＥＭＳ部材２５は第１の上層絶縁膜１５上の一辺側に寄せられた位置に配置されている。
【００４７】
（その他の実施形態）
上記第１実施形態では、半導体構成体２は、外部接続用電極として、再配線１１の接続パッド部上に設けられた柱状電極１２を有するものとしたが、これに限定されるものではない。例えば、半導体構成体２は、外部接続用電極としての接続パッド部を有する再配線１１を有するものであってもよく、また、外部接続用電極としての接続パッド５を有するものであってもよく、さらに、外部接続用電極として、接続パッド５上に設けられた柱状電極を有するものであってもよい。
【００４８】
また、半導体装置を一層薄型にするためにベース板１を剥離したり、剥離した後に静電気対策あるいは放熱用としての金属板を貼り付けたり、または、複数の半導体構成体２が含まれるようにダイシングしたり、あるいは、半導体構成体２をベース板１上にフェースダウン方式で搭載したりしてもよく、本発明の要旨を逸脱しない範囲で適宜、変形して適用することが可能である。
【００４９】
【発明の効果】
以上説明したように、この発明によれば、微小電気機構体を保護カバーで覆い、柱状電極の周囲および少なくとも保護カバーの周囲を上層絶縁膜で覆っているので、微小電気機構体を駆動可能に搭載することができ、ひいては全体としての小型化を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】図１８に続く工程の断面図。
【図２０】図１９に続く工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】図２１に続く工程の断面図。
【図２３】この発明の第２実施形態としての半導体装置の断面図。
【図２４】この発明の第３実施形態としての半導体装置の断面図。
【符号の説明】
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
１１ 再配線
１２ 柱状電極
１３ 封止膜
１４ 絶縁層
１５ 第１の上層絶縁膜
１８ 第１の上層再配線
１９ 第２の上層絶縁膜
２２ａ、２２ｂ 第２の上層再配線
２２ｃ ダミー再配線
２３ 下部柱状電極
２４ 上部柱状電極
２５ ＭＥＭＳ部材
２６ ダミー柱状電極
２７ 保護カバー
２９ 第３の上層絶縁膜
３０ 半田ボール
６１ 枠状側壁
６２ 平板

Claims (21)

  1. 半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、
    該半導体構成体上に設けられた絶縁層と、
    該絶縁層上に、少なくとも一部が前記半導体構成体の外部接続用電極に接続されて設けられ、且つ、接続パッド部を有する上層再配線と、
    該上層再配線の一部の接続パッド部に電気的に接続された微小電気機構体と、
    該微小電気機構体を覆う保護カバーと、
    前記上層再配線の他の接続パッド部に電気的に接続されて設けられた柱状電極と、
    該柱状電極の周囲および少なくとも前記保護カバーの周囲を覆う上層絶縁膜と、
    を備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記保護カバーは有頭筒状であることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記保護カバーの位置決めを行なうためのダミー柱状電極が前記柱状電極と同一の平面上に設けられていることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記保護カバーは、枠状側壁と、該枠状側壁上に設けられた平板とからなることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記枠状側壁は、前記柱状電極と同一の平面上に該柱状電極と同一の材料によって形成されて設けられていることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記柱状電極の上面は前記保護カバーの上面よりも高くなっていることを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記保護カバーの上面は前記上層絶縁膜で覆われ、該上層絶縁膜の上面は前記柱状電極の上面と面一となっていることを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  9. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。
  10. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とする半導体装置。
  11. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とする半導体装置。
  12. ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記半導体構成体上および前記ベース板上に絶縁層を形成する工程と、
    前記絶縁層上に、接続パッド部を有する上層再配線をその少なくとも一部を前記半導体構成体の外部接続用電極に接続させて形成する工程と、
    前記上層再配線の一部の接続パッド部に電気的に接続される微小電気機構体を配置する工程と、
    前記微小電気機構体を保護カバーで覆う工程と、
    前記上層再配線の他の接続パッド部に電気的に接続される柱状電極を形成する工程と、
    前記柱状電極の周囲および少なくとも前記保護カバーの周囲を上層絶縁膜で覆う工程と、
    前記半導体構成体間において前記上層絶縁膜、前記絶縁層および前記ベース板を切断して前記微小電気機構体を備えた半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記柱状電極を２回の電界メッキにより形成した下部柱状電極と上部柱状電極とで形成することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記保護カバーは有頭筒状であり、前記下部柱状電極を形成するとき、前記保護カバーの位置決めを行なうためのダミー柱状電極を同時に形成することを特徴とする半導体装置の製造方法。
  15. 請求項１３に記載の発明において、前記保護カバーは、枠状側壁と、該枠状側壁上に設けられた平板とからなり、前記下部柱状電極を形成するとき、前記枠状側壁を同時に形成することを特徴とする半導体装置の製造方法。
  16. 請求項１２に記載の発明において、前記柱状電極をその上面が前記保護カバーの上面よりも高くなるように形成することを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の発明において、前記上層絶縁膜を当初前記柱状電極および前記保護カバーの上面を覆うように形成し、次いで、前記上層絶縁膜の上面側を研磨することにより前記柱状電極の上面を露出させることを特徴とする半導体装置の製造方法。
  18. 請求項１２に記載の発明において、前記上層再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  19. 請求項１２に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置の製造方法。
  20. 請求項１２に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とする半導体装置の製造方法。
  21. 請求項１２に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とする半導体装置の製造方法。
JP2003186961A 2003-06-30 2003-06-30 半導体装置およびその製造方法 Expired - Fee Related JP4269806B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003186961A JP4269806B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法
US10/874,913 US7030494B2 (en) 2003-06-30 2004-06-22 Semiconductor package having built-in micro electric mechanical system and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003186961A JP4269806B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005026269A true JP2005026269A (ja) 2005-01-27
JP4269806B2 JP4269806B2 (ja) 2009-05-27

Family

ID=33535462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003186961A Expired - Fee Related JP4269806B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7030494B2 (ja)
JP (1) JP4269806B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262473A (ja) * 2005-03-14 2006-09-28 Avago Technologies General Ip (Singapore) Private Ltd 音響共振器および電子回路の垂直方向のモノリシック集積
JP2007074727A (ja) * 2005-09-05 2007-03-22 St Microelectronics Sa 音響共振器を含む集積回路
JP2009064879A (ja) * 2007-09-05 2009-03-26 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009064954A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 半導体装置およびその製造方法
JP2009071263A (ja) * 2007-08-20 2009-04-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009516597A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械素子を作製する方法及び微小電気機械素子
WO2012133098A1 (ja) * 2011-03-31 2012-10-04 日本ゼオン株式会社 半導体装置及びその製造方法
KR20200002556A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 휨 감소를 위한 인포 패키지 지지

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227035A1 (en) * 2002-06-05 2003-12-11 Hiromu Ishii Micromachine and manufacturing method therefor
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US6992374B1 (en) * 2004-06-14 2006-01-31 Cisco Technology, Inc. Techniques for manufacturing a circuit board with an improved layout for decoupling capacitors
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7332808B2 (en) * 2005-03-30 2008-02-19 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
DE102006032251A1 (de) * 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
KR101541906B1 (ko) * 2007-11-07 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미소 전기기계식 장치 및 그 제작 방법
KR20100115735A (ko) 2007-11-30 2010-10-28 스카이워크스 솔루션즈, 인코포레이티드 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US20090194829A1 (en) * 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
JP5396335B2 (ja) 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
US9708178B2 (en) * 2011-12-30 2017-07-18 Intel Corporation Integration of laminate MEMS in BBUL coreless package
US9352956B2 (en) * 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9522822B2 (en) * 2014-05-13 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor integration with an outgassing barrier and a stable electrical signal path
US9567204B2 (en) 2014-08-29 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectrochemical systems (MEMS) device having a seal layer arranged over or lining a hole in fluid communication with a cavity of the MEMS device
DE102015100575A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
US10131540B2 (en) 2015-03-12 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to mitigate soldering offset for wafer-level chip scale package (WLCSP) applications
WO2017095419A1 (en) 2015-12-03 2017-06-08 Intel Corporation A hybrid microelectronic substrate and methods for fabricating the same
WO2017099750A1 (en) * 2015-12-09 2017-06-15 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
US10280076B2 (en) * 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP2018116974A (ja) * 2017-01-16 2018-07-26 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR102029099B1 (ko) * 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596624B1 (en) * 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
JP3540728B2 (ja) 2000-08-11 2004-07-07 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US6512300B2 (en) * 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
WO2002096166A1 (en) * 2001-05-18 2002-11-28 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (mems) devices on low-temperature co-fired ceramic (ltcc) substrates
US6559530B2 (en) * 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6828172B2 (en) * 2002-02-04 2004-12-07 Delphi Technologies, Inc. Process for a monolithically-integrated micromachined sensor and circuit
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US6861754B2 (en) * 2003-07-25 2005-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with anchor type seal ring

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262473A (ja) * 2005-03-14 2006-09-28 Avago Technologies General Ip (Singapore) Private Ltd 音響共振器および電子回路の垂直方向のモノリシック集積
JP2007074727A (ja) * 2005-09-05 2007-03-22 St Microelectronics Sa 音響共振器を含む集積回路
JP2009516597A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械素子を作製する方法及び微小電気機械素子
JP2009071263A (ja) * 2007-08-20 2009-04-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009064879A (ja) * 2007-09-05 2009-03-26 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4675945B2 (ja) * 2007-09-06 2011-04-27 株式会社東芝 半導体装置
JP2009064954A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 半導体装置およびその製造方法
WO2012133098A1 (ja) * 2011-03-31 2012-10-04 日本ゼオン株式会社 半導体装置及びその製造方法
JPWO2012133098A1 (ja) * 2011-03-31 2014-07-28 日本ゼオン株式会社 半導体装置及びその製造方法
KR20200002556A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 휨 감소를 위한 인포 패키지 지지
US10651131B2 (en) 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
KR102170575B1 (ko) * 2018-06-29 2020-10-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 휨 감소를 위한 인포 패키지 지지
US10886238B2 (en) 2018-06-29 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
US11764165B2 (en) 2018-06-29 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage

Also Published As

Publication number Publication date
US7030494B2 (en) 2006-04-18
JP4269806B2 (ja) 2009-05-27
US20040262716A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
JP4269806B2 (ja) 半導体装置およびその製造方法
JP3925809B2 (ja) 半導体装置およびその製造方法
US7676912B2 (en) Method of manufacturing electronic component package
JP3918681B2 (ja) 半導体装置
JP4093818B2 (ja) 半導体装置の製造方法
JP2004349361A (ja) 半導体装置およびその製造方法
JP2006203079A (ja) 半導体装置および半導体装置の製造方法
US20090039510A1 (en) Semiconductor device and manufacturing method thereof
US7972903B2 (en) Semiconductor device having wiring line and manufacturing method thereof
JP6894754B2 (ja) 半導体装置
US7417309B2 (en) Circuit device and portable device with symmetrical arrangement
JP2004221417A (ja) 半導体装置およびその製造方法
US7906838B2 (en) Electronic component package and method of manufacturing same
JP2003318323A (ja) 半導体装置およびその製造方法
JP4073308B2 (ja) 回路装置の製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP5067056B2 (ja) 半導体装置
JP4513302B2 (ja) 半導体装置
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4316623B2 (ja) 半導体装置の製造方法
JP2007180445A (ja) 回路装置およびその製造方法
JP2009071263A (ja) 半導体装置およびその製造方法
JP3863816B2 (ja) 回路装置
JP2005116714A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060405

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees