JP2009071263A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009071263A JP2009071263A JP2007339691A JP2007339691A JP2009071263A JP 2009071263 A JP2009071263 A JP 2009071263A JP 2007339691 A JP2007339691 A JP 2007339691A JP 2007339691 A JP2007339691 A JP 2007339691A JP 2009071263 A JP2009071263 A JP 2009071263A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- semiconductor substrate
- forming
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【解決手段】 絶縁膜3およびシリコン基板1の上面中央部に設けられた凹部5内には、MEMS部材を構成する片持ち状の可動電極9が可動可能に配置されている。凹部5の周囲における絶縁膜3の上面には空間形成膜10の下面周辺部が接着剤等を介して固着されている。この状態では、空間形成膜10下における凹部5内には、可動電極9の可動を許容するための空間11が形成されている。
【選択図】 図1
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記保護膜は前記半導体基板の凹部上およびその周囲における前記半導体基板上に設けられ、前記凹部の空間を形成していることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記保護膜は、前記半導体基板の凹部の周囲における前記半導体基板上に設けられた枠状の台座上に設けられていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記保護膜は、その下面において前記半導体基板の凹部に対応する部分に凹部を有することを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記保護膜は前記半導体基板上の全面に設けられていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜が設けられ、前記半導体基板の凹部上における前記絶縁膜上に水分不透過膜が設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項6に記載の発明において、前記水分不透過膜は前記保護膜の周囲を覆う枠状の脚部を有することを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項6または7に記載の発明において、前記水分不透過膜は金属膜からなることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記金属膜は下地金属層と該下地金属層上に設けられた上部金属層との2層構造となっていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体基板の上面に前記微小電気機構体を駆動する駆動回路を含む集積回路が前記微小電気機構体に接続されて設けられていることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項10に記載の発明において、前記微小電気機構体と前記集積回路とは、前記集積回路上に形成された絶縁膜上に設けられた下層配線により接続されていることを特徴とするものである。
請求項12に記載の発明に係る半導体装置は、請求項11に記載の発明において、前記集積回路は、前記半導体基板の凹部の底面に対応する領域を含んで形成されていることを特徴とするものである。
請求項13に記載の発明に係る半導体装置は、請求項10に記載の発明において、前記微小電気機構体と前記集積回路とは、前記集積回路の内部配線によって接続されていることを特徴とするものである。
請求項14に記載の発明に係る半導体装置は、請求項10乃至13に記載の発明において、前記微小電気機構体は電極を有し、前記電極は前記凹部の底面に設けられていることを特徴とするものである。
請求項15に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜が設けられ、前記絶縁膜上に上層配線が設けられていることを特徴とするものである。
請求項16に記載の発明に係る半導体装置は、請求項15に記載の発明において、前記絶縁膜上に前記上層配線と同一の材料からなる金属層が前記保護膜に対応する領域に形成されていることを特徴とするものである。
請求項17に記載の発明に係る半導体装置は、請求項16に記載の発明において、前記絶縁膜に前記保護膜の周囲を囲む溝が形成され、前記金属層は前記溝内に形成された脚部を有することを特徴とするものである。
請求項18に記載の発明に係る半導体装置は、請求項15に記載の発明において、前記上層配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項19に記載の発明に係る半導体装置は、請求項18に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項20に記載の発明に係る半導体装置は、請求項19に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項21に記載の発明に係る半導体装置は、請求項15に記載の発明において、前記上層配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とするものである。
請求項22に記載の発明に係る半導体装置は、請求項21に記載の発明において、前記上層配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項23に記載の発明に係る半導体装置の製造方法は、半導体基板の上面に凹部を形成する工程と、前記半導体基板の凹部内に微小電気機構体を形成する工程と、前記半導体基板の凹部上に、少なくとも前記半導体基板の凹部内を密閉空間とするための保護膜を形成する工程と、を有することを特徴とするものである。
請求項24に記載の発明に係る半導体装置の製造方法は、請求項23に記載の発明において、前記保護膜は前記半導体基板の凹部上およびその周囲における前記半導体基板上に形成することを特徴とするものである。
請求項25に記載の発明に係る半導体装置の製造方法は、請求項24に記載の発明において、前記保護膜を形成する工程は、前記半導体基板の凹部の周囲における前記半導体基板上に枠状の台座を形成し、前記台座上に前記保護膜を形成する工程を含むことを特徴とするものである。
請求項26に記載の発明に係る半導体装置の製造方法は、請求項23に記載の発明において、前記保護膜を形成する工程は、前記半導体基板上の全面に前記保護膜を形成し、前記保護膜の下面において前記半導体基板の凹部に対応する部分に凹部を形成する工程を含むことを特徴とするものである。
請求項27に記載の発明に係る半導体装置の製造方法は、請求項24に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜を形成し、前記半導体基板の凹部上における前記絶縁膜上に水分不透過膜を形成する工程を有することを特徴とするものである。
請求項28に記載の発明に係る半導体装置の製造方法は、請求項27に記載の発明において、前記水分不透過膜を形成する工程は、前記保護膜の周囲における前記絶縁膜に形成された枠状の溝内にその一部からなる脚部を形成する工程を含むことを特徴とするものである。
請求項29に記載の発明に係る半導体装置の製造方法は、請求項27または28に記載の発明において、前記水分不透過膜は、下地金属層と該下地金属層上に形成された上部金属層との2層構造として形成することを特徴とするものである。
請求項30に記載の発明に係る半導体装置の製造方法は、請求項23に記載の発明において、前記半導体基板の凹部内を含む前記半導体基板上に下層配線を前記微小電気機構体に接続させて形成する工程を有することを特徴とするものである。
請求項31に記載の発明に係る半導体装置の製造方法は、請求項30に記載の発明において、前記半導体基板の上面に集積回路および該集積回路に接続された複数の接続パッドが設けられ、前記下層配線は前記接続パッドに接続させて形成することを特徴とするものである。
請求項32に記載の発明に係る半導体装置の製造方法は、請求項23に記載の発明において、前記半導体基板の凹部の底面を含む前記半導体基板の上面に微小電気機構体ドライバ集積回路を含む集積回路および該集積回路に接続された複数の接続パッドが設けられ、前記微小電気機構体は前記微小電気機構体ドライバ集積回路に接続させて形成することを特徴とするものである。
請求項33に記載の発明に係る半導体装置の製造方法は、請求項31または32に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜を形成し、前記絶縁膜上に上層配線を前記接続パッドに接続させて形成する工程を有することを特徴とするものである。
請求項34に記載の発明に係る半導体装置の製造方法は、請求項33に記載の発明において、前記上層配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とするものである。
請求項35に記載の発明に係る半導体装置の製造方法は、請求項34に記載の発明において、前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項36に記載の発明に係る半導体装置の製造方法は、請求項35に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項37に記載の発明に係る半導体装置の製造方法は、請求項33に記載の発明において、前記上層配線の接続パッド部以外を覆うオーバーコート膜を形成する工程を有することを特徴とするものである。
請求項38に記載の発明に係る半導体装置の製造方法は、請求項37に記載の発明において、前記上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、平面方形状のシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
図16はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、凹部5の周囲における下層配線6b、6cを含む絶縁膜3の上面に感光性ポリイミド系樹脂等からなるシート状の空間形成膜31の下面周辺部を固着し、凹部5上における保護樹脂膜12の上面に金属保護膜(水分不透過膜)32を設けた点である。この場合、金属保護膜32は、配線14と同様に、保護樹脂膜12の上面に設けられた銅等からなる下地金属層33と、下地金属層33の上面に設けられた銅からなる上部金属層34との2層構造となっている。
図18はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図16に示す半導体装置と異なる点は、空間形成膜31の周囲における保護樹脂膜12に平面ほぼ円形または方形の枠状の溝35を設け、この溝35内に金属保護膜32のうちの少なくとも下地金属層33からなる脚部32aを設けた点である。この場合、脚部32aは、空間形成膜31のほぼ全周囲を囲むように形成されているが、下層配線6b、6cと交差する部分では、下層配線6bまたは6cの少なくとも一方に達しない長さに形成され、下層配線6b、6cが金属保護膜32の脚部32aを介してショートされないようになっている。
図19はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図16に示す半導体装置と異なる点は、凹部5の周囲における下層配線6b、6cを含む絶縁膜3の上面に感光性ポリイミド系樹脂等からなる方形枠状の台座36を設け、台座36の上面に感光性ポリイミド系樹脂等からなる空間形成膜31を設けた点である。
次に、可動電極9の上面の高さ位置が絶縁膜3の上面と同じかそれよりも高くなっても、可動電極9を可動可能とすることができる他の実施形態について説明する。図20はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図19に示す半導体装置と大きく異なる点は、台座36および空間形成膜31を省略し、その代わりに、絶縁膜3上に、凹部5およびその周囲に対応する部分における下面に凹部42を有する空間形成膜41を設けた点である。
図27はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置は、MEMS駆動用の集積回路52から直接MEMS部材5に接続するようにしたものである。すなわち、図16に示す半導体装置と大きく異なる点は、下層配線6b、6cは、MEMS駆動用の集積回路52の内部配線となっており、下層配線6b、6c上に酸化シリコン等からなる絶縁膜3が設けられている。また、下層配線6aは省略されている。
図28はこの発明の第7実施形態としての半導体装置の断面図を示す。この実施形態においても、MEMS駆動用の集積回路52から直接MEMS部材5に接続するようにしたものであるが、図27に示す半導体装置と異なる点は、空間形成膜31の周囲における保護樹脂膜12に平面ほぼ円形または方形枠状の溝35を設け、この溝35内に金属保護膜32のうちの少なくとも下地金属層33からなる脚部32aを設けた点である。この場合、保護樹脂膜12は金属保護膜32の脚部32aによって完全に覆われているため、空間11の耐湿性をより一層向上することができる。このようにしても、下層配線6b、6cは、絶縁膜3下に設けられているため、金属保護膜32の脚部32aを介してショートすることはない。
図29はこの発明の第8実施形態としての半導体装置の断面図を示す。この実施形態においても、MEMS駆動用の集積回路52から直接MEMS部材5に接続するようにしたものであるが、図27に示す半導体装置と大きく異なる点は、金属保護膜32を省略し、空間形成膜31をガラスや金属等の水分不透過材料によって形成した点である。この場合、空間形成膜31は凹部5の周囲における絶縁膜3の上面に接着剤(図示せず)等を介して固着されている。また、上層配線14の接続パッド部の一部およびその上面に設けられた柱状電極17は、空間形成膜32上における保護樹脂膜12上に配置されている。
図30はこの発明の第9実施形態としての半導体装置の断面図を示す。この実施形態においても、MEMS駆動用の集積回路52から直接MEMS部材5に接続するようにしたものであるが、第6乃至第8実施形態と異なり、下層配線6bおよび6cは、接続パッド2、接続パッド部8および下部電極7と同一面に形成されていない。すなわち、シリコン基板1の凹部5の底面には、下部電極7および接続パッド部8のみが設けられている。また、シリコン基板1の凹部5の底面に対応する領域も含めてシリコン基板1の上面にはMEMS駆動用の集積回路53が設けられている。そして、この実施形態においては、下部電極7および接続パッド部8はMEMS駆動用の集積回路53の内部配線に接続されている。この場合、下部電極7または接続パッド部8に接続された集積回路53の内部配線は、適宜、接続パッド2に接続されている。
上記各実施形態では、例えば、図1に示すように、柱状電極17を有する場合について説明したが、これに限定されるものではない。例えば、図31に示すこの発明の第10実施形態のように、上層配線14を含む保護樹脂膜12の上面にソルダーレジスト等からなるオーバーコート膜61を形成し、オーバーコート膜61に形成された開口部62を介して露出された上層配線14の接続パッド部上に半田ボール19を形成するようにしてもよい。
2 接続パッド
3 絶縁膜
5 凹部
6a、6b、6c 下層配線
7 下部電極
8 接続パッド部
9 可動電極
10 空間形成膜
11 空間
12 保護膜
14 上層配線
17 柱状電極
18 封止膜
19 半田ボール
31 空間形成膜
32 金属保護膜
32a 脚部
36 台座
41 空間形成膜
42 凹部
44 下層保護膜
61 オーバーコート膜
Claims (38)
- 上面に凹部を有する半導体基板と、前記半導体基板の凹部内に設けられた微小電気機構体と、前記半導体基板の凹部上に設けられ、少なくとも前記凹部の上部を覆う保護膜とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記保護膜は前記半導体基板の凹部上およびその周囲における前記半導体基板上に設けられ、前記凹部の空間を形成していることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記保護膜は、前記半導体基板の凹部の周囲における前記半導体基板上に設けられた枠状の台座上に設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記保護膜は、その下面において前記半導体基板の凹部に対応する部分に凹部を有することを特徴とする半導体装置。
- 請求項4に記載の発明において、前記保護膜は前記半導体基板上の全面に設けられていることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜が設けられ、前記半導体基板の凹部上における前記絶縁膜上に水分不透過膜が設けられていることを特徴とする半導体装置。
- 請求項6に記載の発明において、前記水分不透過膜は前記保護膜の周囲を覆う枠状の脚部を有することを特徴とする半導体装置。
- 請求項6または7に記載の発明において、前記水分不透過膜は金属膜からなることを特徴とする半導体装置。
- 請求項8に記載の発明において、前記金属膜は下地金属層と該下地金属層上に設けられた上部金属層との2層構造となっていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体基板の上面に前記微小電気機構体を駆動する駆動回路を含む集積回路が前記微小電気機構体に接続されて設けられていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記微小電気機構体と前記集積回路とは、前記集積回路上に形成された絶縁膜上に設けられた下層配線により接続されていることを特徴とする半導体装置。
- 請求項11に記載の発明において、前記集積回路は、前記半導体基板の凹部の底面に対応する領域を含んで形成されていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記微小電気機構体と前記集積回路とは、前記集積回路の内部配線によって接続されていることを特徴とする半導体装置。
- 請求項10乃至13に記載の発明において、前記微小電気機構体は電極を有し、前記電極は前記凹部の底面に設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜が設けられ、前記絶縁膜上に上層配線が設けられていることを特徴とする半導体装置。
- 請求項15に記載の発明において、前記絶縁膜上に前記上層配線と同一の材料からなる金属層が前記保護膜に対応する領域に形成されていることを特徴とする半導体装置。
- 請求項16に記載の発明において、前記絶縁膜に前記保護膜の周囲を囲む溝が形成され、前記金属層は前記溝内に形成された脚部を有することを特徴とする半導体装置。
- 請求項15に記載の発明において、前記上層配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
- 請求項18に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
- 請求項19に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項15に記載の発明において、前記上層配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とする半導体装置。
- 請求項21に記載の発明において、前記上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
- 半導体基板の上面に凹部を形成する工程と、
前記半導体基板の凹部内に微小電気機構体を形成する工程と、
前記半導体基板の凹部上に、少なくとも前記半導体基板の凹部内を密閉空間とするための保護膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項23に記載の発明において、前記保護膜は前記半導体基板の凹部上およびその周囲における前記半導体基板上に形成することを特徴とする半導体装置の製造方法。
- 請求項24に記載の発明において、前記保護膜を形成する工程は、前記半導体基板の凹部の周囲における前記半導体基板上に枠状の台座を形成し、前記台座上に前記保護膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項23に記載の発明において、前記保護膜を形成する工程は、前記半導体基板上の全面に前記保護膜を形成し、前記保護膜の下面において前記半導体基板の凹部に対応する部分に凹部を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項24に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜を形成し、前記半導体基板の凹部上における前記絶縁膜上に水分不透過膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項27に記載の発明において、前記水分不透過膜を形成する工程は、前記保護膜の周囲における前記絶縁膜に形成された枠状の溝内にその一部からなる脚部を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項27または28に記載の発明において、前記水分不透過膜は、下地金属層と該下地金属層上に形成された上部金属層との2層構造として形成することを特徴とする半導体装置の製造方法。
- 請求項23に記載の発明において、前記半導体基板の凹部内を含む前記半導体基板上に下層配線を前記微小電気機構体に接続させて形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項30に記載の発明において、前記半導体基板の上面に集積回路および該集積回路に接続された複数の接続パッドが設けられ、前記下層配線は前記接続パッドに接続させて形成することを特徴とする半導体装置の製造方法。
- 請求項23に記載の発明において、前記半導体基板の凹部の底面を含む前記半導体基板の上面に微小電気機構体ドライバ集積回路を含む集積回路および該集積回路に接続された複数の接続パッドが設けられ、前記微小電気機構体は前記微小電気機構体ドライバ集積回路に接続させて形成することを特徴とする半導体装置の製造方法。
- 請求項31または32に記載の発明において、前記保護膜を含む前記半導体基板上に絶縁膜を形成し、前記絶縁膜上に上層配線を前記接続パッドに接続させて形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項33に記載の発明において、前記上層配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項34に記載の発明において、前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項35に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項33に記載の発明において、前記上層配線の接続パッド部以外を覆うオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項37に記載の発明において、前記上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339691A JP2009071263A (ja) | 2007-08-20 | 2007-12-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213311 | 2007-08-20 | ||
JP2007339691A JP2009071263A (ja) | 2007-08-20 | 2007-12-28 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009071263A true JP2009071263A (ja) | 2009-04-02 |
Family
ID=40607159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339691A Pending JP2009071263A (ja) | 2007-08-20 | 2007-12-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009071263A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124282A1 (ja) * | 2011-03-11 | 2012-09-20 | パナソニック株式会社 | センサ |
US10068775B2 (en) | 2015-09-09 | 2018-09-04 | Toshiba Memory Corporation | Method of bonding supporting substrate with device substrate for fabricating semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004148834A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 液滴発生器のダイの加工 |
JP2004255487A (ja) * | 2003-02-25 | 2004-09-16 | Nippon Telegr & Teleph Corp <Ntt> | Memsの製造方法 |
JP2005026269A (ja) * | 2003-06-30 | 2005-01-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2005309174A (ja) * | 2004-04-23 | 2005-11-04 | Seiko Epson Corp | 波長可変フィルタ及びその製造方法 |
JP2006121653A (ja) * | 2004-09-27 | 2006-05-11 | Seiko Epson Corp | Mems振動子の周波数調整方法およびmems振動子 |
JP2007095996A (ja) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | 半導体装置 |
-
2007
- 2007-12-28 JP JP2007339691A patent/JP2009071263A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004148834A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 液滴発生器のダイの加工 |
JP2004255487A (ja) * | 2003-02-25 | 2004-09-16 | Nippon Telegr & Teleph Corp <Ntt> | Memsの製造方法 |
JP2005026269A (ja) * | 2003-06-30 | 2005-01-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2005309174A (ja) * | 2004-04-23 | 2005-11-04 | Seiko Epson Corp | 波長可変フィルタ及びその製造方法 |
JP2006121653A (ja) * | 2004-09-27 | 2006-05-11 | Seiko Epson Corp | Mems振動子の周波数調整方法およびmems振動子 |
JP2007095996A (ja) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124282A1 (ja) * | 2011-03-11 | 2012-09-20 | パナソニック株式会社 | センサ |
US9231119B2 (en) | 2011-03-11 | 2016-01-05 | Panasonic Intellectual Property Management Co., Ltd. | Sensor |
US10068775B2 (en) | 2015-09-09 | 2018-09-04 | Toshiba Memory Corporation | Method of bonding supporting substrate with device substrate for fabricating semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4269806B2 (ja) | 半導体装置およびその製造方法 | |
TWI464842B (zh) | 電子元件封裝體及其製造方法 | |
US20100133640A1 (en) | Packaging method and packaging structure | |
TWI493634B (zh) | 晶片封裝體及其形成方法 | |
TW200941688A (en) | Semiconductor device and manufacturing method thereof | |
TWI578411B (zh) | 晶片封裝體的製造方法 | |
US20130307147A1 (en) | Chip package and method for forming the same | |
JP2009043857A (ja) | 半導体装置およびその製造方法 | |
TW201306188A (zh) | 晶片封裝體及其製造方法 | |
US9034681B2 (en) | Chip package and method for forming the same | |
JP4675945B2 (ja) | 半導体装置 | |
JP2009071263A (ja) | 半導体装置およびその製造方法 | |
US8319346B2 (en) | Semiconductor structure and manufacturing method of semiconductor structure | |
JP2014241446A (ja) | センサーパッケージおよびその製造方法 | |
JP2010056266A (ja) | 半導体装置の製造方法 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
JP7230462B2 (ja) | 半導体装置およびその製造方法 | |
US8487443B2 (en) | Semiconductor structure, manufacturing method of semiconductor structure and semiconductor device | |
JP2011103473A (ja) | センサーパッケージおよびその製造方法 | |
JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
KR101026427B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
JP2006073852A (ja) | センサーパッケージおよびその製造方法 | |
JP2006310428A (ja) | 半導体装置およびその製造方法 | |
JP4537829B2 (ja) | センサーパッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140225 |