JP2006173596A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2006173596A
JP2006173596A JP2005336491A JP2005336491A JP2006173596A JP 2006173596 A JP2006173596 A JP 2006173596A JP 2005336491 A JP2005336491 A JP 2005336491A JP 2005336491 A JP2005336491 A JP 2005336491A JP 2006173596 A JP2006173596 A JP 2006173596A
Authority
JP
Japan
Prior art keywords
substrate
opening
film
forming
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005336491A
Other languages
English (en)
Other versions
JP2006173596A5 (ja
JP5072217B2 (ja
Inventor
Yoshiaki Yamamoto
良明 山本
Koichiro Tanaka
幸一郎 田中
Atsuo Isobe
敦生 磯部
Daisuke Oogarakon
大輔 大柄根
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005336491A priority Critical patent/JP5072217B2/ja
Publication of JP2006173596A publication Critical patent/JP2006173596A/ja
Publication of JP2006173596A5 publication Critical patent/JP2006173596A5/ja
Application granted granted Critical
Publication of JP5072217B2 publication Critical patent/JP5072217B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】新たな方法により基板から薄膜トランジスタ、及び該薄膜トランジスタを有する回路や半導体装置を分離し、可撓性を有する基板へ転置する方法を提供することを課題とする。
【解決手段】絶縁膜に広い、又は複数の開口部を形成し、該開口部に薄膜トランジスタに接続された導電膜を形成し、その後、剥離層を用いて、薄膜トランジスタを有する層を、導電膜等が形成された基板へ転置することを特徴とする。さらに加えて本発明の薄膜トランジスタは、レーザ照射により結晶化された半導体膜を有し、レーザ照射時において、剥離層が露出することを防止し、直接剥離層にレーザ照射されないことを特徴とする。
【選択図】なし

Description

本発明は、半導体装置、及びその作製方法に関する。
プラスチック基板などの可撓性を有する基板は、ガラス基板に比べて多くの利点を有する。そのため、可撓性基板を用いた半導体装置を形成する方法が開発されている。
例えば支持基板上に、剥離層を介してドライバー回路を形成した後、該剥離層を除去することにより、支持基板からドライバー回路を分離し、プラスチック基板のような別基板へ機械的に接着し、電気的な接続を行う方法がある(特許文献1参照)。
特開平8−254686号公報
上記特許文献1とは異なる方法により基板から薄膜トランジスタ、及び該薄膜トランジスタを有する回路や半導体装置を分離し、可撓性を有する基板へ転置する方法を提供することを課題とする。
また上記特許文献1によると、基板の一表面に剥離層を形成し、該剥離層上にドライバー回路を形成し、その後剥離層を除去することが記載されている。このような場合、基板からドライバー回路が分離するとき、基板とドライバー回路とは完全に分離してしまい、非常に薄くて軽いドライバー回路等は飛散してしまうことがある。そこで本発明は、回路や半導体装置を、簡便、且つ正確に基板から分離する新たな方法を提供することを課題とする。
また本発明により基板から回路や半導体装置を分離する場合において、半導体膜をレーザ照射により結晶化するとき、該レーザ照射による不具合を低減することを課題とする。
上記課題を鑑み本発明は、絶縁膜に従来の開口部よりも広い、又は複数の開口部を形成し、該開口部に薄膜トランジスタに接続された導電膜を形成し、その後、剥離層を除去し、薄膜トランジスタを有する層を、別基板へ転置することを特徴とする。別基板には、導電膜等が形成されている。その結果、薄膜トランジスタに接続された導電膜と、転置先の基板上の導電膜との接続を簡便なものとすることができる。また剥離層を選択的に形成することにより、薄膜トランジスタを有する層が飛散することを防止できる。
さらに本発明の薄膜トランジスタは、レーザ照射により結晶化された半導体膜を有し、レーザ照射時において、剥離層が露出することを防止し、直接剥離層にレーザ照射されないことを特徴とする。その結果、剥離層のピーリングを防止することができる。
また本発明の薄膜トランジスタの作製工程において、基板の周囲の絶縁膜、半導体膜、又は剥離層を除去することを特徴とする。その結果、ゴミの発生を低減することができる。
具体的な本発明は、第1の基板上に剥離層を選択的に形成し、剥離層上に複数の薄膜トランジスタを有する層を形成し、薄膜トランジスタの半導体膜の一部が露出するように第1の開口部、及び第1の基板が露出するように剥離層間に第2の開口部を形成し、第1の開口部及び第2の開口部に第1の導電膜を形成し、第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、剥離層を露出するように第3の開口部を形成し、第3の開口部にエッチング剤を導入して剥離層を除去することにより、第1の基板から複数の薄膜トランジスタを有する層を分離し、配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、複数の薄膜トランジスタを有する層と第2の基板を貼り合わせることを特徴とする半導体装置の作製方法である。
本発明の別形態は、第1の基板上に剥離層を選択的に形成し、剥離層上に下地絶縁膜を形成し、基板の周囲の下地絶縁膜を除去し、下地絶縁膜上に半導体膜を形成し、基板の周囲の半導体膜を除去し、剥離層を露出することなく、半導体膜にマーカーを形成し、マーカーを利用して、半導体膜にレーザ照射し、半導体膜を加工して島状の半導体膜を形成し、島状の半導体膜上に、ゲート絶縁膜、ゲート電極を順に形成し、ゲート電極を用いて、島状の半導体膜の一部に不純物を添加して不純物領域を形成し、不純物領域が露出するように第1の開口部、及び第1の基板が露出するように剥離層間に第2の開口部を形成し、第1の開口部及び第2の開口部に第1の導電膜を形成し、第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、剥離層を露出するように第3の開口部を形成し、第3の開口部にエッチング剤を導入して剥離層を除去することにより、第1の基板から複数の薄膜トランジスタを有する層を分離し、配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、複数の薄膜トランジスタを有する層と第2の基板を貼り合わせることを特徴とする半導体装置の作製方法である。
本発明において、剥離層間に複数の第2の開口部を設けるとよい。その結果、薄膜トランジスタに接続された導電膜と、転置先の基板上の導電膜との接続を簡便なものとすることができる。
本発明において、剥離層を露出することなく、半導体膜にマーカーを形成することができるため、剥離層のピーリングを防止することができる。剥離層上に形成される半導体膜以外の領域の半導体膜にマーカを形成する。
また本発明の別形態は、複数の薄膜トランジスタを有する層と、第1の開口部内に形成された、薄膜トランジスタの半導体膜に接続されたソース電極又はドレイン電極と、薄膜トランジスタ間に設けられた第2の開口部内に形成された、ソース電極又はドレイン電極に接続された配線と、基板と、基板上に設けられた導電膜とを有し、配線と、導電膜とは、薄膜トランジスタを有する層と基板を貼り合わせることにより、電気的に接続されていることを特徴とする半導体装置である。
本発明において、薄膜トランジスタは、40nm〜170nmの膜厚を有する半導体膜を有している。その結果、非常に薄型の半導体装置を形成することができる。
本発明は、剥離層を選択的に形成することにより、基板と下地絶縁層が密着した領域を設けることができ、薄膜集積回路の飛散を防止し、その製造を容易に行うことができる。
本発明により、薄膜トランジスタに接続され、従来の開口部よりも広い開口部、又は複数の開口部に形成された導電膜と、転置先の基板上の導電膜との接続を簡便なものとすることができ、さらに、接触不良の低減と接着の強度を高めることができる。
またさらに本発明により、剥離層のピーリングを防止することができる。
また本発明により、ゴミの発生を低減することができる。
また、本発明は、シリコン基板以外の基板を用いて半導体装置を製造するため、大量の半導体装置を一度に形成することが可能となり、コストを低減した半導体装置を提供することができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、半導体装置の作製方法について説明する。
図1(A)に示すように、基板100上に剥離層101を形成する。剥離層101は、スパッタリング法やプラズマCVD法等により形成することができる。また剥離層101の材料として、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、鉛(Pb)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択されたいずれか一つ元素若しくは複数の元素、又は上記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を用いることができる。または上記元素の酸化物、窒化物、酸化窒化物を用いることもできる。なお珪素を含む層の場合、その結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
また剥離層101の構造は、単層構造又は積層構造を用いることができる。なお単層構造の剥離層101を用いる場合、その材料はタングステン、モリブデン、又はそれらの混合物を用いることができ、それら材料を酸化物、窒化物、酸化窒化物として用いてもよい。タングステンとモリブデンの混合物とは、例えばそれらの合金が該当する。一方、剥離層101に積層構造を用いる場合、下層にはタングステン、モリブデン、又はそれらの混合層を用い、上層にはタングステン、モリブデン、若しくはそれら混合層のいずれかの酸化物、窒化物、酸化窒化物を用いると好ましい。例えばタングステンと、タングステンの酸化物からなる積層構造を用いる場合、タングステンを形成し、その上に酸化珪素等の酸化物を形成すると、タングステンと、酸化珪素との界面にタングステンを有する酸化物が形成される。これを利用して、タングステンと、タングステンの酸化物からなる剥離層を形成することができる。またタングステン上に窒化珪素等の窒化物を形成すると、タングステンと窒化珪素との界面にタングステンを有する窒化物が形成される。これを利用して、タングステンと、タングステンの窒化物から成る剥離層を形成することができる。このような作製工程は、モリブデンや、タングステンとモリブデンの混合物等のその他の剥離層材料に対しても同様に用いることができる。
なおタングステンの酸化物とは、WOx(x=2〜3)と表すことができる。具体的には、X=2のときWO、X=2.5のときW、X=2.75のときW11、X=3のときWOなどがある。なおタングステンの酸化物は、上記化学式、特にXの値に限定されるものではない。このタングステンの酸化物の構造により、エッチングレートが決まるため、所望のエッチングレートとなるようにタングステンの酸化物を選択することができる。例えば、酸素雰囲気で、スパッタリング法により作製されたタングステンの酸化物は、後述するエッチング材料に対するエッチレートが良好である。このときのタングステンの酸化物は、WOx(X=0〜3)の範囲にあることがわかっている。
本実施の形態では、剥離層101にタングステンを有する膜を用い、それを基板100全面に形成した後、それをフォトリソグラフィ法により加工して、選択的に形成された剥離層101を作製する。このように選択的に剥離層101を形成することにより、剥離層101を除去したとき、基板100から薄膜トランジスタ等が完全に分離することがない。その結果、非常に薄くて軽い薄膜トランジスタ等が基板から飛散することがなく、別の基板へ簡便に転置することができる。但し本発明は、これに限定されず、基板100全面に形成された状態の剥離層101を用いて、後の工程を施してもよい。
また図中領域Aは基板100の端部、領域Bはマーカー135を形成する領域、領域Cは薄膜トランジスタが形成される領域である(図13(A)を参照)。領域Bにおいて少なくとも、後に形成されるマーカー135の下方には、剥離層101を形成しないようにする(図13(A)参照)。また、後に形成されるマーカー135の下方に剥離層101が形成される場合、それを除去すればよい。
このとき、基板100全面に剥離層101を形成すると、基板100の周囲に形成された剥離層101が、その後の工程を行うための基板100の搬送や、各装置への基板100の設置により、微小なゴミを出す原因となる。このようなゴミは、工程中に基板100表面等に付着してしまい、製品の歩留まりを低下させる原因となってしまう。そこで本発明は、基板100の端部、つまり周囲(図中領域Aに相当)には剥離層101を形成しない、又は形成後除去するようにする(図13(A)参照)。基板100周囲の剥離層101を除去する場合は、ドライエッチング、酸素(O)アッシングを用いることができる。
このようにして工程中のゴミの発生を防止することができる。
なお本実施の形態では、基板100に接して剥離層101を形成しているが、これに限定されない。基板100と剥離層101との間には、下地膜として酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等の絶縁膜を形成してもよい。
次に図1(B)に示すように、剥離層101を覆って、下地絶縁膜102を形成する。下地絶縁膜102により、剥離層101や基板100からの不純物の侵入を防止することができる。下地絶縁膜102は、スパッタリング法やプラズマCVD法により形成することができる。
下地絶縁膜の材料として、珪素を有する酸化物、珪素を有する窒化物、又は珪素を有する酸化窒化物を用いることができる。これらの材料をそれぞれ、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜と表記する。
下地絶縁膜102の構造は、単層構造又は積層構造を用いることができる。積層構造の場合、少なくともその一層に窒化珪素膜、又は酸化窒化珪素膜を用いるとよい。このような窒素を有する絶縁膜は、不純物の侵入防止効果が高いからである。また積層構造の場合、最上層及び最下層は酸化珪素膜を用いるとよい。酸化珪素膜は、剥離層101やその後の工程で形成される半導体膜との密着性が高いからである。これらを踏まえると、下地絶縁膜102は、下側から順に、酸化珪素膜、窒化珪素膜、及び酸化珪素膜となる積層構造、又は酸化珪素膜、酸化窒化珪素膜、及び酸化珪素膜となる積層構造を用いると好ましい。なおこのような珪素膜は、プラズマCVD法を用いる場合、原料ガスの制御により、大気に曝すことなく連続的に形成することができる。
このとき、基板100全面に下地絶縁膜102を形成すると、基板100の周囲に形成された下地絶縁膜が、その後の工程を行うための基板100の搬送や、各装置への基板100の設置により、微小なゴミを出す原因となる。このようなゴミは、工程中に基板100表面等に付着してしまい、製品の歩留まりを低下させる原因となってしまう。そこで本発明は、基板100の端部、つまり周囲(図中領域Aに相当)には下地絶縁膜102を形成しない、又は形成後除去するようにする。基板100周囲の下地絶縁膜102を除去する場合は、ドライエッチング、Oアッシングを用いることができる。このようにして工程中のゴミの発生を防止することができる。
このとき好ましくは、領域Bの下地絶縁膜102を一部除去する。但し、領域Bにおいて、剥離層101の端部が露出しないようにする。領域Bは、後の工程で、マーカーを形成するからである。
次に、下地絶縁膜102上に半導体膜103を形成する。半導体膜103は、40nm〜170nmの膜厚を有しており、非常に薄い。また半導体膜の材料としては、珪素、ゲルマニウム、又は珪素及びゲルマニウムとの混在物を用いることができる。また半導体膜の状態は、非晶質の状態(非晶質状態)、結晶性を有する状態(結晶性状態)、及び非晶質状態と結晶性状態とが混在したセミアモルファス半導体(SASとも表記する)の状態のいずれの状態を有してもよい。なおSASには、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体が含まれる。
結晶状態を有する半導体膜は、非晶質半導体膜を形成し、加熱処理により結晶化させて形成することができる。加熱処理とは、加熱炉、レーザ照射、若しくはレーザの代わりにランプから発する光の照射(ランプアニールと表記する)、又はそれらを組み合わせた方法を用いることができる。
レーザ照射を用いる場合、連続発振型のレーザビーム(Continuous−waveレーザビーム:CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。
またパルス発振型のレーザビームであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような繰り返し周波数でレーザを照射させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。 具体的なレーザビームの繰り返し周波数は10MHz以上であって、通常用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を使用する。
レーザビームとしては、Arレーザ、Krレーザ、エキシマレーザ、YAGレーザ、Yレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、GdVOレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。また上記以外に、セラミックレーザを用いてもよい。このようなレーザビームの基本波や、該基本波を非線形光学素子によって第2高調波から第4高調波に変換されたレーザビームを照射することができる。基本波として、Nd:YVOレーザ(基本波1064nm)を用いる場合、その第2高調波の波長は532nmであり、第3高調波の波長は355nmとなる。このように高調波に変換すると、半導体膜へのエネルギー吸収効率を高めることができ、大粒径の結晶を得ることができる。また非線形光学素子の破壊を防ぐため、例えば波長532nmのCWレーザでは、レーザ発振器からのレーザ出力は15W程度となっている。
また高調波をアシストするため、基本波を合わせて照射することで、大粒径の結晶を得ることができる。
このとき、連続発振の基本波のレーザビームと、連続発振の高調波のレーザビームとを照射する以外に、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを補うことができる。
以上のようなレーザ照射において、レーザのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、これらレーザビームを線状に加工して照射する。10Wの緑色のCWレーザの場合、長手方向に300μm、短手方向に10μm程度の線状ビームに加工することができる。
これらレーザビームの走査速度は、10〜2000cm/sec程度とし、半導体膜全体に対してレーザ照射を行うためには、複数回の走査を要する。このとき、レーザ照射領域の端部は重なるように走査する。
このように線状に加工されたレーザビームは、レーザ照射領域の端部に向かって、レーザ強度が弱くなり、良好な結晶性を得ることができないことがある。このような良好な結晶性が得られない領域を不良領域と呼ぶ。不良領域に薄膜トランジスタ、特にそのチャネル形成領域が配置しないように、半導体膜を加工する必要がある。そのため、半導体膜上にレーザ光が照射される位置を正確に制御する必要がある。そのため、基準となるマーカーを半導体膜に設け、該マーカーに基づきCCDカメラ等により位置を制御するとよい。CCDカメラ等の撮影手段にはコンピュータ等がつながれており、コンピュータにより位置制御を行うことができる。
またSiHとF、又はSiHとHを用いて微結晶半導体膜を形成し、その後上記のようなレーザ照射をおこなって結晶化してもよい。
その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を500〜550℃で2〜20時間かけて加熱する。このとき、徐々に高温となるように温度を500〜550℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れが低減される、所謂水素出しを行なうことができる。さらに、結晶化を促進させる金属元素、例えばNiを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。このような加熱炉に加えて上記のようなレーザ照射を行ってもよい。
但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるため、該金属元素を低減又は除去するためのゲッタリング工程を施す。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行なえばよい。ゲッタリングシンクとなる非晶質半導体膜には、アルゴンやリン等の元素を添加しておくとよい。これら元素の添加により、非晶質半導体膜にひずみが生じ、これにより簡便に金属元素を捕獲することができるからである。なおゲッタリングシンクは、金属元素を用いて結晶化された半導体膜に接して形成すると、効率的に捕獲することができ好ましい。
また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、GeF、又はF等のフッ素系ガスと、SiH、又はSi等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を基板100に用いるとよい。
このようなレーザ照射を行う場合、特にCWレーザを用いるとき、剥離層101に直接照射されることを防止する必要がある。それは、レーザのエネルギーによって剥離層101を溶融し、その結果、剥離層や半導体膜に穴が開く現象(以下、ピーリングと呼ぶ)を生じる恐れがあるからである。パルスレーザよりも溶融時間の長いCWレーザを用いるとき、この問題は顕著となる。
そのため本発明は、領域Bにおいて、剥離層101が露出しないように、下地絶縁膜102を除去する。また本発明は、後の工程を経ても、剥離層101が露出しないことを特徴とする。そのため、剥離層101上に少なくとも半導体膜を形成しておくとよい。剥離層101上に設けられた半導体膜等により、レーザのエネルギーが減衰し、剥離層101の溶融を防止することができるからである。特に、レーザエネルギーは半導体膜に吸収されるような波長を選択しているため、半導体膜を、剥離層101上に形成しておくと好ましい。このように、レーザエネルギーが吸収される膜を吸収膜と呼ぶ。
なお吸収膜は、半導体膜103に限定されない。例えば、剥離層101に接して吸収膜を設けてもよく、その材料として酸化珪素、窒化珪素、又は酸化窒化珪素を用いることができる。また、それら材料を有する膜を積層して、吸収膜としてもよい。レーザエネルギーの吸収率は、吸収膜の材料や膜厚、又は積層構造によって制御することができる。このように剥離層101に接して吸収膜を設けることにより、マーカー135の作製工程における、剥離層101の露出防止を考慮したレイアウト制約をなくすことができる。
以上を踏まえ、本実施の形態では、CWレーザを用いて非晶質半導体膜を結晶化する方法を説明する。
まず、図1(C)に示すように、プラズマCVDを用いて、基板100全体に非晶質からなる半導体膜103を形成する。半導体膜の膜厚は、0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmとする。このとき基板100の周囲に形成された非晶質半導体膜は、Oアッシング等により除去する。その結果、ゴミの発生を低減することができる(図13(B)参照)。
上述したように、CWレーザ照射の位置を正確に制御するため、領域Bにおいて、半導体膜103にマーカー135を形成する。(図13(B)参照)。マーカー135は、フォトリソグラフィ法を用いて、半導体膜をエッチングして形成することができる。その他、半導体膜に対してレーザ描画によりマーカーを作製することもできる。このとき、COレーザを使用することができる。このようなマーカー135は基板100の外側に形成されることが多い。それは、基板100が撓む(大型基板になるほど撓みは顕著となる)ため、外側であって、特に少なくとも基板100の四角にマーカーを形成し、全てのマーカーを所定の位置に合わせることにより、撓みの影響を低減することができるからである。またマーカー135はどのような形状を有していてもよく、十字、丸状、角状、線状等を有することができる。
このとき、半導体膜103をエッチングしてマーカー135が形成された領域では、剥離層101上の半導体膜103が除去されている。そのため、剥離層101上の下地絶縁膜102又は半導体膜103が除去されていると、剥離層101は露出してしまう。そこで、剥離層101が露出しないように、マーカー135を形成する。特に、剥離層101に金属元素を有する膜を用いる場合、レーザのエネルギーが吸収されやすく、ピーリングの問題が顕著となるため、剥離層101がレーザ照射されないように、マーカー135の構造を工夫して形成する。
剥離層101が露出しないためには、領域Bであって、特にマーカー135下方の剥離層101を除去すればよい。また領域Bであって、特にマーカー135下方に、剥離層101が形成されている場合、少なくとも下地絶縁膜102又は半導体膜103を残しておく。下地絶縁膜102又は半導体膜103を吸収膜として使用する。半導体膜103を残す場合、剥離層101は選択的に形成されているため、例えば、その剥離層101が形成されていない領域上の半導体膜103にマーカーを形成する。また、剥離層101よりも外側に形成された半導体膜103にマーカーを形成してもよい。
本発明において、剥離層101が露出しないとは、剥離層101に直接レーザが照射されなければよく、剥離層101の側面までをレーザエネルギーを減衰させる膜、例えば半導体膜103で覆っておくとよい。
その後、マーカーを用いて、基板100の位置あわせを行う。このとき、CCDカメラ等、該CCDカメラに繋がれたコンピュータによる画像処理を用いて正確な位置あわせを行うことができる。
次いで、CWレーザを照射して、半導体膜を結晶化させる。
CWレーザが直接剥離層101に照射されない。また剥離層101上に設けられた半導体膜103等によりCWレーザのエネルギーが減衰する。その結果、剥離層101のピーリングを防止することができる。この半導体膜は、レーザ光の吸収層として機能している。半導体膜の材料や膜厚により、吸収層として機能を高めることができる。
なお半導体膜103以外の膜を剥離層101上に形成することもでき、その膜を吸収層として機能させてもよい。そのとき、用いる膜の材料や膜厚により、吸収層としての機能を高めることができる。
このように半導体膜にレーザ照射を行う場合、半導体膜のレーザに対する耐性を高めるために、レーザ照射前に加熱炉による加熱を行うと好ましい。例えば、500℃、1時間の加熱を行う。このとき、剥離層として形成された上記元素の酸化物等の結晶状態に変化を与えることがある。その結果、酸化物両面や、酸化物内の結晶粒界において脆性を高めることができる。すると、後の基板100から薄膜トランジスタ等の分離を簡便なものとすることができる。このような酸化物等の結晶状態に変化を生じさせるためには、400℃〜550℃程度の熱処理を0.5〜5時間程度行うとよい。
図1(D)に示すように、以上のように結晶化された半導体膜103を所定の形状に加工する。なお、加工された半導体膜を島状の半導体膜と呼ぶことができる。このとき、マーカーとして利用された半導体膜は除去される。
その後、図1(E)に示すように、島状の半導体膜を覆うように、ゲート絶縁膜104として機能する絶縁膜を形成する。ゲート絶縁膜は、スパッタリング法やプラズマCVD法を用いて形成することができる。またゲート絶縁膜には、酸化珪素膜、窒化珪素膜、窒素を有する酸化珪素膜等を用いることができる。またゲート絶縁膜の構造は、単層構造、又は積層構造を用いることができる。
ゲート絶縁膜104を介して、半導体膜上にゲート電極105として機能する、導電膜を形成する。ゲート電極の構造は、単層構造であっても、積層構造であってもよい。またゲート電極はタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)から選ばれたいずれか一つの元素若しくは複数の元素、または上記元素を主成分とする合金材料もしくは化合物材料で形成することができる。またはリン等の元素をドープした多結晶珪素を代表とする半導体材料で形成することもできる。本実施の形態では、第1の導電膜106として膜厚が10〜50nm、例えば30nmの窒化タンタル膜を形成し、第2の導電膜107として膜厚200〜400nm、例えば370nmのタングステン膜を順次形成する。このようなタングステンや窒化タンタルは耐熱性が高いため、後の工程での加熱処理の温度制約を緩和することができる。
その後、第1の導電膜106、第2の導電膜107上に有機材料(代表的にはレジスト)、又は無機材料(代表的には酸化珪素)等からなるマスクを形成し、所定の形状となるようにエッチング処理を行う。無機材料からなるマスクとしては、酸化珪素膜を用いることができ、これを用いてエッチングすることにより、第1の導電膜106及び第2の導電膜107を微細なものとすることができる。
また第1の導電膜106及び第2の導電膜107を微細加工する場合、該マスクを細める、いわゆるスリミング工程を行うとよい。例えば、レジストからなるマスクを形成した後、Oアッシング等により、マスクの幅を細めることができる。このようなマスクを用いて第1の導電膜106及び第2の導電膜107をエッチングすることで、微細なゲート幅を有するゲート電極105を作製することができる。このようなゲート電極は、薄膜トランジスタの微細加工につながり、高集積化された薄膜集積回路を作製することができる。
次に、島状の半導体膜に不純物元素を添加して、不純物領域108を形成する。このとき、ゲート電極105を用いて、自己整合的に不純物元素を添加することができる。また不純物元素には、リンや砒素が代表であるn型のものと、ボロンが代表であるp型のものがある。これらを使い分けることにより、CMOS回路、NMOS回路、PMOS回路を作製することができる。
その後、ゲート電極105等を覆うように絶縁物110を形成する。絶縁膜は、スパッタリング法やプラズマCVD法を用いて形成することができる。絶縁膜の材料としては、酸化珪素、窒化珪素、酸化窒化珪素等の無機材料、又は有機樹脂等の有機材料を用いることができる。次いで、少なくともゲート電極105の側面のみに絶縁物110が残るように、垂直方向を主体とした異方性エッチングによりエッチングする。このようにゲート電極105の側面に形成された絶縁物110を、サイドウォールと呼ぶことができる(図2(A)参照)。
このサイドウォール形成のためのエッチングでは、エッチングレートによっては、ゲート絶縁膜104もエッチングされてしまう。但し、サイドウォールの材料と、ゲート絶縁膜の材料、エッチング剤によっては、ゲート絶縁膜を残すことができる。
続いて、サイドウォールをマスクとして用いて、不純物元素を添加する。その結果、サイドウォール下方に形成される低濃度に不純物元素を有する低濃度不純物領域108aと、その両側に形成される高濃度に不純物元素を有する高濃度不純物領域108bとが形成される。このように2つの不純物領域を設けることにより、ゲート幅が微細化されたときに生じる短チャネル効果を防止することができる。
なお低濃度不純物領域を有し、該低濃度不純物領域がゲート電極と重ならない構造をLDD(Lightly Doped Drain)構造といい、高濃度不純物領域のみを有する構造をシングルドレイン構造と表記する。また低濃度不純物領域がゲート電極を重なる場合、その構造をGOLD(Gate−drain Overlapped LDD)構造を表記する。
またサイドウォールの存在やその幅により、不純物形成領域の有無やその大きさを制御することができる。さらに不純物元素の添加速度、添加密度、添加時間により、不純物領域の濃度を制御することができる。
その後、島状の半導体膜、ゲート電極105、ゲート絶縁膜104等を覆って、絶縁膜111を形成する。絶縁膜111は、SOG法、液滴吐出法、スパッタリング法、又はプラズマCVD法により形成することができる。また絶縁膜は、単層構造であっても、積層構造であってもよい。また絶縁膜の材料として、無機材料、又は有機材料を用いることができ、積層構造をとる場合、下から順に無機材料と有機材料とが積層した構造とするとよい。有機材料を用いると、平坦性を高めることができる。このような有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料を含む液体材料を出発原料として形成される絶縁膜である。無機材料を用いると、不純物が半導体膜に侵入することを防止できる。このような無機材料としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜がある。
本実施の形態では、プラズマCVD法を用いた連続成膜により、下から順に、窒化珪素膜、シロキサンを積層する。これら絶縁膜111を形成する前、または積層構造の絶縁膜111とする場合では、いずれかの絶縁膜を形成した後に加熱処理を施すとよい。加熱処理には、半導体膜の結晶化に用いた手段と同様のものを使用することができる。加熱処理により、絶縁膜111が有する水分が拡散し、半導体膜の欠陥を低減することができ、また不純物領域108の活性化等を行うことができる。
その後、図2(B)に示すように、不純物領域に接続する配線を形成するため、絶縁膜111に開口部を形成する。このとき半導体膜の一部である不純物領域が露出するように開口部113aを形成すると同時に、所定の領域、例えば選択的に形成された剥離層101間に、基板100が露出するような開口部113bも形成する。開口部は所定の領域にレジスト等からなるマスクを形成し、エッチングにより形成することができる。本開口部を形成する工程において、剥離層101を露出させないようにする。剥離層101が露出すると、後の工程である開口部に形成された導電膜のエッチングにより剥離層101がエッチングされる恐れがあるからである。そのため、剥離層と、開口部に形成された導電膜とのエッチングの選択比がとれる場合であれば、剥離層101は露出しても構わない。
次いで、図2(C)に示すように、不純物領域が露出するように設けられた開口部113aと、基板100が露出するように設けられた開口部113bに導電膜を形成する。導電膜は、スパッタリング法やプラズマCVD法を用いて作製することができる。また導電膜の構造は、単層構造、又は積層構造を用いることができる。また導電膜の材料としては、チタン(Ti)、アルミニウム(Al)、ネオジウム(Nd)から選択された一つの元素、又は複数の元素、若しくは上記元素を主成分とする合金材料若しくは化合物材料を用いることができる。なお積層構造を用いる場合、上記導電膜材料との間に、バリア膜を形成してもよい。バリア膜は、上記導電膜材料が拡散して半導体膜に侵入することを防止できる。またバリア膜は、コンタクト抵抗を下げたり、加熱によるヒロックを防止することもできる。このようなバリア膜としては、窒化珪素膜、酸化窒化珪素膜、酸化珪素膜、又は導電膜材料の窒化物、酸化窒化物、若しくは酸化物を用いることができる。本実施の形態では、導電膜としてアルミニウムシリコンと、窒化チタンが積層した構造を用いる。
その後、導電膜を所定の形状に加工することにより、不純物領域に接続されたソース電極120、若しくはドレイン電極121を形成することができる。このようにソース電極120、及びドレイン電極121まで形成されて、薄膜トランジスタとして完成する。また薄膜トランジスタが複数集まって構成された回路を、薄膜集積回路と呼ぶことができる。
なお本実施の形態では、半導体膜上にゲート電極が設けられたトップゲート型の薄膜トランジスタを用いて説明したが、半導体膜下にゲート電極が設けられたボトムゲート型の薄膜トランジスタを用いることもできる。
さらに上記導電膜を加工することにより、ソース電極120、ドレイン電極121同時に、基板100が露出する開口部113bには、ソース電極、若しくはドレイン電極に接続される配線122を形成することができる。本実施の形態では、ドレイン電極121に接続される配線122を形成する場合で説明する。なお接続するとは、電気的に接続されていることを指す。この配線122は、その一部が、領域115において、基板100に接するように形成されている。この配線122の一部が、基板100に接する領域115は、剥離層101間に設けられており、さらに島状の半導体膜間に設けられていると好ましい。なお島状の半導体膜間とは、後に完成する薄膜トランジスタ間とも表記できる。そして本発明は、配線122の一部が基板100に接する領域115は、その面積をできる限り広くする、又は限られた範囲に複数設けることを特徴とする。本実施の形態では、2箇所の領域で、配線122の一部が基板100と接している。このような構成により、後に形成する電極と、配線122との接続を簡便なものとし、コンタクト抵抗を低くすることができる。
次いで、ソース電極120、ドレイン電極121、配線122を覆うように絶縁膜125を形成する。絶縁膜125の構造は、単層構造、又は積層構造を用いることができる。また絶縁膜125は、ダイヤモンドライクカーボン(DLCと呼ぶ)等の炭素を有する絶縁膜、窒化珪素等の窒素を有する絶縁膜、有機材料(好ましくはエポキシ樹脂)等を用いることができる。積層構造を用いる場合、下層には炭素を有する絶縁膜や窒素を有する絶縁膜等を形成し、上層にはエポキシ樹脂等を形成するとよい。上層に設けられたエポキシ樹脂により、平坦性を高め、外部衝撃を緩和する効果があるからである。なお、絶縁膜125に有機材料を用いて厚く形成することにより、重みを増すことができる。その結果、薄膜トランジスタ等を有する層が飛散したり、非常に薄い該層が巻かれた状態となることを防止できる。
なお、絶縁膜125は、保護膜として機能するため、必要に応じて形成すればよく、必ずしも必要とされない。
次に、図2(D)に示すように、選択的に剥離層101の少なくとも一部が露出するように、絶縁膜等をエッチングして、開口部126を形成する。
そして、図3(A)に示すように、開口部126にエッチング剤127を導入すると、剥離層101が徐々に後退し、除去される。このとき、ソース電極120、ドレイン電極121、配線122は、少なくとも絶縁膜111により覆われているため、露出しておらず、エッチング剤127によりエッチングされない。
エッチング剤127としては、ハロゲンを含む気体又は液体を使用することができる。このような気体又は液体には、例えばフッ化ハロゲンが挙げられ、代表的にはClF(三フッ化塩素)を使用することができる。なお、ClFは、塩素を200℃以上でフッ素と反応させることにより、Cl(g)+3F(g)→2ClF(g)の過程を経て生成することができる。その他のフッ化ハロゲンを含む気体として、ClF等に窒素を混合したガスを用いてもよい。
またClFは、反応空間の温度によっては液体の場合もある(沸点11.75℃)。このように液体のエッチング剤は、その他フッ化ハロゲンを含む液体、例えばHFを用いることができ、ウェットエッチングを採用することもできる。
また、剥離層101をエッチングし、下地絶縁膜102、絶縁膜111、125及びその他の絶縁膜のいずれかもエッチングしないようなエッチング剤であれば、ClFに限定されるものでない。例えば、CF、SF、NF、F等のフッ素を含む気体をプラズマ化して用いることもできる。またさらに、上記条件を満たせばフッ化ハロゲンに限定されるものでもなく、その他のエッチング剤として、テトラメチルアンモニウムハイドロオキサイド(TMAH)のような強アルカリ溶液を用いてもよい。
さらに、ClF等のフッ化ハロゲンを含む気体によって化学的に除去する場合、選択的にエッチングされる材料を剥離層101として用い、エッチングされない材料を下地絶縁膜102として用いるという条件に従うならば、剥離層及び下地絶縁膜の組合せも、上述した材料に限定されるものではない。
このように剥離層101を除去しても、選択的に除去されるに留まり、基板100と薄膜トランジスタを有する層(この層を被剥離層とも呼ぶ)とは完全に分離されない。その結果、基板移動中、薄膜トランジスタ等が飛散等しないため、次の工程、つまり基板100の移動を簡便に行うことができる。
また上述したように、剥離層101に用いることができる材料の酸化物等の結晶状態に、変化を与えることによって、基板100を分離することもできる。このとき、シールを剥がすように、基板100と、薄膜トランジスタ等を有する層とを物理的な力により分離することができる。
またエッチング剤127による剥離層101の除去に加えて、上記物理的な力を用いてもよい。
その後、図3(B)に示すように、薄膜トランジスタ等を有する層の上方に、別基板130を接着させる。それによって、複数の薄膜トランジスタを一体化させることができる。
その後、図3(C)に示すように、基板100を分離(剥離とも呼ぶ)する。このように別基板130により一体化されているため、薄膜トランジスタ等が飛散することを防止できる。
また、基板100を分離すると、領域115において、基板100が設けられていた面側に、配線122の一部が露出する。このとき、広い面積、又は限られた範囲において複数箇所から、配線122の一部が露出する。その結果、後の工程となる導電膜等の接続が簡便なものとなり、コンタクト抵抗を低くすることができる。
別基板130は、フィルム(ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる)、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を用いることができる。フィルムは、熱圧着により、被処理体に対して封止処理が行われるものであり、この処理を行う際には、フィルムの最表面に設けられた接着層、又は最外層に設けられた層であって接着層ではない部分を加熱処理によって溶かすことによって、接着することができる。すなわち別基板130の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。なお接着層には、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を用いることができる。
この状態で、スクライビング装置、レーザ照射装置、ダイサー装置、ワイヤソー装置、はさみ等の分断手段を用いて、基板を一つの半導体装置ごとに分断する。半導体装置間は、別基板130のみで一体化されているため、人間の手により分断することも可能である。このとき、マーカーが形成された領域Bを分断することができる。
また、必ずしも一つの半導体装置ごとに分断する必要はなく、少数の集まりとなるように半導体装置を分断してもよい。
続いて、図3(D)に示すように、基板100を分離した後に露出した、配線122の一部と、配線基板170に形成された導電膜160を電気的に接続する。このとき、広い面積で、又は限られた範囲において複数箇所に、配線122の一部が露出しているため、接続の位置あわせの制約が緩和される。また配線122と、導電膜160のコンタクト抵抗を下げることができる。
なお上記効果は、ボトムゲート型の薄膜トランジスタであっても同様である。すなわち、基板100を剥離したときに、配線122の一部を露出することにより、上記効果を得ることができる。
このような接続は、接着層162を用いて接着することができ、接着層には、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を用いることができる。また配線122と導電膜160との電気的な接続を確保するため、接着層162には導電性粒子163が混在されている。
また導電性粒子163以外にも、バンプ165を用いて配線122と導電膜160との電気的な接続を確保することができる。この場合、図4(A)に示すように、配線基板170上に、基板100の分離により配線122と、導電膜160との間にバンプ165を形成し、導電性粒子163が混在された接着層162により貼り合わせる。
また導電性粒子163以外にも、ワイヤボンディング法を用いて配線122と導電膜160との電気的な接続を確保することができる。この場合、図4(B)に示すように、配線基板170上に、基板100の分離により配線122の一部が露出した面を上向きにして配置し、該露出した配線と、導電膜160をワイヤ168により接続する。その後、公知の方法により、パッケージすればよい。
配線基板170には、可撓性があり、薄くて軽いプラスチック基板を用いることが好ましく、具体的には、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルホン)、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板を用いることができる。
また本実施の形態では、配線基板170には、導電膜160を一部とするアンテナが形成されている。なお、アンテナは、巻いた形状に制約されない。アンテナの形状は、曲線型(図6(A)参照)、直線型(図6(B)参照)のいずれの形状であってもよい。なお図6において、アンテナ215が薄膜集積回路214に接続されている状態を示す。
このようにアンテナを実装して、無線通信を行う半導体装置(無線チップとも呼ぶ)が完成する。なお、無線チップはその用途により、無線プロセッサ、無線メモリ、無線タグと呼ぶことができ、無線チップが搭載されたカードはICカードと呼ぶこともできる。
さらに本発明の半導体装置には、アンテナを有さないチップもその範疇に含まれる。すなわち本発明は、アンテナを必ずしも実装しなくともよい。また配線基板170上に形成されたアンテナを接続する場合を説明したが、配線122上に、直接アンテナを形成してもよい。また半導体装置は、アンテナを複数実装してもよく、配線基板170に形成されたアンテナと、配線122上に直接形成されるアンテナとを有してもよい。
このように完成された半導体装置に対して、封止加工を施すために、両面をフィルム183、184(好ましくは樹脂フィルム)で覆ってもよい(図5参照)。本加工することにより、半導体装置の強度を高め、携帯が簡便なものとなる。このような加工は、一連の工程により行うことができ、作業時間の短縮を図ることができる。例えば、配線基板170をフィルム183として用い、該フィルム183にアンテナ等の導電膜160を印刷しておく。別基板130に転置された薄膜トランジスタ等を有する層を、アンテナ等が形成されたフィルム183に貼り合わせる。このとき、別基板130に転置された薄膜トランジスタ等を有する層は、半導体装置ごとに分断せずに、これらをロールに巻いて、順にフィルム183に貼り合わせていく。また同時に、別基板130上に、フィルム184を貼り合わせていく。このとき、配線122の一部と、導電膜160は、フィルム183、184等、周りが接着することにより、電気的に接続することが可能となる。その後、基板を半導体装置ごとに分断すればよい。
このような状態では、薄膜トランジスタ、アンテナ、及び保護層までの厚みは、20μm〜40μmとなり、第1の基体53及び第2の基体54のそれぞれの膜厚は、15μm〜35μmとなる。
このような本発明の半導体装置は、配線基板170、つまりフィルム基板上に形成されている。
また0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmの膜厚の半導体膜を能動領域として有する。そのため、非常に軽量であり、薄型な半導体装置を提供することができる。
その結果、実装させる商品のデザイン性を損ねることがない。またフィルム基板はフレキシブル性に富むため、半導体装置の耐衝撃性を高めることができる。また曲面や異形形状な商品に半導体装置を実装することができる。
なお本実施の形態において、配線基板170に直接転置する場合を示したが、これに限定されない。例えば、配線基板170の代わりに、直接商品やラベルへ転置することも可能である。例えば、ラベル紙やタグの台紙に直接転置し、半導体装置が実装された商品ラベルやタグを作製することができる。商品ラベルやタグを作製する場合、アンテナが実装された半導体装置を用いると無線通信で処理ができるため、一度に多くの処理ができ、好ましい。
なお本発明は、基板100を分離したときに露出される配線122の一部を用いて、接触式の検査を行うこともできる。接触式の検査は、簡便であり、複雑な装置を必要としないため好ましい。
さらに基板100のような矩形状の基板から半導体装置を形成する場合、円形のシリコンウェハから半導体装置を取り出す場合と比較して、母体基板形状に制約がない。そのため、半導体装置の生産性を高め、大量生産を行うことができる。その結果、半導体装置のコストを削減できる。単価が非常に低い半導体装置は、単価コストの削減により非常に大きな利益を生むことができる。
また本発明の半導体装置は、シリコンウェハから形成される半導体装置と比較して、電波吸収の心配がなく、高感度な信号の受信を行なうことができる。
さらに本発明の半導体装置は、シリコンウェハを備えていないため、透光性を有することができる。その結果、実装品の印字面に実装しても、デザイン性を損ねることがない。
(実施の形態2)
本実施の形態では、上記実施の形態で示した薄膜トランジスタと異なる構成の薄膜トランジスタについて説明する。
薄膜トランジスタの構成は、上記実施の形態で示したように半導体膜上にゲート電極が設けられたトップゲート型以外に、半導体膜を挟んで上下にゲート電極(上部ゲート電極、及び下部ゲート電極と表記する)が設けられたデュアルゲート型を用いることができる。本実施の形態では、接着層162を介して配線基板170に貼り付けられたデュアルゲート型の薄膜トランジスタの構成を、図7を用いて説明する。
まず、剥離層101上に、絶縁膜を介して、下部ゲート電極201として機能する導電膜を形成する。下部ゲート電極は、その材料、作製方法、構造は、上記実施の形態のゲート電極105について参照することができる。このとき、微細なゲート幅を有する下部ゲート電極201を形成するため、細められたレジストマスクを用いてエッチングしてもよいことも上記実施の形態と同様である。
そして、下地絶縁膜102として機能する絶縁膜を形成する。下地絶縁膜102は、その材料、作製方法、構造は、上記実施の形態の下地絶縁膜102について参照することができる。下地絶縁膜102により、基板100から、転置後であれば配線基板170等からの不純物、下部ゲート電極201から、そのゲート電極材料等が半導体膜103へ拡散することを防止することができる。
次に上記実施の形態と同様に、所定の形状を有する島状の半導体膜103、半導体膜103を覆って設けられたゲート絶縁膜104、上部ゲート電極205として機能する導電膜を順に設ける。これらの材料や作製方法は、上記実施の形態を参照することができる。
なお、導電膜を、上部ゲート電極205の所定形状となるように加工するためのレジストマスクを形成する。このとき、下部ゲート電極201を用いた裏面露光により所定の形状を有するレジストマスクを形成することができる。そして、該レジストマスクを用いて、上部ゲート電極205の所定形状となるように加工することができる。このように、下部ゲート電極201を用いてレジストマスクを露光することにより、上部ゲート電極205の位置合わせの精度を高めることができる。
なお、上記実施の形態に示したように、上部ゲート電極205を積層構造とする場合、上部ゲート電極の下層電極206を加工するときに、下部ゲート電極201を用いて露光されたレジストマスクを用いる。その後、上層電極207を形成する。
以上のように上部ゲート電極205まで形成した後、上部ゲート電極205を用いて、半導体膜103に不純物元素を添加し、不純物領域を形成する。このとき、上記実施の形態のようにサイドウォールとして機能する絶縁物110を設け、低濃度不純物領域と、高濃度不純物領域とを形成してもよい。
また上部ゲート電極205を積層構造とする場合、上層電極207及び下層電極206を用いて、低濃度不純物領域と、高濃度不純物領域とを形成することができる。このとき、低濃度不純物領域は下層電極206と重なるため、いわゆるGOLD構造となる。
そして、下部ゲート電極201と、上部ゲート電極205を別に制御するため、それぞれに配線を接続する。まず、下部ゲート電極201に接続される配線を設けるため、上部ゲート電極205の一部を除去してコンタクトホールを形成する。なお上部ゲート電極205が下層電極と、上層電極との積層構造の場合、下層電極の一部のみを除去すればよいことがある。
なお下部ゲート電極201と、上部ゲート電極205とを同じように制御する場合、上記のように上部ゲート電極205の一部を除去する必要はない。下部ゲート電極201上に設けられるゲート絶縁膜104に開口部を形成し、該開口部に直接上部ゲート電極205を形成すればよい。
その後、上部ゲート電極205、ゲート絶縁膜104等を覆って、絶縁膜211を形成する。絶縁膜211の材料、作製方法、構造は、上記実施の形態の絶縁膜111について参照することができる。
その後、不純物領域に接続する配線を形成するため、絶縁膜211、ゲート絶縁膜104等に開口部を形成する。半導体膜の一部である不純物領域が露出するように開口部を形成すると同時に、所定の領域、例えば選択的に形成された剥離層101間に、基板100が露出するような開口部も形成する。開口部の作製方法は、上記実施の形態を参照することができる。本工程において、剥離層101を露出させないようにする。剥離層101が露出すると、後の工程である開口部に形成された導電膜のエッチングにより剥離層101がエッチングされる恐れがあるからである。そのため、剥離層と、開口部に形成された導電膜とのエッチングの選択比がとれる場合であれば、剥離層101は露出しても構わない。
その後、導電膜を所定の形状に加工することにより、不純物領域に接続されたソース電極120、若しくはドレイン電極121を形成することができる。このようにソース電極120、及びドレイン電極121まで形成されて、薄膜トランジスタとして完成する。また薄膜トランジスタが複数集まって構成された回路を、薄膜集積回路と呼ぶ。
さらに同時に、基板100が露出する開口部には、ソース電極、若しくはドレイン電極に接続される配線122を形成することができる。この配線122は、その一部が基板100に接するように形成されている。この配線122の一部が、基板100に接する領域は、剥離層101間であり、さらに島状の半導体膜間であると好ましい。そして本発明は、配線122の一部が基板に接する領域を、その面積をできる限り広くする、又は限られた範囲に複数設けることを特徴とする。
その後、ソース電極120、ドレイン電極121、配線122を覆って絶縁膜125を設けることができる。絶縁膜125の材料、作製方法、構造は、上記実施の形態を参照することができる。
続いて、上記実施の形態を参照にして、基板100を分離した後に露出した、配線122の一部と、配線基板170に形成された導電膜160を電気的に接続する。このとき、広い面積で、又は限られた範囲において複数箇所に、配線122の一部が露出しているため、接続の位置あわせの制約が緩和される。また配線122が広い面積又は複数設けられているため、導電膜160のコンタクト抵抗を下げることができる。
なお配線基板170、該配線基板170に形成された導電膜160の材料、作製方法、構造は、上記実施の形態を参照することができる。また導電膜160はアンテナの機能を奏することができる。
このようにして、下部ゲート電極201を有するデュアルゲート型の薄膜トランジスタを具備する半導体装置を完成することができる。
デュアルゲート型の薄膜トランジスタは、半導体装置の論理回路に適用することができる。下部ゲート電極201は、上部ゲート電極205と別に制御することができる。そのため、ゲート電極、特に上部ゲート電極205が微細な薄膜トランジスタを形成する場合、上部ゲート電極205にオフとなる信号を入力するときに電流が流れてしまうことがあっても、下部ゲート電極201を制御することにより、正確にオフ状態とすることができる。その結果、低消費電力化を図ることができる。
具体的には、N型の薄膜トランジスタをデュアルゲート型とする場合、下部ゲート電極201に対する負のバイアス電圧を印加するとき、しきい値電圧を高めることによって、リーク電流を減少させることができる。また、正のバイアス電圧の印加は、しきい値電圧を下げることによって、チャネル形成領域に電流が流れやすくすることができる。従って、デュアルゲート型の薄膜トランジスタは、より高速化、若しくはより低電圧で動作することができる。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態3)
本実施の形態では、半導体装置が有する論理回路について説明する。なお該論理回路は薄膜トランジスタから構成されているため、薄膜集積回路とも呼ぶことができる。なお本実施の形態で示す論理回路は、リーダライタからの読み出し命令に従って、マスクROM内のデータを読み出す機能を有する。また半導体装置は近傍型で、交信信号周波数は13.56MHz、送信のデータ伝送レートは約13kHzであり、データ符号化形式はマンチェスタコードを用いている。
図8に示すように、論理回路820は、大別して、アンテナ部821、電源部822、ロジック部823から構成される。アンテナ部821は、外部信号の受信とデータの送信を行うためのアンテナ回路801や共振容量を有する。そして、アンテナ回路801はリーダライタから出力される電磁波を受取り、交流信号を発生する。交流信号は、電源部822に直接、又は容量素子を介して入力される。電源部822は、交流信号により電源を作る整流回路802と、作りだした電源を保持するための保持容量803を有する。ロジック部223は、受信した信号を復調する復調回路804と、クロック信号を生成するクロックコントローラ805と、各コード認識及び判定回路806と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ807と、符号化した信号を受信信号にのせるための変調回路及び変調用抵抗808と、読み出したデータを符号化する符号化回路809と、データを保持するマスクROM811とを有する。
復調回路804は、交流信号内の命令コードを復調する。クロックコントローラ805は、交流信号を基にクロックを生成し、さらにそれを補正する機能を有する。復調された信号は、各コード認識及び判定回路806によって、読み出しコードを認識、判定される。各コード認識及び判定回路806が認識・判定するコードは、フレーム終了信号(EOF、end of frame)、フレーム開始信号(SOF、start of frame)、フラグ、コマンドコード、マスク長(mask length)、マスク値(mask value)等である。また、各コード認識及び判定回路806は、送信エラーを識別する巡回冗長検査(CRC、cyclic redundancy check)機能も含む。各コード認識及び判定回路806からの結果は、メモリコントローラ807に出力される。メモリコントローラは807、判定結果に基づいて、マスクROM811の読み出しを制御する。そして、マスクROM811から読み出されたデータは、符号化回路809にて符号化され、変調回路及び変調用抵抗808によって変調を行う。
なお、データを保持する手段として、マスクROM811に限らず、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FRAM(登録商標)(Ferroelectric Random Access Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)、フラッシュメモリから選択された1つ又は複数を用いてもよい。
次に、上記構成を有する論理回路のレイアウトの一例について説明する。
まず、図9(A)に示すように1つの半導体装置のレイアウトについて説明する。半導体装置は、アンテナとして機能する導電膜160が設けられた配線基板170と、電源部822及びロジック部823とを構成する薄膜集積回路814とが接着したものである。この薄膜集積回路814を形成する領域と、アンテナを形成する領域は、一部重なっている。図9(A)に示す半導体装置の構成では、アンテナを構成する導電膜160の幅を150μm、導電層と導電層の間の幅を10μmとし、その巻き数は15巻きとした。なお上述の通り、アンテナの形状は巻いた形状に制約されず、図6(A)(B)に示すような形状を有していてもよい。
次に、電源部822とロジック部823のレイアウトについて、図9(B)を用いて説明する。電源部822を構成する整流回路802と保持容量803は同じ領域に設けられる。なお保持容量も、薄膜トランジスタを用いて形成することができる。
ロジック部823を構成する復調回路804と、各コード認識及び判定回路806は、2カ所に分けて設けることができる。このときマスクROM811とメモリコントローラ807は隣接して設けるとよい。クロックコントローラ805と各コード認識及び判定回路806は隣接して設けるとよい。復調回路804は、クロックコントローラ805と各コード認識及び判定回路806の間に設けられる。
また、図9のブロック図には示していないが、ロジック部用の検波容量812と、電源部用の検波容量813とが設けられる。そして変調回路及び変調用抵抗808は、検波容量812と検波容量813の間に設けることができる。
マスクROM811は、製造工程で情報を作り込むものである。ここでは、高電位電源(VDDとも呼ぶ)に接続する電源線と、低電位電源(VSSとも呼ぶ)に接続する電源線の2本の電源線を設けて、メモリセルが記憶する情報は、各メモリセルが有するトランジスタが、上記の電源線のどちらに接続しているかにより判断する。このように製造工程で作り込む情報は、不変なものとなる。
なお、このような論理回路を有する半導体装置が用いる電波の周波帯は、長波帯の〜135kHz、短波帯の6.78MHz、13.56MHz、27.125MHz、40.68MHz、5.0MHz、マイクロ波帯の2.45GHz、5.8GHz、24.125GHz等があり、そのいずれでもよい。また、電磁波の伝播は、電磁誘導方式や電波通信方式のどちらの方式でもよい。
(実施の形態4)
本発明の半導体装置の用途は広範にわたるものであるが、以下には用途の具体例について説明する。本発明の半導体装置210は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図10(A)参照)、包装用容器類(包装紙やボトル等、図10(B)参照)、記録媒体(DVDソフトやビデオテープ等、図10(C)参照)、乗物類(自転車等、図10(D)参照)、身の回り品(鞄や眼鏡等、図10(E)参照)、食品類、衣類、生活用品類、電子機器等の物品に設けて活用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビと呼んだり、テレビ受像機やテレビジョン受像機とも呼んだりする)、携帯電話等を指す。
本発明の半導体装置210は、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型・薄型・軽量を実現するため、物品に半導体装置を固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
次に、本発明の半導体装置を活用したシステムの例について説明する。まず、表示部294を含む携帯端末の側面にリーダライタ295を設けて、物品297の側面に半導体装置296を設けておく(図11(A)参照)。また、あらかじめ、半導体装置296に物品297の原材料や原産地、流通過程の履歴等の情報を記憶させておく。そして、半導体装置296をリーダライタ295にかざすと同時に、半導体装置296が含む情報が表示部294に表示されるようにすれば、利便性が優れたシステムを提供することができる。また、別の例として、ベルトコンベアの脇にリーダライタ295を設けておく(図11(B)参照)。そうすれば、物品297の検品を極めて簡単に行うことが可能なシステムを提供することができる。このように、本発明の半導体装置を物品の管理や流通のシステムに活用することで、システムの高機能化を図り、利便性を向上させることができる。
次に、ICカードとして機能する半導体装置について説明する(図12(A)参照)。基板640上には、薄膜集積回路642〜645が接着されている。基板640上の導電層641と、薄膜集積回路644の裏面の接続用導電層とは、導電性粒子155を含む樹脂154により接着されている。薄膜集積回路642〜645は、中央処理ユニット(CPU、Central Processing Unit)、メモリ、ネットワーク処理回路、ディスク処理回路、画像処理回路、音声処理回路、電源回路、温度センサ、湿度センサ、赤外線センサ等から選択された1つ又は複数として機能する。上記構成を有する本発明の半導体装置は、アンテナとして機能する導電層641を有し、なおかつ複数の薄膜集積回路642〜645を有するために、高性能な無線チップを提供することができる。従って、暗号処理などの複雑な処理を可能とし、高機能化を実現したICカードを提供することができる。
なお、図12(A)に示す構成では、薄膜集積回路642〜645の周囲にアンテナとして機能する導電層641を設けているが、本発明はこの形態に制約されない。アンテナとして機能する導電層641と重なるように、薄膜集積回路642〜645を設けてもよい(図12(B)(C)参照)。そうすると、基板640の面積を削減して、小型、薄型、軽量を実現した無線チップを提供することができる。このような小型化を実現した半導体装置は、例えば、薄膜集積回路642〜645のいずれか1つに温度センサを適用し、人体の皮膚(好ましくは額の皮膚)上に貼り付ければ、検温を行うことができる。
本発明の半導体装置が含む薄膜集積回路は小型、薄型、軽量を実現しており、上記装置の各々に適用することによって、さらなる高機能化と高付加価値化を実現することができる。
本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の封止加工断面図である。 本発明の半導体装置に実装するアンテナを示した図である。 本発明の半導体装置に適用する薄膜トランジスタの構造を示した図である。 本発明の半導体装置の回路構成を示した図である。 本発明の半導体装置の構成を示した図である。 本発明の半導体装置を適用した商品を示した図である。 本発明の半導体装置を適用した商品形態を示した図である。 本発明の半導体装置を適用したカードを示した図である。 本発明の半導体装置の作製工程を示す上面図である。

Claims (17)

  1. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に複数の薄膜トランジスタを有する層を形成し、
    前記薄膜トランジスタの半導体膜の一部が露出するように第1の開口部、及び前記第1の基板が露出するように前記剥離層間に第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  2. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に複数の薄膜トランジスタを有する層を形成し、
    前記薄膜トランジスタの半導体膜の一部が露出するように第1の開口部、及び前記第1の基板が露出するように前記剥離層間に複数の第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  3. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に複数の薄膜トランジスタを有する層を形成し、
    前記薄膜トランジスタの半導体膜の一部が露出するように第1の開口部、及び前記第1の基板が露出するように前記薄膜トランジスタ間に第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  4. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に複数の薄膜トランジスタを有する層を形成し、
    前記薄膜トランジスタの半導体膜の一部が露出するように第1の開口部、及び前記第1の基板が露出するように前記薄膜トランジスタ間に複数の第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  5. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に下地絶縁膜を形成し、
    前記基板の周囲の前記下地絶縁膜を除去し、
    前記下地絶縁膜上に半導体膜を形成し、
    前記基板の周囲の前記半導体膜を除去し、
    前記剥離層を露出することなく、前記半導体膜にマーカーを形成し、
    前記マーカーを利用して、前記半導体膜にレーザ照射し、
    前記半導体膜を加工して島状の半導体膜を形成し、
    前記島状の半導体膜上に、ゲート絶縁膜、ゲート電極を順に形成し、
    前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
    前記不純物領域が露出するように第1の開口部、及び前記第1の基板が露出するように前記剥離層間に第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  6. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に下地絶縁膜を形成し、
    前記基板の周囲の前記下地絶縁膜を除去し、
    前記下地絶縁膜上に半導体膜を形成し、
    前記基板の周囲の前記半導体膜を除去し、
    前記剥離層を露出することなく、前記半導体膜にマーカーを形成し、
    前記マーカーを利用して、前記半導体膜にレーザ照射し、
    前記半導体膜を加工して島状の半導体膜を形成し、
    前記島状の半導体膜上に、ゲート絶縁膜、ゲート電極を順に形成し、
    前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
    前記不純物領域が露出するように第1の開口部、及び前記第1の基板が露出するように前記剥離層間に複数の第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  7. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に下地絶縁膜を形成し、
    前記基板の周囲の前記下地絶縁膜を除去し、
    前記下地絶縁膜上に半導体膜を形成し、
    前記基板の周囲の前記半導体膜を除去し、
    前記剥離層を露出することなく、前記半導体膜にマーカーを形成し、
    前記マーカーを利用して、前記半導体膜にレーザ照射し、
    前記半導体膜を加工して島状の半導体膜を形成し、
    前記島状の半導体膜上に、ゲート絶縁膜、ゲート電極を順に形成し、
    前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
    前記不純物領域が露出するように第1の開口部、及び前記第1の基板が露出するように前記半導体膜間に第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  8. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層上に下地絶縁膜を形成し、
    前記基板の周囲の前記下地絶縁膜を除去し、
    前記下地絶縁膜上に半導体膜を形成し、
    前記基板の周囲の前記半導体膜を除去し、
    前記剥離層を露出することなく、前記半導体膜にマーカーを形成し、
    前記マーカーを利用して、前記半導体膜にレーザ照射し、
    前記半導体膜を加工して島状の半導体膜を形成し、
    前記島状の半導体膜上に、ゲート絶縁膜、ゲート電極を順に形成し、
    前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
    前記不純物領域が露出するように第1の開口部、及び前記第1の基板が露出するように前記半導体膜間に複数の第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  9. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層に接して吸収膜を形成し、
    前記吸収膜上に下地絶縁膜を形成し、
    前記基板の周囲の前記下地絶縁膜を除去し、
    前記下地絶縁膜上に半導体膜を形成し、
    前記基板の周囲の前記半導体膜を除去し、
    前記吸収膜によって、前記剥離層を露出することなく、前記半導体膜にマーカーを形成し、
    前記マーカーを利用して、前記半導体膜にレーザ照射し、
    前記半導体膜を加工して島状の半導体膜を形成し、
    前記島状の半導体膜上に、ゲート絶縁膜、ゲート電極を順に形成し、
    前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
    前記不純物領域が露出するように第1の開口部、及び前記第1の基板が露出するように前記剥離層間に第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  10. 第1の基板上に剥離層を選択的に形成し、
    前記剥離層に接して吸収膜を形成し、
    前記吸収膜上に下地絶縁膜を形成し、
    前記基板の周囲の前記下地絶縁膜を除去し、
    前記下地絶縁膜上に半導体膜を形成し、
    前記基板の周囲の前記半導体膜を除去し、
    前記吸収膜によって、前記剥離層を露出することなく、前記半導体膜にマーカーを形成し、
    前記マーカーを利用して、前記半導体膜にレーザ照射し、
    前記半導体膜を加工して島状の半導体膜を形成し、
    前記島状の半導体膜上に、ゲート絶縁膜、ゲート電極を順に形成し、
    前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
    前記不純物領域が露出するように第1の開口部、及び前記第1の基板が露出するように前記剥離層間に複数の第2の開口部を形成し、
    前記第1の開口部及び第2の開口部に第1の導電膜を形成し、
    前記第1の導電膜を加工して、第1の開口部には配線を、第2の開口部にはソース電極又はドレイン電極を形成し、
    前記剥離層を露出するように第3の開口部を形成し、
    前記第3の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第1の基板から前記複数の薄膜トランジスタを有する層を分離し、
    前記配線と、第2の基板上に設けられた第2の導電膜とが電気的に接続するように、前記複数の薄膜トランジスタを有する層と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。
  11. 請求項5乃至10のいずれか一において、
    連続発振型のレーザを用いて、レーザ照射を行うことを特徴とする半導体装置の作製方法。
  12. 請求項5乃至11のいずれか一において、
    前記剥離層上の半導体膜を残すことにより、前記剥離層を露出することなく、前記半導体膜にマーカーを形成することを特徴とする半導体装置の作製方法。
  13. 請求項5乃至11のいずれか一において、
    前記剥離層上の半導体膜以外にマーカーを作製することにより、前記剥離層を露出することなく、前記半導体膜にマーカーを形成することを特徴とする半導体装置の作製方法。
  14. 複数の薄膜トランジスタを有する層と、
    第1の開口部内に形成された、前記薄膜トランジスタの半導体膜に接続されたソース電極又はドレイン電極と、
    前記薄膜トランジスタ間に設けられた第2の開口部内に形成された、前記ソース電極又は前記ドレイン電極に接続された配線と、
    基板と、
    前記基板上に設けられた導電膜とを有し、
    前記配線と、前記導電膜とは、前記薄膜トランジスタを有する層と前記基板を貼り合わせることにより、電気的に接続されている
    ことを特徴とする半導体装置。
  15. 複数の薄膜トランジスタを有する層と、
    第1の開口部内に形成された、前記薄膜トランジスタの半導体膜に接続されたソース電極又はドレイン電極と、
    前記薄膜トランジスタ間に設けられた複数の第2の開口部内に形成された、前記ソース電極又は前記ドレイン電極に接続された配線と、
    基板と、
    前記基板上に設けられた導電膜とを有し、
    前記配線と、前記導電膜とは、前記薄膜トランジスタを有する層と前記基板を貼り合わせることにより、電気的に接続されている
    ことを特徴とする半導体装置。
  16. 請求項14又は15において、
    前記基板はフィルム基板であることを特徴とする半導体装置。
  17. 請求項14乃至16のいずれか一において、
    前記薄膜トランジスタは、40nm〜170nmの膜厚を有する半導体膜を有していることを特徴とする半導体装置。
JP2005336491A 2004-11-22 2005-11-22 半導体装置の作製方法 Expired - Fee Related JP5072217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005336491A JP5072217B2 (ja) 2004-11-22 2005-11-22 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004338229 2004-11-22
JP2004338229 2004-11-22
JP2005336491A JP5072217B2 (ja) 2004-11-22 2005-11-22 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006173596A true JP2006173596A (ja) 2006-06-29
JP2006173596A5 JP2006173596A5 (ja) 2008-09-18
JP5072217B2 JP5072217B2 (ja) 2012-11-14

Family

ID=36673956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005336491A Expired - Fee Related JP5072217B2 (ja) 2004-11-22 2005-11-22 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5072217B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022827A (ja) * 2006-07-25 2008-02-07 Sangyo Shinko Kk 植栽基材および植物生育方法
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
JP2008257710A (ja) * 2007-03-13 2008-10-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012028760A (ja) * 2010-06-24 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体基板および半導体装置の作製方法
JP2012054539A (ja) * 2010-08-05 2012-03-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8558370B2 (en) 2007-03-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with antenna
JP2014135516A (ja) * 2008-07-09 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003243304A (ja) * 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004233444A (ja) * 2003-01-28 2004-08-19 Seiko Epson Corp アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置
JP2006121062A (ja) * 2004-09-24 2006-05-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003243304A (ja) * 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004233444A (ja) * 2003-01-28 2004-08-19 Seiko Epson Corp アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置
JP2006121062A (ja) * 2004-09-24 2006-05-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022827A (ja) * 2006-07-25 2008-02-07 Sangyo Shinko Kk 植栽基材および植物生育方法
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
US8552418B2 (en) 2007-03-13 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008257710A (ja) * 2007-03-13 2008-10-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4519924B2 (ja) * 2007-03-13 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7968427B2 (en) 2007-03-13 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8558370B2 (en) 2007-03-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with antenna
JP2014135516A (ja) * 2008-07-09 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012028760A (ja) * 2010-06-24 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体基板および半導体装置の作製方法
US9190428B2 (en) 2010-06-24 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016136644A (ja) * 2010-06-24 2016-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017147463A (ja) * 2010-06-24 2017-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9780070B2 (en) 2010-06-24 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012054539A (ja) * 2010-08-05 2012-03-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JP5072217B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
US8546210B2 (en) Semiconductor device and method for manufacturing the same
TWI411062B (zh) 半導體裝置製造方法以及半導體裝置和電子裝置
US9941115B2 (en) Method for manufacturing semiconductor device
JP5072210B2 (ja) 半導体装置の作製方法
US7906847B2 (en) Semiconductor device
JP5376706B2 (ja) 半導体装置の作製方法
US7727809B2 (en) Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
US20070183184A1 (en) Apparatus and method for manufacturing semiconductor device
JP5072217B2 (ja) 半導体装置の作製方法
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
JP5726341B2 (ja) 半導体装置の作製方法
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
JP2008141167A (ja) 導電層及び導電層を有する基板の形成方法、並びに半導体装置の作製方法
JP2006066906A (ja) 薄膜集積回路の剥離方法および半導体装置の作製方法
JP4942950B2 (ja) 半導体装置の作製方法
JP5008299B2 (ja) 半導体装置の作製方法
JP5411456B2 (ja) 半導体装置
JP5352045B2 (ja) 集積回路装置の作製方法
JP4749102B2 (ja) 半導体装置の作製方法
JP5108381B2 (ja) 貼りあわせ方法、貼りあわせ装置、半導体装置の作製方法及び半導体装置の製造装置
JP4912900B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees