JP2006173596A5 - - Google Patents

Claims (10)

1. 第１の基板上に剥離層を選択的に形成し、
   前記剥離層上に下地絶縁膜を形成し、
   前記第１の基板の周囲の前記下地絶縁膜を除去し、
   前記下地絶縁膜上に半導体膜を形成し、
   前記第１の基板の周囲の前記半導体膜を除去し、
   前記剥離層を露出することなく、前記半導体膜の一部を除去してマーカーを形成し、
   前記マーカーを利用して、前記半導体膜にレーザ照射し、
   前記半導体膜を加工して島状の半導体膜を形成し、
   前記島状の半導体膜上に、ゲート絶縁膜、及びゲート電極を順に形成し、
   前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
   前記不純物領域が露出するように第１の開口部を形成し、且つ前記第１の基板が露出するように前記剥離層間に第２の開口部を形成し、
   前記第１の開口部及び第２の開口部に第１の導電膜を形成し、
   前記第１の導電膜を加工して、前記第１の開口部には配線を形成し、且つ前記第２の開口部にはソース電極又はドレイン電極を形成し、
   前記剥離層を露出するように第３の開口部を形成し、
   前記第３の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第１の基板から前記島状の半導体膜を有する層を分離し、
   前記配線と、第２の基板上に設けられた第２の導電膜とが電気的に接続するように、前記島状の半導体膜を有する層と前記第２の基板とを貼り合わせる
   ことを特徴とする半導体装置の作製方法。
2. 第１の基板上に剥離層を選択的に形成し、
   前記剥離層上に下地絶縁膜を形成し、
   前記第１の基板の周囲の前記下地絶縁膜を除去し、
   前記下地絶縁膜上に半導体膜を形成し、
   前記第１の基板の周囲の前記半導体膜を除去し、
   前記剥離層を露出することなく、前記半導体膜の一部を除去してマーカーを形成し、
   前記マーカーを利用して、前記半導体膜にレーザ照射し、
   前記半導体膜を加工して島状の半導体膜を形成し、
   前記島状の半導体膜上に、ゲート絶縁膜、及びゲート電極を順に形成し、
   前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
   前記不純物領域が露出するように第１の開口部を形成し、且つ前記第１の基板が露出するように前記半導体膜間に第２の開口部を形成し、
   前記第１の開口部及び第２の開口部に第１の導電膜を形成し、
   前記第１の導電膜を加工して、前記第１の開口部には配線を形成し、且つ前記第２の開口部にはソース電極又はドレイン電極を形成し、
   前記剥離層を露出するように第３の開口部を形成し、
   前記第３の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第１の基板から前記島状の半導体膜を有する層を分離し、
   前記配線と、第２の基板上に設けられた第２の導電膜とが電気的に接続するように、前記島状の半導体膜を有する層と前記第２の基板とを貼り合わせる
   ことを特徴とする半導体装置の作製方法。
3. 第１の基板上に剥離層を選択的に形成し、
   前記剥離層に接して吸収膜を形成し、
   前記吸収膜上に下地絶縁膜を形成し、
   前記第１の基板の周囲の前記下地絶縁膜を除去し、
   前記下地絶縁膜上に半導体膜を形成し、
   前記第１の基板の周囲の前記半導体膜を除去し、
   前記吸収膜により前記剥離層を露出させず、前記半導体膜の一部を除去してマーカーを形成し、
   前記マーカーを利用して、前記半導体膜にレーザ照射し、
   前記半導体膜を加工して島状の半導体膜を形成し、
   前記島状の半導体膜上に、ゲート絶縁膜、及びゲート電極を順に形成し、
   前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
   前記不純物領域が露出するように第１の開口部を形成し、且つ前記第１の基板が露出するように前記剥離層間に第２の開口部を形成し、
   前記第１の開口部及び第２の開口部に第１の導電膜を形成し、
   前記第１の導電膜を加工して、前記第１の開口部には配線を形成し、且つ前記第２の開口部にはソース電極又はドレイン電極を形成し、
   前記剥離層を露出するように第３の開口部を形成し、
   前記第３の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第１の基板から前記島状の半導体膜を有する層を分離し、
   前記配線と、第２の基板上に設けられた第２の導電膜とが電気的に接続するように、前記島状の半導体膜を有する層と前記第２の基板とを貼り合わせる
   ことを特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一において、
   前記第２の開口部は複数形成されていることを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一において、
   前記レーザ照射は、連続発振型のレーザを用いて行われることを特徴とする半導体装置の作製方法。
6. 請求項１乃至５のいずれか一において、
   前記剥離層上の半導体膜を残すことにより、前記剥離層を露出することなく、前記半導体膜の一部を除去してマーカーを形成することを特徴とする半導体装置の作製方法。
7. 請求項１乃至５のいずれか一において、
   前記剥離層上の半導体膜以外にマーカーを作製することにより、前記剥離層を露出することなく、前記マーカーを形成することを特徴とする半導体装置の作製方法。
8. 複数の薄膜トランジスタを有する層と、
   第１の開口部内に形成された、前記薄膜トランジスタの半導体膜に電気的に接続されたソース電極又はドレイン電極と、
   前記複数の薄膜トランジスタ間に設けられた第２の開口部内に形成された、前記ソース電極又は前記ドレイン電極に接続された配線と、
   基板と、
   前記基板上に設けられた導電膜とを有し、
   前記配線と、前記導電膜とは、前記薄膜トランジスタを有する層と前記基板を貼り合わせることにより、電気的に接続されている
   ことを特徴とする半導体装置。
9. 請求８において、
   前記基板はフィルム基板であることを特徴とする半導体装置。
10. 請求項８又は９において、
    前記薄膜トランジスタは、４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を有していることを特徴とする半導体装置。