JP2008235876A5 - - Google Patents

Download PDF

Info

Publication number
JP2008235876A5
JP2008235876A5 JP2008036771A JP2008036771A JP2008235876A5 JP 2008235876 A5 JP2008235876 A5 JP 2008235876A5 JP 2008036771 A JP2008036771 A JP 2008036771A JP 2008036771 A JP2008036771 A JP 2008036771A JP 2008235876 A5 JP2008235876 A5 JP 2008235876A5
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor layer
channel formation
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008036771A
Other languages
English (en)
Other versions
JP5216360B2 (ja
JP2008235876A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008036771A priority Critical patent/JP5216360B2/ja
Priority claimed from JP2008036771A external-priority patent/JP5216360B2/ja
Publication of JP2008235876A publication Critical patent/JP2008235876A/ja
Publication of JP2008235876A5 publication Critical patent/JP2008235876A5/ja
Application granted granted Critical
Publication of JP5216360B2 publication Critical patent/JP5216360B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (9)

  1. 絶縁表面を有する基板上に設けられた、メモリセルアレイ及び駆動回路部を含むメモリを有し、
    前記メモリセルアレイは、第１のゲート電極層と、第１のソース領域、第１のドレイン領域、及び第１のチャネル形成領域を含む第１の半導体層と、第１のゲート絶縁層とを含む第１の薄膜トランジスタを有し、
    前記駆動回路部は、第２のゲート電極層と、第２のソース領域、第２のドレイン領域、及び前記第１のチャネル形成領域より膜厚の薄い第２のチャネル形成領域を含む第２の半導体層と、第２のゲート絶縁層とを含む第２の薄膜トランジスタを有し、
    前記第２の半導体層において局所的に薄膜化された領域に前記第２のチャネル形成領域が設けられていることを特徴とする半導体装置。
  2. 絶縁表面を有する基板上に設けられた、メモリセルアレイ及び駆動回路部を含むメモリを有し、
    前記メモリセルアレイは、第１のゲート電極層と、第１のソース領域、第１のドレイン領域、及び第１のチャネル形成領域を含む第１の半導体層と、第１のゲート絶縁層とを含む第１の薄膜トランジスタを有し、
    前記駆動回路部は、第２のゲート電極層と、第２のソース領域、第２のドレイン領域、及び前記第１のチャネル形成領域より膜厚の薄い第２のチャネル形成領域を含む第２の半導体層と、前記第１のゲート絶縁層より膜厚の薄い第２のゲート絶縁層とを含む第２の薄膜トランジスタを有し、
    前記第２の半導体層において局所的に薄膜化された領域に前記第２のチャネル形成領域が設けられていることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、前記第１のゲート電極層及び前記第２のゲート電極層の側面にサイドウォール構造の絶縁層が設けられていることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一項において、前記第１のソース領域、前記第１のドレイン領域、前記第２のソース領域、及び前記第２のドレイン領域の表面にシリサイドが設けられていることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一項において、前記第１の半導体層及び前記第２の半導体層は側面にサイドウォール構造の絶縁層が設けられていることを特徴とする半導体装置。
  6. 請求項５において、前記第１の半導体層及び前記第２の半導体層の側面に設けられた前記サイドウォール構造の絶縁層は、酸素を含む雰囲気下で前記第１の半導体層の端部及び前記第２の半導体層端部にハロゲンを導入してからプラズマ処理を行うことによって形成されていることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか一項において、前記第２の半導体層において局所的に薄膜化された領域は、プラズマ処理によって前記第２の半導体層の表面を改質し、前記改質した領域を除去することによって形成されていることを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一項において、前記メモリは昇圧回路を有し、
    前記昇圧回路は、第３のゲート電極層と、第３のソース領域、第３のドレイン領域、及び前記第２の半導体層のチャネル形成領域より膜厚の厚い第３のチャネル形成領域を含む半導体層と、第３のゲート絶縁層とを含む第３の薄膜トランジスタを有することを特徴とする半導体装置。
  9. 請求項１乃至７のいずれか一項において、前記絶縁表面を有する基板上に電源回路を有し、
    前記電源回路は、第３のゲート電極層と、第３のソース領域、第３のドレイン領域、及び前記第２の半導体層のチャネル形成領域より膜厚の厚い第３のチャネル形成領域を含む半導体層と、第３のゲート絶縁層とを含む第３の薄膜トランジスタを有することを特徴とする半導体装置。
JP2008036771A 2007-02-22 2008-02-19 半導体装置 Expired - Fee Related JP5216360B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008036771A JP5216360B2 (ja) 2007-02-22 2008-02-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007041685 2007-02-22
JP2007041685 2007-02-22
JP2008036771A JP5216360B2 (ja) 2007-02-22 2008-02-19 半導体装置

Publications (3)

Publication Number Publication Date
JP2008235876A JP2008235876A (ja) 2008-10-02
JP2008235876A5 true JP2008235876A5 (ja) 2011-03-31
JP5216360B2 JP5216360B2 (ja) 2013-06-19

Family

ID=39714898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008036771A Expired - Fee Related JP5216360B2 (ja) 2007-02-22 2008-02-19 半導体装置

Country Status (3)

Country Link
US (1) US8581260B2 (ja)
JP (1) JP5216360B2 (ja)
CN (1) CN101252134B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7036710B2 (ja) 2016-09-26 2022-03-15 京東方科技集團股▲ふん▼有限公司 アレイ基板及びその製作方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
JP5221172B2 (ja) * 2008-02-29 2013-06-26 株式会社東芝 Ｎａｎｄ混載型半導体時限スイッチ
US7663192B2 (en) * 2008-06-30 2010-02-16 Intel Corporation CMOS device and method of manufacturing same
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5361335B2 (ja) * 2008-11-06 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8198666B2 (en) * 2009-02-20 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a nonvolatile memory element having first, second and third insulating films
WO2011024629A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
IN2012DN05057A (ja) 2009-12-28 2015-10-09 Semiconductor Energy Lab
WO2011089846A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
US8956929B2 (en) 2011-11-30 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9343142B2 (en) * 2012-01-05 2016-05-17 Globalfoundries Inc. Nanowire floating gate transistor
JP6117022B2 (ja) * 2012-07-06 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US9659889B2 (en) * 2013-12-20 2017-05-23 Intel Corporation Solder-on-die using water-soluble resist system and method
JP2015207639A (ja) * 2014-04-18 2015-11-19 ソニー株式会社 高周波スイッチ用半導体装置、高周波スイッチおよび高周波モジュール
CN104465516B (zh) * 2014-12-05 2017-08-11 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
US9960283B2 (en) 2014-12-09 2018-05-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor
CN104465785B (zh) * 2014-12-09 2019-02-12 深圳市华星光电技术有限公司 薄膜晶体管
US9786755B2 (en) 2015-03-18 2017-10-10 Stmicroelectronics (Crolles 2) Sas Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit
FR3034254A1 (fr) * 2015-03-27 2016-09-30 St Microelectronics Sa Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US10263013B2 (en) 2017-02-24 2019-04-16 Globalfoundries Inc. Method of forming an integrated circuit (IC) with hallow trench isolation (STI) regions and the resulting IC structure
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
KR102525989B1 (ko) * 2017-11-27 2023-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN109037037B (zh) * 2018-09-27 2023-09-01 武汉华星光电技术有限公司 低温多晶硅层、薄膜晶体管及其制作方法
CN109637932B (zh) * 2018-11-30 2020-11-10 武汉华星光电技术有限公司 薄膜晶体管及其制备方法
JP7303006B2 (ja) * 2019-03-29 2023-07-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN109994426B (zh) * 2019-04-08 2021-02-09 合肥鑫晟光电科技有限公司 阵列基板及其制备方法
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置
US11798809B2 (en) * 2021-06-17 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing
CN115274861A (zh) * 2022-07-27 2022-11-01 武汉华星光电技术有限公司 半导体器件及电子器件

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294796B1 (en) * 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
JPS59150469A (ja) 1983-02-03 1984-08-28 Toshiba Corp 半導体装置の製造方法
JPS6148975A (ja) 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
EP0532314B1 (en) 1991-09-10 1999-06-02 Sharp Kabushiki Kaisha A semiconductor device and a process for fabricating same
JP3127253B2 (ja) 1991-09-17 2001-01-22 日本電信電話株式会社 Ｓｏｉ型半導体装置およびその製造方法
KR0130040B1 (ko) * 1993-11-09 1998-10-01 김광호 반도체 집적회로의 전압 승압회로
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3497627B2 (ja) 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
JP3315293B2 (ja) * 1995-01-05 2002-08-19 株式会社東芝 半導体記憶装置
JP3504025B2 (ja) 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR0164079B1 (ko) 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
JP3108331B2 (ja) 1995-07-12 2000-11-13 三洋電機株式会社 薄膜トランジスタの製造方法
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
US6118148A (en) * 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW423162B (en) * 1997-02-27 2001-02-21 Toshiba Corp Power voltage supplying circuit and semiconductor memory including the same
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JPH11261037A (ja) 1998-03-10 1999-09-24 Nippon Steel Corp 半導体装置及びその製造方法並びに記憶媒体
JPH11258636A (ja) 1998-03-16 1999-09-24 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP3265569B2 (ja) * 1998-04-15 2002-03-11 日本電気株式会社 半導体装置及びその製造方法
JP3908415B2 (ja) * 1998-07-30 2007-04-25 株式会社東芝 ポンプ回路を有する半導体装置
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP2000332245A (ja) 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20020113268A1 (en) 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2001267576A (ja) 2000-03-15 2001-09-28 Hitachi Ltd 半導体集積回路装置
JP4823408B2 (ja) 2000-06-08 2011-11-24 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4713752B2 (ja) 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP5068402B2 (ja) 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2003124345A (ja) * 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
JP4104888B2 (ja) 2002-03-28 2008-06-18 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP3918741B2 (ja) * 2002-03-28 2007-05-23 セイコーエプソン株式会社 電気光学装置の製造方法、及び半導体装置の製造方法
JP3634320B2 (ja) * 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
CN100555588C (zh) * 2003-06-27 2009-10-28 日本电气株式会社 薄膜晶体管、薄膜晶体管基板、电子设备及多晶半导体薄膜的制造方法
JP3779286B2 (ja) 2003-06-27 2006-05-24 沖電気工業株式会社 Ｓｏｉ構造を用いたしきい値電圧可変相補型ｍｏｓｆｅｔ
KR20050052029A (ko) 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP2005167068A (ja) 2003-12-04 2005-06-23 Seiko Epson Corp 半導体装置およびその製造方法
JP2005227529A (ja) * 2004-02-13 2005-08-25 Nec Corp アクティブマトリクス型半導体装置
US7652321B2 (en) 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4896416B2 (ja) 2004-03-08 2012-03-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7256642B2 (en) * 2004-03-19 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Booster circuit, semiconductor device, and electronic apparatus
JP4884784B2 (ja) 2005-01-28 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
US7606066B2 (en) * 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7036710B2 (ja) 2016-09-26 2022-03-15 京東方科技集團股▲ふん▼有限公司 アレイ基板及びその製作方法

Similar Documents

Publication Publication Date Title
JP2008235876A5 (ja)
JP2010080947A5 (ja) 半導体装置の作製方法
JP2010123936A5 (ja)
JP2011009724A5 (ja) 半導体装置の作製方法
JP2010123937A5 (ja)
JP2009135140A5 (ja)
JP2010135762A5 (ja) 半導体装置の作製方法
JP2010114432A5 (ja) 半導体装置の作製方法
JP2011100981A5 (ja) 半導体装置の作製方法
JP2011142310A5 (ja) 半導体装置の作製方法
JP2011135066A5 (ja) 半導体装置の作製方法
WO2009041713A3 (en) Method for manufacturing an oxide semiconductor field-effect transistor
JP2011119706A5 (ja) 半導体装置
JP2011135064A5 (ja) 半導体装置の作製方法
JP2011029628A5 (ja)
JP2010282987A5 (ja) 半導体装置
JP2010016163A5 (ja)
JP2010170110A5 (ja) 半導体装置
JP2010087471A5 (ja)
JP2009260002A5 (ja)
JP2009081425A5 (ja)
JP2009060095A5 (ja)
JP2012160716A5 (ja)
JP2009278075A5 (ja)
JP2012160718A5 (ja) 半導体装置