JP2010016163A5 - - Google Patents

Claims (13)

1. ゲート電極と、
   前記ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、
   前記酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、
   前記酸化物半導体膜のチャネル領域に対向して設けられた保護膜とを備え、
   前記保護膜は、膜厚が５０ｎｍ以下の酸化アルミニウム膜を含む
   薄膜トランジスタ。
2. 前記保護膜は、前記酸化アルミニウム膜と、シリコン窒化膜およびシリコン酸化膜のうちの少なくとも一方との積層膜により構成されている
   請求項１に記載の薄膜トランジスタ。
3. 前記保護膜は、前記酸化物半導体膜のチャネル領域と前記一対の電極とを覆うように形成されている
   請求項１に記載の薄膜トランジスタ。
4. 前記保護膜として、
   前記酸化物半導体膜の上面を覆うように形成された第１の保護膜と、
   前記第１の保護膜の上面および前記酸化物半導体膜の側面を覆うように形成された第２の保護膜とを有し、
   前記第１および第２の保護膜は開口を有し、
   前記一対の電極は、前記開口を介して前記酸化物半導体膜上に形成され、かつ
   前記第１および第２の保護膜のうちの一方または両方が、前記酸化アルミニウム膜を含む
   請求項１に記載の薄膜トランジスタ。
5. 前記保護膜として、
   前記酸化物半導体膜のチャネル領域上に形成された第１の保護膜と、
   前記第１の保護膜および前記一対の電極を覆うように形成された第２の保護膜とを有し、
   前記第１および第２の保護膜のうちの一方または両方が、前記酸化アルミニウム膜を含む
   請求項１に記載の薄膜トランジスタ。
6. 前記第２の保護膜が前記酸化アルミニウム膜を含む
   請求項５に記載の薄膜トランジスタ。
7. 前記一対の電極は、前記第１の保護膜の端部を覆うように前記酸化物半導体膜上に形成されている
   請求項５に記載の薄膜トランジスタ。
8. 前記一対の電極は、前記酸化物半導体膜上の前記第１の保護膜に重ならないように形成されている
   請求項５に記載の薄膜トランジスタ。
9. 基板上にゲート電極を形成する工程と、
   前記ゲート電極に対応してチャネル領域を有する酸化物半導体膜を形成する工程と、
   前記酸化物半導体膜上にソース電極およびドレイン電極からなる一対の電極を形成する工程と、
   前記酸化物半導体膜のチャネル領域に対向するように、保護膜を形成する工程とを含み、
   前記保護膜を、膜厚が５０ｎｍ以下の酸化アルミニウム膜を含む膜により形成する
   薄膜トランジスタの製造方法。
10. 前記酸化アルミニウムを含む膜を、原子層成膜法により形成する
    請求項９に記載の薄膜トランジスタの製造方法。
11. 前記酸化アルミニウムを含む膜を形成する前に、前記酸化物半導体膜に対して、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施す
    請求項９に記載の薄膜トランジスタの製造方法。
12. 前記一または複数の保護膜を形成する工程は、
    前記酸化物半導体膜のチャネル領域上に、シリコン酸化膜を含む第１の保護膜を形成する工程と、
    前記第１の保護膜を形成した後、前記酸化物半導体膜に対して酸素雰囲気中でアニール処理を施す工程と、
    前記第１の保護膜および前記一対の電極を覆うように、酸化アルミニウムを含む第２の保護膜を形成する工程と
    を含む請求項９に記載の薄膜トランジスタの製造方法。
13. 表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、
    前記酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、
    前記酸化物半導体膜のチャネル領域に対向して設けられた保護膜とを有し、
    前記保護膜は、膜厚が５０ｎｍ以下の酸化アルミニウム膜を含む
    表示装置。