WO2010001783A1 - 薄膜トランジスタおよび表示装置 - Google Patents

薄膜トランジスタおよび表示装置 Download PDF

Info

Publication number
WO2010001783A1
WO2010001783A1 PCT/JP2009/061507 JP2009061507W WO2010001783A1 WO 2010001783 A1 WO2010001783 A1 WO 2010001783A1 JP 2009061507 W JP2009061507 W JP 2009061507W WO 2010001783 A1 WO2010001783 A1 WO 2010001783A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
oxide semiconductor
thin film
protective
semiconductor film
Prior art date
Application number
PCT/JP2009/061507
Other languages
English (en)
French (fr)
Inventor
成浩 諸沢
俊明 荒井
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US13/000,446 priority Critical patent/US20110095288A1/en
Priority to CN2009801256879A priority patent/CN102084486A/zh
Publication of WO2010001783A1 publication Critical patent/WO2010001783A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Definitions

  • the present invention relates to a thin film transistor using an oxide semiconductor film and a display device using the same.
  • an oxide semiconductor film using zinc oxide, indium gallium zinc oxide, or the like for the purpose of application to an electronic device such as a thin film transistor (TFT: Thin Film Transistor), a light emitting device, or a transparent conductive film.
  • TFT Thin Film Transistor
  • R & D is becoming more active.
  • Such an oxide semiconductor film has high electron mobility and excellent electrical characteristics as compared with the case of using amorphous silicon ( ⁇ -Si) generally used for liquid crystal displays and the like. know.
  • ⁇ -Si amorphous silicon
  • the bottom gate type has a structure in which a gate electrode and a gate insulating film are formed in this order on a substrate, and an oxide semiconductor film is formed so as to cover the upper surface of the gate insulating film.
  • Non-Patent Document 1 it has been reported that in the oxide semiconductor film, an electrically shallow impurity level is formed due to the intrusion of hydrogen gas or the like to cause a reduction in resistance (see Non-Patent Document 1). For this reason, for example, when zinc oxide is used for a thin film transistor, a normally-on type operation in which a drain current flows without applying a gate voltage, that is, a depletion type operation, the threshold voltage decreases as the defect level increases. Therefore, there is a problem that the leakage current increases. Thus, the penetration of hydrogen gas into the oxide semiconductor film affects the current transfer characteristics of the thin film transistor.
  • the present invention has been made in view of such problems, and an object of the present invention is to provide a thin film transistor capable of suppressing the occurrence of leakage current in an oxide semiconductor film and a display device using the thin film transistor.
  • the thin film transistor of the present invention includes a gate electrode, an oxide semiconductor film that forms a channel region corresponding to the gate electrode, a pair of electrodes including a source electrode and a drain electrode formed on the oxide semiconductor film, and an oxide And one or a plurality of protective films provided to face the channel region of the semiconductor film, and at least one of the one or more protective films includes aluminum oxide.
  • the method for manufacturing a thin film transistor of the present invention includes a step of forming a gate electrode on a substrate, a step of forming an oxide semiconductor film having a channel region corresponding to the gate electrode, and a source electrode and a drain on the oxide semiconductor film. Including a step of forming a pair of electrodes made of electrodes and a step of forming one or more protective films so as to face the channel region of the oxide semiconductor film, and at least one of the one or more protective films
  • the protective film is formed of a film containing aluminum oxide.
  • the display device of the present invention includes a display element and the thin film transistor of the present invention.
  • the protective film containing aluminum oxide is provided so as to face the channel region of the oxide semiconductor film forming the channel region. Intrusion of elements such as hydrogen into the substrate is suppressed.
  • one or a plurality of protective films are provided facing the channel region of the oxide semiconductor film forming the channel region, and at least one of these protective films Since aluminum oxide contains aluminum oxide, entry of hydrogen or the like into the oxide semiconductor film can be suppressed, and generation of leakage current can be suppressed. Accordingly, the display device can improve brightness and display brighter.
  • FIG. 1 illustrates a cross-sectional structure of a thin film transistor according to a first embodiment of the present invention. It is a figure for demonstrating the manufacturing method of the thin-film transistor shown in FIG. 3 illustrates a cross-sectional structure of a thin film transistor according to a second embodiment of the present invention. It is a figure for demonstrating the manufacturing method of the thin-film transistor shown in FIG. 3 illustrates a cross-sectional structure of a thin film transistor according to a third embodiment of the present invention. It is a figure for demonstrating the manufacturing method of the thin-film transistor shown in FIG. 5A and 5B show current-voltage characteristics of the thin film transistor shown in FIG. 5, where FIG. 5A shows a case where ozone treatment is performed, and FIG.
  • 5B shows a case where ozone treatment is not performed.
  • 6 represents the relationship of off-state current to the thickness of the protective film of the thin film transistor of FIG. 6A and 6B show current-voltage characteristics of the thin film transistor of FIG. 5, (A) shows before annealing, and (B) shows after annealing.
  • 3 shows current-voltage characteristics of a thin film transistor according to a comparative example.
  • 7 illustrates a cross-sectional structure of a thin film transistor according to a modification of the third embodiment. It is a figure for demonstrating the manufacturing method of the thin-film transistor shown in FIG.
  • FIG. 1 shows a cross-sectional structure of a thin film transistor 1 according to a first embodiment of the present invention.
  • the thin film transistor 1 has a bottom gate structure, for example, and uses an oxide semiconductor for a channel region (active layer).
  • the thin film transistor 1 has a gate electrode 12 on a substrate 11 made of glass or plastic, and a gate insulating film 13 is provided so as to cover the gate electrode 12 and the substrate 11.
  • An oxide semiconductor film 14 is formed in a region corresponding to the gate electrode 12 on the gate insulating film 13, and a pair of electrodes (a source electrode 15A and a drain electrode) are provided on the oxide semiconductor film 14 at a predetermined interval. 15B) is provided.
  • a protective film 16 is formed over the entire surface of the substrate 11 so as to cover the channel region 14A, the source electrode 15A, and the drain electrode 15B of the oxide semiconductor film 14.
  • the gate electrode 12 serves to control the electron density in the oxide semiconductor film 14 by the gate voltage applied to the thin film transistor 1.
  • the gate electrode 12 is made of, for example, molybdenum (Mo).
  • the gate insulating film 13 is composed of a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, an aluminum oxide film, or the like.
  • the oxide semiconductor film 14 is made of an oxide semiconductor, and a channel region 14A is formed between the source electrode 15A and the drain electrode 15B by voltage application.
  • an oxide semiconductor is an oxide formed from an element such as indium (In), gallium (Ga), zinc (Zn), or tin (Su).
  • the oxide semiconductor film 14 has a thickness of 20 nm to 100 nm, for example.
  • the source electrode 15A and the drain electrode 15B are composed of, for example, molybdenum or chromium (Cr) alone or a laminated structure of titanium (Ti) / aluminum (Al) / titanium.
  • the protective film 16 suppresses intrusion of hydrogen or the like into the thin film transistor 1, particularly into the channel region 14 ⁇ / b> A of the oxide semiconductor film 14.
  • the protective film 16 includes an aluminum oxide film (Al 2 O 3 ), and is formed of a single layer film or a laminated film of two or more layers.
  • the two-layer film include a laminated film of an aluminum oxide film and a silicon nitride film, or a laminated film of an aluminum oxide film and a silicon oxide film.
  • Examples of the three-layer film include a laminated film of an aluminum oxide film, a silicon nitride film, and a silicon oxide film.
  • the thickness of the protective film 16 is, for example, 10 nm to 100 nm, preferably 50 nm or less.
  • the thin film transistor 1 can be manufactured, for example, as follows.
  • the metal thin film is patterned by etching using, for example, a photoresist.
  • a gate electrode 12 is formed.
  • a gate insulating film 13 is formed by, for example, a plasma CVD (Chemical Vapor Deposition) method so as to cover the substrate 11 and the gate electrode 12.
  • a plasma CVD Chemical Vapor Deposition
  • a metal thin film is formed on the oxide semiconductor film 14 by, for example, a sputtering method, a region corresponding to the channel region 14A of the oxide semiconductor film 14 in the metal thin film. Further, the opening 150 is formed by etching using, for example, a photoresist. Thereby, the source electrode 15A and the drain electrode 15B are formed, respectively.
  • the protective film 16 made of the above-described material or the like is formed so as to cover the formed oxide semiconductor film 14, the source electrode 15A, and the drain electrode 15B.
  • ALD Atomic Layer Deposition
  • the protective film 16 is formed using, for example, an atomic layer deposition (ALD: Atomic Layer Deposition) method as described below. That is, the substrate 11 on which the oxide semiconductor film 14, the source electrode 15A, and the drain electrode 15B are formed is placed in a vacuum chamber, and a trimethylaluminum gas serving as a source gas is introduced, and an atomic layer aluminum film is formed on the electrode formation side. Form.
  • ALD Atomic Layer Deposition
  • the aluminum film is oxidized by introducing oxygen radicals obtained by exciting ozone gas or oxygen gas with plasma to the side of the substrate 11 where the aluminum film is formed.
  • the aluminum film since the aluminum film has a film thickness at the atomic layer level, it is easily oxidized by ozone or oxygen radicals.
  • an aluminum oxide film is formed over the entire surface of the substrate 11. In this manner, an aluminum oxide film having a desired film thickness can be formed by alternately repeating the atomic layer formation process and the oxidation process of the aluminum film.
  • the aluminum oxide film as the protective film 16 by using the atomic layer deposition method, oxygen is not deficient in the oxidation process. Therefore, an ideal composition that provides a stoichiometric ratio is obtained. It becomes easy to realize.
  • the composition ratio of aluminum and oxygen can be an ideal 2: 3.
  • the film can be formed in a state where generation of hydrogen gas is suppressed, the electrical characteristics of the oxide semiconductor film 14 are not deteriorated. Thereby, the protective film 16 having excellent gas barrier properties can be formed. Thus, the thin film transistor 1 shown in FIG. 1 is completed.
  • the thin film transistor 1 when a gate voltage Vg equal to or higher than a predetermined threshold voltage is applied between the gate electrode 12 and the source electrode 15A through a wiring layer (not shown), a channel region 14A is formed in the oxide semiconductor film 14, A current (drain current Id) flows between the source electrode 15A and the drain electrode 15B, and functions as a transistor.
  • the thin film transistor 1 When an element such as hydrogen enters the thin film transistor 1, an electrically shallow impurity level is formed in the oxide semiconductor film 14 as described above, resulting in a reduction in resistance. Therefore, for example, when zinc oxide is used as the oxide semiconductor film 14, the drain current Id flows without applying the gate voltage Vg, and the leakage current increases.
  • the protective film 16 made of an aluminum oxide film is provided so as to cover the channel region 14A, the source electrode 15A, and the drain electrode 15B. Intrusion of hydrogen into the semiconductor film 14 is suppressed. Thereby, generation
  • the thin film transistor 1 as described above can be suitably used as a drive element in a display device such as an organic EL display or a liquid crystal display.
  • a display device such as an organic EL display or a liquid crystal display.
  • the thin film transistor 1 since the thin film transistor 1 is provided, leakage current can be suppressed, so that a bright display with high luminance can be realized.
  • the protective film 16 made of an aluminum oxide film prevents intrusion of hydrogen or the like from the outside, the reliability is improved.
  • FIG. 3 shows a cross-sectional structure of a thin film transistor 2 according to a second embodiment of the present invention.
  • the thin film transistor 2 has a bottom-gate structure and uses an oxide semiconductor for a channel region (active layer).
  • oxide semiconductor for a channel region (active layer).
  • a gate electrode 12, a gate insulating film 13, and an oxide semiconductor film 14 are provided on a substrate 11.
  • a channel protective film 17 (first protective film) is formed on the upper surface of the oxide semiconductor film 14 and covers the upper surface of the channel protective film 17 and the side surface of the oxide semiconductor film 14.
  • the protective film 18 (second protective film) is formed. Openings 170A and 170B are provided in the channel protective film 17 and the protective film 18, and a source electrode 19A and a drain electrode 19B are embedded in the openings 170A and 170B, respectively.
  • the channel protective film 17 is formed so as to cover the upper surface of the oxide semiconductor 14.
  • the channel protective film 17 plays a role of preventing mechanical damage to the oxide semiconductor film 14 and suppressing desorption of oxygen or the like in the oxide semiconductor film 14 by, for example, heat treatment during the manufacturing process. In the manufacturing process, the oxide semiconductor film 14 is also protected from the resist stripping solution.
  • Such a channel protective film 17 is made of the same material as the protective film 16 of the first embodiment.
  • the protective film 18 is provided for the purpose of protecting the inside of the thin film transistor 2 and is made of the same material as that of the protective film 16 of the first embodiment.
  • the thin film transistor 2 can be manufactured, for example, as follows.
  • the oxide semiconductor film 14 is formed on the entire surface of the gate insulating film 13 by the above-described method.
  • a channel protective film 17 is formed on the entire surface of the formed oxide semiconductor film 14 by, for example, the atomic layer deposition method as described above.
  • the channel protective film 17 and the oxide semiconductor film 14 formed over the entire surface are patterned by etching using a photoresist.
  • the protective film 18 is formed by the above-described atomic layer deposition method so as to cover the upper surface of the patterned channel protective film and the side surface of the oxide semiconductor film 14.
  • openings 170A and 170B penetrating to the surface of the oxide semiconductor film 14 are formed in the formed channel protective film 17 and protective film 18 by etching using, for example, a photoresist. Form.
  • a metal thin film is formed by, for example, a sputtering method so as to fill these openings 170A and 170B.
  • an opening is formed in the region corresponding to the channel region 14A of the formed metal thin film by, for example, etching using a photoresist.
  • the source electrode 19A and the drain electrode 19B are formed.
  • the thin film transistor 2 shown in FIG. 3 is completed.
  • etching is performed when the oxide semiconductor 14, the source electrode 19 ⁇ / b> A, and the drain electrode 19 ⁇ / b> B are formed by patterning using the channel protective film 17 formed so as to cover the upper surface of the oxide semiconductor film 14. Therefore, the channel region 14A can be prevented from being damaged.
  • entry of hydrogen into the oxide semiconductor film 14 can be suppressed by the protective film 18 provided to cover the upper surface of the channel protective film 17 and the side surface of the oxide semiconductor film 14. Therefore, the generation of leakage current can be suppressed more effectively than in the first embodiment.
  • FIG. 5 shows a cross-sectional structure of a thin film transistor 3 according to a third embodiment of the present invention.
  • the thin film transistor 3 has a bottom-gate structure and uses an oxide semiconductor for a channel region (active layer).
  • oxide semiconductor for a channel region (active layer).
  • the gate electrode 12, the gate insulating film 13, and the oxide semiconductor film 14 are provided on the substrate 11.
  • a channel protective film 20 (first protective film) is formed in a region corresponding to the channel region 14 ⁇ / b> A on the oxide semiconductor film 14.
  • the source electrode 21 ⁇ / b> A and the drain electrode 21 ⁇ / b> B are provided over the oxide semiconductor film 14 so as to cover the end portion of the channel protective film 20.
  • a protective film 22 (second protective film) is formed so as to cover the channel protective film 20, the source electrode 21A, and the drain electrode 21B.
  • the channel protective film 20 plays a role of preventing mechanical damage of the oxide semiconductor film 14 and suppressing the desorption of elements such as oxygen during heat treatment during the manufacturing process, for example. In the manufacturing process, the oxide semiconductor film 14 is also protected from the resist stripping solution.
  • the channel protective film 20 is composed of a silicon oxide film.
  • the protective film 22 is provided for the purpose of protecting the inside of the thin film transistor 3, and is made of the same material as that of the protective film 16 of the first embodiment.
  • the thin film transistor 3 can be manufactured, for example, as follows.
  • the channel protective film 20 made of the above-described material is formed by, for example, a plasma CVD method. To form. Note that in this embodiment mode, it is desirable to perform annealing treatment in an oxygen atmosphere in the subsequent steps. In general, it is known that when an oxide semiconductor film is placed in a vacuum atmosphere, oxygen present in the film or on the surface is released. Since the silicon oxide film has oxygen diffusibility, the channel protective film 20 is formed of a silicon oxide film, and the oxide semiconductor film 14 is subjected to annealing treatment in an oxygen atmosphere, whereby oxygen is added to the oxide semiconductor film 14. It becomes possible to supply. Accordingly, generation of lattice defects in the oxide semiconductor film 14 can be suppressed.
  • the channel protective film 20 and the oxide semiconductor film 14 formed over the entire surface are sequentially patterned by etching using a photoresist.
  • a metal thin film is formed by, for example, a sputtering method so as to cover the formed channel protective film 20 and the oxide semiconductor film 14.
  • an opening is formed in the region corresponding to the channel region 14A of the metal thin film, for example, by etching using a photoresist.
  • the source electrode 21A and the drain electrode 21B are formed, respectively.
  • ozone treatment, oxygen plasma treatment, or nitrogen dioxide plasma treatment is performed on the oxide semiconductor film 14 as a treatment prior to the formation of the protective film 22.
  • Such treatment may be performed at any timing after the oxide semiconductor film 14 is formed and before the protective film 22 is formed. However, it is desirable to perform it immediately before forming the protective film 22. Also by performing such pretreatment, generation of lattice defects in the oxide semiconductor film 14 can be suppressed.
  • the protective film 22 is formed by, for example, the atomic layer deposition method described above so as to cover the formed channel protective film 20, the source electrode 21A, and the drain electrode 21B.
  • the thin film transistor 3 shown in FIG. 5 is completed.
  • the channel region 14A is formed by etching, for example, when forming the source electrode 19A and the drain electrode 19B by the channel protective film 20 formed on the channel region 14A of the oxide semiconductor film 14. Can be prevented from being damaged.
  • penetration of hydrogen into the oxide semiconductor film 14 can be suppressed by the protective film 22 provided so as to cover the channel protective film 20, the source electrode 21A, and the drain electrode 21B. Therefore, it is possible to more effectively suppress the occurrence of leakage current than in the first embodiment.
  • FIG. 7A shows the current (Id) -voltage (Vg) characteristics of the thin film transistor 3 when ozone treatment is performed before the protective film 22 is formed.
  • FIG. 7B shows current-voltage characteristics when ozone treatment is not performed.
  • FIG. 7A by performing ozone treatment, a low off-leakage current can be obtained, and electrical characteristics having a sufficiently high on-off ratio can be obtained.
  • FIG. 7B it can be seen that when the ozone treatment is not performed, the threshold voltage of the transistor shifts in the negative direction and the electrical characteristics are greatly deteriorated. This is considered due to the following reasons.
  • oxygen in the film or on the surface is desorbed in a vacuum, thereby generating lattice defects.
  • Such a lattice defect like hydrogen gas, forms a shallow impurity level in the oxide semiconductor film and increases leakage current.
  • the carrier concentration is reduced by preventing the induction of carriers.
  • a thin film transistor 3 having a low and sufficient on / off ratio can be obtained. Note that the same effect as described above can be obtained even when treatment is performed with radicals formed by exciting oxygen gas or nitrogen dioxide gas with plasma instead of ozone treatment.
  • FIG. 8 shows the relationship of the off-leakage current of the thin film transistor 3 with respect to the thickness of the aluminum oxide film as the protective film 22.
  • the ozone treatment is performed before the protective film 22 is formed.
  • the film thickness of the aluminum oxide film used as the protective film 22 is desirably 50 nm or less.
  • FIGS. 9A and 9B show current-voltage characteristics of the thin film transistor 3 when the protective film 22 of an aluminum oxide film having a thickness of 10 nm is formed.
  • FIG. 9A shows initial characteristics
  • FIG. 9B shows characteristics after annealing for 1 hour at a temperature of 300 ° C. in a nitrogen atmosphere.
  • FIG. 10A shows the initial characteristics when the protective film 22 is not formed
  • FIG. 10B shows the characteristics after annealing for 1 hour at a temperature of 300 ° C. in a nitrogen atmosphere.
  • FIGS. 10A and 10B it can be seen that when the protective film 22 is not formed, the current-voltage characteristics change greatly after annealing, and the off-leakage current increases rapidly.
  • FIGS. 9A and 9B in the thin film transistor 3 of this embodiment in which an aluminum oxide film having a thickness of 10 nm is formed as the protective film 22, after annealing at 300 ° C. It can be seen that the characteristics are stable with almost no change. As a result, it has been found that stable characteristics can be maintained without degrading transistor characteristics even with respect to a thermal process required for device fabrication.
  • FIG. 11 shows a cross-sectional structure of a thin film transistor 4 according to a modification.
  • the thin film transistor 4 has a bottom-gate structure and uses an oxide semiconductor for a channel region (active layer).
  • oxide semiconductor for a channel region (active layer).
  • the configuration is the same as that of the third embodiment except for the configuration of the source electrode 23A and the drain electrode 23B. That is, the source electrode 23 ⁇ / b> A and the drain electrode 23 ⁇ / b> B are provided so as not to overlap with the channel protective film 20 formed on the oxide semiconductor film 14.
  • the protective film 24 is formed so as to cover a part of the oxide semiconductor film 14, the channel protective film 20, the source electrode 23A, and the drain electrode 23B.
  • the protective film 24 is provided for the purpose of protecting the inside of the thin film transistor 4, and is made of the same material as the protective film 16 of the first embodiment.
  • the thin film transistor 4 can be manufactured as follows, for example. First, as shown in FIG. 12A, the channel protective film 20 and the oxide semiconductor film 14 are sequentially patterned by etching using a photoresist in the same manner as the thin film transistor 3 of the third embodiment described above. Form. Subsequently, as illustrated in FIG. 12B, the source electrode 23 ⁇ / b> A and the drain electrode 23 ⁇ / b> B are formed over the oxide semiconductor film 14 so as not to overlap with the formed channel protective film 20. Finally, the protective film 24 is formed by the atomic layer deposition method described above. In this modification as well, it is desirable to perform ozone treatment or the like before forming the protective film 24, as in the third embodiment. Thus, the thin film transistor 4 shown in FIG. 11 is completed.
  • the source electrode 23A and the drain electrode 23B may be formed so as not to overlap the channel protective film 20. Even when configured in this way, the same effects as those of the first and third embodiments can be obtained. Note that a region (exposed region) that is not covered with the channel protective film 20 and both the source electrode 23A and the drain electrode 23B exists in the oxide semiconductor film 14, but in a reduced-pressure atmosphere when the protective film 24 is formed. In this case, oxygen in this exposed region is desorbed, so that the resistance is low in the exposed region. Therefore, the parasitic capacitance can be reduced without reducing the current of the thin film transistor 4 due to the parasitic resistance.
  • the ozone treatment before the formation of the protective film can be performed also in the manufacturing process of the thin film transistor of the first and second embodiments.
  • the channel protective film 17 is formed of an aluminum oxide film
  • the present invention is not limited to this, as in the third embodiment and modifications.
  • the channel protective film 17 may be formed of a silicon oxide film and annealed in an oxygen atmosphere in a later process.
  • the channel protective film 20 is formed of a silicon oxide film has been described as an example.
  • the channel protective film 20 may be formed of an aluminum oxide film.
  • the present invention has been described with the embodiment and the modification.
  • the present invention is not limited to the above-described embodiment and the like, and various modifications are possible.
  • the case where the aluminum oxide film is formed by the atomic layer deposition method has been described as an example.
  • the present invention is not limited to this, and the oxidation is performed by another deposition method such as a sputtering method.
  • An aluminum film may be formed.
  • an aluminum oxide film can be uniformly formed with an ideal composition ratio, and thus it is easy to ensure gas barrier properties.
  • the bottom gate structure is described as an example of the thin film transistor.
  • the present invention is not limited to this, and a top gate structure may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　酸化物半導体膜におけるリーク電流の発生を抑制することが可能な薄膜トランジスタを提供する。薄膜トランジスタ１は、基板１１上にゲート電極１２を有し、このゲート電極１２と基板１１とを覆うように、ゲート絶縁膜１３を有する。ゲート絶縁膜１３上のゲート電極１２に対応する領域には、酸化物半導体膜１４が形成され、この酸化物半導体膜１４上には、所定の間隔をおいてソース電極１５Ａおよびドレイン電極１５Ｂが設けられている。酸化物半導体膜１４のチャネル領域１４Ａ、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように、基板１１の全面に渡って保護膜１６が形成されている。保護膜１６は、酸化アルミニウム膜により構成され、この酸化アルミニウム膜は、原子成膜法により形成される。保護膜１６により、酸化物半導体膜１４への水素の浸入が抑制される。

Description

薄膜トランジスタおよび表示装置
　本発明は、酸化物半導体膜を用いた薄膜トランジスタおよびこれを用いた表示装置に関する。
　近年、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）や発光デバイス、透明導電膜等の電子デバイスへの応用を目的として、酸化亜鉛や酸化インジウムガリウム亜鉛等を用いた半導体薄膜層（以下、酸化物半導体膜という）の研究開発が活発化している。このような酸化物半導体膜は、液晶ディスプレイなどに一般的に用いられているアモルファスシリコン（α－Ｓｉ）を用いた場合と比較して、電子移動度が大きく、優れた電気特性を有することがわかっている。また、室温付近の低温でも高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
　上記のような酸化物半導体膜を用いた薄膜トランジスタとしては、ボトムゲート型およびトップゲート型の構造が報告されている。ボトムゲート型は、基板上にゲート電極、ゲート絶縁膜がこの順に形成され、ゲート絶縁膜の上面を被覆するように酸化物半導体膜が形成された構造である。
Cetin Kilic他１著，「n-typedopingof oxides by hydrogen」，APPLIED PHYSICSLETTERS，2002年7月１日Vol.81，No.1 ，p.73－75
　ところで、上記酸化物半導体膜では、水素ガス等の浸入により、電気的に浅い不純物準位が形成され低抵抗化を引き起こすことが報告されている（非特許文献１参照）。このため、例えば酸化亜鉛を薄膜トランジスタに用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型、すなわちデプレッション型の動作となり、欠陥準位の増大と共に、しきい値電圧が小さくなり、リーク電流が増大するという問題がある。このように、酸化物半導体膜への水素ガスの浸入は、薄膜トランジスタの電流伝達特性に影響を与える。
　本発明はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体膜におけるリーク電流の発生を抑制することが可能な薄膜トランジスタおよびこれを用いた表示装置を提供することにある。
　本発明の薄膜トランジスタは、ゲート電極と、ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、酸化物半導体膜のチャネル領域に対向して設けられた一または複数の保護膜とを備え、一または複数の保護膜のうち少なくとも一の保護膜が酸化アルミニウムを含んで構成されたものである。
　本発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、ゲート電極に対応してチャネル領域を有する酸化物半導体膜を形成する工程と、酸化物半導体膜上にソース電極およびドレイン電極からなる一対の電極を形成する工程と、酸化物半導体膜のチャネル領域に対向するように、一または複数の保護膜を形成する工程とを含み、一または複数の保護膜のうち少なくとも一の保護膜を、酸化アルミニウムを含む膜により形成するものである。
　本発明の表示装置は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
　本発明の薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置では、チャネル領域を形成する酸化物半導体膜のチャネル領域に対向して、酸化アルミニウムを含む保護膜が設けられていることにより、酸化物半導体膜中に水素などの元素が浸入することが抑制される。
　本発明の薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置によれば、チャネル領域を形成する酸化物半導体膜のチャネル領域に対向して、一または複数の保護膜を設け、これらのうち少なくとも一の保護膜が酸化アルミニウムを含むようにしたので、酸化物半導体膜への水素などの浸入を抑制し、リーク電流の発生を抑制することができる。また、これにより、表示装置では、輝度が向上して明るい表示が可能となる。
本発明の第１の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 図１に示した薄膜トランジスタの製造方法を説明するための図である。 本発明の第２の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 図３に示した薄膜トランジスタの製造方法を説明するための図である。 本発明の第３の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 図５に示した薄膜トランジスタの製造方法を説明するための図である。 図５の薄膜トランジスタの電流電圧特性を表すものであり、（Ａ）はオゾン処理を行った場合、（Ｂ）はオゾン処理を行わなかった場合を示す。 図５の薄膜トランジスタの保護膜の膜厚に対するオフ電流の関係を表すものである。 図５の薄膜トランジスタの電流電圧特性を表すものであり、（Ａ）はアニール処理前、（Ｂ）はアニール処理後を示す。 比較例に係る薄膜トランジスタの電流電圧特性を表すものである。 第３の実施の形態の変形例に係る薄膜トランジスタの断面構造を表すものである。 図１１に示した薄膜トランジスタの製造方法を説明するための図である。
　以下、本発明の実施の形態について図面を参照して詳細に説明する。
第１の実施の形態
　図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、例えばボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。薄膜トランジスタ１は、ガラスやプラスティックなどよりなる基板１１上にゲート電極１２を有しており、このゲート電極１２と基板１１とを覆うように、ゲート絶縁膜１３が設けられている。ゲート絶縁膜１３上のゲート電極１２に対応する領域には、酸化物半導体膜１４が形成され、酸化物半導体膜１４上には、所定の間隔をおいて一対の電極（ソース電極１５Ａおよびドレイン電極１５Ｂ）が設けられている。これらの酸化物半導体膜１４のチャネル領域１４Ａ、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように、基板１１の全面に渡って保護膜１６が形成されている。
　ゲート電極１２は、薄膜トランジスタ１に印加されるゲート電圧により酸化物半導体膜１４中の電子密度を制御する役割を果たすものである。このゲート電極１２は、例えばモリブデン（Ｍｏ）などから構成されている。
　ゲート絶縁膜１３は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜、あるいは酸化アルミニウム膜等により構成されている。
　酸化物半導体膜１４は、酸化物半導体から構成され、電圧印加によりソース電極１５Ａとドレイン電極１５Ｂとの間にチャネル領域１４Ａを形成するようになっている。ここで、酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｕ）等の元素から形成された酸化物である。この酸化物半導体膜１４は、厚みが例えば２０ｎｍ～１００ｎｍである。
　ソース電極１５Ａおよびドレイン電極１５Ｂは、例えばモリブデンやクロム（Ｃｒ）単体、もしくはチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタンの積層構造により構成されている。
　保護膜１６は、薄膜トランジスタ１の内部、特に酸化物半導体膜１４のチャネル領域１４Ａへの水素などの浸入を抑制するものである。この保護膜１６は、酸化アルミニウム膜（Ａｌ2Ｏ3）を含むものであり、単層膜または２層以上の積層膜により構成される。２層膜としては、例えば、酸化アルミニウム膜とシリコン窒化膜との積層膜、あるいは酸化アルミニウム膜とシリコン酸化膜との積層膜が挙げられる。３層膜としては、例えば、酸化アルミニウム膜とシリコン窒化膜とシリコン酸化膜との積層膜が挙げられる。この保護膜１６の厚みは、例えば１０ｎｍ～１００ｎｍであり、好ましくは５０ｎｍ以下である。
　上記薄膜トランジスタ１は、例えば次のようにして製造することができる。
　まず、図２（Ａ）に示したように、基板１１上の全面にスパッタリング法や蒸着法により金属薄膜を形成したのち、この金属薄膜を、例えばフォトリレジストを用いたエッチングによりパターニングすることにより、ゲート電極１２を形成する。
　続いて、図２（Ｂ）に示したように、基板１１およびゲート電極１２上を覆うようにゲート絶縁膜１３を、例えばプラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法により形成する。
　続いて、図２（Ｃ）に示したように、上述した材料および厚みからなる酸化物半導体膜１４を、例えばスパッタリング法により形成する。例えば、酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いた場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）および酸素（Ｏ2）の混合ガスを用いたプラズマ放電により、酸化物半導体膜１４を形成する。但し、プラズマ放電を行う前に、真空容器内の真空度が、例えば１×１０－４Ｐａ以下になるまで排気したのち、アルゴンと酸素の混合ガスを導入するようにするとよい。こののち、形成した酸化物半導体膜１４を、例えばフォレジストを用いたエッチングによりパターニングする。
　続いて、図２（Ｄ）に示したように、酸化物半導体膜１４上に金属薄膜を例えばスパッタリング法により形成したのち、この金属薄膜のうち酸化物半導体膜１４のチャネル領域１４Ａに対応する領域に、例えばフォトレジストを用いたエッチングにより、開口１５０を形成する。これにより、ソース電極１５Ａおよびドレイン電極１５Ｂがそれぞれ形成される。
　次いで、形成した酸化物半導体膜１４、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように、上述した材料等よりなる保護膜１６を形成する。なお、ここでは、保護膜１６として、酸化アルミニウム膜単層を形成する場合について説明する。この保護膜１６は、例えば以下に説明するような原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成する。すなわち、酸化物半導体膜１４、ソース電極１５Ａおよびドレイン電極１５Ｂを形成した基板１１を、真空チャンバー内に配置し、原料ガスとなるトリメチルアルミニウムガスを導入して、電極形成側に原子層のアルミニウム膜を形成する。続いて、オゾンガスあるいは酸素ガスをプラズマで励起した酸素ラジカルを、基板１１のアルミニウム膜が形成された側へ導入することにより、アルミニウム膜を酸化する。ここで、上記アルミニウム膜は、原子層レベルの膜厚であるため、オゾンあるいは酸素ラジカルによって容易に酸化される。これにより、基板１１の全面に渡って酸化アルミニウム膜が形成される。このようにして、アルミニウム膜の原子層形成プロセスと酸化プロセスとを交互に繰り返すことで、所望の膜厚の酸化アルミニウム膜を形成することが可能である。
　このように、保護膜１６としての酸化アルミニウム膜を、原子層成膜法を用いて形成することにより、酸化プロセスにおいて酸素不足となることがないため、化学量論比となる理想的な組成を実現し易くなる。例えば、アルミニウムと酸素の組成比を、理想的な２：３とすることが可能である。また、水素ガスの発生を抑制した状態で成膜可能であるため、酸化物半導体膜１４の電気的特性を劣化させることがない。これにより、優れたガスバリア性を有する保護膜１６を形成することができる。以上により、図１に示した薄膜トランジスタ１を完成する。
　次いで、本実施の形態の薄膜トランジスタ１の作用、効果について説明する。
　薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１２とソース電極１５Ａとの間に所定のしきい値電圧以上のゲート電圧Ｖｇが印加されると、酸化物半導体膜１４にチャネル領域１４Ａが形成され、ソース電極１５Ａとドレイン電極１５Ｂとの間に電流（ドレイン電流Ｉｄ）が流れ、トランジスタとして機能する。
　薄膜トランジスタ１の内部へ水素などの元素が浸入した場合、前述のように、酸化物半導体膜１４において、電気的に浅い不純物準位が形成され、低抵抗化を生じる。このため、例えば酸化物半導体膜１４として酸化亜鉛を用いた場合、ゲート電圧Ｖｇを印加しなくてもドレイン電流Ｉｄが流れ、リーク電流が増大してしまう。
　これに対し、本実施の形態では、酸化アルミニウム膜からなる保護膜１６を、チャネル領域１４Ａ、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように設けることにより、酸化アルミニウム膜のガスバリア性によって、酸化物半導体膜１４への水素の浸入が抑制される。これにより、上記のようなリーク電流の発生を抑制することができる。また、この酸化アルミニウム膜を、上述したような原子層成膜法により形成することにより、より優れたガスバリア性を実現することができる。よって、リーク電流の発生を効果的に抑制することができる。
　以上説明したような薄膜トランジスタ１は、例えば有機ＥＬディスプレイや液晶ディスプレイなどの表示装置における駆動素子として好適に用いることができる。このような表示装置では、上記薄膜トランジスタ１を備えていることにより、リーク電流を抑制することができるため、輝度の高い明るい表示を実現できる。更に酸化アルミニウム膜による保護膜１６が外部からの水素などの浸入を防ぐため、信頼性が向上する。
第２の実施の形態
　図３は、本発明の第２の実施の形態に係る薄膜トランジスタ２の断面構造を表すものである。薄膜トランジスタ２は、上記第１の実施の形態と同様、ボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
　薄膜トランジスタ２では、基板１１上にゲート電極１２、ゲート絶縁膜１３および酸化物半導体膜１４が設けられている。本実施の形態では、酸化物半導体膜１４の上面には、チャネル保護膜１７（第１の保護膜）が形成され、このチャネル保護膜１７の上面と酸化物半導体膜１４の側面とを被覆するように、保護膜１８（第２の保護膜）が形成されている。チャネル保護膜１７および保護膜１８には、開口１７０Ａ，１７０Ｂが設けられ、これら開口１７０Ａ，１７０Ｂに、ソース電極１９Ａおよびドレイン電極１９Ｂがそれぞれ埋設されている。
　チャネル保護膜１７は、酸化物半導体１４の上面を覆うように形成されている。このチャネル保護膜１７は、酸化物半導体膜１４の機械的損傷を防止すると共に、例えば製造プロセス中の熱処理などにより、酸化物半導体膜１４中の酸素などの脱離を抑制する役割を果たしている。また、製造プロセスにおいて、酸化物半導体膜１４をレジスト剥離液から保護するという役割も果たしている。このようなチャネル保護膜１７は、上記第１の実施の形態の保護膜１６と同様の材料により構成されている。
　保護膜１８は、薄膜トランジスタ２内部を保護する目的で設けられ、上記第１の実施の形態の保護膜１６と同様の材料により構成されている。
　上記薄膜トランジスタ２は、例えば次のようにして製造することができる。
　まず、図４（Ａ）に示したように、ゲート絶縁膜１３の全面に、上述した手法により酸化物半導体膜１４を形成する。
　続いて、図４（Ｂ）に示したように、形成した酸化物半導体膜１４の全面にチャネル保護膜１７を、例えば上述したような原子層成膜法により形成する。
　続いて、図４（Ｃ）に示したように、全面に渡って形成したチャネル保護膜１７および酸化物半導体膜１４を、フォトレジストを用いたエッチングによりパターニングする。こののち、パターニングしたチャネル保護膜の上面および酸化物半導体膜１４の側面を被覆するように、保護膜１８を上述した原子層成膜法により形成する。
　続いて、図４（Ｄ）に示したように、形成したチャネル保護膜１７および保護膜１８に、例えばフォトレジストを用いたエッチングにより、酸化物半導体膜１４の表面まで貫通する開口１７０Ａ，１７０Ｂを形成する。
　最後に、これらの開口１７０Ａ，１７０Ｂを埋めるように、金属薄膜を例えばスパッタリング法により形成する。こののち、形成した金属薄膜のチャネル領域１４Ａに対応する領域に、例えばフォトレジストを用いたエッチングにより、開口を形成する。これにより、ソース電極１９Ａおよびドレイン電極１９Ｂがそれぞれ形成される。以上により、図３に示した薄膜トランジスタ２を完成する。
　上記第２の実施の形態の薄膜トランジスタ２では、酸化物半導体膜１４の上面を覆うように形成したチャネル保護膜１７により、酸化物半導体１４、ソース電極１９Ａおよびドレイン電極１９Ｂをパターニング形成する際のエッチングによってチャネル領域１４Ａが損傷することを防止することができる。また、チャネル保護膜１７の上面と酸化物半導体膜１４の側面とを被覆するように設けられた保護膜１８により、酸化物半導体膜１４への水素の浸入を抑制することができる。よって、上記第１の実施の形態よりも、効果的にリーク電流の発生を抑制することができる。
第３の実施の形態
　図５は、本発明の第３の実施の形態に係る薄膜トランジスタ３の断面構造を表すものである。薄膜トランジスタ３は、上記第１の実施の形態と同様、ボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
　薄膜トランジスタ３では、基板１１上にゲート電極１２、ゲート絶縁膜１３および酸化物半導体膜１４が設けられている。酸化物半導体膜１４上のチャネル領域１４Ａに対応する領域には、チャネル保護膜２０（第１の保護膜）が形成されている。本実施の形態では、ソース電極２１Ａおよびドレイン電極２１Ｂが、チャネル保護膜２０の端部を覆うようにして酸化物半導体膜１４上に設けられている。また、これらのチャネル保護膜２０、ソース電極２１Ａおよびドレイン電極２１Ｂを被覆するように保護膜２２（第２の保護膜）が形成されている。
　チャネル保護膜２０は、酸化物半導体膜１４の機械的損傷を防止すると共に、例えば製造プロセス中の熱処理などにおいて酸素などの元素が脱離することを抑制する役割を果たしている。また、製造プロセスにおいて、酸化物半導体膜１４をレジスト剥離液から保護するという役割も果たしている。本実施の形態では、このチャネル保護膜２０がシリコン酸化膜により構成されている。
　保護膜２２は、薄膜トランジスタ３内部を保護する目的で設けられ、上記第１の実施の形態の保護膜１６と同様の材料により構成されている。
　上記薄膜トランジスタ３は、例えば次のようにして製造することができる。
　まず、図６（Ａ）に示したように、ゲート絶縁膜１３の全面に、上述した手法により酸化物半導体膜１４を形成したのち、上述した材料よりなるチャネル保護膜２０を、例えばプラズマＣＶＤ法により形成する。なお、本実施の形態では、この後の工程において、酸素雰囲気でアニール処理することが望ましい。一般に、酸化物半導体膜は、真空雰囲気中に置かれることにより、膜中や表面に存在する酸素が脱離してしまうことが知られている。シリコン酸化膜は、酸素拡散性を有するため、チャネル保護膜２０をシリコン酸化膜により形成し、酸化物半導体膜１４に対して酸素雰囲気でアニール処理を施すことにより、酸化物半導体膜１４に酸素を供給することが可能となる。これにより、酸化物半導体膜１４における格子欠陥の発生を抑制することができる。
　続いて、図６（Ｂ）に示したように、全面に渡って形成したチャネル保護膜２０および酸化物半導体膜１４を、順に、フォトレジストを用いたエッチングによりパターニングする。
　続いて、図６（Ｃ）に示したように、形成したチャネル保護膜２０および酸化物半導体膜１４を覆うように、金属薄膜を例えばスパッタリング法により成膜する。こののち、金属薄膜のチャネル領域１４Ａに対応する領域に、例えばフォトレジストを用いたエッチングにより、開口を形成する。これにより、ソース電極２１Ａおよびドレイン電極２１Ｂがそれぞれ形成される。
　一方、保護膜２２を形成する前段階の処理として、酸化物半導体膜１４に対し、例えばオゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施す。このような処理は、酸化物半導体膜１４を形成した後、保護膜２２を形成する前であれば、どのタイミングで行うようにしてもよい。但し、保護膜２２を形成する直前に行うことが望ましい。このような前処理を行うことによっても、酸化物半導体膜１４における格子欠陥の発生を抑制することができる。
　最後に、形成したチャネル保護膜２０、ソース電極２１Ａおよびドレイン電極２１Ｂを覆うように、保護膜２２を例えば上述した原子層成膜法により形成する。以上により、図５に示した薄膜トランジスタ３を完成する。
　上記第３の実施の形態の薄膜トランジスタ３では、酸化物半導体膜１４のチャネル領域１４Ａ上に形成したチャネル保護膜２０により、例えばソース電極１９Ａおよびドレイン電極１９Ｂを形成する際のエッチングにより、チャネル領域１４Ａが損傷することを防止することができる。また、チャネル保護膜２０、ソース電極２１Ａおよびドレイン電極２１Ｂを覆うように設けられた保護膜２２により、酸化物半導体膜１４への水素の浸入を抑制することができる。よって、上記第１の実施の形態よりも、リーク電流の発生を効果的に抑制することができる。
　また、チャネル保護膜２０をシリコン酸化膜により形成し、酸素雰囲気でアニール処理を施すことにより、もしくは、保護膜２２形成前にオゾン処理等を施すことにより、酸化物半導体膜１４における格子欠陥の発生を抑制することができる。ここで、保護膜２２の形成前にオゾン処理を行った場合の薄膜トランジスタ３の電流（Ｉｄ）－電圧（Ｖｇ）特性を、図７（Ａ）に示す。また、オゾン処理を行なわなかった場合の電流－電圧特性を図７（Ｂ）に示す。　　
　図７（Ａ）に示したように、オゾン処理を行うことにより、低いオフリーク電流を得ることが可能となり、十分に高いオンオフ比を有する電気特性を得ることが可能となる。一方、図７（Ｂ）に示したように、オゾン処理を行わない場合には、トランジスタのしきい値電圧がマイナス方向にシフトしてしまい電気特性が大きく劣化してしまうことがわかる。これは、次のような理由によるものと考えられる。一般に、酸化物半導体膜では、真空中において膜中や表面の酸素が脱離し、これにより格子欠陥が発生する。このような格子欠陥は、水素ガスと同様、酸化物半導体膜中に浅い不純物準位を形成し、リーク電流を増大させてしまう。また、キャリアの誘起を妨げて、キャリア濃度を減少させる。このキャリア濃度の減少は、酸化物半導体膜の導電率を引き下げ、薄膜トランジスタの電子移動度、電流伝達特性（例えば、サブスレッショルド特性やしきい電圧）に影響する。よって、保護膜２２の形成前にオゾン処理を施すことで、酸化物半導体膜１４中に十分な量の酸素を供給することが可能となり、格子欠陥の発生を抑制し、結果的にオフリーク電流が低く十分なオンオフ比を有する薄膜トランジスタ３を得ることができる。なお、オゾン処理の代わりに酸素ガスや二酸化窒素ガスをプラズマで励起して形成したラジカルで処理を行った場合においても上記と同等の効果を得ることができる。
　また、図８に、保護膜２２としての酸化アルミニウム膜の膜厚に対する薄膜トランジスタ３のオフリーク電流の関係を示す。但し、保護膜２２の形成前に上記オゾン処理を施したものである。このように、保護膜２２の膜厚が５０ｎｍより大きくなると、オゾン処理を行ってもオフリーク電流が増加してしまい、十分なオンオフ比が得られないことがわかる。このことから、保護膜２２として用いる酸化アルミニウム膜の膜厚は５０ｎｍ以下とすることが望ましい。
　さらに、図９（Ａ），（Ｂ）に、膜厚１０ｎｍの酸化アルミニウム膜の保護膜２２を形成した場合の薄膜トランジスタ３の電流－電圧特性を示す。但し、図９（Ａ）は、初期の特性、図９（Ｂ）は、窒素雰囲気中、温度３００℃で１時間アニールした後の特性である。また、これらの比較例として、保護膜２２を形成しない場合の初期の特性を図１０（Ａ）、窒素雰囲気中、温度３００℃で１時間アニールした後の特性を図１０（Ｂ）に示す。
　図１０（Ａ），（Ｂ）に示したように、保護膜２２を形成しない場合には、アニール後に電流－電圧特性が大きく変化して、オフリーク電流が急激に増大していることがわかる。これに対して、図９（Ａ），（Ｂ）に示したように、膜厚１０ｎｍの酸化アルミニウム膜を保護膜２２として形成した本実施の形態の薄膜トランジスタ３では、３００℃のアニールの後においても特性に変化はほとんど見られず、安定していることがわかる。これにより、デバイス作製の際に必要となる熱プロセスに対してもトランジスタ特性を劣化させることなく、安定した特性を維持できることがわかった。
（変形例）
　次に、上記第３の実施の形態の変形例について説明する。図１１は、変形例に係る薄膜トランジスタ４の断面構造を表すものである。薄膜トランジスタ４は、上記第１の実施の形態と同様、ボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。以下では、上記第１および第３の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
　本変形例では、ソース電極２３Ａおよびドレイン電極２３Ｂの構成以外は、上記第３の実施の形態と同様の構成となっている。すなわち、ソース電極２３Ａおよびドレイン電極２３Ｂは、酸化物半導体膜１４上に形成されたチャネル保護膜２０と互いに重ならないように設けられている。保護膜２４は、酸化物半導体膜１４の一部と、チャネル保護膜２０と、ソース電極２３Ａおよびドレイン電極２３Ｂとを覆うように形成されている。保護膜２４は、薄膜トランジスタ４内部を保護する目的で設けられ、上記第１の実施の形態の保護膜１６と同様の材料等により構成されている。
　この薄膜トランジスタ４は、例えば次のようにして製造することができる。まず、図１２（Ａ）に示したように、上述した第３の実施の形態の薄膜トランジスタ３と同様にして、チャネル保護膜２０および酸化物半導体膜１４を順に、フォトレジストを用いたエッチングによりパターニング形成する。続いて、図１２（Ｂ）に示したように、形成したチャネル保護膜２０と重ならないように、酸化物半導体膜１４上に、ソース電極２３Ａおよびドレイン電極２３Ｂを形成する。最後に、保護膜２４を上述した原子層成膜法により形成する。なお、本変形例においても、上記第３の実施の形態と同様に、保護膜２４形成前にオゾン処理等を施すことが望ましい。以上により、図１１に示した薄膜トランジスタ４を完成する。
　上記のように、ソース電極２３Ａおよびドレイン電極２３Ｂは、チャネル保護膜２０と重ならないように形成されていてもよい。このように構成した場合であっても、上記第１および第３の実施の形態と同等の効果を得ることができる。なお、酸化物半導体膜１４に、チャネル保護膜２０とソース電極２３Ａおよびドレイン電極２３Ｂの両方に被覆されない領域（露出領域）が存在することになるが、保護膜２４を形成する際の減圧雰囲気中において、この露出領域における酸素は脱離してしまうため、露出領域では低抵抗となる。よって、寄生抵抗により薄膜トランジスタ４の電流を低下させることなく寄生容量を低減させることができる。
　ここでの保護膜形成前のオゾン処理等は、上記第１および第２の実施の形態の薄膜トランジスタの製造プロセスにおいても行うことができる。また、上記第２の実施の形態では、チャネル保護膜１７を酸化アルミニウム膜により形成する場合を例に挙げて説明したが、これに限定されず、上記第３の実施の形態および変形例のように、チャネル保護膜１７をシリコン酸化膜により形成し、後の工程において酸素雰囲気中でアニール処理を施すようにしてもよい。また、上記第３の実施の形態および変形例では、チャネル保護膜２０がシリコン酸化膜により構成された場合を例に挙げて説明したが、酸化アルミニウム膜により構成されていてもよい。
　以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、酸化アルミニウム膜を、原子層成膜法により形成する場合を例に挙げて説明したが、これに限定されず、他の成膜方法、例えばスパッタリング法などにより酸化アルミニウム膜を形成するようにしてもよい。但し、上述したように、原子層成膜法を用いた場合、酸化アルミニウム膜を理想的な組成比で均一に形成することができるため、ガスバリア性を確保し易くなる。
　また、上記実施の形態等では、薄膜トランジスタとして、ボトムゲート構造を例に挙げて説明したが、これに限定されず、トップゲート構造であってもよい。
　本出願は、日本国において２００８年７月３日に出願された日本特許出願番号２００８－１７４４６９号を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。

Claims (15)

  1. 　ゲート電極と、
    　前記ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、
    　前記酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、
    　前記酸化物半導体膜のチャネル領域に対向して設けられた一または複数の保護膜とを備え、
    　前記一または複数の保護膜のうち少なくとも一の保護膜が酸化アルミニウムを含んで構成されている
    　薄膜トランジスタ。
  2. 　前記保護膜は、酸化アルミニウム膜により構成されている
    　請求項１に記載の薄膜トランジスタ。
  3. 　前記保護膜は、酸化アルミニウム膜と、シリコン窒化膜およびシリコン酸化膜のうちの少なくとも一方との積層膜により構成されている
    　請求項１に記載の薄膜トランジスタ。
  4. 　前記酸化アルミニウム膜の膜厚が５０ｎｍ以下である
    　請求項２または３に記載の薄膜トランジスタ。
  5. 　前記保護膜は、前記酸化物半導体膜のチャネル領域と前記一対の電極とを覆うように形成されている
    　請求項１に記載の薄膜トランジスタ。
  6. 　前記保護膜は、
    　前記酸化物半導体膜の上面を覆うように形成された第１の保護膜と、
    　前記第１の保護膜の上面および前記酸化物半導体膜の側面を覆うように形成された第２の保護膜とを有し、
    　前記第１および第２の保護膜は開口を有し、
    　前記一対の電極は、前記開口を介して前記酸化物半導体膜上に形成され、かつ
    　前記第１および第２の保護膜のうち少なくともいずれか一方が、酸化アルミニウムを含む
    　請求項１に記載の薄膜トランジスタ。
  7. 　前記保護膜は、
    前記酸化物半導体膜のチャネル領域上に形成された第１の保護膜と、
    　前記第１の保護膜および前記一対の電極を覆うように形成された第２の保護膜とを有し、
    　前記第１および第２の保護膜のうち少なくともいずれか一方が、酸化アルミニウムを含む
    　請求項１に記載の薄膜トランジスタ。
  8. 　前記第２の保護膜が酸化アルミニウムを含む
    　請求項７に記載の薄膜トランジスタ。
  9. 　前記一対の電極は、前記第１の保護膜の端部を覆うように前記酸化物半導体膜上に形成されている
    　請求項７に記載の薄膜トランジスタ。
  10. 　前記一対の電極は、前記酸化物半導体膜上の前記第１の保護膜に重ならないように形成されている
    　請求項７に記載の薄膜トランジスタ。
  11. 　基板上にゲート電極を形成する工程と、
    　前記ゲート電極に対応してチャネル領域を有する酸化物半導体膜を形成する工程と、
    　前記酸化物半導体膜上にソース電極およびドレイン電極からなる一対の電極を形成する工程と、
    　前記酸化物半導体膜のチャネル領域に対向するように、一または複数の保護膜を形成する工程とを含み、
    　前記一または複数の保護膜のうち少なくとも一の保護膜を、酸化アルミニウムを含む膜により形成する
    　薄膜トランジスタの製造方法。
  12. 　前記酸化アルミニウムを含む膜を、原子層成膜法により形成する
    　請求項１１に記載の薄膜トランジスタの製造方法。
  13. 　前記酸化アルミニウムを含む膜を形成する前に、前記酸化物半導体膜に対して、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施す
    　請求項１１に記載の薄膜トランジスタの製造方法。
  14. 　前記一または複数の保護膜を形成する工程は、
    　前記酸化物半導体膜のチャネル領域上に、シリコン酸化膜を含む第１の保護膜を形成する工程と、
    　前記第１の保護膜を形成した後、前記酸化物半導体膜に対して酸素雰囲気中でアニール処理を施す工程と、
    　前記第１の保護膜および前記一対の電極を覆うように、酸化アルミニウムを含む第２の保護膜を形成する工程と
    　を含む請求項１１に記載の薄膜トランジスタの製造方法。
  15. 　表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
    　前記薄膜トランジスタは、
    　ゲート電極と、
    　前記ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、
    　前記酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、
    　前記酸化物半導体膜のチャネル領域に対向して設けられた一または複数の保護膜とを有し、
    　前記一または複数の保護膜のうち少なくとも一の保護膜が酸化アルミニウムを含んで構成されている
    　表示装置。
PCT/JP2009/061507 2008-07-03 2009-06-24 薄膜トランジスタおよび表示装置 WO2010001783A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/000,446 US20110095288A1 (en) 2008-07-03 2009-06-24 Thin film transistor and display device
CN2009801256879A CN102084486A (zh) 2008-07-03 2009-06-24 薄膜晶体管及显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008174469A JP5584960B2 (ja) 2008-07-03 2008-07-03 薄膜トランジスタおよび表示装置
JP2008-174469 2008-07-03

Publications (1)

Publication Number Publication Date
WO2010001783A1 true WO2010001783A1 (ja) 2010-01-07

Family

ID=41465881

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/061507 WO2010001783A1 (ja) 2008-07-03 2009-06-24 薄膜トランジスタおよび表示装置

Country Status (5)

Country Link
US (1) US20110095288A1 (ja)
JP (1) JP5584960B2 (ja)
KR (1) KR20110025768A (ja)
CN (1) CN102084486A (ja)
WO (1) WO2010001783A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146525A (ja) * 2010-01-14 2011-07-28 Fujifilm Corp 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
JP2012028731A (ja) * 2010-06-22 2012-02-09 Renesas Electronics Corp 半導体装置、及び、半導体装置の製造方法
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120104384A1 (en) * 2010-10-29 2012-05-03 Young-Joo Choi Thin-film transistor and method for manufacturing the same
US20120161125A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102782746A (zh) * 2010-03-08 2012-11-14 株式会社半导体能源研究所 显示装置
JP2013058770A (ja) * 2010-01-15 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置
US20130168668A1 (en) * 2011-12-29 2013-07-04 E Ink Holdings Inc. Thin film transistor array substrate, method for manufacturing the same, and annealing oven for performing the same method
KR20130086986A (ko) * 2012-01-26 2013-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN103563254A (zh) * 2011-05-19 2014-02-05 株式会社半导体能源研究所 可编程逻辑装置
US8790960B2 (en) 2010-04-28 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9240488B2 (en) 2009-12-18 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9293589B2 (en) 2012-01-25 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9911858B2 (en) 2010-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020057448A (ja) * 2010-02-19 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634411B1 (ko) 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
EP2449593B1 (en) 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN102473731B (zh) 2009-07-10 2015-06-17 株式会社半导体能源研究所 制造半导体器件的方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR20180102702A (ko) 2010-01-20 2018-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR102026603B1 (ko) * 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011099359A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101906151B1 (ko) * 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
KR101772246B1 (ko) * 2010-02-23 2017-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 반도체 장치, 및 그 구동 방법
KR102047354B1 (ko) * 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011203726A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 表示装置
DE112011100841B4 (de) 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
KR101812467B1 (ko) * 2010-03-08 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
JP5168599B2 (ja) * 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
US9196739B2 (en) * 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
KR20130014562A (ko) 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102918650B (zh) * 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
CN102859704B (zh) * 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
KR101748404B1 (ko) * 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN105824397B (zh) 2010-04-28 2018-12-18 株式会社半导体能源研究所 半导体显示装置及其驱动方法
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102906881B (zh) * 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
US8895375B2 (en) * 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
KR101280702B1 (ko) * 2010-06-08 2013-07-01 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치, 그리고 박막 트랜지스터 기판의 제조방법
KR101938726B1 (ko) * 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US8467232B2 (en) * 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5888990B2 (ja) * 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5740270B2 (ja) 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8772094B2 (en) * 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8981368B2 (en) 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013183001A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102009017B1 (ko) * 2012-09-28 2019-10-23 엘지디스플레이 주식회사 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6284140B2 (ja) * 2013-06-17 2018-02-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
KR20160034262A (ko) * 2013-07-24 2016-03-29 아이엠이씨 브이제트더블유 금속 산화물 반도체층의 전기전도도의 개선 방법
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
WO2015060203A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US9960280B2 (en) * 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105849796B (zh) * 2013-12-27 2020-02-07 株式会社半导体能源研究所 发光装置
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) * 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
JP7007080B2 (ja) 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
KR20180011713A (ko) * 2016-07-25 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN107293493A (zh) 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
KR20200033868A (ko) 2017-07-31 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2020231398A1 (en) 2019-05-13 2020-11-19 Hewlett-Packard Development Company, L.P. Thin-film transistors
CN110416063B (zh) * 2019-06-27 2021-08-06 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197651A (ja) * 2003-12-26 2005-07-21 Korea Electronics Telecommun ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197651A (ja) * 2003-12-26 2005-07-21 Korea Electronics Telecommun ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378980B2 (en) 2009-12-18 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9240488B2 (en) 2009-12-18 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9728651B2 (en) 2009-12-18 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10453964B2 (en) 2009-12-18 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011146525A (ja) * 2010-01-14 2011-07-28 Fujifilm Corp 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
JP2013058770A (ja) * 2010-01-15 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP6995824B2 (ja) 2010-02-19 2022-01-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020057448A (ja) * 2010-02-19 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102782746A (zh) * 2010-03-08 2012-11-14 株式会社半导体能源研究所 显示装置
US9013389B2 (en) 2010-03-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9390918B2 (en) 2010-04-23 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8790960B2 (en) 2010-04-28 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9449852B2 (en) 2010-04-28 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012028731A (ja) * 2010-06-22 2012-02-09 Renesas Electronics Corp 半導体装置、及び、半導体装置の製造方法
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120104384A1 (en) * 2010-10-29 2012-05-03 Young-Joo Choi Thin-film transistor and method for manufacturing the same
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10714625B2 (en) 2010-12-28 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9911858B2 (en) 2010-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11430896B2 (en) 2010-12-28 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120161125A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9595964B2 (en) 2011-05-19 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US9900007B2 (en) 2011-05-19 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
CN103563254A (zh) * 2011-05-19 2014-02-05 株式会社半导体能源研究所 可编程逻辑装置
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130168668A1 (en) * 2011-12-29 2013-07-04 E Ink Holdings Inc. Thin film transistor array substrate, method for manufacturing the same, and annealing oven for performing the same method
US9293589B2 (en) 2012-01-25 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10243081B2 (en) 2012-01-25 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102133056B1 (ko) * 2012-01-26 2020-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20210087912A (ko) * 2012-01-26 2021-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US11081502B2 (en) 2012-01-26 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102334985B1 (ko) * 2012-01-26 2021-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR20210151735A (ko) * 2012-01-26 2021-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR20130086986A (ko) * 2012-01-26 2013-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102378931B1 (ko) * 2012-01-26 2022-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US11682677B2 (en) 2012-01-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20110095288A1 (en) 2011-04-28
KR20110025768A (ko) 2011-03-11
JP2010016163A (ja) 2010-01-21
CN102084486A (zh) 2011-06-01
JP5584960B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
JP5099740B2 (ja) 薄膜トランジスタ
TWI385729B (zh) 用以製造高效能金屬氧化物和金屬氮氧化物薄膜電晶體之閘極介電層處理
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
TWI690085B (zh) 半導體裝置
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
JP5474374B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP5264197B2 (ja) 薄膜トランジスタ
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
JP5128792B2 (ja) 薄膜トランジスタの製法
JP6358596B2 (ja) 薄膜トランジスタ基板の製造方法
US20110049509A1 (en) Thin film transistor, display device using thin film transistor, and production method of thin film transistor
JP2010016347A (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2007287889A (ja) 絶縁膜の成膜方法、半導体装置の製法
WO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
US10396187B2 (en) Semiconductor device
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
TWI500796B (zh) 鈍化層之製造方法
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980125687.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09773361

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13000446

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107029079

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09773361

Country of ref document: EP

Kind code of ref document: A1