TWI500796B

TWI500796B - 鈍化層之製造方法

Info

Publication number: TWI500796B
Application number: TW103109653A
Authority: TW
Inventors: Huanchien Tung; Hungsheng Huang; Chienhui Yu; Tingchang Chang
Original assignee: China Steel Corp
Priority date: 2014-03-14
Filing date: 2014-03-14
Publication date: 2015-09-21
Also published as: TW201534746A; CN104911553A

Description

鈍化層之製造方法

本發明是有關於一種電晶體元件之製造技術，且特別是有關於一種鈍化層之製造方法。

薄膜電晶體(TFTs)是主動矩陣式平面顯示器(Active-Matrix Flat Panel Display；AM-FPD)的關鍵組件。傳統之主動矩陣式平面顯示器的主動層之材料以矽薄膜為主。然而，由於矽薄膜在可見光區域皆不透光，因此會影響顯示器之開口率。此外，非晶矽之光漏電流大，且場效應遷移率低，因而僅能應用於一般規格的平面顯示器產品。因此，矽基主動層材料已無法滿足次世代平面顯示器的發展趨勢，例如大尺寸、高更新頻率、高解析度、電流驅動之有機發光二極體(OLED)、及可撓性基板的需求，而必須另外尋求具有更高遷移率、可見光區段透明、及可低溫濺鍍等特性的主動層材料。

而因透明氧化物半導體材料，尤其是非晶質氧化銦鎵鋅(a-IGZO)薄膜，具有高透光性，因此應用在薄膜電晶體中可增加顯示器之開口率，而已成為次世代之薄膜電晶體的主動層材料。然而，在薄膜電晶體的應用上，非晶質氧化銦鎵鋅材料雖具有許多超越矽基半導體材料的優點，但氧化銦鎵鋅薄膜相當容易受到環境氧氣、水氣與光照的交互影響，而導致其所應用之薄膜電晶體的半導體性質的穩定性下降。

針對平面顯示器之薄膜電晶體所面臨之問題，目前有數種解決方案提出。中華民國專利公告編號第I397184號提出一種氧化物半導體薄膜電晶體，其將傳統薄膜電晶體技術中使用最少光罩製程次數的下閘極設計，改為上閘極設計，而將怕接觸空氣與水氣的氧化銦鎵鋅主動層從最外側移至玻璃基板側。此專利技術雖可防止氧化銦鎵鋅層與氧氣或水氣接觸，但是所需光罩製程數量增加，而導致生產成本增加以及生產效率降低。

中華民國專利公告編號第I387119號提出一種處理半導體元件的方法，其在薄膜電晶體中增加可放射紫外光的元件，以回復氧化銦鎵鋅層受氧氣或水氣影響的半導體電氣性質。此專利技術所提出之方法雖然有效，但是增加放射紫外光的元件，不僅會使製程更為複雜，而導致製程成本增加，且此技術需額外增加控制紫外光元件發光的控制元件，而使得整個電晶體的系統變複雜。

中華民國專利公告編號第I412137號提出一種薄膜電晶體及顯示單元，其使用氧化鋁薄膜作為鈍化層來保護氧化銦鎵鋅層，以防止氧氣及水氣接觸氧化銦鎵鋅層。但是氧化鋁薄膜的沉積需使用射頻(radio frequency；RF)製程，因此不僅氧化鋁薄膜的沉積速率慢，而導致生產效率不佳，並且容易使基板升溫，進而影響氧化銦鎵鋅層的性質。

另一方面，E.S.Sundholm等人於西元2012年6月之國際電機電子工程師學會之電子元件學會所出版之期刊(IEEE ELECTRON DEVICE LETTERS)第33卷第6期中提出一種利用氧化鋅錫矽(ZTSO)阻障層之非晶質氧化物半導體的鈍化(Passivation of Amorphous Oxide Semiconductors Utilizing a Zinc-Tin-Silicon-Oxide Barrier Layer)。此技術以氧化鋅錫矽作為鈍化層材料，藉以隔絕氧氣及水氣，來保護氧化銦鎵鋅層。但是氧化鋅錫矽薄膜必須以射頻製程濺鍍，因此不僅設備成本高，且生產效率不佳。

S.H.Choi於西元2012年3月之國際電機電子工程師學會之電子元件學會所出版之期刊第33卷第3期中提出一種改善氧化銦鎵鋅之薄膜電晶體之電性與可靠度的低溫有機環化全氟聚合物(cyclized perfluoropolymer；CYTOP)鈍化層[Low-Temperature Organic(CYTOP)Passivation for Improvement of Electric Characteristics and Reliability in IGZO TFTs]。此技術以環化全氟聚合物有機物作為鈍化層材料。然，此環化全氟聚合物有機物薄膜需以旋轉塗布法的工序製作，因此僅能應用於小尺寸玻璃基板，不符合氧化銦鎵鋅應用於大世代面板的需求。

G.W.Chang於2011年出版之固態薄膜(Thin Solid Films)期刊第520卷的第1608-1611頁中提出一種石蠟鈍化層對底閘非晶質氧化銦鎵鋅之薄膜電晶體之電性的改善 (Paraffin wax passivation layer improvements in electrical characteristics of bottom gate amorphous indium-gallium-zinc oxide thin-film transistors)。此技術以石蠟有機物作為鈍化層材料。然而，此石蠟有機物薄膜需以旋轉塗布法的工序製作，因此僅能應用於小尺寸玻璃基板，不符合氧化銦鎵鋅應用於大世代面板的需求。

因此，本發明之一目的就是在提供一種鈍化層之製造方法，其係利用矽鋁靶材進行反應性濺鍍，以在薄膜電晶體元件之氧化銦鎵鋅層上形成含矽與鋁之氧化物來作為鈍化層，如此一來可有效阻絕氧氣與水氣，進而可達到保護氧化銦鎵鋅層的功效。

本發明之另一目的是在提供一種鈍化層之材料，其鈍化層是由非晶質氧化矽與非晶質氧化鋁所組成的複合薄膜，該複合薄膜可有效阻絕氧氣與水氣，進而可達到保護氧化銦鎵鋅層的功效。

本發明之另一目的是在提供一種鈍化層之材料，其鈍化層是由非晶質氧化矽與非晶質氧化鋁所組成的複合薄膜，單純計算複合薄膜之矽和鋁的含量時，矽含量為20wt%至80wt%，剩餘者為鋁含量。

本發明之另一目的是在提供一種鈍化層之材料，其鈍化層是由非晶質氧化矽與非晶質氧化鋁所組成的複合薄膜，該複合薄膜之氧含量為使矽與鋁形成氧化物所需配位數之量。

本發明之另一目的是在提供一種鈍化層之材料，其鈍化層由非晶質氮氧化矽與非晶質氮氧化鋁所組成的複合薄膜，該複合薄膜可有效阻絕氧氣與水氣，進而可達到保護氧化銦鎵鋅層的功效。

本發明之另一目的是在提供一種鈍化層之材料，其鈍化層是由非晶質氮氧化矽與非晶質氮氧化鋁所組成的複合薄膜，單純計算複合薄膜之矽和鋁的含量時，矽含量為20wt%至80wt%，剩餘者為鋁含量。

本發明之另一目的是在提供一種鈍化層之材料，其鈍化層是由非晶質氮氧化矽與非晶質氮氧化鋁所組成的複合薄膜，該複合薄膜之氮氧含量為使矽與鋁形成氮氧化物所需配位數之量。

本發明之另一目的是在提供一種鈍化層之製造方法，其鈍化層之沉積速率快，可達傳統氧化鋁薄膜之沉積速率的6倍，因此可大幅提升生產效率。

本發明之又一目的是在提供一種鈍化層之製造方法，其可使用一般直流(Direct Current；DC)磁控濺鍍方式來進行鈍化層的沉積，因此不需改變現有沉積設備即可生產出品質符合標準的鈍化層，且生產效率高，進而可降低生產成本。

根據本發明之上述目的，提出一種鈍化層之製造方法，其包含下列步驟。提供一薄膜電晶體元件，其中此薄膜電晶體元件包含一氧化銦鎵鋅層。利用一矽鋁靶材進行一濺鍍製程，以形成一鈍化層覆蓋在前述氧化銦鎵鋅層上。其中，矽鋁靶材由鋁與矽所組成，且濺鍍製程之製程氣體包含氧氣與氬氣。

依據本發明之一實施例，上述之矽鋁靶材包含20wt%至80wt%的矽。

依據本發明之另一實施例，上述之濺鍍製程包含利用直流磁控濺鍍方式或射頻磁控濺鍍方式。

依據本發明之又一實施例，上述之氧氣與氬氣之比例為1：1至1：2。

依據本發明之再一實施例，上述之製程氣體更包含氮氣。

依據本發明之再一實施例，上述之氮氣與氬氣之比例為1：1至1：2。

依據本發明之再一實施例，在上述之濺鍍製程中，製程氣體之壓力為2~8mtorr。

依據本發明之再一實施例，上述之鈍化層之厚度為25nm至100nm。

依據本發明之再一實施例，上述之鈍化層包含矽鋁氧化物。

依據本發明之再一實施例，上述之鈍化層包含矽鋁氮氧化物。

依據本發明之再一實施例，於濺鍍製程後，上述鈍化層之製造方法更包含進行一退火處理，其中此退火處理包含在大氣環境下，以300℃的製程溫度進行一個小時，以使矽鋁氮化物氧化，形成矽鋁氮氧化物。

依據本發明之再一實施例，於濺鍍製程後，上述鈍化層之製造方法更包含進行一退火處理。

依據本發明之再一實施例，上述之退火處理包含在大氣環境下，以300℃的製程溫度進行一個小時。

100‧‧‧鈍化層之製造方法

102‧‧‧步驟

104‧‧‧步驟

200‧‧‧薄膜電晶體元件

202‧‧‧基板

204‧‧‧表面

206‧‧‧閘極

208‧‧‧絕緣層

210‧‧‧氧化銦鎵鋅層

212‧‧‧汲極

214‧‧‧源極

216‧‧‧表面

218‧‧‧鈍化層

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1A圖係繪示一種不具有鈍化層保護之薄膜電晶體元件在真空環境下於室溫進行正電壓應力(positive bias stress；PBS)之可靠度測試的結果。

第1B圖係繪示一種不具有鈍化層保護之薄膜電晶體元件在氧氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第1C圖係繪示一種不具有鈍化層保護之薄膜電晶體元件在水氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第2A圖係繪示一種具有氧化矽鈍化層保護之薄膜電晶體元件在真空環境下於室溫進行正電壓應力之可靠度測試的結果。

第2B圖係繪示一種具有氧化矽鈍化層保護之薄膜電晶體元件在氧氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第2C圖係繪示一種具有氧化矽鈍化層保護之薄膜電晶體元件在水氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第3圖係繪示依照本發明之一實施方式的一種鈍化層之製造方法的流程圖。

第4A圖與第4B圖係繪示依照本發明之一實施方式的一種鈍化層之製造方法的製程剖面圖。

第5A圖係繪示具有本發明之一實施方式之鈍化層保護之薄膜電晶體元件在真空環境下於室溫進行正電壓應力之可靠度測試的結果。

第5B圖係繪示具有本發明之一實施方式之鈍化層保護之薄膜電晶體元件在氧氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第5C圖係繪示具有本發明之一實施方式之鈍化層保護之薄膜電晶體元件在水氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第6A圖係繪示具有本發明之另一實施方式之鈍化層保護之薄膜電晶體元件在真空環境下於室溫進行正電壓應力之可靠度測試的結果。

第6B圖係繪示具有本發明之另一實施方式之鈍化層保護之薄膜電晶體元件在氧氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第6C圖係繪示具有本發明之另一實施方式之鈍化層保護之薄膜電晶體元件在水氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第7A圖係繪示具有本發明之又一實施方式之鈍化層保護之薄膜電晶體元件在真空環境下於室溫進行正電壓應力之可靠度測試的結果。

第7B圖係繪示具有本發明之又一實施方式之鈍化層保護之薄膜電晶體元件在氧氣環境下於室溫進行正電壓應力之可靠度測試的結果。

第7C圖係繪示具有本發明之又一實施方式之鈍化層保護之薄膜電晶體元件在水氣環境下於室溫進行正電壓應力之可靠度測試的結果。

請參照第1A圖至第1C圖，其係分別繪示一種不具有鈍化層保護之薄膜電晶體元件在真空環境、氧氣環境與水氣環境下於室溫進行正電壓應力之可靠度測試的結果。此薄膜電晶體元件具有氧化銦鎵鋅層，但此薄膜電晶體元件並未具有鈍化層保護氧化銦鎵鋅層。在這些可靠度測試實驗中，薄膜電晶體元件之可靠度的量測時間點分別為施加偏壓前(即初始狀態)，以及施加偏壓100秒、200秒、500秒與1000秒後的閘極電壓與汲極電流(V_g -I_d )之間的關係。

由第1A圖至第1C圖所示之實驗結果發現，不具有鈍化層保護之薄膜電晶體元件在經過正電壓應力後，除了在真空環境下，薄膜電晶體元件之電氣性質維持穩定外，在氧氣和水氣環境下，薄膜電晶體元件之臨界電壓(threshold voltage，V_th )均會隨施加電壓時間的增加而偏移。甚至，當施加電壓的時間達1000秒時，臨界電壓的偏移(△V_th )達3V以上。這樣的測試結果顯示具氧化銦鎵層之薄膜電晶體元件在無鈍化層的保護下，隨著施加應力之時間的增加，薄膜電晶體元件之臨界電壓V_th 會出現飄移現象，而影響薄膜電晶體元件的控制穩定性。

在另一種比較例中，先提供底閘反交錯型結構的氧化銦鎵鋅薄膜電晶體元件，再以純矽靶，並利用射頻濺鍍的方式，在薄膜電晶體元件之氧化銦鎵鋅層上形成氧化矽薄膜來作為鈍化層。濺鍍製程所採用之製程氣體為氧氣與氬氣，且氧氣與氬氣的比例為1：1。此外，濺鍍時，製程氣體的壓力為8mtorr。而在鈍化層的濺鍍完成後，將薄膜電晶體元件連同其上之鈍化層在大氣環境下以300℃的製程溫度退火一個小時。

請參照第2A圖至第2C圖，其係分別繪示一種具有氧化矽鈍化層保護之薄膜電晶體元件在真空環境、氧氣環境與水氣環境下於室溫進行正電壓應力之可靠度測試的結果。在這些可靠度測試實驗中，薄膜電晶體元件之可靠度的量測時間點同樣分別為施加偏壓前，以及施加偏壓100秒、200秒、500秒與1000秒後的閘極電壓與汲極電流(V_g -I_d )之間的關係。

從第2A圖至第2C圖之實驗結果發現，在真空環境下，薄膜電晶體元件的電氣性質雖尚維持穩定。但在氧氣和水氣環境下，雖然有氧化矽鈍化層保護氧化銦鎵鋅層，但是薄膜電晶體元件的臨界電壓仍會隨施加電壓時間的增加而偏移。這樣的測試結果顯示氧化矽並未達到保護效果，而使得薄膜電晶體元件仍會隨著施加正電壓應力時間的增加，而產生臨界電壓的偏移出現飄移的現象，同樣會對薄膜電晶體元件之控制穩定性造成負面影響。

有鑑於此，本案發明人提出一種鈍化層之製造方法，其可製作出可有效阻絕氧氣與水氣之鈍化層，並可大幅提升生產效率。

請參照第3圖、第4A圖與第4B圖，其中第3圖係繪示依照本發明之一實施方式的一種鈍化層之製造方法的流程圖，第4A圖與第4B圖係繪示依照本發明之一實施方式的一種鈍化層之製造方法的製程剖面圖。在本實施方式中，進行第3圖所示之鈍化層之製造方法100時，可先如步驟102所述，提供如第4A圖所示之薄膜電晶體元件200。在一些實施例中，薄膜電晶體元件200可為底閘反交錯型結構的電晶體元件。此薄膜電晶體元件200至少包含氧化銦鎵鋅層210。

在一示範例子中，如第4A圖所示，薄膜電晶體元件200主要包含基板202、閘極206、絕緣層208、氧化銦鎵鋅層210、汲極212與源極214。基板202可例如為玻璃基板或軟性塑膠板。閘極206設置在基板202之表面204的一部分上。在一些示範例子中，閘極206為金屬層。絕緣層208覆蓋在閘極206與基板202之表面204的暴露部分上。絕緣層208之材料可例如包含氧化矽或氮化矽。氧化銦鎵鋅層210位於閘極206上方，且覆蓋部分之絕緣層 208。汲極212與源極214可分別設於氧化銦鎵鋅層210之二側，且延伸覆蓋在氧化銦鎵鋅層210二側之絕緣層208上。此外，汲極212與源極214均與部分之氧化銦鎵鋅層210接合，並暴露出氧化銦鎵鋅層210之中央區域的表面216。絕緣層208可使閘極206與氧化銦鎵鋅層210、汲極212和源極214電性隔離。

接著，如第3圖之步驟104所述，利用矽鋁靶材進行濺鍍製程，藉以形成鈍化層218覆蓋在氧化銦鎵鋅層210之暴露表面216上。如第4B圖所示，在一些實施例中，鈍化層218較佳係延伸覆蓋在氧化銦鎵鋅層210之暴露表面216二側之汲極212的一部分與源極214的一部分上，以使鈍化層218可更嚴密地隔絕氧氣與水氣。在本實施方式中，矽鋁靶材由鋁與矽所組成。在一些實施例中，矽鋁靶材包含20wt%至80wt%的矽，鋁則包含100wt%扣除矽含量後的餘數，即矽鋁靶材包含80wt%至20wt%的鋁。在一示範例子中，鈍化層218可為至少包含鋁與矽的氧化物，且鈍化層218之厚度可為25nm至100nm。在另一示範例子中，鈍化層218可為鋁與矽的氮化物。在又一示範例子中，鈍化層218可為矽鋁氮氧化物。

在一些實施例中，鈍化層218為由非晶質氧化矽與非晶質氧化鋁所組成的複合薄膜。單純計算此複合薄膜中之矽和鋁的含量時，矽含量為20wt%至80wt%，剩餘者為鋁含量。在一些示範例子中，此複合薄膜之氧含量為使矽與鋁形成氧化物所需配位數之量。

在另一些實施例中，鈍化層218為由非晶質氮氧化矽與非晶質氮氧化鋁所組成的複合薄膜。單純計算此複合薄膜之矽和鋁的含量時，矽含量為20wt%至80wt%，剩餘者為鋁含量。在一些示範例子中，此複合薄膜之氮氧含量為使矽與鋁形成氮氧化物所需配位數之量。

此外，濺渡製程可利用直流磁控濺鍍方式或射頻磁控濺鍍方式來進行。在本實施方式中，進行濺鍍製程時所使用之製程氣體至少包含氧氣與氬氣，然此製程氣體更可進一步包含氮氣。在一示範例子中，製程氣體之壓力可控制為8mtorr。在一些實施例中，鈍化層218之濺鍍製程可僅使用氧氣與氬氣，而不使用氮氣。此時，鈍化層218包含鋁矽氧化物。在一示範例子中，濺鍍製程中氧氣與氬氣之比例為1：1至1：2。在這樣的實施例中，所形成之氮化層218可有效隔絕氧氣及水氣的滲入，進而達到保護氧化銦鎵鋅層210不受氧氣及水氣影響的功效。

在一些實施例中，於濺鍍製程後，更可對薄膜電晶體元件200與其上之鈍化層218進行退火處理，使所生成之鈍化層218緻密化，進一步增強阻絕氧氣及水氣的功效。在一些示範例子中，退火處理為在大氣環境下，以300℃的製程溫度進行約一個小時。

在另一些實施例中，濺鍍製程所使用之製程氣體除了氬氣外，更包含氮氣。在這樣的實施例中，鈍化層218包含矽鋁氮化物。在一示範例子中，於濺鍍製程所使用之氣體中，氮氣與氬氣之比例為1：1至1：2。此外，於濺鍍製程後，同樣可對薄膜電晶體元件200與其上之鈍化層218進行退火處理。在一些示範例子中，退火處理為在大氣環境下，以300℃的製程溫度進行一個小時之退火處理，使矽鋁氮化物氧化，形成矽鋁氮氧化物。在這樣的實施例中，所形成之鈍化層218不僅同樣可有效隔絕氧氣及水氣的滲入，進而達到保護氧化銦鎵鋅層210不受氧氣及水氣影響的目的，而且鈍化層218之沉積速率為僅使用氧氣與氬氣之實施例的兩倍，可更有效地提升生產速率。在一示範例子中，於濺鍍製程所使用之氣體中，氧氣與氬氣，以及氮氣與氬氣之比例均為1：1至1：2。在另一些實施例中，濺鍍製程所使用之氣體包含氧氣、氮氣與氬氣。

在一些實施例中，由於所生成之鈍化層包含矽與鋁之氧化物，因此可有效阻絕氧氣與水氣滲入而影響氧化銦鎵鋅層，進而可保護氧化銦鎵鋅層之電性。此外，這些實施例之鈍化層沉積速率快，而可提升生產效率。而且，這些實施例之濺鍍製程可採直流磁控濺鍍方式，因此直接採用現有之沉積設備，而可降低生產成本。

以下利用三個示範實施例來說明利用本案之鈍化層之製造方法所製備之鈍化層的功效。在第一示範實施例中，先提供底閘反交錯型結構的薄膜電晶體元件，此薄膜電晶體元件包含氧化銦鎵鋅層。接著，採用鋁含量20wt%的矽鋁靶材，且以直流磁控濺鍍方式形成厚度為100nm的矽鋁氮氧化物薄膜覆蓋在暴露出之氧化銦鎵鋅層上，以作為保護氧化銦鎵鋅層之鈍化層。其中，製程氣體採用氧氣與氬氣，且氧氣與氬氣的比例為1：2。濺鍍時之製程氣體的壓力控制為8mtorr。此外，鈍化層濺鍍完成後，薄膜電晶體元件及其上之鈍化層在大氣環境下以300℃的製程溫度退火一個小時。

請參照第5A圖至第5C圖，其係分別繪示具有本發明之一實施方式之鈍化層保護之薄膜電晶體元件在真空環境、氧氣環境與水氣環境下於室溫進行正電壓應力之可靠度測試的結果。在這些可靠度測試實驗中，薄膜電晶體元件之可靠度的量測時間點同樣分別為施加偏壓前，以及施加偏壓100秒、200秒、500秒與1000秒後的閘極電壓與汲極電流之間的關係。

從第5A圖至第5C圖之實驗結果發現，不論在真空、氧氣或水氣環境下，利用鋁含量20wt%之矽鋁靶材所形成之100nm厚的矽鋁氮氧化物鈍化層來保護薄膜電晶體元件，可使薄膜電晶體元件之電氣性質均能維持穩定。這樣的測試結果顯示，以鋁含量20wt%之矽鋁靶材所形成之矽鋁氮氧化物鈍化薄膜可有效保護薄膜電晶體元件，使其不受氧氣及水氣的影響，進而可確保其電性效果。

在第二示範實施例中，先提供底閘反交錯型結構的薄膜電晶體元件，此薄膜電晶體元件包含氧化銦鎵鋅層。接著，採用鋁含量50wt%的矽鋁靶材，且以直流磁控濺鍍方式形成厚度為50nm的矽鋁氮氧化物薄膜覆蓋在暴露出之氧化銦鎵鋅層上，以作為保護氧化銦鎵鋅層之鈍化層。其中，製程氣體採用氧氣與氬氣，且氧氣與氬氣的比例為 1：2。濺鍍時之製程氣體的壓力控制為2mtorr。此外，鈍化層濺鍍完成後，薄膜電晶體元件及其上之鈍化層在大氣環境下以300℃的製程溫度退火一個小時。

請參照第6A圖至第6C圖，其係分別繪示具有本發明之另一實施方式之鈍化層保護之薄膜電晶體元件在真空環境、氧氣環境與水氣環境下於室溫進行正電壓應力之可靠度測試的結果。在這些可靠度測試實驗中，薄膜電晶體元件之可靠度的量測時間點同樣分別為施加偏壓前，以及施加偏壓100秒、200秒、500秒與1000秒後的閘極電壓與汲極電流之間的關係。

從第6A圖至第6C圖之實驗結果發現，不論在真空、氧氣或水氣環境下，利用鋁含量50wt%之矽鋁靶材所形成之50nm厚的矽鋁氮氧化物鈍化層來保護薄膜電晶體元件，同樣可使薄膜電晶體元件之電氣性質均能維持穩定。這樣的測試結果顯示，以鋁含量50wt%之矽鋁靶材所形成之矽鋁氮氧化物鈍化薄膜可有效保護薄膜電晶體元件，使其不受氧氣及水氣的影響，進而可確保其電性效果。

在第三示範實施例中，同樣先提供底閘反交錯型結構的薄膜電晶體元件，此薄膜電晶體元件包含氧化銦鎵鋅層。接著，採用鋁含量80wt%的矽鋁靶材，且以直流磁控濺鍍方式形成厚度為25nm的矽鋁氮氧化物薄膜覆蓋在暴露出之氧化銦鎵鋅層上，以作為保護氧化銦鎵鋅層之鈍化層。其中，製程氣體採用氮氣與氬氣，且氮氣與氬氣的比例為1：2。濺鍍時之製程氣體的壓力控制為8mtorr。此外，鈍化層濺鍍完成後，薄膜電晶體元件及其上之鈍化層在大氣環境下以300℃的製程溫度退火一個小時。

請參照第7A圖至第7C圖，其係分別繪示具有本發明之又一實施方式之鈍化層保護之薄膜電晶體元件在真空環境、氧氣環境與水氣環境下於室溫進行正電壓應力之可靠度測試的結果。在這些可靠度測試實驗中，薄膜電晶體元件之可靠度的量測時間點同樣分別為施加偏壓前，以及施加偏壓100秒、200秒、500秒與1000秒後的閘極電壓與汲極電流之間的關係。

從第7A圖至第7C圖之實驗結果發現，不論在真空、氧氣或水氣環境下，利用鋁含量80wt%之矽鋁靶材所形成之25nm厚的矽鋁氮氧化物鈍化層來保護薄膜電晶體元件，同樣可使薄膜電晶體元件之電氣性質均能維持穩定。這樣的測試結果顯示，以鋁含量80wt%之矽鋁靶材所形成之矽鋁氮氧化物鈍化薄膜可有效保護薄膜電晶體元件，使其不受氧氣及水氣的影響，進而可確保其電性效果。

由上述之實施方式可知，本發明之一優點就是因為本發明之鈍化層之製造方法係利用矽鋁靶材進行反應性濺鍍，以在薄膜電晶體元件之氧化銦鎵鋅層上形成含矽與鋁之氧化物來作為鈍化層，因此可有效阻絕氧氣與水氣，進而可達到保護氧化銦鎵鋅層的功效。

由上述之實施方式可知，本發明之另一優點就是因為應用本發明之鈍化層之製造方法，可提高鈍化層之沉積速率，且可達傳統氧化鋁薄膜之沉積速率的6倍，因此可大幅提升生產效率。

由上述之實施方式可知，本發明之又一優點就是因為本發明之鈍化層之製造方法可使用一般直流磁控濺鍍方式來進行鈍化層的沉積，因此不需改變現有沉積設備即可生產出品質符合標準的鈍化層，且生產效率高，進而可降低生產成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何在此技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧鈍化層之製造方法

102‧‧‧步驟

104‧‧‧步驟

Claims

一種鈍化層之製造方法，包含：提供一薄膜電晶體元件，其中該薄膜電晶體元件包含一氧化銦鎵鋅層；以及利用一矽鋁靶材進行一濺鍍製程，以形成一鈍化層覆蓋在該氧化銦鎵鋅層上，其中該矽鋁靶材由鋁與矽所組成，該矽鋁靶材包含20wt%至80wt%的矽，且該濺鍍製程之一製程氣體包含一氧氣與一氬氣。
如請求項1所述之鈍化層之製造方法，其中該濺鍍製程包含利用一直流磁控濺鍍方式或一射頻磁控濺鍍方式。
如請求項1所述之鈍化層之製造方法，其中該氧氣與該氬氣之比例為1：1至1：2。
如請求項1所述之鈍化層之製造方法，其中該製程氣體更包含一氮氣。
如請求項4所述之鈍化層之製造方法，其中該氮氣與該氬氣之比例為1：1至1：2。
如請求項1所述之鈍化層之製造方法，其中在該濺鍍製程中，該製程氣體之壓力為2mtorr至8mtorr。
如請求項1所述之鈍化層之製造方法，其中該鈍化層之厚度為25nm至100nm。
如請求項1所述之鈍化層之製造方法，其中該鈍化層包含矽鋁氧化物。
如請求項1所述之鈍化層之製造方法，其中該鈍化層包含矽鋁氮化物。
如請求項9所述之鈍化層之製造方法，於該濺鍍製程後，更包含進行一退火處理，其中該退火處理包含在大氣環境下，以300℃的製程溫度進行一個小時，以使該矽鋁氮化物氧化，形成矽鋁氮氧化物。
如請求項1所述之鈍化層之製造方法，於該濺鍍製程後，更包含進行一退火處理。
如請求項11所述之鈍化層之製造方法，其中該退火處理包含在大氣環境下，以300℃的製程溫度進行一個小時。