JP7303006B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7303006B2 JP7303006B2 JP2019069319A JP2019069319A JP7303006B2 JP 7303006 B2 JP7303006 B2 JP 7303006B2 JP 2019069319 A JP2019069319 A JP 2019069319A JP 2019069319 A JP2019069319 A JP 2019069319A JP 7303006 B2 JP7303006 B2 JP 7303006B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- insulating film
- data
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 22
- 230000005669 field effect Effects 0.000 claims description 164
- 239000000758 substrate Substances 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 229910017052 cobalt Inorganic materials 0.000 description 7
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- -1 cobalt silicide Chemical compound 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
MTP不揮発性メモリセルの使用例として、Si半導体製品の製造番号のように比較的小容量の情報を記憶するための不揮発性メモリ回路部や、近年ではアパレルや商品流通に使用されるRF(Radio Frequency)タグの置き換えとして不揮発性メモリ回路部を有するものがある。
前記半導体基板上に配置された不揮発性メモリセルと、を備え、
前記不揮発性メモリセルは、データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含み、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタは、それぞれ、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された浮遊ゲートと、前記半導体基板の厚さ方向から見て前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層と、を有し、
前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜の厚みと、前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜の厚みとが異なる。
半導体基板の前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記データ読み出し用電界効果トランジスタ及び前記データ書き込み用電界効果トランジスタの一方におけるゲート絶縁膜の厚さ方向の一部を構成するための第1絶縁膜を形成する第1絶縁膜形成工程と、
前記第1絶縁膜のうち、前記データ読み出し用電界効果トランジスタ及び前記データ書き込み用電界効果トランジスタの他方を形成する領域における前記第1絶縁膜を除去する第1絶縁膜一部除去工程と、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記一方における前記第1絶縁膜とともに前記ゲート絶縁膜を構成し、かつ、前記他方におけるゲート絶縁膜を構成する第2絶縁膜を形成する第2絶縁膜形成工程と、
前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜上及び前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜上のそれぞれに浮遊ゲートを形成する工程と、
前記半導体基板の厚さ方向から見て、前記データ書き込み用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層並びに前記データ読み出し用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層を形成する工程と、
を含む。
従来のMTP不揮発性メモリセルにおけるデータ書き込み用の電界効果トランジスタおよびデータ読み出し用の電界効果トランジスタでは、通常、データ書き込み用の電界効果トランジスタのゲート酸化膜はデータリテンション特性を考慮して4nm~10nmの膜厚で熱酸化により形成されるのが一般的である。
このようにデータ書き込み用電界効果トランジスタとデータ読み出し用電界効果トランジスタを備えた不揮発性メモリセルを製造する場合、データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタは、データ書き込み用電界効果トランジスタと同じプロセスで形成されることになり、データ読み出し用電界効果トランジスタのゲート酸化膜は、データ書き込み用電界効果トランジスタのゲート酸化膜と同じ厚みで形成されることになる。
データ書き込み用電界効果トランジスタ100は、シリコン基板の表層部におけるpウェル302上に形成されたSiO2等のゲート絶縁膜102,104と、ゲート絶縁膜102,104上に形成された浮遊ゲート106とを備えている。また、pウェル302の表層部の、浮遊ゲート106を間に挟む位置においてソース・ドレインを構成するn型拡散層310A,310Bを有する。浮遊ゲート106の側面は、SiO2等の絶縁体で構成されるサイドウォール112によって覆われている。浮遊ゲート106の表面及びn型拡散層310A,310Bの表面には、例えばコバルトシリサイド等のシリコンと金属との化合物からなる合金層108,312A,312Bが設けられている。
そして、データ読み出し用電界効果トランジスタ200のゲート絶縁膜204の厚みは、データ書き込み用電界効果トランジスタ100のゲート絶縁膜102,104の厚みよりも小さくなっている。
また、データ読み出し用電界効果トランジスタ200の浮遊ゲート206は、データ書き込み用電界効果トランジスタ100の浮遊ゲート106とは電気的に分離されている。浮遊ゲート206の側面は、SiO2等の絶縁体で構成されるサイドウォール212によって覆われている。浮遊ゲート206の表面及びn型拡散層312B,312Cの表面には、例えばコバルトシリサイド等のシリコンと金属との化合物からなる合金層208,312B,312Cが設けられている。
以下、本実施形態に係る半導体装置の製造方法の一例を示しながら、本実施形態に係る半導体装置の不揮発性メモリセルの主な構成について具体的に説明する。
シリコン基板10の一方の面に熱酸化法によりシリコン酸化膜(SiO2)12及びCVD法によってシリコン窒化膜(Si3N4)14を順次形成する。
次いで、シリコン窒化膜14上に、フォトリソグラフィ及びエッチングによりデータ書き込み用電界効果トランジスタ100及びデータ読み出し用電界効果トランジスタ200を形成する領域(本開示において「トランジスタ形成領域」と称する場合がある。)以外のシリコン酸化膜12、シリコン窒化膜14を除去する。
次いで、シリコン酸化膜12、シリコン窒化膜14をマスクとしてエッチングを行い、シリコン基板10の一部に溝(トレンチ)15を形成する(図3)。
次に、HDPCVD法(High Density Plasm Chemical Vapor Deposition)によりトレンチ15内に埋め込まれるシリコン酸化膜(埋め込み酸化膜)を形成する。
次に、表面をCMP法(Chemical Mechanical Polishing)により平坦化し、トレンチ形成のためのマスクとして形成したシリコン酸化膜12、シリコン窒化膜14を例えばドライエッチングによって除去する。これにより、シリコン基板10に形成したトレンチ15内にシリコン酸化膜が埋め込まれた素子分離膜308が形成される。
さらに、前酸化を行い、シリコン基板10上及び素子分離膜308上にシリコン酸化膜(前酸化膜)16を形成する(図4)。
次に、イオン注入法によりシリコン基板10内の所定の深さに、例えばボロンを注入してp型の導電型を有するpウェル306を形成する。さらにシリコン基板10の表層部にヒ素またはリンを注入する。これにより、Vt(閾値)調整のためのp型の導電型を有するpウェル302を形成する(図5)。
次に、前酸化膜16を除去した後、トランジスタ形成領域に第1ゲート絶縁膜(第1絶縁膜)102を形成する(図6)。
第1ゲート絶縁膜としては、酸化膜又は酸窒化膜が好ましい。本実施形態においては第1ゲート絶縁膜102として、例えばCVD法又は熱酸化によって、pウェル302及び素子分離膜308の表面を一体的に覆うシリコン酸化膜102を形成する。
本実施形態では、データ書き込み用電界効果トランジスタ100を形成する領域Wにおいては第1ゲート絶縁膜102と後述する第2ゲート絶縁膜104とが積層されることでデータ書き込み用電界効果トランジスタ100のゲート絶縁膜を構成することになる。一方、データ読み出し用電界効果トランジスタ200を形成する領域Rにおいては第1ゲート絶縁膜102は除去され、第2ゲート絶縁膜104がデータ読み出し用電界効果トランジスタ200を形成する領域Rのゲート絶縁膜を構成することになる。
第1ゲート絶縁膜102を形成した領域のうち、データ書き込み用電界効果トランジスタ100を形成する領域W及びデータ読み出し用電界効果トランジスタ200を形成する領域Rの一方の領域における第1ゲート絶縁膜102を除去する。本実施形態では、データ読み出し用電界効果トランジスタ200を形成する領域Rにおける第1ゲート絶縁膜102を除去する。
第1ゲート絶縁膜102のうち、データ書き込み用の電界効果トランジスタを形成する領域のみフォトリソグラフィによってレジストマスク18で覆う。そして、データ読み出し用の電界効果トランジスタを形成する領域Rにおけるレジストマスク18で覆われていない第1ゲート絶縁膜102をドライエッチング又はウエットエッチングにより除去する(図7)。
次に、レジストマスク18を除去し、データ書き込み用電界効果トランジスタ100を形成する領域W及びデータ読み出し用電界効果トランジスタ200を形成する領域Rに第2ゲート絶縁膜(第2絶縁膜)104,204を形成する(図8)。
前述したように、本実施形態では、データ書き込み用電界効果トランジスタ100を形成する領域Wにおいては第1ゲート絶縁膜102と第2ゲート絶縁膜104とが一体となってデータ書き込み用電界効果トランジスタ100のゲート絶縁膜を構成し、データ読み出し用電界効果トランジスタ200を形成する領域Rにおいては、第2ゲート絶縁膜204がデータ読み出し用電界効果トランジスタ200のゲート絶縁膜を構成することになる。
なお、第2ゲート絶縁膜104,204は、第1ゲート絶縁膜102と同様、酸化膜又は酸窒化膜が好ましく、例えばCVD法又は熱酸化によって形成することができる。なお、例えば、第1ゲート絶縁膜102として酸化膜を形成し、第2ゲート絶縁膜として酸化物より誘電率の高い酸窒化膜を形成してもよい。
次に、データ書き込み用電界効果トランジスタ100を形成する領域W及びデータ読み出し用電界効果トランジスタ200を形成する領域Rのそれぞれの第2ゲート絶縁膜104,204上に浮遊ゲート106,206を形成する。
例えば、CVD法により第2ゲート絶縁膜104,204の表面にポリシリコン膜を形成する。続いて、イオン注入法により、ポリシリコン膜の全面にリンまたはヒ素を注入する。これにより、ポリシリコン膜の全体にn型の導電性が付与される。
次に、CVD法により、データ書き込み用電界効果トランジスタ100の浮遊ゲート106及びデータ読み出し用電界効果トランジスタ200の浮遊ゲート206の上面及び側面を覆うように、SiN膜を形成後、SiO2等の絶縁膜をシリコン基板10上に形成する。
続いて、上記の絶縁膜をエッチバックする。これにより、データ書き込み用電界効果トランジスタ100の浮遊ゲート106の側面を覆うサイドウォール112及びデータ読み出し用電界効果トランジスタ200の浮遊ゲート206の側面を覆うサイドウォール212が形成される(図10)。
次に、データ書き込み用電界効果トランジスタ100を形成する領域W及びデータ読み出し用電界効果トランジスタ200を形成する領域Rのそれぞれにおいて、シリコン基板10内のシリコン基板10の厚さ方向から見て浮遊ゲート106,206を間に挟む位置においてそれぞれソース領域及びドレイン領域を構成する拡散層310A,301B,310Cを形成する。
例えば、データ書き込み用電界効果トランジスタ100を形成する領域W及びデータ読み出し用電界効果トランジスタ200を形成する領域Rのそれぞれにおいて、シリコン基板10内のシリコン基板10の厚さ方向から見て浮遊ゲート106,206を間に挟む位置におけるpウェル302の表面にイオン注入法によりヒ素またはリンを注入する。これにより、pウェル302の表層部の、各浮遊ゲート106,206を間に挟む位置にソース・ドレインを構成するn型拡散層310A,310B,310Cがそれぞれ形成される(図11)。
次に、データ書き込み用電界効果トランジスタ100を形成する領域W及びデータ読み出し用電界効果トランジスタ200を形成する領域Rにおいて露出する酸化膜(ゲート絶縁膜102,104,204)を除去し、サリサイドプロセスを用いて、データ書き込み用電界効果トランジスタ100及びデータ読み出し用電界効果トランジスタ200のn型拡散層310A,310B,310Cの表面及び浮遊ゲート106,206の表面に合金層312A,312B,312C,108,208を形成する(図12)。
続いて、熱処理によってシリコンとコバルト膜とが接している部分、すなわち、n型拡散層310A,310B,310Cの表面及び浮遊ゲート106,206の表面に主としてコバルトモノシリサイド(CoSi)を含むCoシリサイド層を形成する。
続いて、薬液処理によって、データ書き込み用電界効果トランジスタ100及びデータ読み出し用電界効果トランジスタ200以外の領域(素子分離領域)におけるコバルト膜を除去する。
続いて、更なる熱処理によってコバルトモノシリサイド(CoSi)をコバルトダイシリサイド(CoSi2)に相転移させる。
これにより、n型拡散層310A,310B,310C及び浮遊ゲート106,206の表面にそれぞれ、主としてコバルトダイシリサイド(CoSi2)を含む合金層312A,312B,312C,108,208が形成される。なお、各熱処理は、加熱時間が短時間であるRTA(Rapid Thermal Anneal)によって行われる。
その後、データ書き込み用電界効果トランジスタ100及びデータ読み出し用電界効果トランジスタ200を覆う層間絶縁膜(中間層)320を形成する。
さらに、データ書き込み用電界効果トランジスタ100またはデータ読み出し用電界効果トランジスタ200に接続されるコンタクト322を層間絶縁膜320内に形成する。コンタクト322を介してデータ書き込み用電界効果トランジスタ100またはデータ読み出し用電界効果トランジスタ200に接続される配線を層間絶縁膜320上に形成する工程などを経て不揮発性メモリセルが完成する(図13)。
例えば、本開示における不揮発性メモリの構成は図1、図2、図13に示す構成に限定されず、データ書き込み用電界効果トランジスタ及びデータ読み出し用電界効果トランジスタを有する不揮発性メモリセルを備えた半導体装置であれば、本開示を適用することができる。
また、上記実施形態では、データ書き込み用電界効果トランジスタのゲート絶縁膜の厚みが、データ読み出し用電界効果トランジスタのゲート絶縁膜の厚みよりも大きくする場合について説明したが、データ読み出し用電界効果トランジスタに高電圧の印加が要求される場合などは、データ書き込み用電界効果トランジスタのゲート絶縁膜の厚みよりも、データ読み出し用電界効果トランジスタのゲート絶縁膜の厚みを大きくしてもよい。すなわち、各電界効果トランジスタに要求される特性(特に閾値電圧)に応じてゲート絶縁膜の厚みに設定すればよい。
また、本開示に係る半導体装置の用途は限定されず、データの書き換えが要求される導体装置であれば制限でなく適用することができる。
12 シリコン酸化膜
14 シリコン窒化膜
15 トレンチ
16 前酸化膜
18 レジストマスク
50 不揮発性メモリセル
100 データ書き込み用電界効果トランジスタ
102 第1ゲート絶縁膜(第1絶縁膜)
104 第2ゲート絶縁膜(第2絶縁膜)
106 浮遊ゲート
108 合金層
110 シリコン窒化膜
112 サイドウォール
120 シリコン窒化膜
200 データ読み出し用電界効果トランジスタ
204 第2ゲート絶縁膜(第2絶縁膜)
206 浮遊ゲート
212 サイドウォール
208 合金層
212 絶縁膜
220 シリコン窒化膜
302 pウェル
306 pウェル
308 素子分離膜
310A,310B,310C 拡散層
312A,312B,312C 合金層
320 層間絶縁膜
322 コンタクト
Claims (6)
- 半導体基板と、
前記半導体基板上に配置された不揮発性メモリセルと、を備え、
前記不揮発性メモリセルは、データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含み、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタは、それぞれ、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された浮遊ゲートと、前記半導体基板の厚さ方向から見て前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層と、を有し、
前記拡散層は、前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタに共有されており、
前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜の厚みが、前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜の厚みよりも小さい、半導体装置。 - 前記ゲート絶縁膜が、酸化膜又は酸窒化膜である、請求項1に記載の半導体装置。
- 前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜の厚みが4nm~10nmであり、前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜の厚みが2nm~4nmである、請求項1又は請求項2に記載の半導体装置。
- データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含む不揮発性メモリセルを備えた半導体装置の製造方法であって、
半導体基板の前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記データ書き込み用電界効果トランジスタにおけるゲート絶縁膜の厚さ方向の一部を構成するための第1絶縁膜を形成する第1絶縁膜形成工程と、
前記第1絶縁膜のうち、前記データ読み出し用電界効果トランジスタを形成する領域における前記第1絶縁膜を除去する第1絶縁膜一部除去工程と、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記第1絶縁膜とともに前記データ書き込み用電界効果トランジスタにおける前記ゲート絶縁膜を構成し、かつ、前記データ読み出し用電界効果トランジスタにおけるゲート絶縁膜を構成する第2絶縁膜を形成する第2絶縁膜形成工程と、
前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜上及び前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜上のそれぞれに浮遊ゲートを形成する工程と、
前記半導体基板の厚さ方向から見て、前記データ書き込み用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成し、かつ、前記データ読み出し用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成し、前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタに共有される拡散層を形成する工程と、
を含む、半導体装置の製造方法。 - 前記第1絶縁膜形成工程において形成する前記第1絶縁膜の厚みが、前記第2絶縁膜形成工程において形成する前記第2絶縁膜の厚みよりも大きい、請求項4に記載の半導体装置の製造方法。
- 前記第1絶縁膜及び前記第2絶縁膜として、酸化膜又は酸窒化膜を形成する、請求項4又は請求項5項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019069319A JP7303006B2 (ja) | 2019-03-29 | 2019-03-29 | 半導体装置及び半導体装置の製造方法 |
US16/802,612 US11031408B2 (en) | 2019-03-29 | 2020-02-27 | Semiconductor device and method of producing semiconductor device |
CN202010201050.1A CN111755448A (zh) | 2019-03-29 | 2020-03-20 | 半导体装置以及半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019069319A JP7303006B2 (ja) | 2019-03-29 | 2019-03-29 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020167356A JP2020167356A (ja) | 2020-10-08 |
JP7303006B2 true JP7303006B2 (ja) | 2023-07-04 |
Family
ID=72604798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019069319A Active JP7303006B2 (ja) | 2019-03-29 | 2019-03-29 | 半導体装置及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11031408B2 (ja) |
JP (1) | JP7303006B2 (ja) |
CN (1) | CN111755448A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094029A (ja) | 2000-09-14 | 2002-03-29 | Hitachi Ltd | 半導体装置及びトランジスタ |
JP2005026696A (ja) | 2003-07-01 | 2005-01-27 | Samsung Electronics Co Ltd | Eeprom素子およびその製造方法 |
JP2005175411A (ja) | 2003-12-12 | 2005-06-30 | Genusion:Kk | 半導体装置、及びその製造方法 |
JP2007110073A (ja) | 2005-09-13 | 2007-04-26 | Renesas Technology Corp | 半導体装置 |
JP2016136622A (ja) | 2015-01-16 | 2016-07-28 | 株式会社半導体エネルギー研究所 | 記憶装置および電子機器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03206661A (ja) * | 1990-01-09 | 1991-09-10 | Fujitsu Ltd | 半導体装置 |
JP3993438B2 (ja) * | 2002-01-25 | 2007-10-17 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4647175B2 (ja) * | 2002-04-18 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2004265944A (ja) * | 2003-02-21 | 2004-09-24 | Handotai Rikougaku Kenkyu Center:Kk | 半導体記憶装置 |
JP2005005516A (ja) * | 2003-06-12 | 2005-01-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4927321B2 (ja) * | 2004-06-22 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2006196758A (ja) | 2005-01-14 | 2006-07-27 | Renesas Technology Corp | 半導体装置 |
JP2007081335A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
US8581260B2 (en) * | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
JP4782070B2 (ja) * | 2007-05-09 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びその製造方法 |
-
2019
- 2019-03-29 JP JP2019069319A patent/JP7303006B2/ja active Active
-
2020
- 2020-02-27 US US16/802,612 patent/US11031408B2/en active Active
- 2020-03-20 CN CN202010201050.1A patent/CN111755448A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094029A (ja) | 2000-09-14 | 2002-03-29 | Hitachi Ltd | 半導体装置及びトランジスタ |
JP2005026696A (ja) | 2003-07-01 | 2005-01-27 | Samsung Electronics Co Ltd | Eeprom素子およびその製造方法 |
JP2005175411A (ja) | 2003-12-12 | 2005-06-30 | Genusion:Kk | 半導体装置、及びその製造方法 |
JP2007110073A (ja) | 2005-09-13 | 2007-04-26 | Renesas Technology Corp | 半導体装置 |
JP2016136622A (ja) | 2015-01-16 | 2016-07-28 | 株式会社半導体エネルギー研究所 | 記憶装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20200312860A1 (en) | 2020-10-01 |
CN111755448A (zh) | 2020-10-09 |
JP2020167356A (ja) | 2020-10-08 |
US11031408B2 (en) | 2021-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3908696B2 (ja) | 集積メモリー回路および集積メモリー回路の製造方法 | |
JP4927550B2 (ja) | 不揮発性メモリデバイス、不揮発性メモリデバイスを製造する方法、および不揮発性メモリアレイ | |
KR100723993B1 (ko) | 반도체 메모리 장치와 그 제조 방법 | |
JP3726760B2 (ja) | 半導体装置の製造方法 | |
US9905429B2 (en) | Semiconductor device and a manufacturing method thereof | |
JP2010067645A (ja) | 半導体装置およびその製造方法 | |
JP5142476B2 (ja) | 半導体装置の製造方法 | |
US6737322B2 (en) | Method for manufacturing semiconductor device | |
US20070238237A1 (en) | Structure and method for a sidewall SONOS non-volatile memory device | |
US8952536B2 (en) | Semiconductor device and method of fabrication | |
US9224873B2 (en) | Method of fabricating a charge trap NAND flash memory device | |
JP2000307086A (ja) | 半導体装置及びその製造方法 | |
JP2009231300A (ja) | 半導体記憶装置及びその製造方法 | |
US20100012999A1 (en) | Semiconductor memory device and method of manufacturing the same | |
KR101498170B1 (ko) | 반도체 기억 장치 및 그의 제조 방법 | |
JP3622741B2 (ja) | 半導体装置の製造方法 | |
JP7303006B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7132728B2 (en) | Non-volatile memory devices including fuse covered field regions | |
US6916701B2 (en) | Method for fabricating a silicide layer of flat cell memory | |
JP5123536B2 (ja) | 半導体装置の製造方法 | |
JP2014187132A (ja) | 半導体装置 | |
CN113471206A (zh) | 一种多次可编程存储器结构及其制造方法 | |
JP2003023117A (ja) | 半導体集積回路装置の製造方法 | |
WO2022033164A1 (zh) | 半导体结构及半导体结构的制造方法 | |
JP2011071173A (ja) | 半導体装置、半導体装置の製造方法および半導体装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7303006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |