JP4104888B2 - 薄膜トランジスタ装置の製造方法 - Google Patents
薄膜トランジスタ装置の製造方法 Download PDFInfo
- Publication number
- JP4104888B2 JP4104888B2 JP2002092358A JP2002092358A JP4104888B2 JP 4104888 B2 JP4104888 B2 JP 4104888B2 JP 2002092358 A JP2002092358 A JP 2002092358A JP 2002092358 A JP2002092358 A JP 2002092358A JP 4104888 B2 JP4104888 B2 JP 4104888B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- forming
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタを用いた液晶表示パネルやイメージセンサ等の薄膜トランジスタ装置の製造方法に関する。
【0002】
【従来の技術】
薄膜トランジスタ(Thin Film Transistor:以下、TFTという)は、液晶表示パネル、イメージセンサ及び有機EL表示パネルなどに使用されている。
【0003】
一般的なTFTは、絶縁性基板の上に形成された半導体膜と、半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とにより構成される。
【0004】
図1は従来の薄膜トランジスタ装置の製造方法を示す図である。
【0005】
まず、ガラス基板(絶縁性基板)10の上に、下地絶縁膜11としてシリコン酸化膜又はシリコン窒化膜を形成する。この下地絶縁膜11の上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜にレーザを照射してポリシリコン膜12を形成する。その後、ポリシリコン膜12を島状にパターニングする。
【0006】
次に、下地絶縁膜11及びポリシリコン膜12の上に、プラズマCVD装置を用いてシリコン酸化膜を形成し、更にこの上に金属膜を形成する。
【0007】
次に、金属膜の上に所定のパターンでレジスト膜を形成し、このレジスト膜をマスクとして金属膜及びシリコン酸化膜をパターニングしてゲート電極14及びゲート絶縁膜13を形成する。
【0008】
次いで、レジスト膜を除去した後、ゲート電極14をマスクとしてポリシリコン膜12にp型又はn型不純物を注入して、一対の不純物領域(ソース/ドレイン領域)12a、12bを形成する。
【0009】
【発明が解決しようとする課題】
近年、TFTのより一層の微細化が要求されており、それに伴ってゲート絶縁膜の薄膜化が進んでいる。
【0010】
しかし、上述した従来の方法では、ゲート絶縁膜をある程度よりも薄く形成すると、TFTの立ち上がり特性(以下、S値(Swing Factor)という)が劣化するという問題点がある。
【0011】
図2は、横軸にゲート絶縁膜の厚さをとり、縦軸にS値をとって、ゲート絶縁膜の厚さとS値のばらつきとの関係を調べた結果を示す図である。この図2に示すように、ゲート絶縁膜がある厚さ以上の場合は、ゲート絶縁膜が薄いほどS値が小さくなり、S値のばらつきも小さくなる。すなわち、TFTの立ち上がり特性が良い。しかし、ゲート絶縁膜をある厚さ(図2では、10nm)よりも薄くすると、S値が大きくなり、S値のばらつきも大きくなる。本願発明者らは、このような現象をポリシリコン膜と絶縁膜との界面における界面準位や固定電荷の影響と考えている。
【0012】
ところで、ポリシリコン膜の上に絶縁膜を形成する他の方法として、ポリシリコン膜のオゾン酸化がある。これは、オゾンガス雰囲気中にガラス基板をおき、ポリシリコン膜の表面をオゾンで酸化することで、ポリシリコン膜の表面に絶縁膜を形成する方法である。この方法によれば、ポリシリコン膜と絶縁膜との界面における界面準位や固定電荷の影響がない良質な絶縁膜を得ることができる。
【0013】
しかしながら、ポリシリコン膜のオゾン酸化では、約3時間の処理を行っても厚さが6nm程度しか酸化膜が成長しないので、TFTのゲート絶縁膜に適用することは難しい。
【0014】
また、従来の薄膜トランジスタ装置の製造方法には以下に示す問題点がある。すなわち、アモルファスシリコン膜にレーザを照射して形成したポリシリコン膜の表面には不純物が付着している。これらの不純物がゲート絶縁膜形成後もポリシリコン膜とゲート絶縁膜との間に存在していると、トランジスタ特性劣化の原因となる。
【0015】
このため、従来はゲート絶縁膜を形成する前に、HF系の薬剤を用いてポリシリコン膜の表面をウェットエッチングし、ポリシリコン膜の表面に付着した不純物を除去している。
【0016】
しかし、HF系の薬剤を用いたウェットエッチングでは、エッチング量の制御が難しく、エッチング量が足りずにポリシリコン膜の表面に不純物が残存する場合がある。
【0017】
以上から、本発明の目的は、ゲート絶縁膜を薄膜化してもTFTの立ち上がり特性が良好であり、S値のばらつきが少ない薄膜トランジスタ装置の製造方法を提供することである。
【0018】
また、本発明の他の目的は、半導体膜の表面に付着した不純物を十分に除去することができて、特性が良好な薄膜トランジスタ装置の製造方法を提供することである。
【0019】
【課題を解決するための手段】
本願第1の発明に係わる薄膜トランジスタ装置の製造方法は、基板上に半導体膜を形成する工程と、前記半導体膜に水素をイオン化して導入する工程と、前記半導体膜の表面をオゾンで酸化し、前記イオン化した水素が導入された前記半導体膜の表面に酸化膜を形成する工程と、前記酸化膜の上方にゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする。
【0020】
本発明においては、まず、イオン化した水素を半導体膜に導入し、半導体原子と水素原子の結合を形成する。この結合は、水素原子が小さいため、半導体膜の表面から比較的奥まで形成される。次に、半導体膜の表面をオゾンで酸化すると、オゾンにより半導体膜の表面近傍にある半導体原子と水素原子の結合が切れ、半導体原子が酸素原子と結合する。このようにして、半導体膜との界面において界面準位や固定電荷の影響のない酸化膜を比較的厚く形成できる。
【0021】
本願第2の発明に係わる薄膜トランジスタ装置の製造方法は、基板上に半導体膜を形成する工程と、前記半導体膜に水素をイオン化して導入する工程と、前記半導体膜の表面を酸化性溶液で酸化させ、前記イオン化した水素が導入された前記半導体膜の表面に酸化膜を形成する工程と、前記酸化膜の上方にゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする。
【0022】
本発明のおいては、本願第1の発明に係わる薄膜トランジスタ装置の製造方法と同様に、まず、イオン化した水素を半導体膜に導入し、半導体原子と水素原子の結合を半導体膜の表面から比較的奥まで形成する。次に、半導体膜の表面を酸化性溶液で酸化すると、酸化性溶液により半導体膜の表面近傍にある半導体原子と水素原子の結合が切れ、半導体原子が酸素原子と結合する。このようにして、半導体膜との界面において界面準位や固定電荷の影響のない酸化膜を比較的厚く形成できる。
【0023】
本願第3の発明に係わる薄膜トランジスタ装置の製造方法は、基板上に半導体膜を形成する工程と、前記半導体膜に水素をイオン化して導入する工程と、前記半導体膜の表面をオゾンで酸化し、前記イオン化した水素が導入された前記半導体膜の表面に酸化膜を形成する工程と、前記酸化膜を除去する工程と、前記半導体膜の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極をマスクとし、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする。
【0024】
本発明においては、まず、半導体膜の表面をオゾンで酸化して、半導体膜の表面に酸化膜を形成する。このとき、半導体膜の表面近傍に存在する不純物が酸化膜中に取り込まれる。次に、この酸化膜を除去する。これにより、半導体膜の表面近傍に存在していた不純物を取り除くことができるので、半導体膜の表面は清浄となる。次に、この半導体膜の上にゲート絶縁膜として適した厚さのゲート絶縁膜を形成する。このようにして、半導体膜との界面に特性劣化の原因となる不純物のないゲート絶縁膜を形成できる。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【0026】
(第1の実施の形態)
図3〜図6は本発明の第1の実施の形態に係わる薄膜トランジスタ装置の製造方法を工程順に示す断面図である。
【0027】
まず、図3(a)に示すように、透明絶縁性基板としてガラス基板20を用意する。このガラス基板20の上に、シリコン酸化物(SiO2 )からなる下地絶縁膜21をプラズマCVD法等により形成する。その後、プラズマCVD法等により、下地絶縁膜21の上にアモルファスシリコン膜22を約50nmの厚さに形成する。
【0028】
次に、図3(b)に示すように、エキシマレーザをガラス基板20の上側全体に照射してシリコンを結晶化し、アモルファスシリコン膜22をポリシリコン膜23に変化させる。なお、アモルファスシリコン膜をポリシリコン膜に変化させる方法はこの限りではなく、アニ−ル装置やランプ加熱装置によりアモルファスシリコン膜を熱処理してアモルファスシリコン膜をポリシリコン膜に変化させてもよい。
【0029】
その後、フォトレジストを使用し、ポリシリコン膜23の所定の領域(TFT形成領域)上にレジスト膜24を形成する。
【0030】
次に、図3(c)に示すように、レジスト膜24をマスクとしてポリシリコン膜23をドライエッチングする。その後、レジスト膜24をプラズマアッシング等により除去する。
【0031】
次に、図4(a)に示すように、イオン注入装置を用い、加速電圧が約10kV、ドーズ量が約1×1015cm-2の条件で、水素原子をポリシリコン膜23に導入する。水素原子は小さいので、ポリシリコン膜23の表面から比較的深い部分まで進入し、シリコン原子と水素原子とが結合(以下、Si−H結合という)する。
【0032】
なお、イオン注入装置により水素原子をポリシリコン膜23に導入する方法に替えて、ポリシリコン膜23の表面を水素プラズマに曝すことにより水素原子をポリシリコン膜23に導入してもよい。
【0033】
次に、図4(b)に示すように、例えば温度が400℃の条件下のオゾンガス雰囲気中にガラス基板20をおき、ポリシリコン膜23の表面をオゾン酸化する。このとき、オゾンによりポリシリコン膜23の表面近傍にあるSi−H結合が切れ、シリコン原子が酸素原子と結合する。このようにして、ポリシリコン膜23の表面に厚さが約12nmのシリコン酸化膜(SiO2 )25aが形成される。
【0034】
次に、図4(c)に示すように、アニ−ル装置により温度が例えば450℃の条件下で熱処理を施し、ポリシリコン膜23の中にある水素原子を脱離させる。これは、ポリシリコン膜23中に多量の水素が存在すると、TFT特性の制御マージンが低下するためである。但し、オゾン酸化時にポリシリコン膜23中の水素を十分に脱離することができれば、この工程を省略してもよい。
【0035】
なお、オゾン酸化時の温度を400℃以上とすることにより、シリコン酸化膜25aの膜厚を厚くできるとともに、ポリシリコン膜23中の水素の脱離を促すという効果を得ることができる。このため、オゾン酸化時の温度は400℃以上とすることが好ましい。但し、オゾン酸化時の温度が600℃を超えると、ガラス基板20が軟化するおそれがある。
【0036】
次に、図5(a)に示すように、例えばスパッタ法により、シリコン酸化膜25aの上にアルミニウム膜等の金属膜を形成する。その後、フォトリソグラフィ法により金属膜をパターニングして、ゲート電極26を形成する。
【0037】
次に、図5(b)に示すように、シリコン酸化膜25aをパターニングして、所定の形状のゲート絶縁膜25を形成する。
【0038】
次に、図5(c)に示すように、イオン注入装置を用い、ゲート電極26をマスクとして、加速電圧が約10〜30kV、ドーズ量が約1×1013〜1×1015cm-2の条件で、n型又はp型の導電性不純物をポリシリコン膜23に導入して、ソース/ドレインとなる高濃度不純物領域23a、23bを形成する。n型の不純物領域を形成する場合にはPH3 ガスを用い、p型の不純物領域を形成する場合にはB2 H6 ガスを用いる。このとき、高濃度不純物領域23a、23bとチャネル領域との間に不純物濃度が低い、いわゆるLDD(Ligthly Doped Drain )領域を形成してもよい。
【0039】
次に、エキシマレーザをガラス基板20の上側全体に照射して、ポリシリコン膜23に導入した導電性不純物を活性化させる。
【0040】
次に、図6(a)に示すように、CVD法によりガラス基板20の上側全面に例えばシリコン酸化物を堆積して層間絶縁膜27を形成する。
【0041】
次に、図6(b)に示すように、フォトリソグラフィ法により、層間絶縁膜27の表面から高濃度不純物領域23a、23bに到達するコンタクトホール28a、28bを形成する。
【0042】
次に、図6(c)に示すように、ガラス基板20の上側全面に金属膜を形成し、この金属膜をパターニングしてソース電極29a及びドレイン電極29bを形成する。このようにして、薄膜トランジスタ装置が完成する。
【0043】
本実施の形態では、ポリシリコン膜23の表面に水素を導入してから、ポリシリコン膜23の表面をオゾン酸化して、シリコン酸化膜25aを形成している。このため、ポリシリコン膜23との界面において界面準位や固定電荷の影響がないシリコン酸化膜25aを比較的厚く形成できる。
【0044】
図7は、横軸に試料番号をとり、縦軸にシリコン酸化膜の厚さをとって、ポリシリコン膜のオゾン酸化で得られるシリコン酸化膜の厚さを処理条件別に調べた結果を示す図である。但し、試料1、4はオゾン酸化時の温度が350℃、処理時間が30分であり、試料2、5はオゾン酸化時の温度が350℃、処理時間が60分であり、試料3、6はオゾン酸化時の温度が350℃、処理時間が120分である。また、試料1〜3は水素ドーピングなしでオゾン酸化した試料であり、試料4〜6は水素ドーピングしてからオゾン酸化した試料である。
【0045】
図7に示すように、ポリシリコン膜に水素をドーピングしてからオゾン酸化した場合(試料4〜6に該当)は、ポリシリコン膜に水素をドーピングしていない場合(試料1〜3に該当)に比べて、ポリシリコン膜の表面に厚い酸化膜を得られることが分かる。この例ではオゾン酸化時の温度を350℃としているが、前述の如くオゾン酸化時の温度を400℃以上とすることにより、10nm以上のシリコン酸化膜を形成することができる。
【0046】
また、図7より、オゾン酸化の時間を長くすると厚い酸化膜を得られることが分かる。さらに、ポリシリコン膜の表面に導入した水素のドーズ量やガラス基板温度によっても、得られる酸化膜の厚さは変わる。
【0047】
また、オゾンガスは酸化対象物の面方位によらず均一な酸化レートで酸化対象物を酸化するので、複数の面方位が混じっているポリシリコン膜の表面を均等に酸化し、平坦な表面を持つシリコン酸化膜が形成される。
【0048】
なお、TFTのしきい値電圧を調整する必要があるときは、イオン注入装置を用いてポリシリコン膜全体に微量のB(ボロン)又はP(リン)等の不純物を導入する。このしきい値電圧調整用不純物導入工程で、水素で希釈したB2 H6 ガス又はPH3 ガスを用いて、導電性不純物と同時に水素をポリシリコン膜に導入してもよい。これにより、工程数を増加させることなく、ポリシリコン膜の表面近傍に前述のようなSi−H結合を形成できる。
【0049】
また、ポリシリコン膜の表面を酸化するときに、上述のようにオゾンガス雰囲気中にガラス基板をおくのではなく、酸化性溶液中にガラス基板を浸してもよい。この場合、酸化性溶液として熱硝酸又はオゾン水を用い、この溶液の中にガラス基板を浸す。このとき、酸化性溶液とポリシリコン膜の表面との間で酸化反応が行われ、ポリシリコン膜にゲート絶縁膜となる酸化膜を形成する。
【0050】
(第2の実施の形態)
以下、本発明の第2の実施の形態について説明する。本実施の形態は、ポリシリコン膜の表面をオゾン酸化して形成したシリコン酸化膜がゲート絶縁膜として適した膜厚に達しない場合に適用する。
【0051】
図8〜図9は本発明の第2の実施の形態に係わる薄膜トランジスタ装置の製造方法を工程順に示す断面図である。
【0052】
まず、図8(a)に示すように、透明絶縁性基板としてガラス基板30を用意する。このガラス基板30の上に、シリコン酸化物(SiO2 )からなる下地絶縁膜31をプラズマCVD法等により形成する。その後、下地絶縁膜31の上にプラズマCVD法等によりアモルファスシリコン膜32を約50nmの厚さに形成する。
【0053】
次に、図8(b)に示すように、エキシマレーザをガラス基板30の上側全体に照射してシリコンを結晶化し、アモルファスシリコン膜32をポリシリコン膜33に変化させる。なお、アモルファスシリコン膜をポリシリコン膜に変化させる方法はこの限りではなく、アニ−ル装置やランプ加熱装置により処理し変化させてもよい。
【0054】
その後、フォトレジストを使用し、ポリシリコン膜33の所定の領域(TFT形成領域)上にレジスト膜34を形成する。
【0055】
次に、図8(c)に示すように、レジスト膜34をマスクとしてポリシリコン膜33をドライエッチングする。その後、レジスト膜34をプラズマアッシング等により除去する。
【0056】
次に、図9(a)に示すように、イオン注入装置を用い、加速電圧が約10kV、ドーズ量が約1×1015cm-2の条件で、水素原子をポリシリコン膜33の表面に導入する。
【0057】
次に、図9(b)に示すように、例えば温度が400℃の条件下のオゾンガス雰囲気中にガラス基板30をおき、ポリシリコン膜33の表面をオゾン酸化して、第1の酸化膜(SiO2 )35aを形成する。
【0058】
その後、図9(c)に示すように、プラズマCVD装置を用いて、第1の酸化膜35aの上に第2の酸化膜(SiO2 )35bを形成する。このようにして、第1の酸化膜35aと第2の酸化膜35bとを積層してなる酸化膜層をゲート絶縁膜として適した厚さにする。
【0059】
なお、ポリシリコン膜の表面をオゾン酸化して第1の酸化膜35aを形成する工程からプラズマCVD装置を用いて第2の酸化膜35bを形成する工程までの間は、ガラス基板30を大気に曝さないように連続したチャンバで行うことが必要である。その後の工程は第1の実施の形態と同様であるので、ここでは説明を省略する。
【0060】
本実施の形態では、ポリシリコン膜33の表面に水素を導入してからポリシリコン膜33の表面をオゾン酸化して、第1の酸化膜35aを形成する。その後、プラズマCVD装置により、第1の酸化膜35aの上に第2の酸化膜35bを続けて形成する。このため、ポリシリコン膜33との界面に界面準位や固定電荷の影響がない酸化膜層を、TFTのゲート絶縁膜として適した厚さに形成できる。
【0061】
図10、11は、本実施の形態で示したようなポリシリコン膜のオゾン酸化とその後のプラズマCVD法とで形成したゲート絶縁膜と、従来のようにプラズマCVD法のみで形成したゲート絶縁膜とをそれぞれTFTに適用し、TFTの特性を調べた結果を示した図である。
【0062】
図10は、横軸にゲート電圧をとり、縦軸にドレイン電流をとって、TFTの電流−電圧特性を調べた結果を示した図である。図10に示すように、本実施の形態で形成したゲート絶縁膜をTFTに適用した場合は、プラズマCVD法のみで形成したゲート絶縁膜を適用した場合に比べて、ドレイン電流のオフからオンへの立ち上がりが急峻になり、TFTの立ち上がり特性が良いことが分かる。
【0063】
図11は、横軸にゲートにかかる電界をとり、縦軸にゲートリーク電流の電流密度をとって、ゲート絶縁膜の耐性を調べた結果である。図11に示すように、ゲートにかかる電界が約6×106 V/cmより大きくなっても、本実施の形態で形成したゲート絶縁膜をTFTに適用した場合は、プラズマCVD法のみで形成したゲート絶縁膜を適用した場合に比べて、ゲートリーク電流が少なく抑えられ、ゲート絶縁膜の耐性が向上することが分かる。
【0064】
なお、第2の酸化膜は上述のシリコン酸化物(SiO2 )に限定するものではなく、例えばタンタルオキサイド(Ta2 O5 )やアルミナ(Al2 O3 )などのようにシリコン酸化物(SiO2 )以外の酸化物で形成してもよく、また、これらの酸化物を複数積層させた構成にしてもよい。さらに、第2の酸化膜はプラズマCVD法以外の方法で形成してもよい。例えば、熱CVD法により第2の酸化膜を形成することもできる。
【0065】
(第3の実施の形態)
以下、本発明の第3の実施の形態について説明する。
【0066】
図12〜図13は本発明の第3の実施の形態に係わる薄膜トランジスタ装置の製造方法を工程順に示す断面図である。
【0067】
まず、図12(a)に示すように、透明絶縁性基板としてガラス基板40を用意する。このガラス基板40の上に、シリコン酸化物(SiO2 )からなる下地絶縁膜41をプラズマCVD法等により形成する。その後、下地絶縁膜41の上にプラズマCVD法等によりアモルファスシリコン膜42を約50nmの厚さに形成する。
【0068】
次に、図12(b)に示すように、エキシマレーザをガラス基板40の上側全体に照射してシリコンを結晶化し、アモルファスシリコン膜42をポリシリコン膜43に変化させる。なお、アモルファスシリコン膜をポリシリコン膜に変化させる方法はこの限りではなく、アニ−ル装置やランプ加熱装置により処理し変化させてもよい。
【0069】
その後、フォトレジストを使用し、ポリシリコン膜43の所定の領域(TFT形成領域)上にレジスト膜44を形成する。
【0070】
次に、図12(c)に示すように、レジスト膜44をマスクとしてポリシリコン膜43をドライエッチングする。その後、レジスト膜44をプラズマアッシング等により除去する。
【0071】
次に、図13(a)に示すように、例えば温度が400℃の条件下のオゾンガス雰囲気中にガラス基板40をおき、ポリシリコン膜43の表面をオゾン酸化して、ポリシリコン膜43の表面にシリコン酸化膜45を形成する。このとき、ポリシリコン膜43の表面近傍に存在する不純物がシリコン酸化膜45中に取り込まれる。
【0072】
次に、図13(b)に示すように、HF系の薬剤を用いてシリコン酸化膜45をウェットエッチングし、シリコン酸化膜45を除去する。このようにして、ポリシリコン膜43の表面近傍に存在していた不純物を取り除くことができ、ポリシリコン膜43の表面は清浄となる。
【0073】
次に、図13(c)に示すように、プラズマCVD法等を用いて、ポリシリコン膜43の上にゲート絶縁膜となる絶縁膜46を形成する。
【0074】
なお、シリコン酸化膜45を除去する工程からポリシリコン膜43の上に絶縁膜46を形成する工程までの間は、ガラス基板40を大気に曝さないように行うことが必要である。その後の工程は第1の実施の形態と同様であるので、ここでは説明を省略する。
【0075】
本実施の形態では、ポリシリコン膜43の表面をオゾン酸化するので、ポリシリコン膜43表面近傍の不純物がシリコン酸化膜45に取り込まれる。その後、このシリコン酸化膜45を除去してから、ポリシリコン膜43の上にプラズマCVD法等を用いて絶縁膜46を形成する。このため、ポリシリコン膜43との界面において界面準位や固定電荷の影響がない絶縁膜46を、ゲート絶縁膜として適した厚さで形成できる。
【0076】
なお、絶縁膜46は単層のシリコン酸化物(SiO2 )や例えばタンタルオキサイド(Ta2 O5 )やアルミナ(Al2 O3 )などのようにシリコン酸化物(SiO2 )以外の酸化物で形成してもよく、また、これらの酸化物からなる酸化膜を複数積層させた構成にしてもよい。さらに、絶縁膜46の形成方法はプラズマCVD法に限定するものではなく、例えば熱CVD法のように他の形成方法を用いてもよい。
【0077】
なお、ポリシリコン膜43の表面をオゾン酸化する前に、ポリシリコン膜43に水素を導入してもよい。
【0078】
(液晶表示パネル)
図14は液晶表示パネルの構成を示すブロック図である。但し、以下の例ではXGA(1024×768ピクセル)モードの液晶表示パネルについて説明する。
【0079】
この液晶表示パネルは、制御回路101、データドライバ102、ゲートドライバ103及び表示部104により構成されている。この液晶表示パネルには、コンピュータ等の外部装置(図示せず)から表示信号RGB(R(赤)信号、G(緑)信号及びB(青)信号)、水平同期信号Hsync及び垂直同期信号Vsync等の信号が供給され、電源(図示せず)から高電VH 、低電圧VL (及び接地電位Vgnd が供給される。
【0080】
表示部104には、水平方向に3072(1024×RGB)個、垂直方向に768個の画素(サブピクセル)が配置されている。一つの画素は、n型TFT105と、このn型TFT105のソース電極に接続された表示セル106及び蓄積容量107とにより構成される。表示セル106は、一対の電極と、それらの電極間の液晶と、この一対の電極の上方及び下方にそれぞれ配置された偏光板とにより構成される。
【0081】
また、表示部104には、垂直方向に延びる3072本のデータバスライン108と、水平方向に延びる768本のゲートバスライン109とが設けられている。水平方向に並ぶ画素の各TFT105のゲート電極は同一のゲートバスライン109に接続され、垂直方向に並ぶ画素の各TFT105のドレイン電極は同一のデータバスライン108に接続されている。
【0082】
制御回路101は、水平同期信号Hsync及び垂直同期信号Vsyncを入力し、1水平同期期間の開始時にアクティブになるデータスタート信号DSI と、1水平同期期間を一定の間隔に分割するデータクロックDCLKと、1垂直同期期間の開始時にアクティブになるデータスタート信号GSI と、垂直同期期間を一定の間隔に分割するデータクロックGCLKとを出力する。
【0083】
データドライバ102は、1水平同期期間内にデータクロックDCLKに同期したタイミングで、表示部104の3072本のデータバスライン108にR信号、G信号及びB信号を順番に出力する。
【0084】
ゲートドライバ103は、1垂直同期期間内にデータクロックGCLKに同期したタイミングで、表示部104の768本のゲートバスライン109に走査信号を順番に出力する。
【0085】
表示部104のTFT105は、ゲートバスライン109に走査信号が供給されるとオンとなる。このとき、データバスライン108に表示信号RGB(R信号、G信号及びB信号のいずれか1つ)が供給されると、表示セル106及び蓄積容量107に表示信号RGBが書き込まれる。表示セル106では、書き込まれた表示信号RGBにより液晶分子の傾きが変化し、その結果表示セル106の光透過率が変化する。各画素毎に表示セル106の光透過率を制御することによって、所望の画像が表示される。
【0086】
この液晶表示パネルでは、前述の如く、画素内のTFTはn型である。また、制御回路101、データドライバ102及びゲートドライバ103はp型TFT及びn型TFTにより構成されている。
【0087】
図15は、液晶表示パネルの表示部における断面図、図16は表示部におけるTFT基板の平面図である。なお、実際には各画素毎に、図14に示す蓄積容量107が形成されているが、ここではその図示及び説明を省略する。
【0088】
この液晶表示パネルは、図15の断面図に示すように、相互に対向して配置されたTFT基板120及びCF基板150と、これらのTFT基板120及びCF基板150の間に封入された液晶180とにより構成されている。
【0089】
TFT基板120は、ガラス基板(透明絶縁性基板)121と、ガラス基板121上に形成されたデータバスライン108、ゲートバスライン109、TFT105及び画素電極129等により構成されている。図16に示すように、ゲートバスライン109の一部がTFT105のゲート電極となっており、TFTのソース電極127aは画素電極129に接続され、ドレイン電極127bはデータバスライン108に接続されている。また、画素電極129の上には配向膜131が形成されている。
【0090】
さらに、TFT基板120の表示部よりも外側には、制御回路101、データドライバ102及びゲートバスドライバ103(駆動回路)を構成するn型TFT、p型TFT及び配線等が形成されている。
【0091】
一方、CF基板150は、ガラス基板(透明絶縁性基板)151と、このガラス基板151上に形成されたブラックマトリックス152、カラーフィルタ153及びコモン電極154とにより構成されている。ブラックマトリックス152は画素間の領域及びTFT形成領域を覆うように形成されている。また、各画素毎に、赤色、緑色及び青色のいずれか1色のカラーフィルタ153が形成されている。本例では、カラーフィルタ153の上にコモン電極が形成されており、このコモン電極154の表面は配向膜155により覆われている。
【0092】
これらのTFT基板120及びCF基板150は、配向膜131、155が形成された面を相互に対向させて配置される。
【0093】
図17はTFT105の形成部における平面図、図18は図17のI −I 線による断面図である。この図17、図18を参照して、TFT基板120の構成を更に詳細に説明する。但し、図17、図18では配向膜131の図示を省略している。
【0094】
ガラス基板121の上には、下地絶縁膜122が形成されている。この下地絶縁膜122の所定の領域上には、TFT105の動作層であるポリシリコン膜123が形成されている。
【0095】
このポリシリコン膜123にはTFT105のソース/ドレインである一対の不純物領域123a、123bがチャネル領域を挟んで形成されている。
【0096】
ポリシリコン膜123のチャネル領域上にはゲート絶縁膜124が形成されており、このゲート絶縁膜124の上にはゲート電極125(ゲートバスライン109)が形成されている。
【0097】
下地絶縁膜122及びゲート電極125(ゲートバスライン109)の上には第1の層間絶縁膜126が形成されている。この第1の層間絶縁膜126の上にはソース電極127a、ドレイン電極127b及びデータバスライン108が形成されている。ソース電極127aは、第1の層間絶縁膜126に設けられたコンタクトホール126aを介して不純物領域123aに電気的に接続されている。
【0098】
第1の層間絶縁膜126、ゲートバスライン109、ソース電極127a及びドレイン電極127bの上には第2の層間絶縁膜128が形成されており、第2の層間絶縁膜128の上にはITO(Indium−Tin Oxide )等の透明導電体からなる画素電極129が形成されている。画素電極129は、第2の層間絶縁膜128に設けられたコンタクトホール128aを介してソース電極127aに電気的に接続されている。
【0099】
このように、液晶表示パネルには多くのTFTが用いられている。これらのTFTを製造する際に、上述の第1〜第3実施の形態で示した方法を適用することにより、特性が良好なTFTを形成できる。
【0100】
なお、本発明は液晶表示パネル以外の薄膜トランジスタ装置、例えば、有機EL表示パネルやイメージセンサ等に適用することもできる。
【0101】
(付記1)基板上に半導体膜を形成する工程と、前記半導体膜に水素をイオン化して導入する工程と、前記半導体膜の表面をオゾンで酸化し、前記半導体膜の表面に酸化膜を形成する工程と、前記酸化膜の上方にゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【0102】
(付記2)前記酸化膜の上に絶縁膜を形成する工程を有し、該絶縁膜の上に前記ゲート電極を形成することを特徴とする付記1に記載の薄膜トランジスタ装置の製造方法。
【0103】
(付記3)前記酸化膜は400℃乃至600℃の温度で形成することを特徴とする付記1に記載の薄膜トランジスタ装置の製造方法。
【0104】
(付記4)前記半導体膜に水素をイオン化して導入する工程において、導電性不純物を含むガスを水素ガスで希釈して用いることを特徴とする付記1又は2に記載の薄膜トランジスタ装置の製造方法。
【0105】
(付記5)前記ゲート絶縁膜を形成する工程と前記ゲート電極を形成する工程との間に、前記半導体膜から水素を脱離する工程を有することを特徴とする付記1に記載の薄膜トランジスタ装置の製造方法。
【0106】
(付記6)基板上に半導体膜を形成する工程と、前記半導体膜に水素をイオン化して導入する工程と、前記半導体膜の表面を酸化性溶液で酸化し、前記半導体膜の表面に酸化膜を形成する工程と、前記酸化膜の上方にゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【0107】
(付記7)前記半導体膜に水素をイオン化して導入する工程において、導電性不純物を含むガスを水素ガスで希釈して用いることを特徴とする付記6に記載の薄膜トランジスタ装置の製造方法。
【0108】
(付記8)基板上に半導体膜を形成する工程と、前記半導体膜の表面をオゾンで酸化し、前記半導体膜の表面に酸化膜を形成する工程と、前記酸化膜を除去する工程と、前記半導体膜の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極をマスクとし、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【0109】
(付記9)前記酸化膜は400℃乃至600℃の温度で形成することを特徴とする付記8に記載の薄膜トランジスタ装置の製造方法。
【0110】
(付記10) 前記酸化膜はフッ酸系溶液を用いて除去することを特徴とする付記8に記載の薄膜トランジスタ装置の製造方法。
【0111】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタ装置の製造方法によれば、半導体膜の表面に水素を導入した後、半導体膜の表面をオゾン酸化するので、半導体膜と酸化膜との界面において界面準位や固定電荷の影響がない酸化膜を比較的厚く形成できる。この結果、酸化膜を薄膜化してもTFTの立ち上がり特性が良好で、S値がばらつきが少ない薄膜トランジスタを製造することができる。
【0112】
また、本発明の別の薄膜トランジスタ装置の製造方法によれば、まず、半導体膜の表面をオゾン酸化して、半導体膜の表面に酸化膜を形成する。このとき、半導体膜の表面近傍に存在する不純物が酸化膜中に取り込まれる。次に、この酸化膜を除去して、半導体膜の上に絶縁膜を形成するので、半導体膜との界面において界面準位や固定電荷の影響のないゲート絶縁膜を、ゲート絶縁膜として適した厚さで形成できる。この結果、半導体膜の半導体膜の表面近傍に存在する不純物を除去することができて、特性が良好な薄膜トランジスタを製造することができる。
【図面の簡単な説明】
【図1】図1は、従来の薄膜トランジスタ装置の製造方法を示す図である。
【図2】図2は、ゲート絶縁膜とS値のばらつきとの関係を調べた結果を示す図である。
【図3】図3(a)〜図3(c)は、第1の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その1)である。
【図4】図4(a)〜図4(c)は、第1の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その2)である。
【図5】図5(a)〜図5(c)は、第1の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その3)である。
【図6】図6(a)〜図6(c)は、第1の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その4)である。
【図7】図7は、ポリシリコン膜のオゾン酸化で得られるシリコン酸化膜の厚さを処理条件別に調べた結果を示す図である。
【図8】図8(a)〜図8(c)は、第2の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その1)である。
【図9】図9(a)〜図9(c)は、第2の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その2)である。
【図10】図10は、TFTの電流−電圧特性を調べた結果を示す図である。
【図11】図11は、ゲート絶縁膜の耐性を調べた結果を示す図である。
【図12】図12(a)〜図12(c)は、第3の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その1)である。
【図13】図13(a)〜図13(c)は、第3の実施の形態に係わる薄膜トランジスタ装置の製造方法を示す断面図(その2)である。
【図14】図14は、液晶表示パネルの構成を示すブロック図である。
【図15】図15は、液晶表示パネルの表示部における断面図である。
【図16】図16は、液晶表示パネルの表示部におけるTFT基板の平面図である。
【図17】図17は、TFTの形成部における平面図である。
【図18】図18は、図17のI−I線による断面図である。
【符号の説明】
10、20、30、40、121、151…ガラス基板、
11、21、31、41、122…下地絶縁膜、
12、23、33、43、123…ポリシリコン膜、
12a、12b、123a、123b…不純物領域、
13、25、124…ゲート絶縁膜、
14、26、125…ゲート電極、
22、32、42…アモルファスシリコン膜、
23a、23b…高濃度不純物領域、
24、34、44…レジスト膜、
25a、45…シリコン酸化膜、
27…層間絶縁膜、
28a、28b、126a、128a…コンタクトホール、
29a、127a…ソース電極、
29b、127b…ドレイン電極、
35a…第1の酸化膜、
35b…第2の酸化膜、
46…絶縁膜、
101…制御回路、
102…データドライバ、
103…ゲートドライバ、
104…表示部、
105…TFT、
106…表示セル、
107…蓄積容量、
108…データバスライン、
109…ゲートバスライン、
120…TFT基板、
126…第1の層間絶縁膜、
128…第2の層間絶縁膜、
129…画素電極、
131、155…配向膜、
150…CF基板、
152…ブラックマトリックス、
153…カラーフィルタ、
154…コモン電極、
180…液晶。
Claims (5)
- 基板上に半導体膜を形成する工程と、
前記半導体膜に水素をイオン化して導入する工程と、
前記半導体膜の表面をオゾンで酸化し、前記イオン化した水素が導入された前記半導体膜の表面に酸化膜を形成する工程と、
前記酸化膜の上方にゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。 - 前記酸化膜の上に絶縁膜を形成する工程を有し、該絶縁膜の上に前記ゲート電極を形成することを特徴とする請求項1に記載の薄膜トランジスタ装置の製造方法。
- 前記半導体膜に水素をイオン化して導入する工程において、導電性不純物を含むガスを水素ガスで希釈して用いることを特徴とする請求項1又は2に記載の薄膜トランジスタ装置の製造方法。
- 基板上に半導体膜を形成する工程と、
前記半導体膜に水素をイオン化して導入する工程と、
前記半導体膜の表面を酸化性溶液で酸化させ、前記イオン化した水素が導入された前記半導体膜の表面に酸化膜を形成する工程と、
前記酸化膜の上方にゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。 - 基板上に半導体膜を形成する工程と、
前記半導体膜に水素をイオン化して導入する工程と、
前記半導体膜の表面をオゾンで酸化し、前記イオン化した水素が導入された前記半導体膜の表面に酸化膜を形成する工程と、
前記酸化膜を除去する工程と、
前記半導体膜の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極をマスクとし、前記半導体膜に導電性不純物を導入して、一対の不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002092358A JP4104888B2 (ja) | 2002-03-28 | 2002-03-28 | 薄膜トランジスタ装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002092358A JP4104888B2 (ja) | 2002-03-28 | 2002-03-28 | 薄膜トランジスタ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003289079A JP2003289079A (ja) | 2003-10-10 |
JP4104888B2 true JP4104888B2 (ja) | 2008-06-18 |
Family
ID=29237211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002092358A Expired - Fee Related JP4104888B2 (ja) | 2002-03-28 | 2002-03-28 | 薄膜トランジスタ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4104888B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5337380B2 (ja) | 2007-01-26 | 2013-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
US7947981B2 (en) | 2007-01-30 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8581260B2 (en) | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
KR101453829B1 (ko) | 2007-03-23 | 2014-10-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조 방법 |
JP6131701B2 (ja) * | 2013-05-08 | 2017-05-24 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
-
2002
- 2002-03-28 JP JP2002092358A patent/JP4104888B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003289079A (ja) | 2003-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2541745B2 (ja) | 電子装置の製造方法 | |
JP3274081B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
US20060145153A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH05267667A (ja) | 半導体装置とその作製方法 | |
US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
JP2006500779A (ja) | 薄膜トランジスタを備えた電子装置の製造方法 | |
JP5128767B2 (ja) | 表示装置とその製造方法 | |
JP4017886B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
JP4104888B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
JPH08116067A (ja) | 半導体装置,表示装置,表示装置の製造方法 | |
JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
JP4641586B2 (ja) | 半導体装置の作製方法 | |
JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
JP4700159B2 (ja) | 半導体装置の作製方法 | |
JP2003297750A (ja) | 半導体装置およびその作製方法 | |
JP2001156295A (ja) | 半導体装置の作製方法 | |
JPH07131031A (ja) | 表示用薄膜半導体装置の製造方法 | |
JPH10135474A (ja) | 絶縁ゲイト型電界効果トランジスタ及びその作製方法 | |
JP2004064056A (ja) | 半導体集積回路の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |