JP2003289079A - 薄膜トランジスタ装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート絶縁膜を薄膜化してもＴＦＴの立ち上
がり特性が良好であり、Ｓ値のばらつきが少ない薄膜ト
ランジスタ装置の製造方法を提供する。 【解決手段】 基板２０上にポリシリコン膜２３を形成
する工程と、ポリシリコン膜２３に水素をイオン化して
導入する工程と、ポリシリコン膜２３の表面をオゾンで
酸化し、ポリシリコン膜２３の表面にシリコン酸化膜２
５ａを形成する工程と、シリコン酸化膜２５ａの上方に
ゲート電極を形成する工程と、ゲート電極をマスクとし
て、ポリシリコン膜２３に不純物を導入して、一対の不
純物領域を形成する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いた液晶表示パネルやイメージセンサ等の薄膜トラ
ンジスタ装置の製造方法に関する。

【０００２】

【従来の技術】薄膜トランジスタ（Thin Film Transist
or：以下、ＴＦＴという）は、液晶表示パネル、イメー
ジセンサ及び有機ＥＬ表示パネルなどに使用されてい
る。

【０００３】一般的なＴＦＴは、絶縁性基板の上に形成
された半導体膜と、半導体膜上に形成されたゲート絶縁
膜と、ゲート絶縁膜上に形成されたゲート電極とにより
構成される。

【０００４】図１は従来の薄膜トランジスタ装置の製造
方法を示す図である。

【０００５】まず、ガラス基板（絶縁性基板）１０の上
に、下地絶縁膜１１としてシリコン酸化膜又はシリコン
窒化膜を形成する。この下地絶縁膜１１の上にアモルフ
ァスシリコン膜を形成し、このアモルファスシリコン膜
にレーザを照射してポリシリコン膜１２を形成する。そ
の後、ポリシリコン膜１２を島状にパターニングする。

【０００６】次に、下地絶縁膜１１及びポリシリコン膜
１２の上に、プラズマＣＶＤ装置を用いてシリコン酸化
膜を形成し、更にこの上に金属膜を形成する。

【０００７】次に、金属膜の上に所定のパターンでレジ
スト膜を形成し、このレジスト膜をマスクとして金属膜
及びシリコン酸化膜をパターニングしてゲート電極１４
及びゲート絶縁膜１３を形成する。

【０００８】次いで、レジスト膜を除去した後、ゲート
電極１４をマスクとしてポリシリコン膜１２にｐ型又は
ｎ型不純物を注入して、一対の不純物領域（ソース／ド
レイン領域）１２ａ、１２ｂを形成する。

【０００９】

【発明が解決しようとする課題】近年、ＴＦＴのより一
層の微細化が要求されており、それに伴ってゲート絶縁
膜の薄膜化が進んでいる。

【００１０】しかし、上述した従来の方法では、ゲート
絶縁膜をある程度よりも薄く形成すると、ＴＦＴの立ち
上がり特性（以下、Ｓ値（Swing Factor）という）が劣
化するという問題点がある。

【００１１】図２は、横軸にゲート絶縁膜の厚さをと
り、縦軸にＳ値をとって、ゲート絶縁膜の厚さとＳ値の
ばらつきとの関係を調べた結果を示す図である。この図
２に示すように、ゲート絶縁膜がある厚さ以上の場合
は、ゲート絶縁膜が薄いほどＳ値が小さくなり、Ｓ値の
ばらつきも小さくなる。すなわち、ＴＦＴの立ち上がり
特性が良い。しかし、ゲート絶縁膜をある厚さ（図２で
は、１０ｎｍ）よりも薄くすると、Ｓ値が大きくなり、
Ｓ値のばらつきも大きくなる。本願発明者らは、このよ
うな現象をポリシリコン膜と絶縁膜との界面における界
面準位や固定電荷の影響と考えている。

【００１２】ところで、ポリシリコン膜の上に絶縁膜を
形成する他の方法として、ポリシリコン膜のオゾン酸化
がある。これは、オゾンガス雰囲気中にガラス基板をお
き、ポリシリコン膜の表面をオゾンで酸化することで、
ポリシリコン膜の表面に絶縁膜を形成する方法である。
この方法によれば、ポリシリコン膜と絶縁膜との界面に
おける界面準位や固定電荷の影響がない良質な絶縁膜を
得ることができる。

【００１３】しかしながら、ポリシリコン膜のオゾン酸
化では、約３時間の処理を行っても厚さが６ｎｍ程度し
か酸化膜が成長しないので、ＴＦＴのゲート絶縁膜に適
用することは難しい。

【００１４】また、従来の薄膜トランジスタ装置の製造
方法には以下に示す問題点がある。すなわち、アモルフ
ァスシリコン膜にレーザを照射して形成したポリシリコ
ン膜の表面には不純物が付着している。これらの不純物
がゲート絶縁膜形成後もポリシリコン膜とゲート絶縁膜
との間に存在していると、トランジスタ特性劣化の原因
となる。

【００１５】このため、従来はゲート絶縁膜を形成する
前に、ＨＦ系の薬剤を用いてポリシリコン膜の表面をウ
ェットエッチングし、ポリシリコン膜の表面に付着した
不純物を除去している。

【００１６】しかし、ＨＦ系の薬剤を用いたウェットエ
ッチングでは、エッチング量の制御が難しく、エッチン
グ量が足りずにポリシリコン膜の表面に不純物が残存す
る場合がある。

【００１７】以上から、本発明の目的は、ゲート絶縁膜
を薄膜化してもＴＦＴの立ち上がり特性が良好であり、
Ｓ値のばらつきが少ない薄膜トランジスタ装置の製造方
法を提供することである。

【００１８】また、本発明の他の目的は、半導体膜の表
面に付着した不純物を十分に除去することができて、特
性が良好な薄膜トランジスタ装置の製造方法を提供する
ことである。

【００１９】

【課題を解決するための手段】本願第１の発明に係わる
薄膜トランジスタ装置の製造方法は、基板上に半導体膜
を形成する工程と、前記半導体膜に水素をイオン化して
導入する工程と、前記半導体膜の表面をオゾンで酸化
し、前記半導体膜の表面に酸化膜を形成する工程と、前
記酸化膜の上方にゲート電極を形成する工程と、前記ゲ
ート電極をマスクとして、前記半導体膜に導電性不純物
を導入して、一対の不純物領域を形成する工程とを有す
ることを特徴とする。

【００２０】本発明においては、まず、イオン化した水
素を半導体膜に導入し、半導体原子と水素原子の結合を
形成する。この結合は、水素原子が小さいため、半導体
膜の表面から比較的奥まで形成される。次に、半導体膜
の表面をオゾンで酸化すると、オゾンにより半導体膜の
表面近傍にある半導体原子と水素原子の結合が切れ、半
導体原子が酸素原子と結合する。このようにして、半導
体膜との界面において界面準位や固定電荷の影響のない
酸化膜を比較的厚く形成できる。

【００２１】本願第２の発明に係わる薄膜トランジスタ
装置の製造方法は、基板上に半導体膜を形成する工程
と、前記半導体膜に水素をイオン化して導入する工程
と、前記半導体膜の表面を酸化性溶液で酸化させ、前記
半導体膜の表面に酸化膜を形成する工程と、前記酸化膜
の上方にゲート電極を形成する工程と、前記ゲート電極
をマスクとして、前記半導体膜に導電性不純物を導入し
て、一対の不純物領域を形成する工程とを有することを
特徴とする。

【００２２】本発明のおいては、本願第１の発明に係わ
る薄膜トランジスタ装置の製造方法と同様に、まず、イ
オン化した水素を半導体膜に導入し、半導体原子と水素
原子の結合を半導体膜の表面から比較的奥まで形成す
る。次に、半導体膜の表面を酸化性溶液で酸化すると、
酸化性溶液により半導体膜の表面近傍にある半導体原子
と水素原子の結合が切れ、半導体原子が酸素原子と結合
する。このようにして、半導体膜との界面において界面
準位や固定電荷の影響のない酸化膜を比較的厚く形成で
きる。

【００２３】本願第３の発明に係わる薄膜トランジスタ
装置の製造方法は、基板上に半導体膜を形成する工程
と、前記半導体膜の表面をオゾンで酸化し、前記半導体
膜の表面に酸化膜を形成する工程と、前記酸化膜を除去
する工程と、前記半導体膜の上にゲート絶縁膜を形成す
る工程と、前記ゲート絶縁膜の上にゲート電極を形成す
る工程と、前記ゲート電極をマスクとし、前記半導体膜
に導電性不純物を導入して、一対の不純物領域を形成す
る工程とを有することを特徴とする。

【００２４】本発明においては、まず、半導体膜の表面
をオゾンで酸化して、半導体膜の表面に酸化膜を形成す
る。このとき、半導体膜の表面近傍に存在する不純物が
酸化膜中に取り込まれる。次に、この酸化膜を除去す
る。これにより、半導体膜の表面近傍に存在していた不
純物を取り除くことができるので、半導体膜の表面は清
浄となる。次に、この半導体膜の上にゲート絶縁膜とし
て適した厚さのゲート絶縁膜を形成する。このようにし
て、半導体膜との界面に特性劣化の原因となる不純物の
ないゲート絶縁膜を形成できる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。

【００２６】（第１の実施の形態）図３〜図６は本発明
の第１の実施の形態に係わる薄膜トランジスタ装置の製
造方法を工程順に示す断面図である。

【００２７】まず、図３（ａ）に示すように、透明絶縁
性基板としてガラス基板２０を用意する。このガラス基
板２０の上に、シリコン酸化物（ＳｉＯ₂ ）からなる下
地絶縁膜２１をプラズマＣＶＤ法等により形成する。そ
の後、プラズマＣＶＤ法等により、下地絶縁膜２１の上
にアモルファスシリコン膜２２を約５０ｎｍの厚さに形
成する。

【００２８】次に、図３（ｂ）に示すように、エキシマ
レーザをガラス基板２０の上側全体に照射してシリコン
を結晶化し、アモルファスシリコン膜２２をポリシリコ
ン膜２３に変化させる。なお、アモルファスシリコン膜
をポリシリコン膜に変化させる方法はこの限りではな
く、アニ−ル装置やランプ加熱装置によりアモルファス
シリコン膜を熱処理してアモルファスシリコン膜をポリ
シリコン膜に変化させてもよい。

【００２９】その後、フォトレジストを使用し、ポリシ
リコン膜２３の所定の領域（ＴＦＴ形成領域）上にレジ
スト膜２４を形成する。

【００３０】次に、図３（ｃ）に示すように、レジスト
膜２４をマスクとしてポリシリコン膜２３をドライエッ
チングする。その後、レジスト膜２４をプラズマアッシ
ング等により除去する。

【００３１】次に、図４（ａ）に示すように、イオン注
入装置を用い、加速電圧が約１０ｋＶ、ドーズ量が約１
×１０¹⁵ｃｍ^-2の条件で、水素原子をポリシリコン膜２
３に導入する。水素原子は小さいので、ポリシリコン膜
２３の表面から比較的深い部分まで進入し、シリコン原
子と水素原子とが結合（以下、Ｓｉ−Ｈ結合という）す
る。

【００３２】なお、イオン注入装置により水素原子をポ
リシリコン膜２３に導入する方法に替えて、ポリシリコ
ン膜２３の表面を水素プラズマに曝すことにより水素原
子をポリシリコン膜２３に導入してもよい。

【００３３】次に、図４（ｂ）に示すように、例えば温
度が４００℃の条件下のオゾンガス雰囲気中にガラス基
板２０をおき、ポリシリコン膜２３の表面をオゾン酸化
する。このとき、オゾンによりポリシリコン膜２３の表
面近傍にあるＳｉ−Ｈ結合が切れ、シリコン原子が酸素
原子と結合する。このようにして、ポリシリコン膜２３
の表面に厚さが約１２ｎｍのシリコン酸化膜（Ｓｉ
Ｏ₂ ）２５ａが形成される。

【００３４】次に、図４（ｃ）に示すように、アニ−ル
装置により温度が例えば４５０℃の条件下で熱処理を施
し、ポリシリコン膜２３の中にある水素原子を脱離させ
る。これは、ポリシリコン膜２３中に多量の水素が存在
すると、ＴＦＴ特性の制御マージンが低下するためであ
る。但し、オゾン酸化時にポリシリコン膜２３中の水素
を十分に脱離することができれば、この工程を省略して
もよい。

【００３５】なお、オゾン酸化時の温度を４００℃以上
とすることにより、シリコン酸化膜２５ａの膜厚を厚く
できるとともに、ポリシリコン膜２３中の水素の脱離を
促すという効果を得ることができる。このため、オゾン
酸化時の温度は４００℃以上とすることが好ましい。但
し、オゾン酸化時の温度が６００℃を超えると、ガラス
基板２０が軟化するおそれがある。

【００３６】次に、図５（ａ）に示すように、例えばス
パッタ法により、シリコン酸化膜２５ａの上にアルミニ
ウム膜等の金属膜を形成する。その後、フォトリソグラ
フィ法により金属膜をパターニングして、ゲート電極２
６を形成する。

【００３７】次に、図５（ｂ）に示すように、シリコン
酸化膜２５ａをパターニングして、所定の形状のゲート
絶縁膜２５を形成する。

【００３８】次に、図５（ｃ）に示すように、イオン注
入装置を用い、ゲート電極２６をマスクとして、加速電
圧が約１０〜３０ｋＶ、ドーズ量が約１×１０¹³〜１×
１０ ¹⁵ｃｍ^-2の条件で、ｎ型又はｐ型の導電性不純物を
ポリシリコン膜２３に導入して、ソース／ドレインとな
る高濃度不純物領域２３ａ、２３ｂを形成する。ｎ型の
不純物領域を形成する場合にはＰＨ₃ ガスを用い、ｐ型
の不純物領域を形成する場合にはＢ₂ Ｈ₆ ガスを用い
る。このとき、高濃度不純物領域２３ａ、２３ｂとチャ
ネル領域との間に不純物濃度が低い、いわゆるＬＤＤ
（Ligthly Doped Drain ）領域を形成してもよい。

【００３９】次に、エキシマレーザをガラス基板２０の
上側全体に照射して、ポリシリコン膜２３に導入した導
電性不純物を活性化させる。

【００４０】次に、図６（ａ）に示すように、ＣＶＤ法
によりガラス基板２０の上側全面に例えばシリコン酸化
物を堆積して層間絶縁膜２７を形成する。

【００４１】次に、図６（ｂ）に示すように、フォトリ
ソグラフィ法により、層間絶縁膜２７の表面から高濃度
不純物領域２３ａ、２３ｂに到達するコンタクトホール
２８ａ、２８ｂを形成する。

【００４２】次に、図６（ｃ）に示すように、ガラス基
板２０の上側全面に金属膜を形成し、この金属膜をパタ
ーニングしてソース電極２９ａ及びドレイン電極２９ｂ
を形成する。このようにして、薄膜トランジスタ装置が
完成する。

【００４３】本実施の形態では、ポリシリコン膜２３の
表面に水素を導入してから、ポリシリコン膜２３の表面
をオゾン酸化して、シリコン酸化膜２５ａを形成してい
る。このため、ポリシリコン膜２３との界面において界
面準位や固定電荷の影響がないシリコン酸化膜２５ａを
比較的厚く形成できる。

【００４４】図７は、横軸に試料番号をとり、縦軸にシ
リコン酸化膜の厚さをとって、ポリシリコン膜のオゾン
酸化で得られるシリコン酸化膜の厚さを処理条件別に調
べた結果を示す図である。但し、試料１、４はオゾン酸
化時の温度が３５０℃、処理時間が３０分であり、試料
２、５はオゾン酸化時の温度が３５０℃、処理時間が６
０分であり、試料３、６はオゾン酸化時の温度が３５０
℃、処理時間が１２０分である。また、試料１〜３は水
素ドーピングなしでオゾン酸化した試料であり、試料４
〜６は水素ドーピングしてからオゾン酸化した試料であ
る。

【００４５】図７に示すように、ポリシリコン膜に水素
をドーピングしてからオゾン酸化した場合（試料４〜６
に該当）は、ポリシリコン膜に水素をドーピングしてい
ない場合（試料１〜３に該当）に比べて、ポリシリコン
膜の表面に厚い酸化膜を得られることが分かる。この例
ではオゾン酸化時の温度を３５０℃としているが、前述
の如くオゾン酸化時の温度を４００℃以上とすることに
より、１０ｎｍ以上のシリコン酸化膜を形成することが
できる。

【００４６】また、図７より、オゾン酸化の時間を長く
すると厚い酸化膜を得られることが分かる。さらに、ポ
リシリコン膜の表面に導入した水素のドーズ量やガラス
基板温度によっても、得られる酸化膜の厚さは変わる。

【００４７】また、オゾンガスは酸化対象物の面方位に
よらず均一な酸化レートで酸化対象物を酸化するので、
複数の面方位が混じっているポリシリコン膜の表面を均
等に酸化し、平坦な表面を持つシリコン酸化膜が形成さ
れる。

【００４８】なお、ＴＦＴのしきい値電圧を調整する必
要があるときは、イオン注入装置を用いてポリシリコン
膜全体に微量のＢ（ボロン）又はＰ（リン）等の不純物
を導入する。このしきい値電圧調整用不純物導入工程
で、水素で希釈したＢ₂ Ｈ₆ ガス又はＰＨ₃ ガスを用い
て、導電性不純物と同時に水素をポリシリコン膜に導入
してもよい。これにより、工程数を増加させることな
く、ポリシリコン膜の表面近傍に前述のようなＳｉ−Ｈ
結合を形成できる。

【００４９】また、ポリシリコン膜の表面を酸化すると
きに、上述のようにオゾンガス雰囲気中にガラス基板を
おくのではなく、酸化性溶液中にガラス基板を浸しても
よい。この場合、酸化性溶液として熱硝酸又はオゾン水
を用い、この溶液の中にガラス基板を浸す。このとき、
酸化性溶液とポリシリコン膜の表面との間で酸化反応が
行われ、ポリシリコン膜にゲート絶縁膜となる酸化膜を
形成する。

【００５０】（第２の実施の形態）以下、本発明の第２
の実施の形態について説明する。本実施の形態は、ポリ
シリコン膜の表面をオゾン酸化して形成したシリコン酸
化膜がゲート絶縁膜として適した膜厚に達しない場合に
適用する。

【００５１】図８〜図９は本発明の第２の実施の形態に
係わる薄膜トランジスタ装置の製造方法を工程順に示す
断面図である。

【００５２】まず、図８（ａ）に示すように、透明絶縁
性基板としてガラス基板３０を用意する。このガラス基
板３０の上に、シリコン酸化物（ＳｉＯ₂ ）からなる下
地絶縁膜３１をプラズマＣＶＤ法等により形成する。そ
の後、下地絶縁膜３１の上にプラズマＣＶＤ法等により
アモルファスシリコン膜３２を約５０ｎｍの厚さに形成
する。

【００５３】次に、図８（ｂ）に示すように、エキシマ
レーザをガラス基板３０の上側全体に照射してシリコン
を結晶化し、アモルファスシリコン膜３２をポリシリコ
ン膜３３に変化させる。なお、アモルファスシリコン膜
をポリシリコン膜に変化させる方法はこの限りではな
く、アニ−ル装置やランプ加熱装置により処理し変化さ
せてもよい。

【００５４】その後、フォトレジストを使用し、ポリシ
リコン膜３３の所定の領域（ＴＦＴ形成領域）上にレジ
スト膜３４を形成する。

【００５５】次に、図８（ｃ）に示すように、レジスト
膜３４をマスクとしてポリシリコン膜３３をドライエッ
チングする。その後、レジスト膜３４をプラズマアッシ
ング等により除去する。

【００５６】次に、図９（ａ）に示すように、イオン注
入装置を用い、加速電圧が約１０ｋＶ、ドーズ量が約１
×１０¹⁵ｃｍ^-2の条件で、水素原子をポリシリコン膜３
３の表面に導入する。

【００５７】次に、図９（ｂ）に示すように、例えば温
度が４００℃の条件下のオゾンガス雰囲気中にガラス基
板３０をおき、ポリシリコン膜３３の表面をオゾン酸化
して、第１の酸化膜（ＳｉＯ₂ ）３５ａを形成する。

【００５８】その後、図９（ｃ）に示すように、プラズ
マＣＶＤ装置を用いて、第１の酸化膜３５ａの上に第２
の酸化膜（ＳｉＯ₂ ）３５ｂを形成する。このようにし
て、第１の酸化膜３５ａと第２の酸化膜３５ｂとを積層
してなる酸化膜層をゲート絶縁膜として適した厚さにす
る。

【００５９】なお、ポリシリコン膜の表面をオゾン酸化
して第１の酸化膜３５ａを形成する工程からプラズマＣ
ＶＤ装置を用いて第２の酸化膜３５ｂを形成する工程ま
での間は、ガラス基板３０を大気に曝さないように連続
したチャンバで行うことが必要である。その後の工程は
第１の実施の形態と同様であるので、ここでは説明を省
略する。

【００６０】本実施の形態では、ポリシリコン膜３３の
表面に水素を導入してからポリシリコン膜３３の表面を
オゾン酸化して、第１の酸化膜３５ａを形成する。その
後、プラズマＣＶＤ装置により、第１の酸化膜３５ａの
上に第２の酸化膜３５ｂを続けて形成する。このため、
ポリシリコン膜３３との界面に界面準位や固定電荷の影
響がない酸化膜層を、ＴＦＴのゲート絶縁膜として適し
た厚さに形成できる。

【００６１】図１０、１１は、本実施の形態で示したよ
うなポリシリコン膜のオゾン酸化とその後のプラズマＣ
ＶＤ法とで形成したゲート絶縁膜と、従来のようにプラ
ズマＣＶＤ法のみで形成したゲート絶縁膜とをそれぞれ
ＴＦＴに適用し、ＴＦＴの特性を調べた結果を示した図
である。

【００６２】図１０は、横軸にゲート電圧をとり、縦軸
にドレイン電流をとって、ＴＦＴの電流−電圧特性を調
べた結果を示した図である。図１０に示すように、本実
施の形態で形成したゲート絶縁膜をＴＦＴに適用した場
合は、プラズマＣＶＤ法のみで形成したゲート絶縁膜を
適用した場合に比べて、ドレイン電流のオフからオンへ
の立ち上がりが急峻になり、ＴＦＴの立ち上がり特性が
良いことが分かる。

【００６３】図１１は、横軸にゲートにかかる電界をと
り、縦軸にゲートリーク電流の電流密度をとって、ゲー
ト絶縁膜の耐性を調べた結果である。図１１に示すよう
に、ゲートにかかる電界が約６×１０⁶ Ｖ／ｃｍより大
きくなっても、本実施の形態で形成したゲート絶縁膜を
ＴＦＴに適用した場合は、プラズマＣＶＤ法のみで形成
したゲート絶縁膜を適用した場合に比べて、ゲートリー
ク電流が少なく抑えられ、ゲート絶縁膜の耐性が向上す
ることが分かる。

【００６４】なお、第２の酸化膜は上述のシリコン酸化
物（ＳｉＯ₂ ）に限定するものではなく、例えばタンタ
ルオキサイド（Ｔａ₂ Ｏ₅ ）やアルミナ（Ａｌ₂ Ｏ₃ ）
などのようにシリコン酸化物（ＳｉＯ₂ ）以外の酸化物
で形成してもよく、また、これらの酸化物を複数積層さ
せた構成にしてもよい。さらに、第２の酸化膜はプラズ
マＣＶＤ法以外の方法で形成してもよい。例えば、熱Ｃ
ＶＤ法により第２の酸化膜を形成することもできる。

【００６５】（第３の実施の形態）以下、本発明の第３
の実施の形態について説明する。

【００６６】図１２〜図１３は本発明の第３の実施の形
態に係わる薄膜トランジスタ装置の製造方法を工程順に
示す断面図である。

【００６７】まず、図１２（ａ）に示すように、透明絶
縁性基板としてガラス基板４０を用意する。このガラス
基板４０の上に、シリコン酸化物（ＳｉＯ₂ ）からなる
下地絶縁膜４１をプラズマＣＶＤ法等により形成する。
その後、下地絶縁膜４１の上にプラズマＣＶＤ法等によ
りアモルファスシリコン膜４２を約５０ｎｍの厚さに形
成する。

【００６８】次に、図１２（ｂ）に示すように、エキシ
マレーザをガラス基板４０の上側全体に照射してシリコ
ンを結晶化し、アモルファスシリコン膜４２をポリシリ
コン膜４３に変化させる。なお、アモルファスシリコン
膜をポリシリコン膜に変化させる方法はこの限りではな
く、アニ−ル装置やランプ加熱装置により処理し変化さ
せてもよい。

【００６９】その後、フォトレジストを使用し、ポリシ
リコン膜４３の所定の領域（ＴＦＴ形成領域）上にレジ
スト膜４４を形成する。

【００７０】次に、図１２（ｃ）に示すように、レジス
ト膜４４をマスクとしてポリシリコン膜４３をドライエ
ッチングする。その後、レジスト膜４４をプラズマアッ
シング等により除去する。

【００７１】次に、図１３（ａ）に示すように、例えば
温度が４００℃の条件下のオゾンガス雰囲気中にガラス
基板４０をおき、ポリシリコン膜４３の表面をオゾン酸
化して、ポリシリコン膜４３の表面にシリコン酸化膜４
５を形成する。このとき、ポリシリコン膜４３の表面近
傍に存在する不純物がシリコン酸化膜４５中に取り込ま
れる。

【００７２】次に、図１３（ｂ）に示すように、ＨＦ系
の薬剤を用いてシリコン酸化膜４５をウェットエッチン
グし、シリコン酸化膜４５を除去する。このようにし
て、ポリシリコン膜４３の表面近傍に存在していた不純
物を取り除くことができ、ポリシリコン膜４３の表面は
清浄となる。

【００７３】次に、図１３（ｃ）に示すように、プラズ
マＣＶＤ法等を用いて、ポリシリコン膜４３の上にゲー
ト絶縁膜となる絶縁膜４６を形成する。

【００７４】なお、シリコン酸化膜４５を除去する工程
からポリシリコン膜４３の上に絶縁膜４６を形成する工
程までの間は、ガラス基板４０を大気に曝さないように
行うことが必要である。その後の工程は第１の実施の形
態と同様であるので、ここでは説明を省略する。

【００７５】本実施の形態では、ポリシリコン膜４３の
表面をオゾン酸化するので、ポリシリコン膜４３表面近
傍の不純物がシリコン酸化膜４５に取り込まれる。その
後、このシリコン酸化膜４５を除去してから、ポリシリ
コン膜４３の上にプラズマＣＶＤ法等を用いて絶縁膜４
６を形成する。このため、ポリシリコン膜４３との界面
において界面準位や固定電荷の影響がない絶縁膜４６
を、ゲート絶縁膜として適した厚さで形成できる。

【００７６】なお、絶縁膜４６は単層のシリコン酸化物
（ＳｉＯ₂ ）や例えばタンタルオキサイド（Ｔａ
₂ Ｏ₅ ）やアルミナ（Ａｌ₂ Ｏ₃ ）などのようにシリコ
ン酸化物（ＳｉＯ₂ ）以外の酸化物で形成してもよく、
また、これらの酸化物からなる酸化膜を複数積層させた
構成にしてもよい。さらに、絶縁膜４６の形成方法はプ
ラズマＣＶＤ法に限定するものではなく、例えば熱ＣＶ
Ｄ法のように他の形成方法を用いてもよい。

【００７７】なお、ポリシリコン膜４３の表面をオゾン
酸化する前に、ポリシリコン膜４３に水素を導入しても
よい。

【００７８】（液晶表示パネル）図１４は液晶表示パネ
ルの構成を示すブロック図である。但し、以下の例では
ＸＧＡ（１０２４×７６８ピクセル）モードの液晶表示
パネルについて説明する。

【００７９】この液晶表示パネルは、制御回路１０１、
データドライバ１０２、ゲートドライバ１０３及び表示
部１０４により構成されている。この液晶表示パネルに
は、コンピュータ等の外部装置（図示せず）から表示信
号ＲＧＢ（Ｒ（赤）信号、Ｇ（緑）信号及びＢ（青）信
号）、水平同期信号Ｈsync及び垂直同期信号Ｖsync等の
信号が供給され、電源（図示せず）から高電ＶH 、低電
圧ＶL （及び接地電位Ｖgnd が供給される。

【００８０】表示部１０４には、水平方向に３０７２
（１０２４×ＲＧＢ）個、垂直方向に７６８個の画素
（サブピクセル）が配置されている。一つの画素は、ｎ
型ＴＦＴ１０５と、このｎ型ＴＦＴ１０５のソース電極
に接続された表示セル１０６及び蓄積容量１０７とによ
り構成される。表示セル１０６は、一対の電極と、それ
らの電極間の液晶と、この一対の電極の上方及び下方に
それぞれ配置された偏光板とにより構成される。

【００８１】また、表示部１０４には、垂直方向に延び
る３０７２本のデータバスライン１０８と、水平方向に
延びる７６８本のゲートバスライン１０９とが設けられ
ている。水平方向に並ぶ画素の各ＴＦＴ１０５のゲート
電極は同一のゲートバスライン１０９に接続され、垂直
方向に並ぶ画素の各ＴＦＴ１０５のドレイン電極は同一
のデータバスライン１０８に接続されている。

【００８２】制御回路１０１は、水平同期信号Ｈsync及
び垂直同期信号Ｖsyncを入力し、１水平同期期間の開始
時にアクティブになるデータスタート信号DSI と、１水
平同期期間を一定の間隔に分割するデータクロックDCLK
と、１垂直同期期間の開始時にアクティブになるデータ
スタート信号GSI と、垂直同期期間を一定の間隔に分割
するデータクロックGCLKとを出力する。

【００８３】データドライバ１０２は、１水平同期期間
内にデータクロックDCLKに同期したタイミングで、表示
部１０４の３０７２本のデータバスライン１０８にＲ信
号、Ｇ信号及びＢ信号を順番に出力する。

【００８４】ゲートドライバ１０３は、１垂直同期期間
内にデータクロックGCLKに同期したタイミングで、表示
部１０４の７６８本のゲートバスライン１０９に走査信
号を順番に出力する。

【００８５】表示部１０４のＴＦＴ１０５は、ゲートバ
スライン１０９に走査信号が供給されるとオンとなる。
このとき、データバスライン１０８に表示信号ＲＧＢ
（Ｒ信号、Ｇ信号及びＢ信号のいずれか１つ）が供給さ
れると、表示セル１０６及び蓄積容量１０７に表示信号
ＲＧＢが書き込まれる。表示セル１０６では、書き込ま
れた表示信号ＲＧＢにより液晶分子の傾きが変化し、そ
の結果表示セル１０６の光透過率が変化する。各画素毎
に表示セル１０６の光透過率を制御することによって、
所望の画像が表示される。

【００８６】この液晶表示パネルでは、前述の如く、画
素内のＴＦＴはｎ型である。また、制御回路１０１、デ
ータドライバ１０２及びゲートドライバ１０３はｐ型Ｔ
ＦＴ及びｎ型ＴＦＴにより構成されている。

【００８７】図１５は、液晶表示パネルの表示部におけ
る断面図、図１６は表示部におけるＴＦＴ基板の平面図
である。なお、実際には各画素毎に、図１４に示す蓄積
容量１０７が形成されているが、ここではその図示及び
説明を省略する。

【００８８】この液晶表示パネルは、図１５の断面図に
示すように、相互に対向して配置されたＴＦＴ基板１２
０及びＣＦ基板１５０と、これらのＴＦＴ基板１２０及
びＣＦ基板１５０の間に封入された液晶１８０とにより
構成されている。

【００８９】ＴＦＴ基板１２０は、ガラス基板（透明絶
縁性基板）１２１と、ガラス基板１２１上に形成された
データバスライン１０８、ゲートバスライン１０９、Ｔ
ＦＴ１０５及び画素電極１２９等により構成されてい
る。図１６に示すように、ゲートバスライン１０９の一
部がＴＦＴ１０５のゲート電極となっており、ＴＦＴの
ソース電極１２７ａは画素電極１２９に接続され、ドレ
イン電極１２７ｂはデータバスライン１０８に接続され
ている。また、画素電極１２９の上には配向膜１３１が
形成されている。

【００９０】さらに、ＴＦＴ基板１２０の表示部よりも
外側には、制御回路１０１、データドライバ１０２及び
ゲートバスドライバ１０３（駆動回路）を構成するｎ型
ＴＦＴ、ｐ型ＴＦＴ及び配線等が形成されている。

【００９１】一方、ＣＦ基板１５０は、ガラス基板（透
明絶縁性基板）１５１と、このガラス基板１５１上に形
成されたブラックマトリックス１５２、カラーフィルタ
１５３及びコモン電極１５４とにより構成されている。
ブラックマトリックス１５２は画素間の領域及びＴＦＴ
形成領域を覆うように形成されている。また、各画素毎
に、赤色、緑色及び青色のいずれか１色のカラーフィル
タ１５３が形成されている。本例では、カラーフィルタ
１５３の上にコモン電極が形成されており、このコモン
電極１５４の表面は配向膜１５５により覆われている。

【００９２】これらのＴＦＴ基板１２０及びＣＦ基板１
５０は、配向膜１３１、１５５が形成された面を相互に
対向させて配置される。

【００９３】図１７はＴＦＴ１０５の形成部における平
面図、図１８は図１７のI −I 線による断面図である。
この図１７、図１８を参照して、ＴＦＴ基板１２０の構
成を更に詳細に説明する。但し、図１７、図１８では配
向膜１３１の図示を省略している。

【００９４】ガラス基板１２１の上には、下地絶縁膜１
２２が形成されている。この下地絶縁膜１２２の所定の
領域上には、ＴＦＴ１０５の動作層であるポリシリコン
膜１２３が形成されている。

【００９５】このポリシリコン膜１２３にはＴＦＴ１０
５のソース／ドレインである一対の不純物領域１２３
ａ、１２３ｂがチャネル領域を挟んで形成されている。

【００９６】ポリシリコン膜１２３のチャネル領域上に
はゲート絶縁膜１２４が形成されており、このゲート絶
縁膜１２４の上にはゲート電極１２５（ゲートバスライ
ン１０９）が形成されている。

【００９７】下地絶縁膜１２２及びゲート電極１２５
（ゲートバスライン１０９）の上には第１の層間絶縁膜
１２６が形成されている。この第１の層間絶縁膜１２６
の上にはソース電極１２７ａ、ドレイン電極１２７ｂ及
びデータバスライン１０８が形成されている。ソース電
極１２７ａは、第１の層間絶縁膜１２６に設けられたコ
ンタクトホール１２６ａを介して不純物領域１２３ａに
電気的に接続されている。

【００９８】第１の層間絶縁膜１２６、ゲートバスライ
ン１０９、ソース電極１２７ａ及びドレイン電極１２７
ｂの上には第２の層間絶縁膜１２８が形成されており、
第２の層間絶縁膜１２８の上にはＩＴＯ（Indium−Tin
Oxide ）等の透明導電体からなる画素電極１２９が形成
されている。画素電極１２９は、第２の層間絶縁膜１２
８に設けられたコンタクトホール１２８ａを介してソー
ス電極１２７ａに電気的に接続されている。

【００９９】このように、液晶表示パネルには多くのＴ
ＦＴが用いられている。これらのＴＦＴを製造する際
に、上述の第１〜第３実施の形態で示した方法を適用す
ることにより、特性が良好なＴＦＴを形成できる。

【０１００】なお、本発明は液晶表示パネル以外の薄膜
トランジスタ装置、例えば、有機ＥＬ表示パネルやイメ
ージセンサ等に適用することもできる。

【０１０１】（付記１）基板上に半導体膜を形成する工
程と、前記半導体膜に水素をイオン化して導入する工程
と、前記半導体膜の表面をオゾンで酸化し、前記半導体
膜の表面に酸化膜を形成する工程と、前記酸化膜の上方
にゲート電極を形成する工程と、前記ゲート電極をマス
クとして、前記半導体膜に導電性不純物を導入して、一
対の不純物領域を形成する工程とを有することを特徴と
する薄膜トランジスタ装置の製造方法。

【０１０２】（付記２）前記酸化膜の上に絶縁膜を形成
する工程を有し、該絶縁膜の上に前記ゲート電極を形成
することを特徴とする付記１に記載の薄膜トランジスタ
装置の製造方法。

【０１０３】（付記３）前記酸化膜は４００℃乃至６０
０℃の温度で形成することを特徴とする付記１に記載の
薄膜トランジスタ装置の製造方法。

【０１０４】（付記４）前記半導体膜に水素をイオン化
して導入する工程において、導電性不純物を含むガスを
水素ガスで希釈して用いることを特徴とする付記１又は
２に記載の薄膜トランジスタ装置の製造方法。

【０１０５】（付記５）前記ゲート絶縁膜を形成する工
程と前記ゲート電極を形成する工程との間に、前記半導
体膜から水素を脱離する工程を有することを特徴とする
付記１に記載の薄膜トランジスタ装置の製造方法。

【０１０６】（付記６）基板上に半導体膜を形成する工
程と、前記半導体膜に水素をイオン化して導入する工程
と、前記半導体膜の表面を酸化性溶液で酸化し、前記半
導体膜の表面に酸化膜を形成する工程と、前記酸化膜の
上方にゲート電極を形成する工程と、前記ゲート電極を
マスクとして、前記半導体膜に導電性不純物を導入し
て、一対の不純物領域を形成する工程とを有することを
特徴とする薄膜トランジスタ装置の製造方法。

【０１０７】（付記７）前記半導体膜に水素をイオン化
して導入する工程において、導電性不純物を含むガスを
水素ガスで希釈して用いることを特徴とする付記６に記
載の薄膜トランジスタ装置の製造方法。

【０１０８】（付記８）基板上に半導体膜を形成する工
程と、前記半導体膜の表面をオゾンで酸化し、前記半導
体膜の表面に酸化膜を形成する工程と、前記酸化膜を除
去する工程と、前記半導体膜の上にゲート絶縁膜を形成
する工程と、前記ゲート絶縁膜の上にゲート電極を形成
する工程と、前記ゲート電極をマスクとし、前記半導体
膜に導電性不純物を導入して、一対の不純物領域を形成
する工程とを有することを特徴とする薄膜トランジスタ
装置の製造方法。

【０１０９】（付記９）前記酸化膜は４００℃乃至６０
０℃の温度で形成することを特徴とする付記８に記載の
薄膜トランジスタ装置の製造方法。

【０１１０】（付記１０） 前記酸化膜はフッ酸系溶液
を用いて除去することを特徴とする付記８に記載の薄膜
トランジスタ装置の製造方法。

【０１１１】

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタ装置の製造方法によれば、半導体膜の表面に水
素を導入した後、半導体膜の表面をオゾン酸化するの
で、半導体膜と酸化膜との界面において界面準位や固定
電荷の影響がない酸化膜を比較的厚く形成できる。この
結果、酸化膜を薄膜化してもＴＦＴの立ち上がり特性が
良好で、Ｓ値がばらつきが少ない薄膜トランジスタを製
造することができる。

【０１１２】また、本発明の別の薄膜トランジスタ装置
の製造方法によれば、まず、半導体膜の表面をオゾン酸
化して、半導体膜の表面に酸化膜を形成する。このと
き、半導体膜の表面近傍に存在する不純物が酸化膜中に
取り込まれる。次に、この酸化膜を除去して、半導体膜
の上に絶縁膜を形成するので、半導体膜との界面におい
て界面準位や固定電荷の影響のないゲート絶縁膜を、ゲ
ート絶縁膜として適した厚さで形成できる。この結果、
半導体膜の半導体膜の表面近傍に存在する不純物を除去
することができて、特性が良好な薄膜トランジスタを製
造することができる。

【図面の簡単な説明】

【図１】図１は、従来の薄膜トランジスタ装置の製造方
法を示す図である。

【図２】図２は、ゲート絶縁膜とＳ値のばらつきとの関
係を調べた結果を示す図である。

【図３】図３（ａ）〜図３（ｃ）は、第１の実施の形態
に係わる薄膜トランジスタ装置の製造方法を示す断面図
（その１）である。

【図４】図４（ａ）〜図４（ｃ）は、第１の実施の形態
に係わる薄膜トランジスタ装置の製造方法を示す断面図
（その２）である。

【図５】図５（ａ）〜図５（ｃ）は、第１の実施の形態
に係わる薄膜トランジスタ装置の製造方法を示す断面図
（その３）である。

【図６】図６（ａ）〜図６（ｃ）は、第１の実施の形態
に係わる薄膜トランジスタ装置の製造方法を示す断面図
（その４）である。

【図７】図７は、ポリシリコン膜のオゾン酸化で得られ
るシリコン酸化膜の厚さを処理条件別に調べた結果を示
す図である。

【図８】図８（ａ）〜図８（ｃ）は、第２の実施の形態
に係わる薄膜トランジスタ装置の製造方法を示す断面図
（その１）である。

【図９】図９（ａ）〜図９（ｃ）は、第２の実施の形態
に係わる薄膜トランジスタ装置の製造方法を示す断面図
（その２）である。

【図１０】図１０は、ＴＦＴの電流−電圧特性を調べた
結果を示す図である。

【図１１】図１１は、ゲート絶縁膜の耐性を調べた結果
を示す図である。

【図１２】図１２（ａ）〜図１２（ｃ）は、第３の実施
の形態に係わる薄膜トランジスタ装置の製造方法を示す
断面図（その１）である。

【図１３】図１３（ａ）〜図１３（ｃ）は、第３の実施
の形態に係わる薄膜トランジスタ装置の製造方法を示す
断面図（その２）である。

【図１４】図１４は、液晶表示パネルの構成を示すブロ
ック図である。

【図１５】図１５は、液晶表示パネルの表示部における
断面図である。

【図１６】図１６は、液晶表示パネルの表示部における
ＴＦＴ基板の平面図である。

【図１７】図１７は、ＴＦＴの形成部における平面図で
ある。

【図１８】図１８は、図１７のＩ−Ｉ線による断面図で
ある。

【符号の説明】

１０、２０、３０、４０、１２１、１５１…ガラス基
板、 １１、２１、３１、４１、１２２…下地絶縁膜、 １２、２３、３３、４３、１２３…ポリシリコン膜、 １２ａ、１２ｂ、１２３ａ、１２３ｂ…不純物領域、 １３、２５、１２４…ゲート絶縁膜、 １４、２６、１２５…ゲート電極、 ２２、３２、４２…アモルファスシリコン膜、 ２３ａ、２３ｂ…高濃度不純物領域、 ２４、３４、４４…レジスト膜、 ２５ａ、４５…シリコン酸化膜、 ２７…層間絶縁膜、 ２８ａ、２８ｂ、１２６ａ、１２８ａ…コンタクトホー
ル、 ２９ａ、１２７ａ…ソース電極、 ２９ｂ、１２７ｂ…ドレイン電極、 ３５ａ…第１の酸化膜、 ３５ｂ…第２の酸化膜、 ４６…絶縁膜、 １０１…制御回路、 １０２…データドライバ、 １０３…ゲートドライバ、 １０４…表示部、 １０５…ＴＦＴ、 １０６…表示セル、 １０７…蓄積容量、 １０８…データバスライン、 １０９…ゲートバスライン、 １２０…ＴＦＴ基板、 １２６…第１の層間絶縁膜、 １２８…第２の層間絶縁膜、 １２９…画素電極、 １３１、１５５…配向膜、 １５０…ＣＦ基板、 １５２…ブラックマトリックス、 １５３…カラーフィルタ、 １５４…コモン電極、 １８０…液晶。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA24 JA34 JA37 JA41 JA46 JB22 JB31 JB56 MA03 MA05 MA06 MA08 MA13 MA17 MA22 MA35 NA25 PA01 PA06 PA08 5F058 BC02 BE07 BF61 BF69 BJ04 5F110 AA01 BB02 CC02 DD02 DD13 EE03 EE44 FF01 FF02 FF09 FF22 FF25 FF30 FF35 FF36 GG02 GG13 GG25 GG32 GG45 HJ01 HJ04 HJ12 HJ23 HL07 HM15 NN03 NN23 NN35 NN72 PP02 PP03 QQ11 QQ25 QQ26

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板上に半導体膜を形成する工程と、 前記半導体膜に水素をイオン化して導入する工程と、 前記半導体膜の表面をオゾンで酸化し、前記半導体膜の
   表面に酸化膜を形成する工程と、 前記酸化膜の上方にゲート電極を形成する工程と、 前記ゲート電極をマスクとして、前記半導体膜に導電性
   不純物を導入して、一対の不純物領域を形成する工程と
   を有することを特徴とする薄膜トランジスタ装置の製造
   方法。
2. 【請求項２】 前記酸化膜の上に絶縁膜を形成する工程
   を有し、該絶縁膜の上に前記ゲート電極を形成すること
   を特徴とする請求項１に記載の薄膜トランジスタ装置の
   製造方法。
3. 【請求項３】 前記半導体膜に水素をイオン化して導入
   する工程において、導電性不純物を含むガスを水素ガス
   で希釈して用いることを特徴とする請求項１又は２に記
   載の薄膜トランジスタ装置の製造方法。
4. 【請求項４】 基板上に半導体膜を形成する工程と、 前記半導体膜に水素をイオン化して導入する工程と、 前記半導体膜の表面を酸化性溶液で酸化させ、前記半導
   体膜の表面に酸化膜を形成する工程と、 前記酸化膜の上方にゲート電極を形成する工程と、 前記ゲート電極をマスクとして、前記半導体膜に導電性
   不純物を導入して、一対の不純物領域を形成する工程と
   を有することを特徴とする薄膜トランジスタ装置の製造
   方法。
5. 【請求項５】 基板上に半導体膜を形成する工程と、 前記半導体膜の表面をオゾンで酸化し、前記半導体膜の
   表面に酸化膜を形成する工程と、 前記酸化膜を除去する工程と、 前記半導体膜の上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の上にゲート電極を形成する工程と、 前記ゲート電極をマスクとし、前記半導体膜に導電性不
   純物を導入して、一対の不純物領域を形成する工程とを
   有することを特徴とする薄膜トランジスタ装置の製造方
   法。