JP2001242489A - 薄膜トランジスタ液晶表示装置とその製造方法 - Google Patents
薄膜トランジスタ液晶表示装置とその製造方法Info
- Publication number
- JP2001242489A JP2001242489A JP2000056353A JP2000056353A JP2001242489A JP 2001242489 A JP2001242489 A JP 2001242489A JP 2000056353 A JP2000056353 A JP 2000056353A JP 2000056353 A JP2000056353 A JP 2000056353A JP 2001242489 A JP2001242489 A JP 2001242489A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- thin film
- insulating film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート導電膜とゲート絶縁膜との密着性を良
くし、高温熱処理、レーザーアニール、あるいはランプ
アニール時において、ゲート絶縁膜とゲート導電膜の剥
がれが生じることを防止した薄膜トランジスタ液晶表示
装置を提供する。 【解決手段】 ポリシリコン薄膜３と、ポリシリコン薄
膜上に形成されたゲート絶縁膜４と、ゲート絶縁膜上に
形成されたゲート導電膜５とを含んで構成されたポリシ
リコン薄膜トランジスタをガラス基板１上に備える。ゲ
ート絶縁膜はその表面に表面還元層４ｂを有し、表面還
元層上にゲート導電膜が密着して形成される。製造方法
においては、ゲート絶縁膜を成膜した後、水素プラズマ
処理、又は水素イオンによる逆スパッタリングを行うこ
とによって、ゲート絶縁膜の表面層に対して水素化還元
を行い、その表面層上に前記ゲート導電膜を形成する。
くし、高温熱処理、レーザーアニール、あるいはランプ
アニール時において、ゲート絶縁膜とゲート導電膜の剥
がれが生じることを防止した薄膜トランジスタ液晶表示
装置を提供する。 【解決手段】 ポリシリコン薄膜３と、ポリシリコン薄
膜上に形成されたゲート絶縁膜４と、ゲート絶縁膜上に
形成されたゲート導電膜５とを含んで構成されたポリシ
リコン薄膜トランジスタをガラス基板１上に備える。ゲ
ート絶縁膜はその表面に表面還元層４ｂを有し、表面還
元層上にゲート導電膜が密着して形成される。製造方法
においては、ゲート絶縁膜を成膜した後、水素プラズマ
処理、又は水素イオンによる逆スパッタリングを行うこ
とによって、ゲート絶縁膜の表面層に対して水素化還元
を行い、その表面層上に前記ゲート導電膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
をスイッチング又は回路素子として構成された液晶表示
装置に関する。
をスイッチング又は回路素子として構成された液晶表示
装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型かつ軽量さ
らに低消費電力という特徴により、地球環境にやさしい
ディスプレイとして、ＯＡ用、ＡＶ用に限らずあらゆる
分野で使用されてきている。特に薄膜トランジスタ（以
下ＴＦＴと略す）を用いた液晶表示装置は、階調表示に
優れ、又応答速度が早いと言うことで、動画対応カラー
ディスプレイとしてＣＲＴに迫る性能を実現している。
らに低消費電力という特徴により、地球環境にやさしい
ディスプレイとして、ＯＡ用、ＡＶ用に限らずあらゆる
分野で使用されてきている。特に薄膜トランジスタ（以
下ＴＦＴと略す）を用いた液晶表示装置は、階調表示に
優れ、又応答速度が早いと言うことで、動画対応カラー
ディスプレイとしてＣＲＴに迫る性能を実現している。
【０００３】さらに、ＴＦＴを画像表示部へスイッチン
グマトリックス配列した従来の構成から、ＴＦＴを周辺
駆動回路にも応用する、すなわち周辺回路を同じガラス
基板上に一体化する構成のものが開発されてきている。
しかしながら、駆動回路を構成する半導体トランジスタ
に要求される性能は、従来の画素表示部のスイッチング
素子につかわれている通常のアモルファスシリコントラ
ンジスタの性能では不充分であり、少なくとも多結晶シ
リコン（以下ポリシリコンと称す）以上の性能が必要で
ある。
グマトリックス配列した従来の構成から、ＴＦＴを周辺
駆動回路にも応用する、すなわち周辺回路を同じガラス
基板上に一体化する構成のものが開発されてきている。
しかしながら、駆動回路を構成する半導体トランジスタ
に要求される性能は、従来の画素表示部のスイッチング
素子につかわれている通常のアモルファスシリコントラ
ンジスタの性能では不充分であり、少なくとも多結晶シ
リコン（以下ポリシリコンと称す）以上の性能が必要で
ある。
【０００４】従来ポリシリコンを得るには９００℃以上
の高温が必要とされ、基板には耐熱性のある石英が使用
されていたが、特に低コスト化、大画面化のためには、
基板ガラスとして石英ではなく通常ガラスを用いること
が望ましい。それを可能とするために、回路素子を、通
常ガラスで耐熱可能な低温（６００℃以下）で製法す
る、通称低温ポリシリコンで形成する技術が開発されて
きている。
の高温が必要とされ、基板には耐熱性のある石英が使用
されていたが、特に低コスト化、大画面化のためには、
基板ガラスとして石英ではなく通常ガラスを用いること
が望ましい。それを可能とするために、回路素子を、通
常ガラスで耐熱可能な低温（６００℃以下）で製法す
る、通称低温ポリシリコンで形成する技術が開発されて
きている。
【０００５】しかしながら、低温ポリシリコンによる薄
膜トランジスタ装置は、現在の技術では次のような問題
がある。
膜トランジスタ装置は、現在の技術では次のような問題
がある。
【０００６】低温（６００℃以下）での温度処理しか出
来ないため、アモルファスシリコンを多結晶化するため
に、表面の薄膜のみを高温熱処理するレーザアニール法
あるいは、ランプアニール法などが用いられる。また導
電性を制御するための、燐、又はホウ素等の不純物のド
ーピングには、イオンドーピング法が用いられるが、こ
のドーピングされた不純物を電気的に活性化させるとと
もに、イオンドーピングの際に生じた結晶ダーメージを
修復させるために、同じくレーザアニール、ランプアニ
ール、あるいは可能な限り高温の５００〜６００℃程度
の熱処理（炉アニール等）が必要である。このようなア
ニール時には、薄膜表面あるいは、基板ガラスと薄膜界
面部に局部的に極めて強い機械的ストレスが生じやす
い。特に、ポリシリコン上にゲート絶縁膜、またゲート
導電膜が形成された後の工程では、これらの膜界面にお
いてこのストレスが大きく、膜はがれやクラック等の現
象が発生しやすいという問題がある。
来ないため、アモルファスシリコンを多結晶化するため
に、表面の薄膜のみを高温熱処理するレーザアニール法
あるいは、ランプアニール法などが用いられる。また導
電性を制御するための、燐、又はホウ素等の不純物のド
ーピングには、イオンドーピング法が用いられるが、こ
のドーピングされた不純物を電気的に活性化させるとと
もに、イオンドーピングの際に生じた結晶ダーメージを
修復させるために、同じくレーザアニール、ランプアニ
ール、あるいは可能な限り高温の５００〜６００℃程度
の熱処理（炉アニール等）が必要である。このようなア
ニール時には、薄膜表面あるいは、基板ガラスと薄膜界
面部に局部的に極めて強い機械的ストレスが生じやす
い。特に、ポリシリコン上にゲート絶縁膜、またゲート
導電膜が形成された後の工程では、これらの膜界面にお
いてこのストレスが大きく、膜はがれやクラック等の現
象が発生しやすいという問題がある。
【０００７】上記問題を具体的にさらに詳しく説明する
ために、まず従来の低温ポリシリコンＴＦＴ液晶表示装
置の構成、及び製造法を以下に示す。
ために、まず従来の低温ポリシリコンＴＦＴ液晶表示装
置の構成、及び製造法を以下に示す。
【０００８】従来の液晶表示装置に用いられる低温ポリ
シリコンＴＦＴの断面図を図３に示す。またその製造工
程を図４に示す。
シリコンＴＦＴの断面図を図３に示す。またその製造工
程を図４に示す。
【０００９】図３において、１はガラス基板、２は絶縁
膜、３はポリシリコン膜、４はゲート絶縁膜、５はゲー
ト導電性膜、６は層間絶縁膜、７はソース、ドレイン電
極、８は画素電極である。ポリシリコン膜３におけるソ
ース、ドレインを形成する部分はｎ型化されたｎ型ドー
ピング部９となっている。
膜、３はポリシリコン膜、４はゲート絶縁膜、５はゲー
ト導電性膜、６は層間絶縁膜、７はソース、ドレイン電
極、８は画素電極である。ポリシリコン膜３におけるソ
ース、ドレインを形成する部分はｎ型化されたｎ型ドー
ピング部９となっている。
【００１０】図３の構成のＴＦＴの製造工程において
は、図４（ａ）に示すように、先ずガラス基板１を用意
し、その上に絶縁膜２（例えばＳｉＯ2あるいはＳｉＮ
からなる）、次に非晶質シリコン薄膜３ａを形成する
（図４（ｂ））。次に非晶質シリコン薄膜３ａに対し
て、エキシマレーザ等でアニールを行って非晶質シリコ
ンを多結晶化した後、図４（ｃ）に示すように、フォト
リソグラフィーとエッチング法（以下フォトエッチと略
す）によりトランジスタ部のみ残してポリシリコン膜３
を形成する。さらに図４（ｄ）に示すように、ゲート絶
縁膜４ａ（例えばＳｉＯ2からなる）を、化学的気相成
長法（以下ＣＶＤと略す）等で形成する。さらに、図４
（ｅ）に示すように、例えばモリブデン−タングステン
等の金属あるいは合金からなる金属薄膜５ａをスパッタ
リング法で形成し、その後図４（ｆ）に示すように、フ
ォトエッチによりゲート部のみ残して他は除去し、ゲー
ト導電性膜５を形成する。
は、図４（ａ）に示すように、先ずガラス基板１を用意
し、その上に絶縁膜２（例えばＳｉＯ2あるいはＳｉＮ
からなる）、次に非晶質シリコン薄膜３ａを形成する
（図４（ｂ））。次に非晶質シリコン薄膜３ａに対し
て、エキシマレーザ等でアニールを行って非晶質シリコ
ンを多結晶化した後、図４（ｃ）に示すように、フォト
リソグラフィーとエッチング法（以下フォトエッチと略
す）によりトランジスタ部のみ残してポリシリコン膜３
を形成する。さらに図４（ｄ）に示すように、ゲート絶
縁膜４ａ（例えばＳｉＯ2からなる）を、化学的気相成
長法（以下ＣＶＤと略す）等で形成する。さらに、図４
（ｅ）に示すように、例えばモリブデン−タングステン
等の金属あるいは合金からなる金属薄膜５ａをスパッタ
リング法で形成し、その後図４（ｆ）に示すように、フ
ォトエッチによりゲート部のみ残して他は除去し、ゲー
ト導電性膜５を形成する。
【００１１】この後トランジスタのソース、ドレイン部
形成のために、イオンドーピング法により、水素化燐
（ＰＨ3）ガスをプラズマあるいはアーク放電等でイオ
ン化し、高電圧イオン加速してドーピングする。これに
より、ポリシリコン膜３のゲート導電性膜５の下部から
外れる部分に燐イオンが導入され、図４（ｇ）に示すよ
うに、ポリシリコン膜３がドーピングによりｎ型化され
たｎ型ドーピング部９が形成される。通常この後、５０
０℃〜６００℃の熱処理炉、又はレーザアニール、ラン
プアニールなどでアニールされ、ポリシリコン中の燐不
純物が電気的活性化されて、所望のｎ型半導体層として
の電気特性が得られる。さらにその後図４（ｈ）に示す
ように、層間絶縁膜６を形成し、さらにフォトエッチン
グ法により、スルーホールを形成し、電極取りだし及び
配線としての金属薄膜７を形成して、ｎ−チャンネルＴ
ＦＴを完成させる。液晶表示装置としては、さらに画素
電極８の形成、対向カラーフィルターとの張合わせ、液
晶の注入、偏向板貼り付け、実装電極取りだし工程等を
経て完成される。
形成のために、イオンドーピング法により、水素化燐
（ＰＨ3）ガスをプラズマあるいはアーク放電等でイオ
ン化し、高電圧イオン加速してドーピングする。これに
より、ポリシリコン膜３のゲート導電性膜５の下部から
外れる部分に燐イオンが導入され、図４（ｇ）に示すよ
うに、ポリシリコン膜３がドーピングによりｎ型化され
たｎ型ドーピング部９が形成される。通常この後、５０
０℃〜６００℃の熱処理炉、又はレーザアニール、ラン
プアニールなどでアニールされ、ポリシリコン中の燐不
純物が電気的活性化されて、所望のｎ型半導体層として
の電気特性が得られる。さらにその後図４（ｈ）に示す
ように、層間絶縁膜６を形成し、さらにフォトエッチン
グ法により、スルーホールを形成し、電極取りだし及び
配線としての金属薄膜７を形成して、ｎ−チャンネルＴ
ＦＴを完成させる。液晶表示装置としては、さらに画素
電極８の形成、対向カラーフィルターとの張合わせ、液
晶の注入、偏向板貼り付け、実装電極取りだし工程等を
経て完成される。
【００１２】尚周辺駆動回路としてＣ−ＭＯＳ回路を使
用する場合は、ｐ−チャンネルＴＦＴをも構成させる必
要があるため、ソース、ドレインへのホウ素イオンを導
入する工程が必要である。形成方法はｎ−チャンネル形
成と同様で、水素化ホウ素（Ｂ2Ｈ6）ガスをプラズマ化
し、イオンドーピングする。このときｎ−チャンネル部
はレジスト等で覆いイオンドープされるのを防ぐ。
用する場合は、ｐ−チャンネルＴＦＴをも構成させる必
要があるため、ソース、ドレインへのホウ素イオンを導
入する工程が必要である。形成方法はｎ−チャンネル形
成と同様で、水素化ホウ素（Ｂ2Ｈ6）ガスをプラズマ化
し、イオンドーピングする。このときｎ−チャンネル部
はレジスト等で覆いイオンドープされるのを防ぐ。
【００１３】
【発明が解決しようとする課題】上記従来のポリシリコ
ンＴＦＴの課題は、先に述べたようにレーザアニールや
ランプアニールあるは熱処理時での薄膜界面での機械的
ストレスによる膜はがれにある。具体的には次のとおり
である。
ンＴＦＴの課題は、先に述べたようにレーザアニールや
ランプアニールあるは熱処理時での薄膜界面での機械的
ストレスによる膜はがれにある。具体的には次のとおり
である。
【００１４】図４におけるイオンドーピング後の熱処理
またはレーザアニール処理時に、ゲート導電膜５が剥が
れることである。通常、従来のアモルファスシリコンの
ＴＦＴ液晶表示装置の製造工程においてはこのような５
００℃以上の高温処理はなく、また、レーザアニール、
ランプアニールのような局所的には更なる高温になる処
理がないために、問題にはならなかった。
またはレーザアニール処理時に、ゲート導電膜５が剥が
れることである。通常、従来のアモルファスシリコンの
ＴＦＴ液晶表示装置の製造工程においてはこのような５
００℃以上の高温処理はなく、また、レーザアニール、
ランプアニールのような局所的には更なる高温になる処
理がないために、問題にはならなかった。
【００１５】ところで低温ポリシリコンＴＦＴ液晶表示
装置の特徴は、アモルファスシリコンＴＦＴを用いたも
のに比べて優れたＴＦＴ特性を有することを利用して、
駆動回路をもガラス基板上に形成してしまうということ
にある。その場合、ゲート導電膜に要求される性質とし
て、回路配線にも使用できる低抵抗導電体であることが
要求される。従来の例ではモリブデンあるいはモリブデ
ンータングステンの合金などが適しているが、この金属
は特にゲート絶縁膜（通常シリコン酸化膜）との密着性
が弱いという性質を有している。またゲート絶縁膜に
は、比較的低温で稠密な膜が形成されるとして、ＴＥＯ
Ｓを素材料としたプラズマＣＶＤによる膜が使用されて
いる。しかしながらＴＥＯＳ膜の場合、炭素が膜中に含
まれ表面にも炭素が残留し、ゲート導電膜との密着性を
阻害することも判明している。したがって、ＴＥＯＳ膜
を用い、モリブデン合金を用いる場合に特に本課題が顕
著になる。
装置の特徴は、アモルファスシリコンＴＦＴを用いたも
のに比べて優れたＴＦＴ特性を有することを利用して、
駆動回路をもガラス基板上に形成してしまうということ
にある。その場合、ゲート導電膜に要求される性質とし
て、回路配線にも使用できる低抵抗導電体であることが
要求される。従来の例ではモリブデンあるいはモリブデ
ンータングステンの合金などが適しているが、この金属
は特にゲート絶縁膜（通常シリコン酸化膜）との密着性
が弱いという性質を有している。またゲート絶縁膜に
は、比較的低温で稠密な膜が形成されるとして、ＴＥＯ
Ｓを素材料としたプラズマＣＶＤによる膜が使用されて
いる。しかしながらＴＥＯＳ膜の場合、炭素が膜中に含
まれ表面にも炭素が残留し、ゲート導電膜との密着性を
阻害することも判明している。したがって、ＴＥＯＳ膜
を用い、モリブデン合金を用いる場合に特に本課題が顕
著になる。
【００１６】本発明は、上記の課題を解決し、周辺回路
内蔵型であり、歩留まり良く安定した製造工程で生産で
きる液晶表示装置を提供することを目的とする。
内蔵型であり、歩留まり良く安定した製造工程で生産で
きる液晶表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の薄膜トランジス
タ液晶表示装置は、ポリシリコン薄膜と、ポリシリコン
薄膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に
形成されたゲート導電膜とを含んで構成されたポリシリ
コン薄膜トランジスタをガラス基板上に備える。ポリシ
リコン薄膜トランジスタを、表示画素充電、放電スイッ
チング素子、又は駆動回路素子として用いて液晶表示装
置が構成される。上記課題を解決するため、ゲート絶縁
膜がその表面に表面還元層を有し、表面還元層上にゲー
ト導電膜が密着して形成されている。この構成によれ
ば、ゲート絶縁膜とゲート導電膜の密着性が強固であ
り、熱処理、アニール処理における膜はがれの発生を抑
止できる。
タ液晶表示装置は、ポリシリコン薄膜と、ポリシリコン
薄膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に
形成されたゲート導電膜とを含んで構成されたポリシリ
コン薄膜トランジスタをガラス基板上に備える。ポリシ
リコン薄膜トランジスタを、表示画素充電、放電スイッ
チング素子、又は駆動回路素子として用いて液晶表示装
置が構成される。上記課題を解決するため、ゲート絶縁
膜がその表面に表面還元層を有し、表面還元層上にゲー
ト導電膜が密着して形成されている。この構成によれ
ば、ゲート絶縁膜とゲート導電膜の密着性が強固であ
り、熱処理、アニール処理における膜はがれの発生を抑
止できる。
【００１８】この構成において、ゲート導電膜として、
モリブデン金属、またはモリブデン−タングステン合金
を用い、ゲート絶縁膜としてシリコン酸化膜を用いるこ
とができる。
モリブデン金属、またはモリブデン−タングステン合金
を用い、ゲート絶縁膜としてシリコン酸化膜を用いるこ
とができる。
【００１９】また、ゲート絶縁膜を、ＴＥＯＳ（テトラ
エトキシシラン：Ｓｉ(ＯＣ2Ｈ5)4）を素材料として形
成したシリコン酸化膜により構成することができる。
エトキシシラン：Ｓｉ(ＯＣ2Ｈ5)4）を素材料として形
成したシリコン酸化膜により構成することができる。
【００２０】本発明の薄膜トランジスタ液晶表示装置の
製造方法は、上記構成の薄膜トランジスタ液晶表示装置
を製造する方法である。上記課題を解決するため、ゲー
ト絶縁膜を成膜した後、水素プラズマ処理、又は水素イ
オンによる逆スパッタリングを行うことによって、ゲー
ト絶縁膜の表面層に対して水素化還元を行い、その表面
層上にゲート導電膜を形成する。
製造方法は、上記構成の薄膜トランジスタ液晶表示装置
を製造する方法である。上記課題を解決するため、ゲー
ト絶縁膜を成膜した後、水素プラズマ処理、又は水素イ
オンによる逆スパッタリングを行うことによって、ゲー
ト絶縁膜の表面層に対して水素化還元を行い、その表面
層上にゲート導電膜を形成する。
【００２１】望ましくは、逆スパッタリングは、ゲート
導電膜を形成するためのスパッタリングを行うのと同じ
スパッタリング装置内で、２００℃程度の温度で行う。
導電膜を形成するためのスパッタリングを行うのと同じ
スパッタリング装置内で、２００℃程度の温度で行う。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図１は本発明の実施形態
における薄膜トランジスタ液晶表示装置を構成するポリ
シリコンＴＦＴの断面構成図である。図３の従来例と同
一の要素については同一の参照番号を付した。図１のＴ
ＦＴにおいては、ゲート絶縁膜４が表面還元層４ｂを有
し、図３の従来例におけるゲート絶縁膜４とは相違す
る。図２は図１のポリシリコンＴＦＴの製造工程を示す
フロー図である。
て、図面を参照して説明する。図１は本発明の実施形態
における薄膜トランジスタ液晶表示装置を構成するポリ
シリコンＴＦＴの断面構成図である。図３の従来例と同
一の要素については同一の参照番号を付した。図１のＴ
ＦＴにおいては、ゲート絶縁膜４が表面還元層４ｂを有
し、図３の従来例におけるゲート絶縁膜４とは相違す
る。図２は図１のポリシリコンＴＦＴの製造工程を示す
フロー図である。
【００２３】まず、図２（ａ）に示すように、ガラス基
板１を用意する。図２（ｂ）に示すように、ガラス基板
１上に、絶縁膜２（例えばＳｉＯ2からなる）及びアモ
ルファスシリコン膜３ａを連続的にＣＶＤによって、そ
れぞれ約４００ｎｍ、及び約５０ｎｍの厚さに形成す
る。次にエキシマレーザービームによってアモルファス
シリコン膜３ａを多結晶化しポリシリコンに変える。こ
の後フォトエッチによりＴＦＴ部のみポリシリコンを残
し、他の部分は除去して、ポリシリコン膜３を形成す
る。エッチング除去は、通常フッ素系ガスによるプラズ
マのドライエッチングで行う。次に図２（ｄ）に示すよ
うに、ゲート絶縁膜４（例えばＳｉＯ2からなる）を同
じくＣＶＤによって約１００ｎｍ成膜する。本実施の形
態の場合、ＴＥＯＳを用いたプラズマＣＶＤ等で行う。
他のＮ2Ｏ―シラン系統のプラズマＣＶＤ、あるいはシ
ラン系ガスによる減圧ＣＶＤ、常圧ＣＶＤを用いてもよ
い。
板１を用意する。図２（ｂ）に示すように、ガラス基板
１上に、絶縁膜２（例えばＳｉＯ2からなる）及びアモ
ルファスシリコン膜３ａを連続的にＣＶＤによって、そ
れぞれ約４００ｎｍ、及び約５０ｎｍの厚さに形成す
る。次にエキシマレーザービームによってアモルファス
シリコン膜３ａを多結晶化しポリシリコンに変える。こ
の後フォトエッチによりＴＦＴ部のみポリシリコンを残
し、他の部分は除去して、ポリシリコン膜３を形成す
る。エッチング除去は、通常フッ素系ガスによるプラズ
マのドライエッチングで行う。次に図２（ｄ）に示すよ
うに、ゲート絶縁膜４（例えばＳｉＯ2からなる）を同
じくＣＶＤによって約１００ｎｍ成膜する。本実施の形
態の場合、ＴＥＯＳを用いたプラズマＣＶＤ等で行う。
他のＮ2Ｏ―シラン系統のプラズマＣＶＤ、あるいはシ
ラン系ガスによる減圧ＣＶＤ、常圧ＣＶＤを用いてもよ
い。
【００２４】次に図２（ｅ）に示すように、ゲート金属
膜の形成に先立ち、同じスパッタリングチャンバー内に
おいて水素による放電逆スパッタリングを行い、ＴＥＯ
Ｓにより形成されたゲート絶縁膜４の表面をかるくエッ
チングし、表面還元層４ｂを形成する。次に図２（ｆ）
に示すように、アルゴンあるいはクリプトンガスによっ
てモリブデン−タングステンターゲートをスパッタリン
グして、金属薄膜５ａを約３００ｎｍ形成する。その後
フォトエッチング法によってこのモリブデン−タングス
テンをゲート部のみプラズマエッチング法などで残し、
図２（ｇ）に示すように、ゲート導電膜５とする。この
後、ｎチャンネルＴＦＴを形成するために、水素化燐
（ＰＨ3）ガスを用いたイオンドーピングを行う。イオ
ンドーピングは、ＰＨ3をプラズマ化し種々のイオン化
を行い、数１０ｋＶ〜１００ｋＶの範囲の条件でイオン
を電気加速して注入する。ポリシリコン膜３における上
部にゲート導電膜５が存在しない部分には、燐イオンを
主体とした注入が行われ、Ｎ型化される。 その後５０
０〜６００℃のチッソガス雰囲気での熱処理を、約２時
間おこなう。
膜の形成に先立ち、同じスパッタリングチャンバー内に
おいて水素による放電逆スパッタリングを行い、ＴＥＯ
Ｓにより形成されたゲート絶縁膜４の表面をかるくエッ
チングし、表面還元層４ｂを形成する。次に図２（ｆ）
に示すように、アルゴンあるいはクリプトンガスによっ
てモリブデン−タングステンターゲートをスパッタリン
グして、金属薄膜５ａを約３００ｎｍ形成する。その後
フォトエッチング法によってこのモリブデン−タングス
テンをゲート部のみプラズマエッチング法などで残し、
図２（ｇ）に示すように、ゲート導電膜５とする。この
後、ｎチャンネルＴＦＴを形成するために、水素化燐
（ＰＨ3）ガスを用いたイオンドーピングを行う。イオ
ンドーピングは、ＰＨ3をプラズマ化し種々のイオン化
を行い、数１０ｋＶ〜１００ｋＶの範囲の条件でイオン
を電気加速して注入する。ポリシリコン膜３における上
部にゲート導電膜５が存在しない部分には、燐イオンを
主体とした注入が行われ、Ｎ型化される。 その後５０
０〜６００℃のチッソガス雰囲気での熱処理を、約２時
間おこなう。
【００２５】次に図２（ｈ）に示すように、層間膜６ａ
（例えばＳｉＯ2からなる）をＣＶＤにより約４００ｎ
ｍ成膜する。更に図２（ｉ）に示すように、フォトエッ
チにより電極取りだしスルーホールを形成し、アルミニ
ウム等の金属をスパッタリング法によって成膜し、フォ
トリソエッチング法によってパターン形成して、ソー
ス、ドレン電極７とする。これにより基本的Ｎ―チャン
ネルＴＦＴが完成であるが、回路構成上Ｐ―チャンネル
ＴＦＴが必要な場合は、燐ドープの後、フォトリソグラ
フィ等によりレジストによるマスキングで、続いてホウ
素系のイオンドープを行う。
（例えばＳｉＯ2からなる）をＣＶＤにより約４００ｎ
ｍ成膜する。更に図２（ｉ）に示すように、フォトエッ
チにより電極取りだしスルーホールを形成し、アルミニ
ウム等の金属をスパッタリング法によって成膜し、フォ
トリソエッチング法によってパターン形成して、ソー
ス、ドレン電極７とする。これにより基本的Ｎ―チャン
ネルＴＦＴが完成であるが、回路構成上Ｐ―チャンネル
ＴＦＴが必要な場合は、燐ドープの後、フォトリソグラ
フィ等によりレジストによるマスキングで、続いてホウ
素系のイオンドープを行う。
【００２６】上記の図２（ｅ）に示す工程において、水
素による放電逆スパッタリングを行い、ゲート絶縁膜４
の表面をかるくエッチングすることにより、ゲート絶縁
膜４の表面にある有機物あるいは炭素化合物状態の層
が、水素イオンと反応し水素化物となって気体化して表
面より離脱する。また表面の酸化シリコン原子の一部の
酸素が水素と結合し水分子となって気体化離脱すること
によって、シリコンの未結合ボンドが生じて、化学的に
活性な表面還元層４ａとなり、その上に形成される金属
薄膜５ａとの結合が強くなる。それによりゲート導電膜
５とゲート絶縁膜４との密着性が強固のものとなり、後
工程の熱処理、アニール処理にても膜はがれの出来にく
いものが出来る。その結果、歩留まりの良い生産が可能
となる。
素による放電逆スパッタリングを行い、ゲート絶縁膜４
の表面をかるくエッチングすることにより、ゲート絶縁
膜４の表面にある有機物あるいは炭素化合物状態の層
が、水素イオンと反応し水素化物となって気体化して表
面より離脱する。また表面の酸化シリコン原子の一部の
酸素が水素と結合し水分子となって気体化離脱すること
によって、シリコンの未結合ボンドが生じて、化学的に
活性な表面還元層４ａとなり、その上に形成される金属
薄膜５ａとの結合が強くなる。それによりゲート導電膜
５とゲート絶縁膜４との密着性が強固のものとなり、後
工程の熱処理、アニール処理にても膜はがれの出来にく
いものが出来る。その結果、歩留まりの良い生産が可能
となる。
【００２７】尚上記実施の形態では、ＴＥＯＳ膜表面還
元層を形成するために、水素ガスによる逆スパッタリン
グ法を用いた例を説明したが、その他の還元法、例えば
水素プラズマ法等を用いてもよい。
元層を形成するために、水素ガスによる逆スパッタリン
グ法を用いた例を説明したが、その他の還元法、例えば
水素プラズマ法等を用いてもよい。
【００２８】又上記実施の形態では、イオンドープ後の
活性化に、熱処理を用いた例を説明したが、エキシマレ
ーザアニール法、あるいはランプアニール法（通称Ｒａ
ｐｉｄ−Ｔｈｅｒｍａｌ-Ａｎｎｅａｌ法）を用いた場
合も同様、本製造方法が有効である。
活性化に、熱処理を用いた例を説明したが、エキシマレ
ーザアニール法、あるいはランプアニール法（通称Ｒａ
ｐｉｄ−Ｔｈｅｒｍａｌ-Ａｎｎｅａｌ法）を用いた場
合も同様、本製造方法が有効である。
【００２９】
【発明の効果】本発明の薄膜トランジスタ液晶表示装置
によれば、ゲート絶縁膜表面の化学的に活性な表面還元
層の存在により、ゲート絶縁膜とゲート導電膜の密着性
が強固であり、熱処理、アニール処理における膜はがれ
の発生を抑止できる。
によれば、ゲート絶縁膜表面の化学的に活性な表面還元
層の存在により、ゲート絶縁膜とゲート導電膜の密着性
が強固であり、熱処理、アニール処理における膜はがれ
の発生を抑止できる。
【００３０】本発明の薄膜トランジスタ液晶表示装置の
製造方法によれば、表面還元層を効果的に形成すること
ができる。
製造方法によれば、表面還元層を効果的に形成すること
ができる。
【図１】 本発明の実施の形態におけるポリシリコン薄
膜トランジスタの断面構成図
膜トランジスタの断面構成図
【図２】 本発明の実施の形態におけるポリシリコン薄
膜トランジスタの製造工程フロー図
膜トランジスタの製造工程フロー図
【図３】 従来のポリシリコン薄膜トランジスタの断面
構成図
構成図
【図４】 従来のポリシリコン薄膜トランジスタの製造
工程フロー図
工程フロー図
１ ガラス基板 ２ 絶縁膜 ３ ポリシリコン膜 ３ａ 非晶質シリコン薄膜 ４ ゲート絶縁膜 ４ｂ 表面還元層 ５ ゲート導電膜 ５ａ 金属薄膜 ６ 層間絶縁膜 ７ ソース、ドレイン電極 ８ 画素電極膜 ９ ｎ型ドーピング部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA24 JA34 JA41 KA04 KA05 KA10 MA05 MA09 MA13 MA17 MA27 MA29 MA30 NA25 NA29 5C094 AA13 AA25 AA42 AA43 BA03 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EB02 FA02 FB02 FB12 FB14 FB15 GB10 5F110 AA26 BB02 CC02 DD02 DD13 EE04 EE06 EE44 FF02 FF09 FF29 FF30 FF32 FF36 GG02 GG13 GG25 GG44 HJ01 HJ18 HJ23 HL03 HL23 NN02 NN23 NN35 PP03 QQ11
Claims (4)
- 【請求項１】 ポリシリコン薄膜と、前記ポリシリコン
薄膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜
上に形成されたゲート導電膜とを含んで構成されたポリ
シリコン薄膜トランジスタをガラス基板上に備え、前記
ポリシリコン薄膜トランジスタを表示画素充電、放電ス
イッチング素子、又は駆動回路素子として用いた薄膜ト
ランジスタ液晶表示装置において、 前記ゲート絶縁膜がその表面に表面還元層を有し、前記
表面還元層上に前記ゲート導電膜が密着して形成されて
いることを特徴とする薄膜トランジスタ液晶表示装置。 - 【請求項２】 ゲート導電膜として、モリブデン金属、
またはモリブデン−タングステン合金を用い、ゲート絶
縁膜としてシリコン酸化膜を用いた請求項１に記載の薄
膜トランジスタ液晶表示装置。 - 【請求項３】 ゲート絶縁膜を、ＴＥＯＳ（テトラエト
キシシラン：Ｓｉ(ＯＣ2Ｈ5)4）を素材料として形成し
たシリコン酸化膜により構成した請求項２に記載の薄膜
トランジスタ液晶表示装置。 - 【請求項４】 ポリシリコン薄膜と、前記ポリシリコン
薄膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜
上に形成されたゲート導電膜とを含んで構成されたポリ
シリコン薄膜トランジスタをガラス基板上に備え、前記
ポリシリコン薄膜トランジスタを表示画素充電、放電ス
イッチング素子、又は駆動回路素子として用いた薄膜ト
ランジスタ液晶表示装置の製造方法において、 前記ゲート絶縁膜を成膜した後、水素プラズマ処理、又
は水素イオンによる逆スパッタリングを行うことによっ
て、ゲート絶縁膜の表面層に対して水素化還元を行い、
その表面層上に前記ゲート導電膜を形成することを特徴
とする薄膜トランジスタ液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056353A JP2001242489A (ja) | 2000-03-01 | 2000-03-01 | 薄膜トランジスタ液晶表示装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056353A JP2001242489A (ja) | 2000-03-01 | 2000-03-01 | 薄膜トランジスタ液晶表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001242489A true JP2001242489A (ja) | 2001-09-07 |
Family
ID=18577320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000056353A Pending JP2001242489A (ja) | 2000-03-01 | 2000-03-01 | 薄膜トランジスタ液晶表示装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001242489A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000635A (zh) * | 2011-09-08 | 2013-03-27 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法以及平面显示装置 |
| KR101829858B1 (ko) | 2011-09-30 | 2018-02-21 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 이의 제조방법 |
-
2000
- 2000-03-01 JP JP2000056353A patent/JP2001242489A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000635A (zh) * | 2011-09-08 | 2013-03-27 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法以及平面显示装置 |
| KR101829858B1 (ko) | 2011-09-30 | 2018-02-21 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8642405B2 (en) | Process for production of SOI substrate and process for production of semiconductor device | |
| US20030148561A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06267979A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP2006332606A (ja) | 薄膜トランジスタの作製方法、その薄膜トランジスタを用いた表示装置及びその表示装置が組み込まれた電子機器 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
| KR20090115474A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
| JP2001326364A (ja) | 半導体装置及びその作製方法 | |
| JP2001242489A (ja) | 薄膜トランジスタ液晶表示装置とその製造方法 | |
| JP2007251104A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2003289079A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JPH0964365A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001135822A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JP2000133811A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003297749A (ja) | 半導体装置およびその作製方法 | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JP2003149677A (ja) | 薄膜トランジスタアレイ基板 | |
| JP4115586B2 (ja) | 半導体装置の作製方法 | |
| JP3323838B2 (ja) | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |