JP2006332606A - 薄膜トランジスタの作製方法、その薄膜トランジスタを用いた表示装置及びその表示装置が組み込まれた電子機器 - Google Patents
薄膜トランジスタの作製方法、その薄膜トランジスタを用いた表示装置及びその表示装置が組み込まれた電子機器 Download PDFInfo
- Publication number
- JP2006332606A JP2006332606A JP2006105193A JP2006105193A JP2006332606A JP 2006332606 A JP2006332606 A JP 2006332606A JP 2006105193 A JP2006105193 A JP 2006105193A JP 2006105193 A JP2006105193 A JP 2006105193A JP 2006332606 A JP2006332606 A JP 2006332606A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- plasma
- glass substrate
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】薄膜トランジスタを作製する際、従来のＣＶＤ法により形成される膜よりも高品質の膜を形成すること、熱酸化法で形成される膜と同等又はそれ以上の品質の膜を基板に影響を及ぼさない温度で形成することを目的とする。
【解決手段】ガラス基板、所定のパターンに形成された非晶質シリコンを含む半導体膜、ゲート電極及び該ゲート電極から延びた配線、ゲート絶縁膜となる絶縁膜、保護膜の少なくとも一つに対し、ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、低電子温度且つ高電子密度でプラズマ酸化又はプラズマ窒化をおこなう。
【選択図】図２
【解決手段】ガラス基板、所定のパターンに形成された非晶質シリコンを含む半導体膜、ゲート電極及び該ゲート電極から延びた配線、ゲート絶縁膜となる絶縁膜、保護膜の少なくとも一つに対し、ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、低電子温度且つ高電子密度でプラズマ酸化又はプラズマ窒化をおこなう。
【選択図】図２
Description
本明細書に開示する発明は、薄膜トランジスタのゲート絶縁膜の形成、ゲート電極の保護膜の形成など、半導体装置例えば薄膜トランジスタを用いた表示装置の薄膜トランジスタの作製方法に関する。
薄膜トランジスタは、アクティブマトリクス型表示装置に用いるスイッチング素子として広く知られている。従来、薄膜トランジスタの作製工程において、絶縁膜を形成するために、ＣＶＤ法、熱酸化法が一般に採用されている。
しかし、ＣＶＤ法により成膜される酸化珪素膜は、熱酸化法によって得られる酸化珪素膜に比べて膜の品質が劣るという問題、例えば、緻密性に欠ける、炭素などの不純物の含有量が多い、プラズマによる損傷（プラズマダメージ）が発生する、という問題があった。
一方、熱酸化法により、高品質で所定の厚さの酸化珪素膜を効率よく形成するためには、８００℃以上の酸素雰囲気中でシリコンを酸化する必要がある。そのため、薄膜トランジスタのゲート絶縁膜を形成する際に熱酸化法を採用する場合、無アルカリガラスに代表されるガラス基板を使うことができず、ガラス基板よりも高価な石英基板を使わざるを得ない。
また、コーナー部を有するシリコンに対し熱酸化を行うと、シリコンのコーナー部に形成される酸化珪素膜の厚さは、シリコンの上面の概略平坦な部分に形成される酸化珪素膜の厚さと比較して薄くなることがある。これは、コーナー部の形状に起因する応力のため、酸化が抑えられるからである。
今後、薄膜トランジスタのさらなる微細化に伴い、従来よりも、ゲート絶縁膜の厚さを薄くすることが必要になる。例えば、従来はゲート絶縁膜を１００ｎｍ以上の厚さに形成していたのを、数十ｎｍの厚さとすることが求められるようになる。しかし、上述の従来の方法で形成された酸化珪素膜をゲート絶縁膜として用いる場合、その厚さが薄くなるにしたがって、その薄い酸化珪素膜を介して、チャネル形成領域を有する半導体膜とゲート電極との間のリーク電流が増加してしまう。また、ゲート絶縁膜として形成された酸化珪素膜の厚さが均一でなく局所的に薄い部分が存在する場合、その薄い部分を介してリーク電流が生じる可能性がある。
ゲート絶縁膜を構成する材料として、酸化珪素のかわりにシリコンオキシナイトライド（ＳｉＯｘＮｙ、ただしｘ＞ｙと表記される）が用いられることがある。しかし、シリコンオキシナイトライド膜を、Ｎ２Ｏなどの窒化可能な雰囲気で熱処理によって形成するには、ガラス基板の歪点を超える高温での熱処理が必要である。
最近、プラズマ酸化及びプラズマ窒化が可能なプラズマ処理装置を用い、ＬＳＩ用の電界効果トランジスタのゲート絶縁膜を形成する方法が注目されている。例えば、特許文献１には、プラズマ励起によって活性化された窒素と半導体層のシリコンとを直接反応させることにより、半導体層上にゲート絶縁膜となる窒化シリコン層を形成することが開示されている。しかし、特許文献１によると、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた例、及び半導体層はバルクの半導体基板であってもよいことが開示されているのみであり、プラズマ酸化及びプラズマ窒化が可能な装置によって薄膜トランジスタのゲート絶縁膜を形成する試みを開示したものではない。
特開２００４−３１９９５２号公報
本明細書に開示する発明は、薄膜トランジスタの作製工程において、従来のＣＶＤ法による成膜方法により形成される絶縁膜よりも品質のすぐれた絶縁膜を得ることを目的とする。また、熱酸化法による高温での熱処理で形成される絶縁膜と同等又はそれ以上の品質の絶縁膜を、ガラス基板に影響を及ぼさない温度で得ることを目的とする。さらに、上記絶縁膜の場合と同様の方法で、薄膜トランジスタのゲート電極に保護膜（パッシベーション膜）を形成することを目的とする。この保護膜（パッシベーション膜）はバリヤ膜ともいう。上記絶縁膜は薄膜トランジスタのゲート絶縁膜として、また上記保護膜は薄膜トランジスタのゲート電極に接して形成される保護膜として、満足できる品質でなければならないものとする。
薄膜トランジスタのゲート絶縁膜を形成する際、また薄膜トランジスタのゲート電極に保護膜を形成する際、プラズマ酸化及びプラズマ窒化が可能な装置を用いる。この装置は、マイクロ波を用いてチャンバー内でプラズマを励起させ、半導体膜、絶縁膜、ゲート電極などの被処理体上で、１．５ｅＶ以下（好ましくは１．０ｅＶ以下）の電子温度と、１×１０１１ｃｍ−３以上の電子密度を無磁場で同時に達成できるものであり、本明細書では以下この装置を高密度プラズマ処理装置と称する。したがって、低電子温度で高い密度のプラズマを生成することが可能になるので、形成されるゲート絶縁膜及び保護膜のプラズマ損傷を小さくすることができる。
プラズマとは、負電荷をもつ電子と正電荷をもつイオンとがほぼ等量存在し、全体としては電気的に中性であるような電離気体である。プラズマの単位体積あたりに含まれる電子の密度又はイオンの密度をプラズマ密度といい、本明細書に開示する発明では、プラズマ密度は電子密度を指すものとする。また、プラズマ中には、電気的に中性のラジカルが生成し、そのラジカルがプラズマ処理される被処理体に作用する。したがって、本明細書に以下に記載するプラズマ酸化、プラズマ窒化のことを、それぞれラジカル酸化、ラジカル窒化と称することがある。
本明細書に開示する発明の一つは、
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによって絶縁膜（ゲート絶縁膜）を形成する工程と、前記絶縁膜上にゲート電極を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記プラズマ酸化をおこなった後に更に上記プラズマ窒化をおこなってもよく、上記プラズマ窒化をおこなった後に更に上記プラズマ酸化をおこなってもよい。また、上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによって絶縁膜（ゲート絶縁膜）を形成する工程と、前記絶縁膜上にゲート電極を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記プラズマ酸化をおこなった後に更に上記プラズマ窒化をおこなってもよく、上記プラズマ窒化をおこなった後に更に上記プラズマ酸化をおこなってもよい。また、上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
本明細書に開示する発明の他の一つは、
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、前記絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、前記絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
本明細書に開示する発明の他の一つは、
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に対し前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件にして前記プラズマ酸化又は前記プラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記ゲート絶縁膜を形成するために、上記プラズマ酸化をおこなった後に更に上記プラズマ窒化をおこなってもよく、上記プラズマ窒化をおこなった後に更に上記プラズマ酸化をおこなってもよい。上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に対し前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件にして前記プラズマ酸化又は前記プラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記ゲート絶縁膜を形成するために、上記プラズマ酸化をおこなった後に更に上記プラズマ窒化をおこなってもよく、上記プラズマ窒化をおこなった後に更に上記プラズマ酸化をおこなってもよい。上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
本明細書に開示する発明の他の一つは、
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記絶縁膜として、ＣＶＤ法などで形成された窒素を含む酸化珪素膜、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜が挙げられる。上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記絶縁膜として、ＣＶＤ法などで形成された窒素を含む酸化珪素膜、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜が挙げられる。上記ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
本明細書に開示する発明の他の一つは、
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に対し前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件にして前記プラズマ酸化又は前記プラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記絶縁膜として、ＣＶＤ法などで形成された窒素を含む酸化珪素膜、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜が挙げられる。ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
ガラス基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に対し前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件にして前記プラズマ酸化又は前記プラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法である。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記絶縁膜として、ＣＶＤ法などで形成された窒素を含む酸化珪素膜、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜が挙げられる。ガラス基板に対して、上記プラズマ窒化をおこなってもよい。
本明細書に開示する発明は、トップゲート型（プレーナ型）の薄膜トランジスタに限定されず、ボトムゲート型の薄膜トランジスタの作製工程にも適用できる。
ボトムゲート型の薄膜トランジスタを作製する場合は、ガラス基板上に下地絶縁膜を形成せずに、ゲート電極を形成することができる。そのゲート電極上に絶縁膜を形成し、この絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とすることができる。そのゲート絶縁膜上に非晶質シリコンを含む半導体膜を形成し、その後公知の方法によりボトムゲート型の薄膜トランジスタを完成させる。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記絶縁膜として、ＣＶＤ法などで形成された窒素を含む酸化珪素膜、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜が挙げられる。上記ゲート電極に対しプラズマ酸化又はプラズマ窒化をおこなってもよい。
上記プラズマ酸化又はプラズマ窒化は、プラズマ生成領域と離間して配置された上記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われる。上記絶縁膜として、ＣＶＤ法などで形成された窒素を含む酸化珪素膜、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜が挙げられる。上記ゲート電極に対しプラズマ酸化又はプラズマ窒化をおこなってもよい。
上記いずれの方法においても規定した、０．５ｅＶ以上１．５ｅＶ以下の電子温度、１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下の電子密度とは、プラズマ損傷を小さくでき且つプラズマ酸化、プラズマ窒化のいずれも充分におこなえる条件である。また、ガラス基板の温度をそのガラス基板の歪点よりも１００℃以上低い温度にする理由は、そのガラス基板の耐熱性を考慮したためである。歪点が６５０℃以上のガラス基板を使用する場合、歪点よりも１００℃以上低い温度を５５０℃以下の温度とするのが好ましい。アルカリガラス又は無アルカリガラスを用いたガラス基板は、歪点が５００℃を超えるので、そのガラス基板の歪点よりも１００℃以上低い温度である４００℃又はそれより低い温度でプラズマ酸化又はプラズマ窒化をおこなうことができる。また、そのガラス基板の温度は２００℃以上とする必要があり、２５０℃以上の温度とすることが、前述した高密度プラズマ処理装置でプラズマ酸化又はプラズマ窒化をおこなうためには好ましい。
ガラス基板のかわりに、耐熱性のプラスチック基板を用いることができる。熱可塑性ポリイミド（ＴＰＩ）は、耐熱性プラスチックの一つである。プラズマ酸化又はプラズマ窒化をおこなう際の耐熱性プラスチック基板の温度は、使用する耐熱性のプラスチック基板のガラス転移点以下であって２００℃以上に設定する必要がある。本明細書に開示する発明の場合、ガラス転移点が２００℃以上、好ましくは２５０℃以上の耐熱性プラスチックがよい。また、ガラス基板よりも耐熱性が高い石英基板を用いてもよい。
上記プラズマ酸化又は上記プラズマ窒化によって、非晶質シリコンを含む半導体膜、絶縁膜、保護膜、ガラス基板の表面には、酸化物（酸化膜）又は窒化物（窒化膜）が形成される。このような酸化物（酸化膜）又は窒化物（窒化膜）を有する薄膜トランジスタを用いて、アクティブマトリクス型の表示装置を作製する。また、上記プラズマ酸化又は上記プラズマ窒化がおこなわれた、非晶質シリコンを含む半導体膜、絶縁膜、又は保護膜を有する薄膜トランジスタを用いて、アクティブマトリクス型の表示装置を作製する。
本明細書に開示する発明により、プラズマ損傷及びクラックの発生が抑制された、緻密で、膜厚が均一な薄いゲート絶縁膜を、ガラス基板又は耐熱性のプラスチック基板に影響のない温度で形成することができる。このようなゲート絶縁膜を用いて形成された薄膜トランジスタは、ゲート絶縁膜を介したリーク電流が従来よりも小さい。また、ゲート絶縁膜をＣＶＤ法などの成膜手段により成膜する工程を省略することができる。
また本明細書に開示する発明により、ＣＶＤ法など公知の成膜手段により形成された絶縁膜、例えば窒素を含む酸化珪素膜、窒化珪素膜にプラズマ酸化又はプラズマ窒化をおこなうことによって、緻密なゲート絶縁膜を、ガラス基板又は耐熱性のプラスチック基板に影響のない温度で形成することができる。このようなゲート絶縁膜を用いた薄膜トランジスタは、ゲート絶縁膜を介したリーク電流が従来よりも小さい。さらに、ＣＶＤ法、スパッタ法などの成膜手段により形成された膜（絶縁膜に限らない）表面のパーティクル（ゴミ）を容易に除去でき、当該膜中の炭素などの不純物をプラズマ酸化によって除去することができる。
また本明細書に開示する発明により、プラズマ損傷が抑制された、緻密で、膜厚が均一な保護膜を形成できるので、ゲート電極及びそのゲート電極から延びた配線の耐熱性、耐蝕性、耐酸化性が向上する。また、保護膜をＣＶＤ法などの成膜手段により成膜する工程を省略することができる。
以下に記載する実施の形態では、薄膜トランジスタを作製する際、プラズマ酸化又はプラズマ窒化をおこなう例を示す。各実施の形態は、適宜組み合わせて実施されることを妨げるものではない。
（実施の形態１）
図１（Ａ）に示すように、ガラス基板１０１上に下地絶縁膜１０２を形成する。ガラス基板にかえて、耐熱性のプラスチック基板を用いることができる。下地絶縁膜１０２は、１層又は多層でなる構成とすることができ、本実施の形態では、酸素を含む窒化珪素膜とその上に窒素を含む酸化珪素膜（シリコンオキシナイトライド膜）をＣＶＤ法などにより連続成膜する。下地絶縁膜１０２を形成する目的は、後に形成する半導体膜へガラス基板１０１から不純物が拡散するのを防止することである。したがって、この目的を達成するためには、酸化珪素膜では不十分であるため、酸化珪素膜よりも不純物拡散防止効果の高い窒化珪素膜、又は酸素を含む窒化珪素膜を形成する必要がある。また、酸化珪素膜は、窒化珪素膜よりもシリコンとの密着性にすぐれている。
図１（Ａ）に示すように、ガラス基板１０１上に下地絶縁膜１０２を形成する。ガラス基板にかえて、耐熱性のプラスチック基板を用いることができる。下地絶縁膜１０２は、１層又は多層でなる構成とすることができ、本実施の形態では、酸素を含む窒化珪素膜とその上に窒素を含む酸化珪素膜（シリコンオキシナイトライド膜）をＣＶＤ法などにより連続成膜する。下地絶縁膜１０２を形成する目的は、後に形成する半導体膜へガラス基板１０１から不純物が拡散するのを防止することである。したがって、この目的を達成するためには、酸化珪素膜では不十分であるため、酸化珪素膜よりも不純物拡散防止効果の高い窒化珪素膜、又は酸素を含む窒化珪素膜を形成する必要がある。また、酸化珪素膜は、窒化珪素膜よりもシリコンとの密着性にすぐれている。
下地絶縁膜１０２上に、所定のパターンに形成された非晶質シリコンを含む半導体膜１０３を形成する。本実施の形態では、下地絶縁膜１０２の全面にＣＶＤ法などによって非晶質シリコンを含む半導体膜を形成し、その後フォトリソグラフィー工程によって所定のパターンに形成する。非晶質シリコンを含む半導体膜をＣＶＤ法などで形成する際、ゲルマニウムを含むように形成してもよい。また、所定のパターンに形成される前の非晶質シリコンを含む半導体膜に、Ｐ型を付与する不純物又はＮ型を付与する不純物をドーピングしてもよい。非晶質シリコンを含む半導体膜１０３の厚さは、後にプラズマ酸化又はプラズマ窒化をおこなう際に減少することを考慮して決定されなければならない。
ガラス基板１０１又は下地絶縁膜１０２の表面に対する半導体膜１０３の側面の角度θは、８５°〜１００°の範囲である。なお、半導体膜１０３を所定のパターンに形成する際、角度θが３０°〜６０°の範囲となるように、テーパー形状に形成してもよい。
半導体膜１０３に対し、図２（Ａ）及び図２（Ｂ）に示す高密度プラズマ処理装置を用いてプラズマ処理をおこなう。図２（Ａ）及び図２（Ｂ）は、高密度プラズマ処理装置の一例を示しており、これらに図示される構造に限定されない。
高密度プラズマ処理装置は、図２（Ａ）に示すように、少なくとも第１のプラズマ処理室２０１、第２のプラズマ処理室２０２、ロードロック室２０３、及び共通室２０４を備えている。第１のプラズマ処理室２０１ではプラズマ酸化をおこない、第２のプラズマ処理室２０２ではプラズマ窒化をおこなう。図２（Ａ）の各チャンバーはそれぞれ真空排気されるようになっており、プラズマ酸化及びプラズマ窒化を、大気にさらすことなく連続的におこなうことができる。高密度プラズマ処理装置は、図２（Ａ）に示す以外に、さらにＣＶＤ用のチャンバー、スパッタ用のチャンバー、熱アニール用のチャンバーの少なくとも１つを備えてもよく、そのことによって成膜とプラズマ処理、プラズマ処理と熱アニールを、大気にさらすことなく連続的におこなうことができる。第１のプラズマ処理室２０１及び第２のプラズマ処理室２０２の周囲に磁石、コイルなどの磁場を発生させる手段を設けないため、装置の簡略化が可能である。
共通室２０４にはロボットアーム２０５が設置されている。ロードロック室２０３には、被処理基板２００が複数収納されるカセット２０６が設置されている。カセット２０６に収納された被処理基板２００の１枚を、共通室２０４を経由して、ロボットアーム２０５によって第１のプラズマ処理室２０１又は第２のプラズマ処理室２０２に搬送することができる。また、ロボットアーム２０５により、第１のプラズマ処理室２０１から共通室２０４を経由して第２のプラズマ処理室２０２に被処理基板２００を搬送し、逆に第２のプラズマ処理室２０２から共通室２０４を経由して第１のプラズマ処理室２０１に被処理基板２００を搬送することもできる。
図２（Ｂ）は、第１のプラズマ処理室２０１及び第２のプラズマ処理室２０２に共通する構成を示す。第１のプラズマ処理室２０１、第２のプラズマ処理室２０２には所定の圧力まで減圧可能な真空ポンプ（図示せず）が接続され、排気口２１０から排気されるようになっている。また、第１のプラズマ処理室２０１及び第２のプラズマ処理室２０２には基板保持台２１１が設けられ、プラズマ酸化又はプラズマ窒化がおこなわれる被処理基板２００は基板保持台２１１上に保持される。この基板保持台２１１はステージとも呼ばれ、被処理基板２００を加熱できるようにヒーターを備えている。酸素、窒素、水素、希ガス、アンモニアなどの気体は、矢印２１２で示すようにガス導入口からプラズマ処理室内に導入される。プラズマを励起させるためのマイクロ波２１３は、アンテナ２１４上に設けられた導波管２１５を介して導入される。プラズマは、上記気体導入後のプラズマ処理室内の圧力が５Ｐａ以上５００Ｐａ以下で、誘電体板２１６直下の斜線で示す領域２１７で生成し、領域２１７と離間して配置された被処理基板２００上に供給される。多数の穴が開けられたシャワープレート２１８を図２（Ｂ）に示すように設けてもよい。このプラズマ処理室内で得られるプラズマは、電子温度が１．５ｅＶ以下で電子密度が１×１０１１ｃｍ−３以上、すなわち低電子温度及び高電子密度が実現され、プラズマ電位は０Ｖ以上５Ｖ以下である。電子温度、電子密度、及びプラズマ電位に関するプラズマパラメータは、公知の方法、例えばダブルプローブ法などのプローブ計測法を用いて測定できる。
本実施の形態では、第１のプラズマ処理室２０１に酸素、水素及びアルゴンを流量比がＯ２：Ｈ２：Ａｒ＝１：１：１００となるように導入し、周波数が２．４５ＧＨｚのマイクロ波を用いてプラズマを生成させる。必ずしも水素を導入しなくてもプラズマ酸化は可能であるが、酸素の流量に対する水素の流量の比（Ｈ２／Ｏ２）を０以上１．５以下の範囲とするのが好ましい。酸素の流量は例えば０．１ｓｃｃｍ以上１００ｓｃｃｍ以下、アルゴンの流量は例えば１００ｓｃｃｍ以上５０００ｓｃｃｍ以下の範囲内で設定し、水素を導入する場合の水素の流量は例えば０．１以上１００ｓｃｃｍ以下の範囲内で設定する。アルゴンのかわりに、他の希ガスを導入してもよい。第１のプラズマ処理室２０１内の圧力は、５Ｐａ以上５００Ｐａ以下の範囲において適当な値に設定する。ガラス基板１０１を第１のプラズマ処理室２０１の基板保持台２１１上に設置し、基板保持台２１１に備えられたヒーターの温度を４００℃に保持する。そして、ガラス基板１０１上の半導体膜１０３に対しプラズマ酸化をおこなう。本実施の形態では、図１（Ｂ）から明らかなように、半導体膜１０３に覆われていない部分の下地絶縁膜１０２もプラズマ酸化される。但し、下地絶縁膜１０２が酸化物からなる場合、プラズマ酸化をおこなっても下地絶縁膜１０２の表面に酸化膜は形成されない。
上述のプラズマ酸化によって、図１（Ｂ）に示す、ゲート絶縁膜となる酸化膜１０４が２０ｎｍ以下の厚さに形成される。酸化膜１０４中には第１のプラズマ処理室２０１に導入されたアルゴンが所定の濃度、例えば１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１６ａｔｏｍｓ／ｃｍ３以下含まれている。酸化膜１０４の厚さを薄くしすぎると、トンネル電流（リーク電流）が生じるおそれがあるため、その厚さを例えば１０ｎｍとする。酸化膜１０４が形成される際、半導体膜１０３のコーナー部が丸くなるため、そのコーナー部に形成される酸化膜１０４の膜厚は他の部分より薄くならない。また、そのコーナー部において、酸化膜１０４にクラックが生じることもない。ガラス基板１０１にかえて耐熱性のプラスチック基板を用いる場合は、基板保持台２１１に備えられたヒーターの温度を例えば２５０℃に保持する。
半導体膜１０３上でのプラズマは、電子温度が１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上であるため、また半導体膜１０３とプラズマが生成する領域２１７とは離間しているため、プラズマ酸化により得られる酸化膜１０４のプラズマ損傷は抑制される。プラズマを発生させるために２．４５ＧＨｚのマイクロ波を用いることで、１３．５６ＭＨｚの周波数を用いる場合よりも、低電子温度及び高電子密度を容易に実現できる。また、低電子温度及び高電子密度が得られるならば、２．４５ＧＨｚのマイクロ波を用いる以外の方法でもよい。
酸化膜１０４をゲート絶縁膜としてもよいが、更に第２のプラズマ処理室２０２において酸化膜１０４に対しプラズマ窒化をおこない、シリコンオキシナイトライド膜にして、これをゲート絶縁膜とすることができる。プラズマ窒化の際、第２のプラズマ処理室２０２に導入するガスは、窒素及びアルゴンを用い、ガラス基板の温度は前述のプラズマ酸化のときと同じとする。窒素及びアルゴンに水素をさらに加えてもよく、アルゴンを他の希ガスにかえてもよい。窒素のかわりに、アンモニア、Ｎ２Ｏのような、高温での熱処理により窒化する際に用いるガスを使用することができる。酸化膜１０４には、第２のプラズマ処理室２０２に導入された希ガスが所定の濃度含まれている。
半導体膜１０３に対し、最初に第２のプラズマ処理室２０２でプラズマ窒化をおこなって窒化膜を形成してもよい。さらに、その窒化膜に対し、第１のプラズマ処理室２０１でプラズマ酸化をおこなってもよい。
半導体膜１０３に対し酸素雰囲気で熱酸化をおこなった場合、半導体膜１０３の端部において、下地絶縁膜１０２と接する部分が意図せずに酸化されてしまう。その結果、半導体膜１０３の端部における膜厚が他の部分よりも薄くなるという問題が生じる。この膜厚が薄くなる問題は、半導体膜１０３がテーパー形状である場合に特に問題になる。しかし、プラズマ酸化をおこなうと、上述のような意図しない部分での酸化が抑制される。プラズマ窒化においても同様である。
酸化膜１０４を形成した後に、ＣＶＤ法などにより窒化珪素膜又は酸素を含む窒化珪素膜を形成し、酸化膜１０４と共にゲート絶縁膜を構成するようにしてもよい。そのことによって、後に形成されるゲート電極１０５及びゲート電極１０５から延びる配線が、酸化膜１０４と接することによって酸化されることを抑制できる。さらに、上記窒化珪素膜又は酸素を含む窒化珪素膜に対し、緻密化などを目的として、低電子温度及び高電子密度でのプラズマ窒化をおこなってもよい。
その後、図１（Ｃ）に示すように、ゲート電極１０５及びゲート電極１０５から延びる配線を形成する。ゲート電極１０５及びゲート電極１０５から延びる配線は、テーパー形状に形成してもよく、２層以上からなる積層構造としてもよい。それから、半導体膜１０３にソース領域及びドレイン領域を含む不純物領域１０６を形成するために、Ｐ型を付与する不純物又はＮ型を付与する不純物をドーピングし、その不純物の活性化をおこなう。不純物領域１０６には、ソース領域及びドレイン領域に加えて、ＬＤＤ領域が含まれることを妨げない。また、ＬＤＤ領域は、ゲート電極１０５とオーバーラップするように形成されてもよい。
ゲート電極１０５及びゲート電極１０５から延びる配線を覆うように保護膜１０７及び層間絶縁膜１０８を形成し、ソース領域及びドレイン領域を露呈するコンタクトホールをゲート絶縁膜、保護膜１０７及び層間絶縁膜１０８に形成し、このコンタクトホールを埋めるように且つ層間絶縁膜１０８上に配線１０９を形成する（図１（Ｄ）参照）。保護膜１０７を形成する際は、窒化珪素膜、又は酸素を含む窒化珪素膜をプラズマＣＶＤ法などにより形成する。形成された保護膜１０７に対し、低電子温度及び高電子密度でのプラズマ処理をおこなってもよい。ＣＶＤ法にかえて、低電子温度及び高電子密度でのプラズマ窒化により保護膜１０７を形成してもよい。
本実施の形態では、以上説明したように、薄膜トランジスタのゲート絶縁膜を形成するために、低電子温度且つ高電子密度によって非晶質シリコンを含む半導体膜１０３に対しプラズマ処理をおこなうことが特徴である。本実施の形態の場合、プラズマ処理をおこなった後、その半導体膜１０３の厚さが薄くなることに留意しなければならない。本実施の形態によるゲート絶縁膜は、プラズマ損傷及びクラックの発生が抑制されたものであると共に、熱酸化法のような高温での熱処理を必要とせずガラス基板に影響のない温度で形成可能である。
（実施の形態２）
本実施の形態では、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用い、薄膜トランジスタのゲート電極に対しプラズマ処理をおこなって、保護膜を形成する。
本実施の形態では、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用い、薄膜トランジスタのゲート電極に対しプラズマ処理をおこなって、保護膜を形成する。
実施の形態１と同様に、ガラス基板３０１上に下地絶縁膜３０２を形成し、その上に所定のパターンに形成された非晶質シリコンを含む半導体膜３０３を形成する（図３（Ａ）参照）。ただし、本実施の形態では、所定のパターンに形成するとき、角度θが３０°〜６０°の範囲となるように、テーパー形状に形成する。こうすることで、後にＣＶＤ法などでゲート絶縁膜を形成する際に、角度θが８５°〜１００°の範囲の場合よりも段差被覆性に優れる。また、本実施の形態においても、ガラス基板にかえて耐熱性のプラスチック基板を用いることができる。
半導体膜３０３上にゲート絶縁膜３０４を形成する（図３（Ｂ）参照）。ゲート絶縁膜３０４は、窒素を含む酸化珪素膜（シリコンオキシナイトライド膜）、酸素を含む窒化珪素膜、窒化珪素膜又は酸化珪素膜をプラズマＣＶＤ法などにより形成する。さらにプラズマ窒化又はプラズマ酸化をおこなうことによって、プラズマＣＶＤ法などにより形成された膜の表面に窒化物層又は酸化物層を形成することができる。また、ＣＶＤ法にかえて、実施の形態１に記載した方法によりプラズマ処理をおこなって、ゲート絶縁膜３０４を形成してもよい。
ゲート絶縁膜３０４上に、図３（Ｂ）に示すゲート電極３０５及びゲート電極３０５から延びた配線を形成する。ゲート電極３０５は、モリブデン、タングステン、タンタルなど融点が２０００℃以上である高融点金属膜をスパッタ法により形成し、フォトリソグラフィー工程により配線形状に形成することで、ゲート電極３０５と共にゲート電極３０５から延びた配線が形成される。スパッタ法のかわりに、フォトリソグラフィー工程が不要な方法、例えば液滴吐出（インクジェット）法を用いてもよい。ゲート電極３０５及びゲート電極３０５から延びる配線は、テーパー形状に形成してもよく、２層以上からなる積層構造としてもよい。
ゲート電極３０５及びゲート電極３０５から延びた配線に対し、図２（Ａ）に示す高密度プラズマ処理装置の第２のプラズマ処理室２０２でプラズマ窒化をおこなうことで、ゲート電極３０５及びゲート電極３０５から延びた配線の表面に金属窒化物（窒化モリブデン、窒化タングステン、窒化タンタルなど）が形成される。この金属窒化物が保護膜３０６となる（図３（Ｃ）参照）。保護膜３０６は、絶縁性でなく導電性を有する場合、ゲート電極３０５の一部とみなせる。このとき、図３（Ｃ）より明らかなように、ゲート絶縁膜３０４のゲート電極３０５に覆われていない部分も同時にプラズマ処理される。保護膜３０６には、第２のプラズマ処理室２０２に導入された希ガスが所定の濃度含まれている。ゲート絶縁膜３０４のゲート電極３０５に覆われていない部分も同様に、前記希ガスが含まれている。前述したプラズマ窒化にかえて、実施の形態１で説明したプラズマ酸化をおこうことによって、保護膜３０６を形成してもよい。
本実施の形態では、プラズマ窒化の際、周波数が２．４５ＧＨｚのマイクロ波を用い、第２のプラズマ処理室２０２に導入されるガスは窒素及びアルゴンを用い、基板保持台２１１に備えられたヒーターの温度を４００℃に保持する。窒素の流量は例えば２０ｓｃｃ以上２０００ｓｃｃｍ以下、アルゴンの流量は例えば１００ｓｃｃｍ以上１００００ｓｃｃｍ以下の範囲内で設定する。第２のプラズマ処理室２０２内の圧力は、５Ｐａ以上５００Ｐａ以下の範囲において適当な値に設定する。窒素及びアルゴンに水素をさらに加えてもよく、窒素をアンモニアなどの窒素化合物からなる気体にかえても、アルゴンを他の希ガスにかえてもよい。ガラス基板３０１にかえて耐熱性のプラスチック基板を用いる場合は、基板保持台２１１に備えられたヒーターの温度を例えば２５０℃に保持する。
ゲート電極３０５及びゲート電極３０５から延びた配線上でのプラズマは、電子温度が１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上であるため、プラズマ窒化により得られる保護膜３０６のプラズマ損傷は抑制される。
本実施の形態による保護膜３０６は、ゲート電極３０５及びゲート電極３０５から延びた配線の上面及び側面全体を覆うように形成される。ゲート電極の上面及び側面全体に保護膜を形成する方法として、陽極酸化による方法が考えられる。しかし、薄膜トランジスタは１つだけ形成されるのではなく、複数形成されるものであるから、陽極酸化の際に、すべてのゲート電極を同電位に接続できるようにし、陽極酸化終了後に各薄膜トランジスタのゲート電極に分断する工程が必要である。一方、プラズマ処理により保護膜を形成する場合は、このような分断工程は不要である。また、陽極酸化可能な材料は、アルミニウム、タンタルなどに限定されてしまう。
それから、半導体膜３０３にソース領域及びドレイン領域を含む不純物領域３０７を形成するために、Ｐ型を付与する不純物又はＮ型を付与する不純物をドーピングし、その不純物の活性化をおこなう。このドーピング工程を、保護膜３０６を形成する前に、ゲート電極３０５及びゲート電極３０５から延びた配線を形成した後おこなってもよい。更に保護膜３０６を形成した後に２回目のドーピングをおこなってもよい。不純物領域３０７には、ソース領域及びドレイン領域に加えて、ＬＤＤ領域が含まれることを妨げない。また、ＬＤＤ領域は、ゲート電極３０５とオーバーラップするように形成されてもよい。
本実施の形態ではプラズマ処理により保護膜３０６を形成したので、プラズマＣＶＤ法などによって、保護膜３０６を形成するために例えば窒化珪素又は酸素を含む窒化珪素を成膜する必要がない。したがって、保護膜３０６を形成した後、図３（Ｄ）に示すように、ゲート電極３０５及びゲート電極３０５から延びる配線を覆うように層間絶縁膜３０８を形成し、ソース領域及びドレイン領域を露呈するコンタクトホールをゲート絶縁膜３０４及び層間絶縁膜３０８に形成し、このコンタクトホールを埋めるように且つ層間絶縁膜３０８上に配線３０９を形成する。
配線３０９は、２層以上からなる積層構造とすることができる。例えば、第１のチタン膜、アルミニウム膜、第２のチタン膜の３層を、スパッタ法などにより連続成膜して形成する。さらに、第１のチタン膜に対し、本実施の形態に記載した低電子温度及び高電子密度でのプラズマ窒化をおこない、第１のチタン膜の表面に窒化チタン層を形成してもよい。第１のチタン膜の形成、プラズマ窒化、アルミニウム膜の形成、及び第２のチタン膜の形成を、大気にさらすことなく連続的におこなうのが好ましい。第１及び第２のチタン膜のかわりに、アルミニウムよりも高融点であるクロム、モリブデン、タングステンのような金属を主成分とする膜を、アルミニウム膜を挟むように形成することによって、第１及び第２のチタン膜を用いた場合と同様にアルミニウムの耐熱性が低いことに起因する問題を解決することができる。
本実施の形態において、ゲート絶縁膜３０４を形成する前に、半導体膜３０３の端部に対し、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用いてプラズマ酸化又はプラズマ窒化をおこなってもよい。本実施の形態のように半導体膜３０３がテーパー形状である場合、不純物領域３０７のみならず、図３（Ｃ）及び図３（Ｄ）には示されない、半導体膜３０３におけるゲート電極３０５と重なるチャネル形成領域の端部も実際はテーパー形状になっている。そのことに起因して、その半導体膜３０３を用いた薄膜トランジスタの特性が、半導体膜がテーパー形状でない場合とは異なる特性を示すことがある。このような薄膜トランジスタを寄生トランジスタといい、半導体膜３０３の端部（テーパー部）に対しプラズマ酸化又はプラズマ窒化をおこない、その部分に酸化珪素又は窒化珪素を形成することは、寄生トランジスタの形成を抑制することに寄与する。
本実施の形態は、実施の形態１と組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用い、プラズマＣＶＤ法などで成膜した絶縁膜（ゲート絶縁膜）に対しプラズマ処理をおこなう。このことによって、プラズマＣＶＤ法などで成膜したこの絶縁膜の表面を改質し、ゲート絶縁膜の品質を高める。
本実施の形態では、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用い、プラズマＣＶＤ法などで成膜した絶縁膜（ゲート絶縁膜）に対しプラズマ処理をおこなう。このことによって、プラズマＣＶＤ法などで成膜したこの絶縁膜の表面を改質し、ゲート絶縁膜の品質を高める。
実施の形態２と同様に、ガラス基板４０１上に下地絶縁膜４０２を形成し、その上に所定のパターンに形成された非晶質シリコンを含む半導体膜４０３を形成する（図４（Ａ）参照）。本実施の形態においても、ガラス基板にかえて耐熱性のプラスチック基板を用いることができる。
半導体膜４０３上にプラズマＣＶＤ法などによって絶縁膜４０４を形成する。本実施の形態では、絶縁膜４０４として、窒素を含む酸化珪素膜（シリコンオキシナイトライド膜）を形成する。窒素を含む酸化珪素膜にかえて、酸素を含む窒化珪素膜、酸化珪素膜、又は窒化珪素膜をＣＶＤ法などにより形成してもよい。
形成された絶縁膜４０４に対し、図２（Ａ）に示す高密度プラズマ処理装置の第２のプラズマ処理室２０２でプラズマ窒化をおこなう。絶縁膜４０４には、第２のプラズマ処理室２０２に導入された希ガスが所定の濃度含まれている。プラズマ窒化がおこなわれた絶縁膜４０４を、ゲート絶縁膜として使用する（図４（Ｂ）参照）。
本実施の形態では、プラズマ窒化の際、周波数が２．４５ＧＨｚのマイクロ波を用い、第２のプラズマ処理室２０２に導入されるガスは窒素及びアルゴンを用い、基板保持台２１１に備えられたヒーターの温度を４００℃に保持する。窒素及びアルゴンの流量は、実施の形態２に示した範囲内で設定する。窒素及びアルゴンに水素をさらに加えてもよく、窒素をアンモニアなどの窒素化合物からなる気体にかえても、アルゴンを他の希ガスにかえてもよい。ガラス基板４０１にかえて耐熱性のプラスチック基板を用いる場合は、基板保持台２１１に備えられたヒーターの温度を例えば２５０℃に保持する。絶縁膜４０４上でのプラズマは、電子温度が１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上である。
プラズマ窒化のかわりに、図２（Ａ）に示す高密度プラズマ処理装置の第１のプラズマ処理室２０１でプラズマ酸化をおこなってもよい。
ところで、ＣＶＤ法又はスパッタ法により形成された膜には、ゴミが付着していることがある。このゴミの形状は様々考えられるが、絶縁膜４０４の表面に無機物でなる粒状のゴミ５０１が付着している状態を図５（Ａ）に示す。本実施の形態にしたがって、ゴミ５０１が付着した絶縁膜４０４に対しプラズマ窒化又はプラズマ酸化をおこなった場合について検討する。なお、上述のゴミのことをパーティクルともいい、ＣＶＤ法、スパッタ法などにより形成される膜は、パーティクルができるだけ少ないことが要求される。
プラズマ酸化又はプラズマ窒化によって、絶縁膜４０４は、ゴミが存在しない部分のみならず、ゴミ５０１の下側の部分にも回り込むように酸化又は窒化される（図５（Ｂ）参照）。絶縁膜４０４の膜厚は、プラズマ酸化又はプラズマ窒化により増加し、ゴミ５０１の下側の部分においても同様に増加する。また、ゴミ５０１の少なくとも表面部分５０２が酸化又は窒化される。その結果、ゴミ５０１の体積は増加する。ただし、絶縁膜４０４及びゴミ５０１が窒化物からなりこれらをプラズマ窒化する場合、及び絶縁膜４０４及びゴミ５０１が酸化物からなりこれらをプラズマ酸化する場合は、ゴミ５０１の体積は増加せず、絶縁膜４０４の表面は窒化又は酸化されない。
絶縁膜４０４の膜厚が増加し、ゴミ５０１の体積が増加するとき、図５（Ｂ）に示すようにゴミ５０１は、ブラシ洗浄、メガソニック洗浄など簡単な洗浄法により、酸化又は窒化された絶縁膜４０４の表面から容易に除去される状態になる。このように、プラズマ酸化又はプラズマ窒化によって、例え数ナノメートルの大きさのゴミであってもそのゴミが除去されやすくなる。本実施の形態のみならず、他の実施の形態においても、ゴミ（パーティクル）が付着しているゲート電極、半導体膜などにプラズマ処理をおこなう場合に、同様のことがいえる。
以上の説明は、ゴミ（パーティクル）が無機物でなる場合についてであるが、ゴミが有機物でなる場合はプラズマ酸化をおこなうことによってアッシングされ、別途洗浄をおこなわなくてもそのゴミは除去される。
絶縁膜４０４に対してプラズマ処理をおこなった後、図４（Ｃ）に示すように、ゲート電極４０５及びゲート電極４０５から延びる配線を形成する。ゲート電極４０５及びゲート電極４０５から延びる配線は、テーパー形状に形成してもよく、２層以上からなる積層構造としてもよい。それから、半導体膜４０３にソース領域及びドレイン領域を含む不純物領域４０６を形成するために、Ｐ型を付与する不純物又はＮ型を付与する不純物をドーピングし、その不純物の活性化をおこなう。不純物領域４０６には、ソース領域及びドレイン領域に加えて、ＬＤＤ領域が含まれることを妨げない。また、ＬＤＤ領域は、ゲート電極４０５とオーバーラップするように形成されてもよい。
ゲート電極４０５及びゲート電極４０５から延びる配線を覆うように保護膜４０７及び層間絶縁膜４０８を形成し、ソース領域及びドレイン領域を露呈するコンタクトホールを絶縁膜４０４、保護膜４０７及び層間絶縁膜４０８に形成し、このコンタクトホールを埋めるように且つ層間絶縁膜４０８上に配線４０９を形成する（図４（Ｄ）参照）。保護膜４０７を形成する際は、窒化珪素膜、又は酸素を含む窒化珪素膜をプラズマＣＶＤ法などにより形成する。形成された保護膜４０７に対し、低電子温度及び高電子密度でプラズマ処理をおこなうことができる。保護膜４０７としてプラズマＣＶＤ法などにより酸化珪素膜を形成し、低電子温度及び高電子密度でプラズマ窒化をおこなってもよい。ＣＶＤ法にかえて、実施の形態２と同様に、低電子温度及び高電子密度でのプラズマ窒化により保護膜４０７を形成してもよい。
本実施の形態において、半導体膜４０３が図４（Ａ）に示すようにテーパー形状であるとき、絶縁膜４０４を形成する前に半導体膜４０３の端部（テーパー部）に対しプラズマ酸化又はプラズマ窒化をおこなってもよい。
本実施の形態は、実施の形態１、実施の形態２の一方又は両方と組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、ボトムゲート型の薄膜トランジスタの作製工程において、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用いてプラズマ窒化又はプラズマ酸化をおこなう例を示す。
本実施の形態では、ボトムゲート型の薄膜トランジスタの作製工程において、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用いてプラズマ窒化又はプラズマ酸化をおこなう例を示す。
図６（Ａ）に示すように、ガラス基板６０１上にゲート電極６０２及びゲート電極６０２から延びる配線を形成する。また、ゲート電極６０２は、モリブデン、タングステン、タンタルなど融点が２０００℃以上である高融点金属膜をスパッタ法により形成し、フォトリソグラフィー工程により配線形状に形成することで、ゲート電極６０２と共にゲート電極６０２から延びた配線が形成される。スパッタ法のかわりに、フォトリソグラフィー工程が不要な方法、例えば液滴吐出（インクジェット）法を用いてもよい。ガラス基板にかえて、耐熱性のプラスチック基板を用いることができる。本実施の形態では、ゲート電極６０２及びゲート電極６０２から延びる配線を、図６（Ａ）に示すようにテーパー形状に形成するが、必ずしもテーパー形状にする必要はない。
また、ゲート電極６０２及びゲート電極６０２から延びた配線は、実施の形態２で述べたように形成すればよく、２層以上からなる積層構造としてもよい。
ゲート電極６０２及びゲート電極６０２から延びた配線に対し、図２（Ａ）に示す高密度プラズマ処理装置の第１のプラズマ処理室２０１でプラズマ酸化をおこなうことによって、ゲート電極６０２及びゲート電極６０２から延びた配線の表面に金属酸化物（酸化モリブデン、酸化タングステン、酸化タンタルなど）が形成される。この金属酸化物を図６（Ｂ）に第１の保護膜６０３として示す。このとき、図６（Ｂ）より明らかなように、ガラス基板６０１も同時にプラズマ処理される。酸化膜及びガラス基板６０１には、第１のプラズマ処理室２０１に導入された希ガスが所定の濃度含まれている。
本実施の形態では、プラズマ酸化の際、周波数が２．４５ＧＨｚのマイクロ波を用い、第１のプラズマ処理室２０１に酸素、水素及びアルゴンを例えば流量比がＯ２：Ｈ２：Ａｒ＝１：１：１００となるように導入し、プラズマを生成させる。酸素、水素、アルゴンの流量は、実施の形態１で示した範囲内で設定する。実施の形態１と同様に、必ずしも水素を導入しなくてもプラズマ酸化は可能である。アルゴンのかわりに、他の希ガスを導入してもよい。第１のプラズマ処理室２０１内の圧力は、５Ｐａ以上５００Ｐａ以下の範囲において適当な値に設定する。ガラス基板６０１を第１のプラズマ処理室２０１の基板保持台２１１上に設置し、基板保持台２１１に備えられたヒーターの温度を４００℃に保持する。そして、ガラス基板６０１上のゲート電極６０２及びゲート電極６０２から延びた配線に対しプラズマ酸化をおこなう。その結果、図６（Ｂ）に示す第１の保護膜６０３が形成される。ガラス基板６０１にかえて耐熱性のプラスチック基板を用いる場合は、基板保持台２１１に備えられたヒーターの温度を例えば２５０℃に保持する。
ゲート電極６０２及びゲート電極６０２から延びた配線上でのプラズマは、電子温度が１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上であるため、プラズマ酸化により得られる酸化膜のプラズマ損傷は抑制される。
本実施の形態による第１の保護膜６０３は、ゲート電極６０２及びゲート電極６０２から延びた配線の上面及び側面全体を覆うように形成される。ゲート電極の上面及び側面全体に保護膜を形成する方法として、陽極酸化による方法が知られている。しかし、薄膜トランジスタは１つだけ形成されるのではなく、複数形成されるものであるから、陽極酸化の際に、すべてのゲート電極を同電位に接続できるようにし、陽極酸化終了後に各薄膜トランジスタのゲート電極に分断する工程が必要である。一方、プラズマ処理により酸化膜を形成する場合は、このような分断工程は不要である。
プラズマ酸化のかわりに、実施の形態２に記載した方法でプラズマ窒化をおこなって、第１の保護膜６０３を形成してもよい。その場合、金属窒化物（窒化モリブデン、窒化タングステン、窒化タンタルなど）が形成さる。プラズマ酸化の後にプラズマ窒化を連続的におこなってもよく、プラズマ窒化の後にプラズマ酸化を連続的におこなってもよい。
第１の保護膜６０３が酸化モリブデン、酸化タングステン、酸化タンタルなどの絶縁膜ならば、これをゲート絶縁膜の一部とすることができる。
第１の保護膜６０３及びガラス基板６０１上に、プラズマＣＶＤ法などで絶縁膜６０４を形成する（図６（Ｃ）参照）。本実施の形態では、絶縁膜６０４として、窒素を含む酸化珪素膜（シリコンオキシナイトライド膜）を形成する。窒素を含む酸化珪素膜にかえて、窒化珪素膜、酸素を含む窒化珪素膜、又は酸化珪素膜をＣＶＤ法などにより形成してもよい。
絶縁膜６０４に対し、図２（Ａ）に示す高密度プラズマ処理装置の第２のプラズマ処理室２０２でプラズマ窒化をおこなう。プラズマ窒化がおこなわれた絶縁膜６０４を、ゲート絶縁膜として使用する。
本実施の形態では、プラズマ窒化の際、周波数が２．４５ＧＨｚのマイクロ波を用い、第２のプラズマ処理室２０２に導入されるガスは窒素及びアルゴンを用い、基板保持台２１１に備えられたヒーターの温度を４００℃に保持する。窒素及びアルゴンの流量は、実施の形態２に示した範囲内で設定する。窒素及びアルゴンに水素をさらに加えてもよく、窒素をアンモニアにかえても、アルゴンを他の希ガスにかえてもよい。ガラス基板６０１にかえて耐熱性のプラスチック基板を用いる場合は、基板保持台２１１に備えられたヒーターの温度を２５０℃に保持する。絶縁膜６０４上でのプラズマは、電子温度が１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上である。
プラズマ窒化のかわりに、図２（Ａ）に示す高密度プラズマ処理装置の第１のプラズマ処理室２０１でプラズマ酸化をおこなってもよい。
その後、例えば図６（Ｄ）に示すように、非晶質シリコンを含む第１の半導体膜６０５、第２の保護膜６０６、Ｎ型を付与する不純物（リンなど）が添加された第２の半導体膜６０７、及び配線６０８を、公知の方法により所定の形状に形成する。必要に応じて、第２の半導体膜６０７に含まれるリンなどの不純物の活性化をおこなう。第２の保護膜６０６は通常チャネル保護膜と称する。
本実施の形態によって作製されるボトムゲート型の薄膜トランジスタは、図６（Ｄ）に示す構造に限定されない。チャネル保護膜を設けないチャネルエッチ型の薄膜トランジスタのような、他の構造のボトムゲート型の薄膜トランジスタでもよい。
以上、ゲート電極６０２及びゲート電極６０２から延びた配線と、絶縁膜６０４の両方に対して低電子温度及び高電子密度でのプラズマ処理をおこなう例を示した。しかし、どちらか一方にのみ、低電子温度及び高電子密度でのプラズマ処理をおこなってもよい。また、第１の保護膜６０３がゲート絶縁膜として十分機能するものであるならば、絶縁膜６０４を設けずに、第１の保護膜６０３をゲート絶縁膜としてもよい。
（実施の形態５）
本実施の形態は、保護膜を形成した後に、その保護膜に対してプラズマ処理をおこなう例を示す。保護膜とは、実施の形態１及び図１（Ｄ）に示す保護膜１０７、実施の形態３及び図４（Ｄ）に示す保護膜４０７に相当する。
本実施の形態は、保護膜を形成した後に、その保護膜に対してプラズマ処理をおこなう例を示す。保護膜とは、実施の形態１及び図１（Ｄ）に示す保護膜１０７、実施の形態３及び図４（Ｄ）に示す保護膜４０７に相当する。
保護膜を形成するまでの工程は、実施の形態１又は実施の形態３にしたがってもよいし、実施の形態３においておこなった絶縁膜４０４に対するプラズマ処理を省略して保護膜４０７まで形成してもよい。図７（Ａ）には、実施の形態３にしたがって、すなわち絶縁膜４０４に対するプラズマ処理をおこない、保護膜４０７まで形成された状態を示す。本実施の形態では、保護膜４０７をプラズマＣＶＤ法などにより形成された窒化珪素膜、酸素を含む窒化珪素膜、又は酸化珪素膜とする。図７（Ａ）に示す符号４０１乃至４０７は、実施の形態３と共通のものを示す。
次に、図７（Ｂ）に示すように、保護膜４０７を形成した後、図２（Ａ）に示す高密度プラズマ処理装置の第２のプラズマ処理室２０２でプラズマ処理をおこなう。プラズマ処理の際、周波数が２．４５ＧＨｚのマイクロ波を用い、第２のプラズマ処理室２０２に導入されるガスは水素及び希ガスを用い、基板保持台２１１に備えられたヒーターの温度を３５０℃以上４５０℃以下に保持する。希ガスとして、本実施の形態ではアルゴンを用いる。水素の流量は例えば２０ｓｃｃｍ以上２０００ｓｃｃｍ以下、アルゴンの流量は例えば１００ｓｃｃｍ以上１００００ｓｃｃｍ以下の範囲内で設定する。保護膜４０７上でのプラズマは、電子温度が１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上である。図７（Ｂ）に示すＨ＊は水素ラジカルを意味する。
上述のように、導入ガスに水素を用いるので、プラズマ処理後の保護膜４０７には水素が含まれる。プラズマ処理の際にガラス基板４０１は加熱されているので、保護膜４０７中の水素は絶縁膜４０４を介して非晶質シリコンを含む半導体膜４０３中に拡散し、その半導体膜４０３を水素化することができる。水素は、図７（Ｂ）に示すように、ゲート電極４０５下部のチャネル形成領域へも拡散する。プラズマ処理の後、水素を含む雰囲気中で、ガラス基板４０１を３５０℃以上４００℃以下の温度で所定の時間加熱して、半導体膜４０３の水素化を更におこなってもよい。
また、第２のプラズマ処理室２０２に導入されるガスとして、水素とアルゴンの他にアンモニア（ＮＨ３）を追加する、又は水素にかえてアンモニアを用いることもできる。その場合、保護膜４０７の表面から水素が注入され、半導体膜４０３の水素化をおこなえると共に、保護膜４０７に対するプラズマ窒化をおこなえる。保護膜４０７が酸素を含む窒化珪素膜であればその少なくとも表面はより窒化され、酸化珪素膜であればその少なくとも表面は窒化されてシリコンオキシナイトライドが形成され、窒化珪素膜であればその緻密化が可能になる。
また、絶縁膜４０４に対する低電子温度及び高プラズマ密度でのプラズマ処理の際、第１のプラズマ処理室２０１又は第２のプラズマ処理室２０２に導入するガスに水素が含まれている場合、水素が絶縁膜４０４に注入される。そして、基板保持台２１１に備えられたヒーターの温度を３５０℃以上４５０℃以下としてガラス基板４０１を加熱することによって、注入された水素は半導体膜４０３中に拡散し、その半導体膜４０３を水素化することができる。また、導入するガスを水素及び希ガスのみにすることで、プラズマ処理の際に窒化又は酸化を伴わないようにしてもよい。
半導体膜４０３を水素化した後、半導体膜４０３に対するドーピング及び活性化をおこなう場合、その活性化を５００℃以上の温度でおこなうと、半導体膜４０３中から水素が脱離してしまう。したがって、絶縁膜４０４及びゲート電極４０５を形成し、その後半導体膜４０３に対するドーピング及び５００℃以上での活性化をおこない、次いで図７（Ｃ）に示すようにプラズマ処理による半導体膜４０３の水素化をおこなう順序にしなければならない。図７（Ｃ）に示すＨ＊は水素ラジカルを意味する。その後、水素を含む雰囲気中で、ガラス基板４０１を３５０℃以上４００℃以下の温度で所定の時間加熱して、半導体膜４０３の水素化を更におこなってもよい。
本実施の形態による水素化は、他の実施の形態と組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、ガラス基板に対して、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用いてプラズマ窒化をおこなう例を示す。
本実施の形態では、ガラス基板に対して、図２（Ａ）及び図２（Ｂ）に示すような高密度プラズマ処理装置を用いてプラズマ窒化をおこなう例を示す。
実施の形態１乃至５において使用するガラス基板は、代表的には無アルカリガラスである。無アルカリガラスの組成は、酸化珪素を主成分とし、酸化ホウ素、酸化アルミニウム、及びアルカリ土類金属酸化物が含まれる。このような無アルカリガラスに対しプラズマ窒化をおこなうことによって、その表面に、窒化珪素、又は酸素を含む窒化珪素を主成分とする窒化物層を形成することができる。
したがって、実施の形態１、２、３及び５において、ガラス基板に対し低電子温度及び高電子密度にてプラズマ窒化をおこなう場合、下地絶縁膜として、窒化珪素膜、又は酸素を含む窒化珪素膜をＣＶＤ法などにより形成する必要がない。しかも、ＣＶＤ法により形成された窒化珪素膜、又は酸素を含む窒化珪素膜よりも、プラズマ損傷が抑制され、且つ緻密な窒化物層を形成することができる。
（実施の形態７）
本実施の形態は、薄膜トランジスタの構造を、マルチゲート構造にする例である。マルチゲート構造とは、図１（Ｄ）などに示した標準構造（シングルゲート構造）の薄膜トランジスタが２つ以上直列接続した構造であり、各薄膜トランジスタのゲート電極は互いに接続されている。マルチゲート構造にすることで、シングルゲート構造と比較して、オフ電流を低減できることが知られている。
本実施の形態は、薄膜トランジスタの構造を、マルチゲート構造にする例である。マルチゲート構造とは、図１（Ｄ）などに示した標準構造（シングルゲート構造）の薄膜トランジスタが２つ以上直列接続した構造であり、各薄膜トランジスタのゲート電極は互いに接続されている。マルチゲート構造にすることで、シングルゲート構造と比較して、オフ電流を低減できることが知られている。
実施の形態１乃至６に記載したプラズマ処理は、マルチゲート構造の薄膜トランジスタの作製工程にも適用される。マルチゲート構造の薄膜トランジスタを作製する際に、低電子温度及び高電子密度でのプラズマ酸化又はプラズマ窒化をおこなうことによって、シングルゲート構造の薄膜トランジスタの場合と同様の効果が得られる。
（実施の形態８）
前述した高密度プラズマ処理装置を用いて、被処理体に対しプラズマ酸化を行った場合の酸化特性に関して説明する。具体的には、プラズマ酸化の際に用いるガスの違いによる酸化速度の変化について示す。
前述した高密度プラズマ処理装置を用いて、被処理体に対しプラズマ酸化を行った場合の酸化特性に関して説明する。具体的には、プラズマ酸化の際に用いるガスの違いによる酸化速度の変化について示す。
まず、ガラス基板上にＣＶＤ法により下地絶縁膜としてシリコンオキシナイトライド膜（ＳｉＯｘＮｙ膜、ただしｘ＞ｙ）を約１００ｎｍの厚さに形成し、当該下地絶縁膜上にＣＶＤ法により非晶質珪素膜を約６６ｎｍの厚さに形成した。次に、その非晶質珪素膜中に含まれる水素を脱離させるために熱処理を行い、その後、レーザ光を照射してその非晶質珪素膜を結晶化して結晶質珪素膜とした。そして、結晶質珪素膜に高密度プラズマ処理装置を用いてプラズマ酸化を行った。プラズマ酸化の際、基板保持台に上記ガラス基板を配置すると共に、その基板保持台に備えられたヒーターの温度を４００℃に設定した。
本実施の形態では、アルゴンと酸素をそれぞれ５００ｓｃｃｍ、５ｓｃｃｍの流量（条件１）、又はアルゴンと酸素と水素をそれぞれ５００ｓｃｃｍ、５ｓｃｃｍ、５ｓｃｃｍの流量（条件２）に設定し、プラズマ酸化をおこなった。条件１、条件２のいずれも、圧力を１３３．３３Ｐａに設定した。条件１と条件２との相違は、水素導入の有無のみである。
条件１、条件２それぞれについて、結晶質珪素膜の酸化速度を図１１に示す。なお、図１１は、横軸を処理時間（秒）、縦軸を平均膜厚（ｎｍ）として示している。処理時間とは、結晶質珪素膜にプラズマ酸化を行った時間をいう。平均膜厚とは、プラズマ酸化により結晶質珪素膜が酸化されて形成された酸化膜について、２５箇所の膜厚を測定して平均値を求めた結果をいう。
条件１、条件２ともに、高密度プラズマ処理装置による処理時間が増加するにつれ、結晶質珪素膜の酸化が進み、結晶質珪素膜に形成された酸化膜の平均膜厚が増加した。また、アルゴンと酸素を導入した場合である条件１でプラズマ酸化を行った場合と比較して、条件１に水素を加えた条件２でプラズマ酸化を行った場合の方が、結晶質珪素膜に形成された酸化膜の平均膜厚が厚くなることがわかった。つまり、水素を加えた条件でプラズマ酸化を行うことによって、水素を加えない条件と比較して、目的の厚さの酸化膜を形成するための処理時間を短くできると共に、同じ処理時間で厚い酸化膜を形成することができることがわかった。
実施の形態１乃至７により作製された薄膜トランジスタを、アクティブマトリクス型の表示装置に用いる例として、画素部に発光素子を有する表示装置（以下、発光表示装置と称する）を示す。発光表示装置とは、例えばエレクトロルミネッセンス（ＥＬ）表示装置である。
図８（Ａ）は、アクティブマトリクス型の表示装置の一例を示す上面図であり、図８（Ｂ）は図８（Ａ）に示すｇ−ｈ間を結ぶ線で切断した発光表示装置の断面図である。
図８（Ａ）に示すように、本実施例で示す表示装置は、基板７０１上に設けられた画素部７０４を有している。また、画素部７０４を挟むように、基板７０１に対向して対向基板７０６が設けられている。画素部７０４には、基板７０１上に上記実施の形態１乃至７で示したいずれかの構造を有する薄膜トランジスタが形成される。基板７０１と対向基板７０６は、シール材７０５により貼り合わされている。また、ドライバ回路は、銅箔等でなる配線が形成されたＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）７０７を介して基板７０１の外部に設けられている。
画素部７０４は、図８（Ｂ）に示す発光素子７１６と当該発光素子７１６を駆動するための薄膜トランジスタ７１１とを含む複数の画素により形成されている。薄膜トランジスタ７１１は、実施の形態１乃至７で示したいずれかの工程を経て作製された薄膜トランジスタを適用することができる。
また、本実施例では、薄膜トランジスタ７１１のソース領域またはドレイン領域に接続されている配線７１２に接続するように第１の電極７１３が設けられ、当該第１の電極７１３の端部を覆うように絶縁膜７０９が形成されている。絶縁膜７０９は、複数の画素において隔壁として機能している。
絶縁膜７０９として、ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。また、カバレッジを良好なものとするため、絶縁膜７０９は、当該絶縁膜７０９の上端部または下端部に曲率を有する曲面が形成されるように設ける。例えば、絶縁膜７０９の材料としてポジ型の感光性アクリルを用いた場合、絶縁膜７０９の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。絶縁膜７０９としては、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。他にも、絶縁膜７０９としてエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン等の有機材料やシロキサン樹脂を単層または積層構造で用いることができる。また、絶縁膜７０９にプラズマ処理を行い、当該絶縁膜７０９を酸化または窒化することによって、絶縁膜７０９の表面を改質して緻密な膜を得ることも可能である。絶縁膜７０９の表面を改質することによって、当該絶縁膜７０９の強度が向上し開口部等の形成時におけるクラックの発生やエッチング時の膜減り等の物理的ダメージを低減することが可能となる。また、絶縁膜７０９の表面が改質されることによって、当該絶縁膜７０９上に設けられる発光層７１４との密着性等の界面特性が向上する。
図８（Ａ）及び図８（Ｂ）に示す発光表示装置は、第１の電極７１３上に発光層７１４が形成され、当該発光層７１４上に第２の電極７１５が形成されている。これら第１の電極７１３、発光層７１４および第２の電極７１５の積層構造により発光素子７１６が設けられている。
第１の電極７１３及び第２の電極７１５は、一方を陽極として、他方を陰極として用いる。陽極として用いる場合には、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ膜、珪素を含有したインジウム錫酸化物膜、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したターゲットを用いてスパッタ法により形成した透明導電膜、酸化亜鉛（ＺｎＯ）、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗が低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。陰極として用いる場合には、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いることが好ましい。なお、陰極として用いる電極を透光性とする場合には、電極として、膜厚を薄くした金属薄膜と透明導電膜との積層を用いるのがよい。透明導電膜として、例えばＩＴＯ、珪素を含有したインジウム錫酸化物、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したターゲットを用いてスパッタ法により形成した透明導電膜、酸化亜鉛（ＺｎＯ）を使用することができる。ここでは第１の電極７１３として透光性を有するＩＴＯを用い、基板７０１側から光を取り出す構造とする。なお、第２の電極７１５に透光性を有する材料を用いることにより対向基板７０６側から光を取り出す構造としてもいし、第１の電極７１３および第２の電極７１５を透光性を有する材料で設けることによって、基板７０１および対向基板７０６の両側に光を取り出す構造（両面射出）とすることも可能である。
また、発光層７１４は、低分子系材料、中分子材料（オリゴマー、デンドリマーを含む）、または高分子系材料等による単層または積層構造を、蒸着マスクを用いた蒸着法、インクジェット法、スピンコート法等の公知の方法によって形成することができる。
また、ここではシール材７０５で対向基板７０６を基板７０１と貼り合わせることにより、基板７０１、対向基板７０６、およびシール材７０５で囲まれた空間７０８に本発明の発光素子７１６が備えられた構造になっている。なお、空間７０８には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材７０５で充填される構成も含むものとする。
なお、シール材７０５にはエポキシ系樹脂を用いるのが好ましい。また、対向基板７０６に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
実施の形態１乃至７により作製された薄膜トランジスタを、アクティブマトリクス型の表示装置に用いる例として、画素部に液晶を用いた液晶表示装置を示す。
図９は、液晶表示装置の一例を示しており、図８（Ａ）に示すｇ−ｈ間を結ぶ線で切断した断面図である。配線８１２および第１の電極８１３を覆うように設けられた配向膜８２１と対向基板７０６に設けられた配向膜８２３との間に液晶８２２が設けられている。また、第２の電極８２４が対向基板７０６に設けられており、第１の電極８１３と第２の電極８２４間に設けられた液晶８２２に加える電圧を制御して光の透過率を制御することにより像の表示を行う。
また、液晶８２２中に、基板７０１と対向基板７０６間の距離（セルギャップ）を制御するために球状のスペーサ８２５が設けられている。スペーサ８２５の形状は球状に限らず、柱状のスペーサを設けてもよい。基板７０１と対向基板７０６は、シール材７０５により貼り合わされている。薄膜トランジスタ８１１は、実施の形態１乃至７で示したいずれかの工程を経て作製された薄膜トランジスタを適用することができる。
本実施例では、実施例１及び実施例２に示したアクティブマトリクス型の表示装置の利用形態について、図面を参照して説明する。
上記アクティブマトリクス型の表示装置が組み込まれた電子機器を例示する。例えば、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、テレビ受像機、ナビゲーションシステム、カーオーディオ等の音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等）、記録媒体を備えた携帯型の画像再生装置が挙げられる。本明細書に開示する発明は、これらの電子機器の表示部に適用できる。
図１０（Ａ）はテレビ受像機の一例であり、筐体１００１、表示部１００２、スピーカー１００３、操作部１００４、ビデオ入力端子１００５等を含む。本明細書に開示する発明によって作製された薄膜トランジスタを、表示部１００２に適用することによって、テレビ受像機を作製することができる。本明細書に開示する発明によって作製された薄膜トランジスタを表示部１００２の画素に用いたので、画素の欠陥がほとんどなく、仮に欠陥が存在しても人間の目では識別できない程度にすぎない。よって、表示不良がなく、明るい鮮明な映像が表示部１００２に表示される。
図１０（Ｂ）及び図１０（Ｃ）に、デジタルカメラの一例を示す。図１０（Ｂ）はデジタルカメラを前面からみた図であり、１０１１はレリーズボタン、１０１２はメインスイッチ、１０１３はファインダー窓、１０１４はストロボ、１０１５はレンズ、１０１６は筐体を示す。図１０（Ｃ）は上記デジタルカメラを後方からみた図であり、１０１７はファインダー接眼窓、１０１８は表示部、１０１９は操作ボタン、１０２０は操作ボタンを示す。
本明細書に開示する発明によって作製された薄膜トランジスタを、表示部１０１８に適用することによって、デジタルカメラを作製することができる。本明細書に開示する発明によって作製された薄膜トランジスタを表示部１０１８の画素に用いたので、画素の欠陥がほとんどなく、仮に欠陥が存在しても人間の目では識別できない程度にすぎない。よって、表示不良がなく、明るい鮮明な映像が表示部１０１８に表示される。
上記テレビ受像機及びデジタルカメラに限らず、表示部を有する電子機器に組み込まれたアクティブマトリクス型の表示装置に、本明細書に開示する発明を適用できることは言うまでもない。
１０１ ガラス基板
１０２ 下地絶縁膜
１０３ 半導体膜
１０４ 酸化膜
１０５ ゲート電極
１０６ 不純物領域
１０７ 保護膜
１０８ 層間絶縁膜
１０９ 配線
２００ 被処理基板
２０１ 第１のプラズマ処理室
２０２ 第２のプラズマ処理室
２０３ ロードロック室
２０４ 共通室
２０５ ロボットアーム
２０６ カセット
２１０ 排気口
２１１ 基板保持台
２１２ 矢印
２１３ マイクロ波
２１４ アンテナ
２１５ 導波管
２１６ 誘電体板
２１７ 領域
２１８ シャワープレート
３０１ ガラス基板
３０２ 下地絶縁膜
３０３ 半導体膜
３０４ ゲート絶縁膜
３０５ ゲート電極
３０６ 保護膜
３０７ 不純物領域
３０８ 層間絶縁膜
３０９ 配線
４０１ ガラス基板
４０２ 下地絶縁膜
４０３ 半導体膜
４０４ 絶縁膜
４０５ ゲート電極
４０６ 不純物領域
４０７ 保護膜
４０８ 層間絶縁膜
４０９ 配線
５０１ ゴミ
５０２ 表面部分
６０１ ガラス基板
６０２ ゲート電極
６０３ 第１の保護膜
６０４ 絶縁膜
６０５ 第１の半導体膜
６０６ 第２の保護膜
６０７ 第２の半導体膜
６０８ 配線
１０２ 下地絶縁膜
１０３ 半導体膜
１０４ 酸化膜
１０５ ゲート電極
１０６ 不純物領域
１０７ 保護膜
１０８ 層間絶縁膜
１０９ 配線
２００ 被処理基板
２０１ 第１のプラズマ処理室
２０２ 第２のプラズマ処理室
２０３ ロードロック室
２０４ 共通室
２０５ ロボットアーム
２０６ カセット
２１０ 排気口
２１１ 基板保持台
２１２ 矢印
２１３ マイクロ波
２１４ アンテナ
２１５ 導波管
２１６ 誘電体板
２１７ 領域
２１８ シャワープレート
３０１ ガラス基板
３０２ 下地絶縁膜
３０３ 半導体膜
３０４ ゲート絶縁膜
３０５ ゲート電極
３０６ 保護膜
３０７ 不純物領域
３０８ 層間絶縁膜
３０９ 配線
４０１ ガラス基板
４０２ 下地絶縁膜
４０３ 半導体膜
４０４ 絶縁膜
４０５ ゲート電極
４０６ 不純物領域
４０７ 保護膜
４０８ 層間絶縁膜
４０９ 配線
５０１ ゴミ
５０２ 表面部分
６０１ ガラス基板
６０２ ゲート電極
６０３ 第１の保護膜
６０４ 絶縁膜
６０５ 第１の半導体膜
６０６ 第２の保護膜
６０７ 第２の半導体膜
６０８ 配線
Claims (16)
- ガラス基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、
前記所定のパターンに形成された非晶質シリコンを含む半導体膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、を有する薄膜トランジスタの作製方法。 - ガラス基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、
前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法。 - ガラス基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、
前記所定のパターンに形成された非晶質シリコンを含む半導体膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件にして前記プラズマ酸化又は前記プラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法。 - ガラス基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、
前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、を有する薄膜トランジスタの作製方法。 - ガラス基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に非晶質シリコンを含む半導体膜の所定のパターンを形成する工程と、
前記所定のパターンに形成された非晶質シリコンを含む半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件にして前記プラズマ酸化又はプラズマ窒化をおこなうことによって保護膜を形成する工程と、を有する薄膜トランジスタの作製方法。 - ガラス基板上にゲート電極を形成する工程と、
前記ゲート電極上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、
前記ゲート絶縁膜上に非晶質シリコンを含む半導体膜を形成する工程と、を有する薄膜トランジスタの作製方法。 - ガラス基板上にゲート電極を形成する工程と、
前記ゲート電極に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによって保護膜を形成する工程と、
前記保護膜上に絶縁膜を形成する工程と、
前記絶縁膜上に非晶質シリコンを含む半導体膜を形成する工程と、を有する薄膜トランジスタの作製方法。 - ガラス基板上にゲート電極を形成する工程と、
前記ゲート電極に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによって保護膜を形成する工程と、
前記保護膜上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ酸化又はプラズマ窒化をおこなうことによってゲート絶縁膜とする工程と、
前記ゲート絶縁膜上に非晶質シリコンを含む半導体膜を形成する工程と、を有する薄膜トランジスタの作製方法。 - 請求項１乃至請求項８のいずれか一項において、前記プラズマ酸化又は前記プラズマ窒化は、プラズマ生成領域と離間して配置された前記ガラス基板の上方において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であることが同時に無磁場で実現されるプラズマ処理室を備えた装置で行われることを特徴とする薄膜トランジスタの作製方法。
- 請求項１乃至請求項５のいずれか一項において、前記ガラス基板に対し、該ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とする条件でプラズマ窒化をおこない前記ガラス基板の表面に窒化物層を形成する工程をさらに有することを特徴とする薄膜トランジスタの作製方法。
- 請求項２、４、５、６、７又は８において、前記絶縁膜はプラズマＣＶＤ法によって形成されることを特徴とする薄膜トランジスタの作製方法。
- 請求項１乃至請求項１１のいずれか一項において、前記ガラス基板のかわりに耐熱性のプラスチック基板を用い、前記条件において前記プラスチック基板の温度をそのガラス転移点以下とすることを特徴とする薄膜トランジスタの作製方法。
- 請求項１乃至請求項１２のいずれか一項に記載の方法によって作製された薄膜トランジスタを用いた液晶表示装置。
- 請求項１乃至請求項１２のいずれか一項に記載の方法によって作製された薄膜トランジスタを用いた発光表示装置。
- 請求項１乃至請求項１２のいずれか一項に記載の方法によって作製された薄膜トランジスタを用いた液晶表示装置が組み込まれた電子機器。
- 請求項１乃至請求項１２のいずれか一項に記載の方法によって作製された薄膜トランジスタを用いた発光表示装置が組み込まれた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006105193A JP4993938B2 (ja) | 2005-04-28 | 2006-04-06 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005133713 | 2005-04-28 | ||
| JP2005133713 | 2005-04-28 | ||
| JP2006105193A JP4993938B2 (ja) | 2005-04-28 | 2006-04-06 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011235716A Division JP4994513B2 (ja) | 2005-04-28 | 2011-10-27 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006332606A true JP2006332606A (ja) | 2006-12-07 |
| JP2006332606A5 JP2006332606A5 (ja) | 2009-03-19 |
| JP4993938B2 JP4993938B2 (ja) | 2012-08-08 |
Family
ID=37553920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006105193A Expired - Fee Related JP4993938B2 (ja) | 2005-04-28 | 2006-04-06 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4993938B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109128A (ja) * | 2006-09-29 | 2008-05-08 | Tokyo Electron Ltd | シリコン酸化膜の形成方法 |
| JP2009021565A (ja) * | 2007-06-12 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2010135762A (ja) * | 2008-10-31 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | 駆動回路及び表示装置 |
| KR20120068738A (ko) * | 2010-12-17 | 2012-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| JP2012160744A (ja) * | 2009-07-03 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2012235097A (ja) * | 2011-04-19 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及びプラズマ酸化処理方法 |
| US8420457B2 (en) | 2008-03-13 | 2013-04-16 | Samsung Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
| WO2015137022A1 (ja) * | 2014-03-14 | 2015-09-17 | ソニー株式会社 | 電子デバイス及びその製造方法 |
| JP2016026403A (ja) * | 2010-08-26 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2018158840A1 (ja) * | 2017-02-28 | 2018-09-07 | シャープ株式会社 | アクティブマトリクス基板の製造方法および有機ｅｌ表示装置の製造方法 |
| WO2018163287A1 (ja) * | 2017-03-07 | 2018-09-13 | シャープ株式会社 | アクティブマトリクス基板の製造方法、有機ｅｌ表示装置の製造方法およびアクティブマトリクス基板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644070A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Thin film transistor and manufacture thereof |
| JPH031572A (ja) * | 1989-05-29 | 1991-01-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
| JPH06338492A (ja) * | 1993-05-31 | 1994-12-06 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法、および薄膜トランジスタ用ゲート絶縁膜の製造方法 |
| JPH0794740A (ja) * | 1993-04-16 | 1995-04-07 | Gold Star Co Ltd | 薄膜トランジスタの製造方法 |
| JP2001147424A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子 |
| WO2004107430A1 (ja) * | 2003-05-29 | 2004-12-09 | Tokyo Electron Limited | プラズマ処理装置およびプラズマ処理方法 |
-
2006
- 2006-04-06 JP JP2006105193A patent/JP4993938B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644070A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Thin film transistor and manufacture thereof |
| JPH031572A (ja) * | 1989-05-29 | 1991-01-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
| JPH0794740A (ja) * | 1993-04-16 | 1995-04-07 | Gold Star Co Ltd | 薄膜トランジスタの製造方法 |
| JPH06338492A (ja) * | 1993-05-31 | 1994-12-06 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法、および薄膜トランジスタ用ゲート絶縁膜の製造方法 |
| JP2001147424A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子 |
| WO2004107430A1 (ja) * | 2003-05-29 | 2004-12-09 | Tokyo Electron Limited | プラズマ処理装置およびプラズマ処理方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109128A (ja) * | 2006-09-29 | 2008-05-08 | Tokyo Electron Ltd | シリコン酸化膜の形成方法 |
| JP2009021565A (ja) * | 2007-06-12 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8921902B2 (en) | 2007-06-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8420457B2 (en) | 2008-03-13 | 2013-04-16 | Samsung Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP2010135762A (ja) * | 2008-10-31 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | 駆動回路及び表示装置 |
| US9842859B2 (en) | 2008-10-31 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and display device |
| JP2012160744A (ja) * | 2009-07-03 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US10297679B2 (en) | 2009-07-03 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2015026863A (ja) * | 2009-07-03 | 2015-02-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2020010058A (ja) * | 2009-07-03 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9887276B2 (en) | 2009-07-03 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having oxide semiconductor |
| JP2016026403A (ja) * | 2010-08-26 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2012142569A (ja) * | 2010-12-17 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9202822B2 (en) | 2010-12-17 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR102047133B1 (ko) * | 2010-12-17 | 2019-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US9812544B2 (en) | 2010-12-17 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20120068738A (ko) * | 2010-12-17 | 2012-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US9401396B2 (en) | 2011-04-19 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and plasma oxidation treatment method |
| JP2012235097A (ja) * | 2011-04-19 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及びプラズマ酸化処理方法 |
| WO2015137022A1 (ja) * | 2014-03-14 | 2015-09-17 | ソニー株式会社 | 電子デバイス及びその製造方法 |
| WO2018158840A1 (ja) * | 2017-02-28 | 2018-09-07 | シャープ株式会社 | アクティブマトリクス基板の製造方法および有機ｅｌ表示装置の製造方法 |
| WO2018163287A1 (ja) * | 2017-03-07 | 2018-09-13 | シャープ株式会社 | アクティブマトリクス基板の製造方法、有機ｅｌ表示装置の製造方法およびアクティブマトリクス基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4993938B2 (ja) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4994513B2 (ja) | 半導体装置の作製方法 | |
| JP4993938B2 (ja) | 半導体装置の作製方法 | |
| US9627459B2 (en) | Display device having sealing material | |
| JP2024037821A (ja) | 発光装置 | |
| US6903377B2 (en) | Light emitting apparatus and method for manufacturing the same | |
| JP5106674B2 (ja) | 表示装置 | |
| US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
| US7589698B2 (en) | Display device, semiconductor device, and electronic device | |
| JP4387090B2 (ja) | 半導体装置の作製方法 | |
| JP4498840B2 (ja) | 窒化ケイ素膜の作製方法および発光装置の作製方法 | |
| JP2007053355A (ja) | 半導体装置 | |
| JP4128428B2 (ja) | 半導体装置の作製方法 | |
| JP4342843B2 (ja) | 半導体装置の作製方法 | |
| JP2003031589A (ja) | 半導体装置およびその作製方法 | |
| JP4267253B2 (ja) | 半導体装置の作製方法 | |
| JP2003151905A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |