JP2003151905A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2003151905A
JP2003151905A JP2001351808A JP2001351808A JP2003151905A JP 2003151905 A JP2003151905 A JP 2003151905A JP 2001351808 A JP2001351808 A JP 2001351808A JP 2001351808 A JP2001351808 A JP 2001351808A JP 2003151905 A JP2003151905 A JP 2003151905A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
insulating film
forming
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001351808A
Other languages
English (en)
Other versions
JP4326734B2 (ja
JP2003151905A5 (ja
Inventor
Shinji Maekawa
慎志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001351808A priority Critical patent/JP4326734B2/ja
Publication of JP2003151905A publication Critical patent/JP2003151905A/ja
Publication of JP2003151905A5 publication Critical patent/JP2003151905A5/ja
Application granted granted Critical
Publication of JP4326734B2 publication Critical patent/JP4326734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 非晶質半導体膜に添加する触媒元素の濃度を
上げずに、さらに結晶化工程を複雑化させずに良好な結
晶質半導体膜を作製する方法を提供することを課題とす
る。 【解決手段】 絶縁体上に形成された非晶質半導体膜上
に絶対値が3×109dynes/cm2以上の応力を有する絶縁
膜を成膜し、開口部を設けてマスク絶縁膜を形成し、前
記非晶質半導体膜の選択的領域に触媒元素を添加して加
熱処理を行い、結晶質半導体膜を形成することを特徴と
している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、良質な結晶質半導
体膜を形成する方法に関する。また、良好な結晶質半導
体膜を用いて作製された薄膜トランジスタ(Thin Film
Transistor:以下、TFTという)を駆動回路やスイッ
チング素子に用いて作製される半導体装置(例えば、液
晶表示装置、またこれらの表示装置を表示部に適用した
電気器具)の作製方法に関する。
【0002】
【従来技術】フラットパネルディスプレイが本格的に一
般家庭に進出してきている。これまでは、ガラス基板上
に形成された非晶質シリコン膜を用いたTFTをスイッ
チング素子に用いた液晶表示装置がパーソナルコンピュ
ータ(PC)のモニターに用いられるという使用方法が
中心であったが、ガラス基板上に良質な結晶性を有する
結晶質半導体膜を作製する方法の技術開発が進み、この
ような結晶質半導体膜を用いたTFTを駆動回路や画素
部のスイッチング素子に用いた液晶表示装置をテレビジ
ョンやその他多くの電気器具の表示部に適用できるよう
になってきている。
【0003】さらに、一枚の基板上に画素および駆動回
路だけでなく、システム(画像プロセッサ、ビデオコン
トローラ、RAM等)が組み込まれた「システムオンパ
ネル」の開発も進められている。
【0004】ガラス基板のように融点が低い基板に形成
しようとすると、この基板上に良好な半導体膜を形成す
るための加熱処理のプロセス温度は、600℃以下にし
なければならない。しかし、低温プロセスには、プロセ
スにかかる時間の長時間化、スループットの問題を招い
てしまう。また、1枚のガラス基板にシステムを作り込
むためには、ガラス基板上に応答速度などの特性が単結
晶シリコンと同等もしくはそれ以上の特性を得られる良
質な結晶質半導体膜を作製する方法を確立しなければな
らない。
【0005】そこで本出願人は、特開平7−13065
2号公報で開示されたような非晶質シリコン膜に触媒元
素を添加し加熱処理することにより結晶の配向性が高く
良質な結晶質半導体膜を形成する技術に関する研究開発
を続けている。非晶質半導体膜に触媒元素を添加して加
熱処理すると、触媒元素の作用により結晶化のための加
熱処理温度を50〜100℃も引き下げることが可能で
あり、結晶化処理のための加熱処理時間も1/5〜1/
10程度にまで短縮することを可能にした。
【0006】
【発明が解決しようとする課題】しかし、上記の結晶化
方法において、結晶化させようとする半導体膜が、凹凸
を有する下地膜上に形成され、下地の影響を受け凹凸形
状を有する場合、また、結晶化工程後、結晶質半導体膜
中の欠陥を減少させる熱酸化処理を行うために初期の半
導体膜の膜厚を厚くするプロセスの場合、触媒元素の添
加濃度を高くしないと(例えば、通常の3倍の濃度)、
非晶質半導体膜を十分に結晶化できないという問題が発
生した。
【0007】半導体膜に添加する触媒元素の濃度を高く
してしまうと、結晶化工程後に素子領域となる領域から
不純物元素が添加され触媒元素が移動してくるゲッタリ
ング領域に触媒元素を移動させるゲッタリング工程にか
かる時間が長くなってしまうという問題がある。また、
ゲッタリング領域において触媒元素が飽和状態になって
しまい、それ以上の触媒元素をゲッタリングできない、
すなわち素子領域に触媒元素が残留してしまうという問
題が考えられる。
【0008】触媒元素は、半導体膜の結晶化の工程では
必要であるが、その後、触媒元素が高濃度に残留した状
態の半導体膜を用いてTFTを作製すると、触媒元素が
深い準位で偏析してしまい、この偏析によって微少な電
流の漏れ(リーク電流)が発生する可能性が高くなって
しまう。
【0009】従って、非晶質半導体膜に添加する触媒元
素の濃度を上げずに、さらに結晶化工程を複雑化させず
に良好な結晶質半導体膜を作製する方法を提供すること
を課題とする。
【0010】
【課題を解決するための手段】そこで、本発明は、結晶
化しにくい非晶質半導体膜(例えば、膜厚の厚い非晶質
半導体膜や、凹凸形状を有する非晶質半導体膜)を触媒
元素の添加濃度を高くすることなく完全に結晶質半導体
膜を形成する方法を提供するものである。
【0011】本発明は、絶縁体上に非晶質半導体膜を形
成する第1の工程と、前記非晶質半導体膜上に絶対値が
3×109(dynes/cm2)以上の応力を有する絶縁膜を形
成し、前記絶縁膜に開口部を設けてマスク絶縁膜を形成
する第2の工程と、前記非晶質半導体膜に選択的に触媒
元素を添加する第3の工程と、加熱処理により結晶質半
導体膜を形成する第4の工程と、を含むことを特徴とし
ている。
【0012】また、本発明は、絶縁体上に非晶質半導体
膜を形成する第1の工程と、前記非晶質半導体膜の一方
の表面から、絶対値が3×109dynes/cm2以上の応力を
加える第2の工程と、前記非晶質半導体膜に触媒元素を
添加する第3の工程と、加熱処理を行い、結晶質半導体
膜を形成する第4の工程と、を含むことを特徴としてい
る。
【0013】なお、触媒元素を添加する方法としては、
触媒元素を含む水溶液をスピンコート法により塗布する
方法以外に、スパッタ法や蒸着法を用いて触媒元素を添
加することも可能である。
【0014】また、本発明は、絶縁体上に非晶質半導体
膜を形成する第1の工程と、前記非晶質半導体膜上に絶
対値が3×109(dynes/cm2)以上の応力を有する絶縁
膜を成膜し、開口部を設けてマスク絶縁膜を形成する第
2の工程と、前記非晶質半導体膜の選択的領域に触媒元
素を含む水溶液を塗布する第3の工程と、第1の加熱処
理を行い、結晶質半導体膜を形成する第4の工程と、前
記結晶質半導体膜に前記マスク絶縁膜開口部から選択的
に不純物元素を添加して加熱処理を施し、前記不純物元
素が添加された領域に触媒元素を移動させる第5の工程
と、を含むことを特徴としている。
【0015】また、本発明は、絶縁体上に非晶質半導体
膜を形成する第1の工程と、前記非晶質半導体膜上に絶
対値が3×109(dynes/cm2)以上の応力を有する絶縁
膜を成膜し、開口部を設けてマスク絶縁膜を形成する第
2の工程と、前記非晶質半導体膜の選択的領域に触媒元
素を含む水溶液を塗布する第3の工程と、第1の加熱処
理を行い、結晶質半導体膜を形成する第4の工程と、前
記マスク絶縁膜を除去し、前記結晶質半導体膜上にバリ
ア層を形成する第5の工程と、前記バリア層上に希ガス
元素を含む半導体膜を形成する第6の工程と、第2の加
熱処理を行い、前記結晶質半導体膜に含まれる触媒元素
を前記半導体膜に移動させる第7の工程と、を含むこと
を特徴としている。
【0016】また上記発明において、前記バリア層は、
前記結晶質半導体膜にオゾン水を塗布することにより作
製されたケミカルオキサイド膜であることを特徴として
いる。
【0017】また上記発明において、前記バリア層は、
前記結晶質半導体膜表面にプラズマ処理を行い、酸化さ
せて作製される膜であることを特徴としている。
【0018】また上記発明において、前記バリア層は、
膜厚1〜10nmで、多孔質であることを特徴としてい
る。
【0019】また上記発明において、前記希ガス元素
は、アルゴン(Ar)、ヘリウム(He)、ネオン(N
e)、キセノン(Xe)、クリプトン(Kr)から選ば
れた一種または複数種であることを特徴としている。
【0020】また上記発明において、前記絶縁膜の応力
は、引張応力であることを特徴としている。
【0021】また上記発明において、前記絶縁膜の応力
は、圧縮応力であることを特徴としている。
【0022】また上記発明において、前記触媒元素は、
ニッケル、鉄、コバルト、ルテニウム、ロジウム、パラ
ジウム、オスミウム、イリジウム、白金、銅、金から選
ばれた一種または複数種の元素であることを特徴として
いる。
【0023】なお、本明細書において、応力とは、「基
板上に形成された薄膜が伸張しようとするときに基板が
押し縮められ、薄膜を外側にして変形するような圧縮応
力」および「基板に対して薄膜が収縮しようとするとき
に基板がそれを妨げる方向に引っ張り、薄膜を内側にし
て変形するような引張応力」どちらも含むこととする。
また、応力値を数値で示す場合、負の記号が付いた数値
は圧縮応力を、記号がない正の数値は引張応力を示して
いることにする。
【0024】本発明のように、応力を有するマスク絶縁
膜を用いると応力によって結晶核の発生が制御され、さ
らにマスク絶縁膜の開口部から半導体膜の選択的領域に
触媒元素が添加され加熱処理されることにより、結晶核
が発生が制御され、加熱処理による熱エネルギーにより
結晶成長を進めることができる。以上により、触媒元素
の添加濃度を高くすることなく、十分に結晶化させるこ
とができる。
【0025】
【発明の実施の形態】応力が結晶化に与える影響を調査
するために、様々な応力を有する絶縁膜を非晶質シリコ
ン膜上に形成し、絶縁膜に開口部を形成してマスク絶縁
膜とした後、非晶質シリコン膜に触媒元素を添加して加
熱処理を行って、結晶化の様子を調べた。なお、非晶質
シリコン膜と結晶質シリコン膜とは、光の吸収係数が異
なるため、光学顕微鏡で観察すると結晶化した領域(結
晶質シリコン領域)と結晶化していない領域(非晶質シ
リコン領域)とで色が異なるため、簡単に結晶化の可否
を判断することができる。
【0026】本実施例では、発明者が経験的に触媒元素
濃度を高くしないと結晶化が難しいと判断した凹凸形状
を有する非晶質半導体膜上に、応力を有する絶縁膜を形
成し、開口部を形成してマスク絶縁膜とし半導体膜に選
択的に触媒元素を添加して加熱処理を行い、結晶化の様
子を調査した。その実験について、以下で説明する。
【0027】まず基板10上に、凸部11を形成する。
凸部11は、膜厚100〜200nm程度の膜を形成
し、エッチングにより形成すればよい。凸部11は半導
体装置において、半導体膜より基板側に形成されるゲー
ト配線や、信号線、もしくは容量素子が形成されて半導
体膜が凹凸形状となる場合を想定して形成されるもので
あり、ここでは絶縁膜、導電膜のいずれを用いて形成し
てもよい。
【0028】続いて、下地絶縁膜12を形成する。下地
絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸
化窒化シリコン膜のいずれかを用いればよい。続いて下
地絶縁膜上に非晶質半導体膜として、非晶質シリコン膜
13を形成する(図1(A))。なお、下地絶縁膜と非
晶質シリコン膜は大気解放せずに形成することができ
る。
【0029】続いて、非晶質シリコン膜上にさまざまな
応力を有する絶縁膜を形成し、この絶縁膜に開口部を形
成して、マスク絶縁膜14を形成する。なお、それぞれ
の絶縁膜が有する応力および成膜条件は、表1に示す通
りである。マスク絶縁膜14の開口部のサイズ等は、実
施者が適宜決定すればよいが、本実施形態では、6.0
×7.6(μm2)の開口部をほぼ20μm毎にマトリ
クス状に形成した。
【0030】
【表1】
【0031】続いて、非晶質シリコン膜13に触媒元素
として、ニッケルを添加し、ニッケル含有層15を形成
する(図1(B))。なお、本実施形態においては、触
媒元素を3、5、10、15、30ppmの濃度で含む
水溶液(酢酸ニッケル水溶液)をスピンコート法により
塗布して触媒元素を添加したが、この方法以外に、スパ
ッタ法や蒸着法を用いて触媒元素を添加することも可能
である。以上のようにして、触媒元素が添加された15
種類の試料に対して加熱処理を行う。この加熱処理の前
に、非晶質シリコン膜13中の含有水素濃度を低減させ
るために、水素出しの加熱処理を行ってもよい。本実施
形態では、450℃、1時間の加熱処理を行い、続いて
結晶化のための加熱処理を炉を用いて570℃で14時
間行い結晶質シリコン膜を形成した(図1(C))。
【0032】以上の加熱処理後、試料毎に結晶化の様子
を観察した様子を表2にまとめた。また、表2の結果を
グラフ化したものを図2に示す。マスク絶縁膜14とし
て用いるために形成された絶縁膜の圧縮応力または引張
応力ともに、応力値が高い試料ほど、低い触媒元素濃度
で結晶化していることがわかる。
【0033】
【表2】
【0034】本発明者は、以上の実験結果により、高い
応力を有する絶縁膜がマスク絶縁膜14として用いられ
た試料では、触媒元素(本実施例ではニッケル)が添加
され、触媒元素含有層15が形成される開口部におい
て、開口部毎に結晶核16が発生して(図1(B))熱
エネルギーにより結晶化が促進され、添加された触媒元
素の濃度が低くても凹凸形状を有する非晶質半導体膜
(本実施形態では、非晶質シリコン膜)を十分に結晶化
することができる、ある値以上の応力を有する絶縁膜を
マスク絶縁膜14に用いて触媒元素を添加し、加熱処理
を行うことにより、触媒元素の濃度を高くしなくても十
分に結晶化することができると考えた。
【0035】以上、圧縮応力、引張応力にかかわらず、
応力が大きなマスク絶縁膜を用いて結晶化させた試料ほ
ど、触媒元素の添加濃度が低くても十分結晶化すること
ができる、図2により、非晶質シリコン膜上に絶対値が
3×109dynes/cm2以上の応力を有するマスク絶縁膜を
形成すると、応力により結晶核の発生を制御することが
でき、添加する触媒元素の濃度を15ppm以下(好まし
くは、10ppm以下)に抑えても結晶化させることがで
きると言える。
【0036】本発明を適用することにより、結晶化を促
進する触媒元素の添加濃度を低減することができ、これ
により、後のゲッタリング工程にかかる時間を短縮化で
きる。また、添加する触媒元素の濃度が低く抑えられる
ため、素子領域に触媒元素が残留してしまうという問題
も解決することができ、より良好な結晶性半導体膜を形
成することができる。
【0037】(実施形態2)実施形態1で作製された結
晶質シリコン膜の素子領域となる領域に含まれる触媒元
素の濃度を低減するためのゲッタリング工程について図
3を用いて説明する。
【0038】実施形態1で作製された結晶質シリコン膜
16上に形成されているマスク絶縁膜14を除去せずそ
のままにして、結晶質シリコン膜16に不純物元素を添
加してゲッタリング領域20を形成する。不純物元素と
しては、周期表の15族に属する不純物元素(例えば、
P)、周期表の15族に属する不純物元素(例えば、
P)および周期表の13族に属する不純物元素(例え
ば、B)、または、周期表の18族に属する不純物元素
(例えば、Ar)を1×1019〜2×1022/cm3の濃度
で添加する。
【0039】続いて、加熱処理を行って、触媒元素をゲ
ッタリング領域20に移動させ、後に結晶質半導体膜の
素子領域となる領域に含まれる触媒元素の濃度を低減さ
せる。
【0040】このようにして、触媒元素を移動させるこ
とにより、触媒元素の濃度が低減され、十分に結晶化さ
れた良好な結晶質シリコン膜を作製することができる。
【0041】(実施形態3)実施形態1で作製された結
晶質シリコン膜の素子領域となる領域に含まれる触媒元
素の濃度を低減するためのゲッタリング工程について図
4を用いて説明する。
【0042】実施形態1で作製された結晶質シリコン膜
16上に形成されているマスク絶縁膜14を除去し、結
晶質シリコン16上にバリア層21を形成する。バリア
層21は結晶質シリコン膜16表面に、オゾン含有水溶
液(代表的にはオゾン水)で酸化膜(ケミカルオキサイ
ドと呼ばれる)を形成して合計1〜10nmの酸化膜を
形成し、この酸化膜をバリア層21とする。続いて、バ
リア層21上に希ガス元素を含む半導体膜(ゲッタリン
グ領域ともいう)22を形成する(図4)。バリア層2
1は、後の工程で半導体膜(ゲッタリング領域)22の
みを選択的に除去する際にエッチングストッパーとして
機能する膜であるため、バリア層と呼ぶ。また、オゾン
含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水
素水を混合させた水溶液で処理しても同様にケミカルオ
キサイドを形成することができる。また、酸素雰囲気下
の紫外線の照射でオゾンを発生させて前記結晶構造を有
する半導体膜の表面を酸化して形成してもよい。また、
プラズマCVD法やスパッタ法や蒸着法などで1〜10
nm程度の酸化膜を堆積してバリア層としても良い。ま
た、クリーンオーブンを用い、200〜350℃程度に
加熱して薄い酸化膜を形成しても良い。以上のようにし
て、後のゲッタリングで結晶質シリコン膜16中のニッ
ケルがゲッタリング領域22に移動可能な膜質または膜
厚のバリア層21を形成する。
【0043】希ガス元素を含む半導体膜22は、スパッ
タ法にて形成する。希ガス元素としてはヘリウム(H
e)、ネオン(Ne)、アルゴン(Ar)、クリプトン
(Kr)、キセノン(Xe)から選ばれた一種または複
数種を用いる。中でも安価なガスであるアルゴン(A
r)が好ましい。ここでは希ガス元素を含む雰囲気でシ
リコンからなるターゲットを用い、ゲッタリング領域2
2を形成する。また、一導電型の不純物元素であるリン
を含むターゲットを用いてゲッタリング領域を形成した
場合、希ガス元素によるゲッタリングに加え、リンのク
ーロン力を利用してゲッタリングを行うこともできる。
なお、ニッケルは酸素濃度の高い領域に移動しやすい傾
向があるため、ゲッタリング領域22に含まれる酸素濃
度は、ゲッタリング領域として用いる半導体膜22に含
まれる酸素濃度より高い濃度、例えば5×1018/cm3
上とすることが望ましい。
【0044】加熱処理を行い、結晶質シリコン膜16中
に残留する触媒元素(ニッケル)をゲッタリング領域2
2に移動させ、濃度を低減、あるいは除去するゲッタリ
ングを行う。ゲッタリングを行う加熱処理としては、強
光を照射する処理または加熱処理を行い、結晶質シリコ
ン膜16に含まれるニッケルがほとんど存在しない、即
ち膜中のニッケル濃度が1×1018/cm3以下、望ましく
は1×1017/cm3以下になるように十分ゲッタリングす
る。
【0045】次いで、バリア層21をエッチングストッ
パーとして、ゲッタリング領域22のみをエッチングし
て選択的に除去した後、フッ酸等を用いて酸化膜からな
るバリア層21を除去する。
【0046】以上のようにして、実施形態1で非晶質シ
リコン膜の結晶化に用いた触媒元素を結晶質シリコン膜
から除去し、良好な結晶質シリコン膜を形成することが
できる。
【0047】
【実施例】(実施例1)本実施例では、実施形態で示し
た結晶化の方法を用いてアクティブマトリクス基板を形
成する工程について説明する。なお、本明細書におい
て、アクティブマトリクス基板とは、nチャネル型TF
Tおよびpチャネル型TFTを有する駆動回路と、画素
TFTおよび保持容量を有する画素部が同一基板上に設
けられている基板のことをいう。
【0048】基板100は、石英基板、ガラス基板、セ
ラミック基板などを用いることができる。また、シリコ
ン基板、金属基板またはステンレス基板の表面に絶縁膜
を形成した基板を用いてもよい。なお、ガラス基板を用
いる場合には、ガラス歪み点よりも10〜20℃低い温
度であらかじめ加熱処理しておいてもよい。
【0049】基板100上にポリシリコン膜、WSi膜
を成膜し、これらの膜に対してパターニングを施し、下
部遮光膜101を形成する。下部遮光膜101として
は、ポリシリコン膜やWSiX(X=2.0〜2.8)
膜、Al、Ta、W、Cr、Mo等の導電性材料からな
る膜及びその積層構造を用いることができる。本実施例
では、WSiX(膜厚:100nm)膜101b/ポリ
シリコン膜(膜厚:50nm)101aの積層構造の高
い遮光性を持つ導電性材料により所定の間隔で下部遮光
膜101を形成した。なお、下部遮光膜101はゲート
線としての機能を有しているため、以下、下部遮光膜に
あたる部分はゲート線と称する。
【0050】ゲート線101を覆うように600〜70
0nm程度の膜厚を有する下地絶縁膜102を形成する
(図5(A))。下地絶縁膜102は、プラズマCVD
法、またはスパッタ法等で形成されるシリコンを含む絶
縁膜を用い、酸化シリコン膜、酸化窒化シリコン膜、窒
化シリコン膜、またはこれらを組み合わせた積層膜に形
成しても良い。
【0051】次いで、下地絶縁膜102上に、減圧CV
D法により非晶質半導体膜103を形成する。非晶質半
導体膜103の材料に特に限定はないが、好ましくはシ
リコンまたはシリコンゲルマニウム(SixGe1-x:0
<x<1、代表的には、x=0.001〜0.05)合金
などで形成するとよい。なお、本実施例では非晶質半導
体膜として、膜厚70nm程度の非晶質シリコン膜103
を形成した。非晶質シリコン膜103は、ゲート配線1
01の影響を受け、凹凸形状を有している(図5
(B))。
【0052】次いで、非晶質シリコン膜103上に絶対
値が3×109dynes/cm2以上の応力を有する絶縁膜10
4を形成する。本実施例では、絶縁膜104として実施
形態1でSiNOとして示した応力8.00×109(d
ynes/cm2)を有する窒化酸化シリコン膜を用いる。成膜
条件としては、SiH4、N2OおよびNH3を材料ガス
に用いて、CVD法によりガス流量比SiH4:N2O:
NH3=10:20:100(sccm)、成膜圧力0.3
(Torr)39.9966Pa、RFパワー密度0.41W/
cm2、電源周波数60MHz、電極間距離30mmとする。続
いて、絶縁膜104に開口部105を形成し、マスク絶
縁膜106を形成する(図6)。
【0053】続いて、マスク絶縁膜106を用いて、非
晶質シリコン膜103に触媒元素を添加する。触媒元素
の添加方法としては、重量換算で10ppmの濃度の触媒
元素(本実施例ではニッケル)を含む酢酸ニッケル水溶
液をスピンコート法で塗布して、非晶質シリコン膜10
3に選択的にニッケルを添加する。なお、ここで、触媒
元素として使用可能な金属元素は、ニッケル以外に、鉄
(Fe)、コバルト(Co)、ルテニウム(Ru)、ロジウム
(Rh)、パラジウム(Pd)、オスミウム(Os)、イリ
ジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)から選
ばれた一種または複数種の元素である。なお、スピンコ
ート法で塗布する以外にも蒸着法やスパッタ法などによ
り触媒元素からなる薄膜を形成する手段をとってもよ
い。
【0054】続いて、結晶化のための第1の加熱処理に
先立ち、400〜500℃で1時間程度の加熱処理工程
を行い、水素を非晶質シリコン膜103中から脱離させ
た後、500〜650℃で第1の加熱処理を行う。第1
の加熱処理は、電熱炉を用いるファーネスアニール法
や、熱源としてハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高
圧ナトリウムランプ、高圧水銀ランプまたは加熱された
不活性気体を用いる瞬間熱アニール(Rapid ThermalAnn
ealing)法(以下、RTA法と記す)を採用することが
できる。炉を用いる場合、570℃で14時間、熱源に
ランプを用いるRTA法では、760℃で4分、熱源に
加熱された不活性気体を用いるRTA法では、660
℃、8分の加熱処理を行えばよい。生産性を考慮する
と、RTA法を採用することが好ましいと考えられる。
【0055】本発明のように高い応力値(具体的には、
絶対値が3×109dynes/cm2以上)の応力を有する絶縁
膜104を用いてマスク絶縁膜106を形成して触媒元
素を添加し、加熱処理を行うことにより、本実施例のよ
うに半導体膜の下層にゲート線が形成されていて、半導
体膜に段差が生じてしまう場合でも、非晶質シリコンが
残留することなく良好な結晶性を有する結晶質半導体膜
107を得ることができる。
【0056】なお、触媒元素を添加して加熱処理する結
晶化工程の後、得られた結晶質シリコン膜107にレー
ザ光照射を行って、結晶質シリコン膜107の結晶性を
さらに向上させてもよい。レーザとしては、連続発振ま
たはパルス発振の気体レーザもしくは固体レーザを用い
ることができる。気体レーザとしては、エキシマレー
ザ、Arレーザ、Krレーザなどがあり、固体レーザと
しては、YAGレーザ、YVO4レーザ、YLFレー
ザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、
アレキサンドライドレーザ、Ti:サファイアレーザな
どが挙げられる。
【0057】次いで、結晶化工程で用いた触媒元素を結
晶質シリコン膜107から移動させ含有される触媒元素
濃度を低減するために第2の加熱処理を行う。なお、触
媒元素を結晶質シリコン膜の素子領域(特に、チャネル
形成領域やチャネル形成領域とソース領域またはドレイ
ン領域との接合部)からゲッタリング領域に移動させる
ための処理をゲッタリング処理という。
【0058】触媒元素を移動するゲッタリング領域を形
成するために、結晶質シリコン膜107上に形成されて
いるマスク絶縁膜106を除去し、結晶質シリコン膜1
07表面にバリア層108を形成する。バリア層108
は結晶質シリコン膜107表面に、オゾン含有水溶液
(代表的にはオゾン水)で酸化膜(ケミカルオキサイド
と呼ばれる)を形成して合計1〜10nmの酸化膜を形
成し、この酸化膜をバリア層21とする。続いて、バリ
ア層108上に希ガス元素を含む半導体膜(ゲッタリン
グ領域ともいう)109を形成する(図7)。バリア層
108は、後の工程で半導体膜(ゲッタリング領域)1
09のみを選択的に除去するために、結晶質シリコン膜
107のエッチングストッパーとして機能する膜であ
る。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝
酸などと過酸化水素水を混合させた水溶液で処理しても
同様にケミカルオキサイドを形成することができる。ま
た、酸素雰囲気下の紫外線の照射でオゾンを発生させて
前記結晶構造を有する半導体膜の表面を酸化して形成し
てもよい。また、プラズマCVD法やスパッタ法や蒸着
法などで1〜10nm程度の酸化膜を堆積してバリア層
としても良い。また、クリーンオーブンを用い、200
〜350℃程度に加熱して薄い酸化膜を形成しても良
い。以上のようにして、後のゲッタリングで結晶質シリ
コン膜107中のニッケルがゲッタリング領域109に
移動可能な膜質または膜厚のバリア層108を形成す
る。
【0059】希ガス元素を含む半導体膜109は、スパ
ッタ法にて形成する。希ガス元素としてはヘリウム(H
e)、ネオン(Ne)、アルゴン(Ar)、クリプトン
(Kr)、キセノン(Xe)から選ばれた一種または複
数種を用いる。中でも安価なガスであるアルゴン(A
r)が好ましい。ここでは希ガス元素を含む雰囲気でシ
リコンからなるターゲットを用い、ゲッタリング領域2
2を形成する。また、一導電型の不純物元素であるリン
を含むターゲットを用いてゲッタリング領域を形成した
場合、希ガス元素によるゲッタリングに加え、リンのク
ーロン力を利用してゲッタリングを行うこともできる。
なお、ニッケルは酸素濃度の高い領域に移動しやすい傾
向があるため、ゲッタリング領域109に含まれる酸素
濃度は、ゲッタリング領域として用いる半導体膜109
に含まれる酸素濃度より高い濃度、例えば5×1018/c
m3以上とすることが望ましい。
【0060】加熱処理を行い、結晶質シリコン膜107
中に残留する触媒元素(ニッケル)をゲッタリング領域
109に移動させ、濃度を低減、あるいは除去するゲッ
タリングを行う。ゲッタリングを行う加熱処理として
は、強光を照射する処理または加熱処理を行い、結晶質
シリコン膜107に含まれるニッケルがほとんど存在し
ない、即ち膜中のニッケル濃度が1×1018/cm3以下、
望ましくは1×1017/cm3以下になるように十分ゲッタ
リングする。
【0061】次いで、バリア層108をエッチングスト
ッパーとして、ゲッタリング領域109のみをエッチン
グして選択的に除去した後、フッ酸等を用いて酸化膜か
らなるバリア層108を除去する。
【0062】次いで、結晶質シリコン膜107の結晶性
を向上させることを目的として、熱酸化処理を行う。ま
ず、熱酸化処理を行う前に減圧CVD装置で20nm厚の
酸化シリコン膜(以下、HTO膜という)を成膜する。
続いて、950℃で熱酸化処理を行い結晶質シリコン膜
107を酸化して、結晶質シリコン膜107表面にシリ
コンと酸素とを結合させ酸化シリコン膜を形成する。表
面から約35nmの深さまでの結晶質シリコン膜が酸化さ
れるように加熱処理を行い、約2倍の厚さの酸化シリコ
ン膜(SiO2)が形成される。以上の熱酸化処理工程
により、HTO膜/酸化シリコン膜(シリコン膜が酸化
した部分)=20:70(nm)の比率で結晶質シリコン
膜107上に熱酸化膜(図示せず)が形成される。
【0063】次いで、熱酸化膜をエッチングして除去し
た後、熱酸化処理によって膜厚が35nm厚になった結晶
質シリコン膜をエッチングして、所望の形状の半導体層
110a〜dを形成する。
【0064】次いで、半導体層110a〜dを覆って、
ゲート絶縁膜111を形成する。なお、ゲート絶縁膜1
11を形成する前に、保持容量204となる領域の半導
体層109dに導電性を持たせ保持容量の下部電極とす
るために、半導体層109dにリンを添加してもよい。
また、ゲート絶縁膜111を形成した後、半導体層10
9d上のゲート絶縁膜111を選択的に除去して、半導
体層109dに不純物元素を添加してもよい。
【0065】半導体層111a〜dを形成した後、TF
Tのしきい値を制御するために微量な不純物元素(ボロ
ンまたはリン)のドーピングを行ってもよい。この不純
物添加工程は、半導体膜の結晶化工程の前、半導体膜の
結晶化工程の後、または、ゲート絶縁膜111a、11
1bを形成する工程の後のいずれかに行えばよい。
【0066】この後、下地絶縁膜102およびゲート絶
縁膜111に選択的なエッチングを行って、ゲート線1
01に到達するコンタクトホールを形成する。次いで、
ゲート絶縁膜111上に導電膜を形成し、パターニング
して各画素のチャネル形成領域上にゲート電極112〜
114、容量配線(保持容量の上部電極)115を形成
する。ゲート電極114は、ゲート線101とコンタク
トホールを通じて電気的に接続されている。
【0067】ゲート電極および容量配線を形成するため
の導電膜は、導電型を付与する不純物元素が添加された
ポリシリコン膜やWSix膜(x=2.0〜2.8)、A
l、Ta、W、Cr、Mo等の導電性材料およびその積
層構造により300nm程度の膜厚で形成しているが、上
記の導電性材料の単層でもよい。
【0068】ここで、半導体層110a〜dを活性層
(チャネル形成領域およびソース領域またはドレイン領
域を有する半導体層)とするTFTを形成するため、半
導体層に選択的にn型またはp型を付与する不純物元素
(以下、n型不純物元素またはp型不純物元素という)
を添加して、低抵抗のソース領域およびドレイン領域、
さらに、LDD領域を形成する。このLDD領域はソー
ス領域及びドレイン領域と同様に不純物元素が添加され
ている。こうして半導体層111a〜dにソース領域と
ドレイン領域とに挟まれたチャネル形成領域が形成され
る。
【0069】次いで、ゲート電極112〜114および
容量配線115を覆う第1の層間絶縁膜120を形成す
る。この第1の層間絶縁膜120は、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜、有機絶縁物材料
膜、またはこれらの膜を組み合わせた積層膜で形成して
もよい。
【0070】次いで、ゲート絶縁膜111、第1の層間
絶縁膜120に、半導体層110a〜dに通じるコンタ
クトホールを形成する。そして第1の層間絶縁膜120
上にコンタクトホールを通じて半導体層110a〜dに
接する導電膜を形成し、所望の形状にパターニングする
ことでそれぞれのTFTを電気的に接続するための接続
配線およびソース線121〜125を形成する。これら
の配線を形成するための導電膜はAl、W、Ti、Ti
Nを主成分とする膜、またはそれらの積層構造(本実施
例では、Tiを含むAl膜をTiで挟み込んだ3層構造
としている)を有する導電膜を厚さ500nmとなるよう
に形成し、パターニングしている。なお、ソース線12
4は保持容量上部を通って、半導体層110cと電気的
に接続されている。
【0071】図9は、ここまで形成された状態の上面図
を示したものであり、図中のA−A’線に沿った概略断
面図が図8(A)のA−A’線部分に相当し、B−B’
線に沿った概略断面図が図8(A)のB−B’線部分に
相当する。
【0072】次いで、接続配線を覆う第2の層間絶縁膜
126をアクリル等の有機絶縁膜から1000nm厚に形
成する。第2の層間絶縁膜126上にAl、Ti、W、
Cr、または黒色樹脂等の高い遮光性を持つ膜を所定の
形状にエッチングして遮光膜127を形成する。この遮
光膜127は画素の開口部以外を遮光するように網目状
に配置する。さらに、この遮光膜127を覆うように第
2の層間絶縁膜126と同じ材料からなる第3の層間絶
縁膜128を形成し、接続配線125に通じるコンタク
トホールを第2の層間絶縁膜126および第3の層間絶
縁膜128に形成する。
【0073】次いで、ITO等の透明導電膜を100nm
厚形成し、所定の形状にエッチングすることで画素電極
129を形成する。
【0074】こうして形成されたアクティブマトリクス
基板に液晶層を配向させる配向膜を形成し、公知のセル
組み技術を用いて対向電極および配向膜が形成された対
向基板とアクティブマトリクス基板とを貼り合わせた
後、液晶を注入して、封止することでアクティブマトリ
クス型液晶表示装置を完成させることができる。
【0075】(実施例2)本実施例では、結晶化処理の
際に非晶質シリコン膜に添加された触媒元素を素子領域
(特に、チャネル形成領域もしくはチャネル形成領域と
ソース領域またはドレイン領域との接合部)からゲッタ
リング領域に移動させるゲッタリング処理の他の例につ
いて、実施例1とは異なる例について図6を用いて説明
する。
【0076】実施形態に従い、ガラス基板上に結晶質シ
リコン膜107を形成する。
【0077】続いて、結晶質シリコン膜107におい
て、後に素子領域となる領域に含まれる触媒元素の濃度
を低減するためのゲッタリングを行う。
【0078】結晶質シリコン膜107上のマスク絶縁膜
106を除去せずに、開口部105から結晶質シリコン
膜107に選択的に希ガス元素を添加してゲッタリング
領域(触媒元素が移動してくる領域)を形成する。希ガ
ス元素としてはヘリウム(He)、ネオン(Ne)、ア
ルゴン(Ar)、クリプトン(Kr)、キセノン(X
e)から選ばれた一種または複数種を用いればよい。ま
た、開口部に周期表の15族に属する元素(例えば、リ
ン)を併せて添加してもよい。
【0079】希ガス元素を添加してゲッタリング領域1
07を形成した後、ゲッタリングを確実に成し遂げるた
めに加熱処理を行う。加熱処理の一例として、ロータリ
ーポンプ(ポンプの排気量:40m3/hr.)およびメカニ
カルブースターポンプ(ポンプの排気量:250m3/h
r.)で真空引きを行い1.33×10-1Paとした後、窒
素を流して炉内の酸素濃度を下げ、処理温度700℃で
12時間の第2の加熱処理を行うと、結晶質シリコン膜
107中のニッケルがゲッタリング領域へ移動し、後に
素子領域となる領域の触媒元素濃度を低減させることが
できる。
【0080】また、その他の加熱処理の例としては、R
TA法で加熱処理を行ってもよい。RTA法を用いる場
合には、加熱用のランプ光源を1〜60秒、好ましくは
30〜60秒点灯させ、それを1〜10回、好ましくは
2〜6回繰り返す。また、加熱された不活性気体を熱源
として用いてもよい。ランプ光源の発光強度および加熱
された不活性気体の温度は任意なものとするが、半導体
膜が瞬間的には600〜1000℃、好ましくは700
〜750℃程度にまで加熱され、かつ、ガラス基板に熱
が伝わって歪んだりしないような温度になるようにす
る。
【0081】ゲッタリングは、結晶質半導体膜中に含ま
れる触媒元素が熱エネルギーにより放出され、拡散によ
ってゲッタリング領域に移動する現象である。従って、
ゲッタリングは処理温度に依存し、より高温であるほど
短時間でゲッタリングが進むことになる。
【0082】こうして触媒元素の濃度が1×1017/cm3
以下にまで低減された結晶質半導体膜を得ることができ
る。本実施例は、実施例1に組み合わせて用いることが
できる。
【0083】(実施例3)本発明は、液晶表示装置だけ
でなく、電極間に発光性材料を挟んだ素子を有する発光
装置にも適用することができる。その例を図10に示
す。
【0084】図10はアクティブマトリクス駆動方式の
発光装置の構造を示す一例である。ここで示す駆動回路
部650のnチャネル型TFT652、pチャネル型T
FT653、及び画素部651のスイッチング用TFT
654、電流制御用TFT655は、本発明を用いて、
実施例1と同様にして作製されるものである。
【0085】ゲート電極608〜611の上層には、窒
化シリコン、酸化窒化シリコンからなる第1の層間絶縁
膜618が形成されている。続いて、第2の層間絶縁膜
619が形成される。
【0086】第2の層間絶縁膜619上には、窒化シリ
コンなどの無機絶縁材料から成る第3の層間絶縁膜62
0を形成している。第2の層間絶縁膜を形成している有
機樹脂材料は吸湿性があり、H2Oを吸蔵する性質を持
っている。そのH2Oが再放出されると有機化合物に酸
素を供給し、有機発光素子を劣化させる原因となるの
で、H2Oの吸蔵及び再放出を防ぐために、第2の層間
絶縁膜619の上に窒化シリコンまたは酸化窒化シリコ
ンから成る第3の層間絶縁膜620を形成する。
【0087】続いて、第3の層間絶縁膜620上に、I
TO(酸化インジウム・スズ)などの透明導電性材料で
形成する陽極621を形成し、続いて、第3の層間絶縁
膜620に開口部を形成し、開口部の底面に、半導体層
に達するコンタクトホールを形成して、各TFTを電気
的に接続する配線612〜617を形成する。
【0088】次いで、配線612〜617および陽極6
21を覆う絶縁膜として窒化シリコン膜をスパッタ法に
より形成する。その後、有機発光素子625を形成する
領域の窒化シリコン膜を除去して、バンク622を形成
する。続いて、正孔注入層、正孔輸送層、発光層などを
有する有機化合物層623、MgAgやLiFなどのア
ルカリ金属またはアルカリ土類金属などの材料を用いて
形成する陰極624とから成っている。なお、有機化合
物層623の詳細な構造は任意なものとする。
【0089】陰極624は、仕事関数の小さいマグネシ
ウム(Mg)、リチウム(Li)若しくはカルシウム
(Ca)を含む材料を用いる。好ましくはMgAg(M
gとAgをMg:Ag=10:1で混合した材料)でな
る電極を用いれば良い。他にもMgAgAl電極、Li
Al電極、また、LiFAl電極が挙げられる。さらに
その上層には、窒化シリコンまたは、DLC膜で第4の
絶縁膜626を2〜30nm、好ましくは5〜10nm
の厚さで形成する。DLC膜はプラズマCVD法で形成
可能であり、100℃以下の温度で形成することができ
る。DLC膜の内部応力は、酸素や窒素を微量に混入さ
せることで緩和することが可能であり、保護膜として用
いることが可能である。そして、DLC膜は酸素をはじ
め、CO、CO2、H2Oなどのガスバリア性が高いこと
が知られている。第4の絶縁膜626は、陰極624を
形成した後、大気解放しないで連続的に形成することが
望ましい。陰極624と有機化合物層623との界面状
態は有機発光素子の発光効率に大きく影響するからであ
る。
【0090】駆動回路部650は、nチャネル型TFT
652及びpチャネル型TFT653を有し、配線61
2、613が接続されている。これらのTFTを用いて
シフトレジスタやラッチ回路、バッファ回路などを形成
している。
【0091】画素部651では、データ配線614がス
イッチング用TFT654のソース側に接続し、ドレイ
ン側の配線615は電流制御用TFT655のゲート電
極611と接続している。また、電流制御用TFT65
5のソース側は電源供給配線617と接続し、ドレイン
側の電極616が発光素子の陽極621と接続してい
る。
【0092】図10ではスイッチング用TFT654を
マルチゲート構造とし、電流制御用TFT655にはゲ
ート電極とオーバーラップする低濃度ドレイン(LD
D)を設けている。多結晶シリコンを用いたTFTは、
高い動作速度を示すが故にホットキャリア注入などの劣
化も起こりやすい。そのため、画素内において機能に応
じて構造の異なるTFT(オフ電流の十分に低いスイッ
チング用TFTと、ホットキャリア注入に強い電流制御
用TFT)を形成することは、高い信頼性を有し、且
つ、良好な画像表示が可能な(動作性能の高い)表示装
置を作製する上で非常に有効である。
【0093】図10で示すように、TFT654、65
5を形成する半導体膜の下層側(基板601側)には、
下地絶縁膜602が形成されている。その反対の上層側
には第1の層間絶縁膜618が形成されている。一方、
有機発光素子625の下層側には第3の層間絶縁膜62
0が形成されている。陰極624上には第4の絶縁膜6
26が形成されている。TFT654、655が最も嫌
うナトリウムなどのアルカリ金属は、汚染源として基板
601や有機発光素子625が考えられるが、下地絶縁
膜602と第1の層間絶縁膜618で囲むことによりブ
ロッキングしている。一方、有機発光素子625は酸素
やH2Oを最も嫌うため、それをブロッキングするため
に第3の層間絶縁膜620および第4の絶縁膜626が
形成されている。これらは有機発光素子625が有する
アルカリ金属元素を外に出さないための機能も有してい
る。
【0094】図10で示すような構造の有機発光装置に
おいて、効率的な作製方法の一例は、ITOに代表され
る透明導電膜で作製される陽極621をスパッタ法によ
り連続成膜する工程を採用できる。有機絶縁膜からなる
第2の層間絶縁膜619の表面に著しいダメージを与え
ることなく、緻密な窒化シリコン膜または酸化窒化シリ
コン膜を形成するにはスパッタ法は適している。
【0095】以上のように、本発明を適用して形成され
たTFTと有機発光装置を組み合わせて画素部を形成
し、発光装置を完成させることができる。このような発
光装置はTFTを用いて駆動回路を同一基板上に形成す
ることもできる。
【0096】(実施例4)本発明を実施して形成された
CMOS回路や画素部はアクティブマトリクス型液晶表
示装置に用いることができる。特に、本発明により作製
された結晶質半導体膜は、十分に結晶化された結晶質半
導体膜であって、さらに、触媒元素を必要以上に高濃度
で添加されることがないため、このような結晶質半導体
膜を用いてTFTを作製すれば、オフ電流が突発的に上
昇することがなく、良好な特性を有するTFTを実現す
ることができ、さらにこのようなTFTを用いて作製さ
れた表示装置を表示部に組み込んだ良好な電気器具を実
現することができる。
【0097】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、パーソナルコンピュータ、携帯情報端
末(モバイルコンピュータ、携帯電話または電子書籍
等)などが挙げられる。それらの一例を図11、図12
及び図13に示す。
【0098】図11(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。
【0099】図11(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。
【0100】図11(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。
【0101】図11(D)はゴーグル型ディスプレイで
あり、本体2301、表示部2302、アーム部230
3等を含む。
【0102】図11(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。
【0103】図11(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。
【0104】図12(A)はフロント型プロジェクター
であり、投射装置2601、スクリーン2602等を含
む。
【0105】図12(B)はリア型プロジェクターであ
り、本体2701、投射装置2702、ミラー270
3、スクリーン2704等を含む。
【0106】なお、図12(C)は、図12(A)及び
図12(B)中における投射装置2601、2702の
構造の一例を示した図である。投射装置2601、27
02は、光源光学系2801、ミラー2802、280
4〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板280
9、投射光学系2810で構成される。投射光学系28
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図12(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
【0107】また、図12(D)は、図12(C)中に
おける光源光学系2801の構造の一例を示した図であ
る。本実施例では、光源光学系2801は、リフレクタ
ー2811、光源2812、レンズアレイ2813、2
814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図12(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
【0108】ただし、図12に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。
【0109】図13(A)は携帯電話であり、3001
は表示用パネル、3002は操作用パネルである。表示
用パネル3001と操作用パネル3002とは接続部3
003において接続されている。接続部3003におけ
る、表示用パネル3001の表示部3004が設けられ
ている面と操作用パネル3002の操作キー3006が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部3005、操作キー300
6、電源スイッチ3007、音声入力部3008を有し
ている。
【0110】図13(B)は携帯書籍(電子書籍)であ
り、本体3101、表示部3102、3103、記憶媒
体3104、操作スイッチ3105、アンテナ3106
等を含む。
【0111】図13(C)はディスプレイであり、本体
3201、支持台3202、表示部3203等を含む。
本発明のディスプレイは特に大画面化した場合において
有利であり、対角10インチ以上(特に30インチ以
上)のディスプレイには有利である。
【0112】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施形態1〜3、実施
例1〜3を組み合わせて作製された表示装置を適用して
実現することができる。
【0113】
【発明の効果】本発明で示した通り、非晶質半導体膜上
に3×109dynes/cm2以上、−3×109dynes/cm2以下
の応力を有する絶縁膜を形成し、この絶縁膜に開口部を
形成してマスク絶縁膜として用いることにより、前記非
晶質半導体膜に添加する触媒元素の濃度を高くすること
なく、結晶化しにくい形状(例えば、膜厚が厚い、凹凸
形状を有している等)の半導体膜でも十分に結晶化する
ことができる。
【0114】触媒元素の添加量を少なくすることができ
れば、結晶質半導体膜から触媒元素をするためのゲッタ
リング工程にかかる時間も短縮化することができ、また
ゲッタリング工程後まで触媒元素が残留してしまい、T
FTの特性に悪影響を及ぼすという可能性を低減するこ
とができる。
【0115】また、上記のような本発明を適用して得ら
れた良質な結晶質半導体膜を適用したTFTは、オフ電
流の突発的な上昇等の問題が解決されているため、この
ようなTFTを表示装置の画素におけるスイッチングT
FTに用いれば、信号電荷を十分に保持でき、表示ムラ
のない良好な表示を可能にする表示装置を実現すること
が可能である。
【図面の簡単な説明】
【図1】 本発明の実施の一例を示す図。
【図2】 マスク絶縁膜の応力と結晶化の関係を示す
図。
【図3】 本発明の実施の一例を示す図。
【図4】 本発明の実施の一例を示す図。
【図5】 本発明を用いて液晶表示装置を作製する工程
を示す図。
【図6】 本発明を用いて液晶表示装置を作製する工程
を示す図。
【図7】 本発明を用いて液晶表示装置を作製する工程
を示す図。
【図8】 本発明を用いて液晶表示装置を作製する工程
を示す図。
【図9】 本発明を用いて液晶表示装置を作製する工程
を示す図。
【図10】 本発明を用いて作製される発光装置の一例
を示す図。
【図11】 電気器具の一例を示す図。
【図12】 電気器具の一例を示す図。
【図13】 電気器具の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H090 HA05 HB03X HC11 HC15 HC17 HD01 LA04 2H092 HA28 KA05 MA29 NA27 5F052 AA11 AA17 AA24 CA04 DA02 EA02 EA16 FA01 FA06 FA24 JA01 JA02 5F110 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 EE03 EE04 EE05 EE09 FF35 GG01 GG02 GG13 GG25 GG32 GG47 HL01 HL03 HL04 HL12 HM15 NN03 NN22 NN23 NN24 NN27 NN34 NN42 NN44 NN45 NN46 NN48 NN72 NN73 PP02 PP03 PP10 PP29 PP31 PP34 PP35 QQ28

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】絶縁体上に非晶質半導体膜を形成する第1
    の工程と、 前記非晶質半導体膜上に絶対値が3×109dynes/cm2
    上の応力を有する絶縁膜を成膜し、開口部を設けてマス
    ク絶縁膜を形成する第2の工程と、 前記非晶質半導体膜の選択的領域に触媒元素を添加する
    第3の工程と、 加熱処理を行い、結晶質半導体膜を形成する第4の工程
    と、を含むことを特徴とする半導体装置の作製方法。
  2. 【請求項2】絶縁体上に非晶質半導体膜を形成する第1
    の工程と、 前記非晶質半導体膜の一方の表面から、絶対値が3×1
    9dynes/cm2以上の応力を加える第2の工程と、 前記非晶質半導体膜に触媒元素を添加する第3の工程
    と、 加熱処理を行い、結晶質半導体膜を形成する第4の工程
    と、を含むことを特徴とする半導体装置の作製方法。
  3. 【請求項3】絶縁体上に非晶質半導体膜を形成する第1
    の工程と、 前記非晶質半導体膜上に絶対値が3×109dynes/cm2
    上の応力を有する絶縁膜を成膜し、開口部を設けてマス
    ク絶縁膜を形成する第2の工程と、 前記非晶質半導体膜の選択的領域に触媒元素を添加する
    第3の工程と、 第1の加熱処理を行い、結晶質半導体膜を形成する第4
    の工程と、 前記結晶質半導体膜に前記マスク絶縁膜開口部から選択
    的に不純物元素を添加して加熱処理を施し、前記不純物
    元素が添加された領域に触媒元素を移動させる第5の工
    程と、を含むことを特徴とする半導体装置の作製方法。
  4. 【請求項4】絶縁体上に非晶質半導体膜を形成する第1
    の工程と、 前記非晶質半導体膜上に絶対値が3×109dynes/cm2
    上の応力を有する絶縁膜を成膜し、開口部を設けてマス
    ク絶縁膜を形成する第2の工程と、 前記非晶質半導体膜の選択的領域に触媒元素を添加する
    第3の工程と、 第1の加熱処理を行い、結晶質半導体膜を形成する第4
    の工程と、 前記マスク絶縁膜を除去し、前記結晶質半導体膜上にバ
    リア層を形成する第5の工程と、 前記バリア層上に希ガス元素を含む半導体膜を形成する
    第6の工程と、 第2の加熱処理を行い、前記結晶質半導体膜に含まれる
    触媒元素を前記半導体膜に移動させる第7の工程と、を
    含むことを特徴とする半導体装置の作製方法。
  5. 【請求項5】請求項4において、前記バリア層は、前記
    結晶質半導体膜にオゾン水を塗布することにより作製さ
    れたケミカルオキサイド膜であることを特徴とする半導
    体装置の作製方法。
  6. 【請求項6】請求項4において、前記バリア層は、前記
    結晶質半導体膜表面にプラズマ処理を行い、酸化させて
    作製される膜であることを特徴とする半導体装置の作製
    方法。
  7. 【請求項7】請求項4において、前記バリア層は、膜厚
    1〜10nmで、多孔質であることを特徴とする半導体
    装置の作製方法。
  8. 【請求項8】請求項4において、前記希ガス元素は、ア
    ルゴン(Ar)、ヘリウム(He)、ネオン(Ne)、
    キセノン(Xe)、クリプトン(Kr)から選ばれた一
    種または複数種であることを特徴とする半導体装置の作
    製方法。
  9. 【請求項9】請求項1乃至請求項8のいずれか一項にお
    いて、前記絶縁膜の応力は、引張応力であることを特徴
    とする半導体装置の作製方法。
  10. 【請求項10】請求項1乃至請求項8のいずれか一項に
    おいて、前記絶縁膜の応力は、圧縮応力であることを特
    徴とする半導体装置の作製方法。
  11. 【請求項11】請求項1乃至請求項10のいずれか一項
    において、前記触媒元素は、ニッケル、鉄、コバルト、
    ルテニウム、ロジウム、パラジウム、オスミウム、イリ
    ジウム、白金、銅、金から選ばれた一種または複数種の
    元素であることを特徴とする半導体装置の作製方法。
JP2001351808A 2001-11-16 2001-11-16 半導体装置の作製方法 Expired - Fee Related JP4326734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351808A JP4326734B2 (ja) 2001-11-16 2001-11-16 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001351808A JP4326734B2 (ja) 2001-11-16 2001-11-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003151905A true JP2003151905A (ja) 2003-05-23
JP2003151905A5 JP2003151905A5 (ja) 2005-08-04
JP4326734B2 JP4326734B2 (ja) 2009-09-09

Family

ID=19164070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351808A Expired - Fee Related JP4326734B2 (ja) 2001-11-16 2001-11-16 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4326734B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155250A1 (ja) * 2010-06-07 2011-12-15 シャープ株式会社 結晶性半導体膜の製造方法、半導体装置、および表示装置
JP2012182466A (ja) * 2005-06-10 2012-09-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2016021503A (ja) * 2014-07-15 2016-02-04 独立行政法人国立高等専門学校機構 ゲルマニウム層付き基板の製造方法及びゲルマニウム層付き基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182466A (ja) * 2005-06-10 2012-09-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013012748A (ja) * 2005-06-10 2013-01-17 Semiconductor Energy Lab Co Ltd 半導体装置及び発光装置
WO2011155250A1 (ja) * 2010-06-07 2011-12-15 シャープ株式会社 結晶性半導体膜の製造方法、半導体装置、および表示装置
JP2016021503A (ja) * 2014-07-15 2016-02-04 独立行政法人国立高等専門学校機構 ゲルマニウム層付き基板の製造方法及びゲルマニウム層付き基板

Also Published As

Publication number Publication date
JP4326734B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
JP5106136B2 (ja) 半導体装置の作製方法
US7033871B2 (en) Method of manufacturing semiconductor device
JP4798907B2 (ja) 半導体装置
JP4854866B2 (ja) 半導体装置の作製方法
JP2003051446A (ja) 半導体装置の作製方法
US20020098628A1 (en) Semiconductor device and method of manufacturing the same
JP4718700B2 (ja) 半導体装置の作製方法
JP2002324808A (ja) 半導体装置およびその作製方法
US7297579B2 (en) Semiconductor device and manufacturing method thereof
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP4216003B2 (ja) 半導体装置の作製方法
JP2002359191A (ja) 半導体装置の作製方法
JP4176362B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP5042133B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP5153921B2 (ja) 表示装置、及び携帯情報端末
JP4837871B2 (ja) 半導体装置の作製方法
JP4137555B2 (ja) 半導体装置の作製方法
JP2003031589A (ja) 半導体装置およびその作製方法
JP5685633B2 (ja) 表示装置
JP5386626B2 (ja) 表示装置
JP2002252352A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees