JP5042133B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5042133B2
JP5042133B2 JP2008155203A JP2008155203A JP5042133B2 JP 5042133 B2 JP5042133 B2 JP 5042133B2 JP 2008155203 A JP2008155203 A JP 2008155203A JP 2008155203 A JP2008155203 A JP 2008155203A JP 5042133 B2 JP5042133 B2 JP 5042133B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
crystalline semiconductor
laser beam
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008155203A
Other languages
English (en)
Other versions
JP2008263218A (ja
Inventor
節男 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008155203A priority Critical patent/JP5042133B2/ja
Publication of JP2008263218A publication Critical patent/JP2008263218A/ja
Application granted granted Critical
Publication of JP5042133B2 publication Critical patent/JP5042133B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、結晶質半導体をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いて作製された薄膜トランジスタ(Thin Film Transistor:TFT)の作製方法に関する。特に、レーザ光を照射することで良好な結晶性を有する半導体膜を得る方法に関する。
高精細な表示が可能なアクティブマトリクス型液晶表示装置がさかんに作製されている。アクティブマトリクス型液晶表示装置は、画素部の各画素に液晶を駆動させるためのスイッチング用素子としてTFTが形成されており、画素部に形成されたTFTでオンオフの切り替えることにより液晶の配向を変化させて、表示をしている。
なかでも電界効果移動度の高い結晶質半導体膜(代表的には、ポリシリコン膜)は、キャリアの移動が高速であるため、このような結晶質半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることで、高解像度でも画像データの書き込みに対応でき、高速動作が要求される駆動回路を画素部と同一の基板上に設けることも可能となり、実用化されつつある。
しかし、液晶表示装置に対する市場の要求は、さらなる高精細化、高輝度化、低コスト化と高まってゆくばかりである。液晶表示装置のコストを低下させるため、低温で処理する必要がある。石英基板は基板自体の値段が高く、高温処理するためには、電力等製造コストがかかってしまい、最終的な製品としての液晶表示装置の価格も自然と高くなってしまうという問題があった。
そこで、低温で良好な半導体膜を得るための方法として、レーザ光照射、触媒元素を用いる結晶化方法がとられてきた。
半導体膜にレーザを照射して半導体膜を結晶化させたり、結晶性を高めたりすることができる。レーザ光のエネルギーにより半導体膜は溶融し、半導体膜は無数の核を形成し、各々の核が主に半導体膜の膜面に平行な方向に成長して結晶粒を作って固化する。これらの結晶粒の成長において、隣接する結晶粒が互いに衝突することにより、半導体膜厚と同程度の高さを有する凸部が半導体膜に形成されてしまう。しかし、このような凸部ができるような条件でのレーザ光照射処理により、電界効果移動度の高い半導体膜が得られることが知られている。
上記のような表面に凸部ができるような条件でのレーザ光照射処理より得られた半導体膜を凸部が残った状態でチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いてTFTを作製した場合、半導体膜の表面の荒れは、後に半導体層上に形成されるゲート絶縁膜、ゲート電極に反映され、素子特性がばらつくといった問題があった。また、凸部は半導体層の膜厚が厚くなってしまうため、TFTのオフ動作時にリークが起こりやすくなる(TFTがオフ動作時に流れるドレイン電流が高くなってしまう)、電界集中が起こりオフ電流があがってしまう等の問題があった。さらに、半導体層とゲート絶縁膜との界面が荒れていると、チャネル形成領域を流れるキャリア(電子)がトラップされてしまい、固定電荷となりしきい値電圧を変動させ、信頼性低下の要因となっていた。
そこで、良好な特性を有するTFTを実現するために、製造工程を増加、複雑化させることなく、さらに、結晶性を低下させることなく半導体層を平坦化する方法、また、半導体層表面を平坦化させゲート絶縁膜との界面を安定させる方法を実現することを目的としている。
また、このような半導体層を用いて実現されたTFTを回路やスイッチング素子に用いて作製された液晶表示装置に代表される半導体装置の作製方法を実現することを目的としている。
そこで、本発明は、絶縁表面上に半導体膜を形成する第1の工程と、 前記半導体膜表面に酸化膜を形成する第2の工程と、前記半導体膜にレーザ光を照射する第3の工程と、を含む半導体装置の作製方法であって、前記第3の工程では、窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気において、第1条件、第2条件および第3条件のレーザ光を順に照射し、前記第1条件のレーザ光は、第1のエネルギー密度、第1のパルス幅であって、前記第2条件のレーザ光は、エネルギー密度、波長およびパルス幅が前記第1条件より低い条件であり、前記第3条件のレーザ光は、前記第1の条件のエネルギー密度より30〜60mJ/cm2高い条件であることを特徴としている。
窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気において、第1条件のレーザ光を照射することにより、半導体膜を結晶化することができる。なお、第1条件のレーザ光照射により得られる結晶性半導体膜の表面は凸部を有している。
続いて、同一の雰囲気の処理室において、第1条件のレーザ光が照射された領域に第2条件のレーザ光を照射する。これにより、第1条件のレーザ光を照射する前に半導体膜上に形成された酸化膜を除去することができる。
続いて、同一の雰囲気の処理室において、第2条件のレーザ光が照射され酸化膜が除去された領域に第3条件のレーザ光を照射する。これにより、結晶質半導体膜の表面を平坦化することができる。
本発明は、半導体膜の結晶化もしくは結晶性の向上のために第1条件のレーザ光照射を行った後、同一の雰囲気の処理室で第1条件のレーザ光照射が行われた領域に第2条件のレーザ光を照射することにより、酸化膜を除去することができる。また続けて、同一の雰囲気の処理室で第2条件のレーザ光が照射され酸化膜が除去された領域に第3条件のレーザ光を照射することにより、結晶質半導体膜表面を平坦化することができる。第1条件のレーザ光照射、第2条件のレーザ光照射、第3条件のレーザ光照射の順に半導体膜にレーザ光を照射することにより、結晶化〜平坦化までの処理を処理室の雰囲気を入れ替えることなく行うことができ、作業時間の短縮をすることができる。
また、半導体膜の結晶化〜平坦化までの処理を大気解放することなく連続的に行うことができるため、処理基板が汚染されることもない。
このように、本発明を用いて半導体層の平坦化を行うことにより、半導体膜の表面の荒れにより生じていた素子特性のばらつき(半導体層の膜厚が部分的に厚くなってしまうためTFTのオフ動作時にリークが起こりやすくなる、電界集中が起こりオフ電流があがってしまう等)に関する問題を解決することができる。
さらに、半導体層とゲート絶縁膜との界面が良好になるため、トラップされるキャリアが少なくなり、しきい値電圧の変動を抑えることができ、信頼性を向上させることができる。
また、本発明を適応して作製された半導体膜を用いてTFTを作製することにより、オフ電流が低く信頼性の高いTFTを実現することができるようになる。
(実施形態1)
図1を用いて、本発明の3条件のレーザ光を連続的に照射することにより結晶質半導体膜を形成し、その表面の凸部を平坦化する方法について説明する。
まず、ガラス基板10上に下地絶縁膜(図示せず)、非晶質半導体膜11を形成する。半導体膜としては、シリコンもしくはSixGe1-x(0<x<1)を用いることができる。本実施形態では、シリコン膜を用いることとする。次いで、レーザアニールの前処理として、非晶質半導体膜をオゾン水により洗浄し、非晶質半導体膜表面に酸化膜(図示せず)を形成する。
次いで、窒素雰囲気において、それぞれの条件を満たすように設けられた光学系(18a〜18c)を通して、非晶質半導体膜に3条件のレーザ光を連続的に照射する。なお、雰囲気は窒素以外にも、不活性気体や水素から選ばれた気体、またはこれらの混合気体を用いることができる。
まず、第1条件のレーザ光12の照射を行う。第1条件のレーザ光としてエキシマレーザなどの気体レーザ、Nd:YAGレーザ、YLFレーザなどの固体レーザを用いればよい。また、エネルギー密度は、300〜500mJ/cm2、パルス幅は、20〜30nsとした。このような第1条件のレーザ光を照射して非晶質半導体膜の結晶化を行い、結晶質半導体膜13を形成する。非晶質半導体膜上に酸化膜がある状態または酸化されやすい状態でレーザ光を照射すると、結晶化されたときに、表面に凸部ができる。また、結晶質半導体膜表面に凸部ができるようなレーザ光照射処理を行うと、得られる結晶質半導体膜の特性がよくなることがしられている。したがって、第1条件のレーザ光照射処理後の結晶質半導体膜13表面には、凸部がある。なお、酸化膜は、まだ結晶質半導体膜13上に残っている。
次いで、第1条件のレーザ光が照射された領域に第2条件のレーザ光14の照射を行う。第2条件のレーザ光として、第1条件のレーザ光より波長、エネルギー密度、およびパルス幅が小さいレーザ光として、紫外領域または真空紫外領域の波長の光を発振するレーザを用いる。例えば、ArFレーザ、KrFレーザなど短波長のエキシマレーザを用いればよい。また、YAGレーザの第4高調波の光を用いてもよい。このような第2条件のレーザ光を照射して、第1条件のレーザ光照射により得られた結晶質半導体膜上の酸化膜のアブレーションを行い、結晶質半導体膜15を露出させる。なお、本明細書において、「アブレーション」とは、「高強度のレーザ光をある材料に照射して表面および表面近傍に吸収されたエネルギーにより、材料の表面層が吹き飛ばされること」をいう。
次いで、第2条件のレーザ光が照射され酸化膜がアブレーションされた領域に第3条件のレーザ光16の照射を行う。第3条件のレーザ光として、エキシマレーザなどの気体レーザ、Nd:YAGレーザ、YLFレーザなどの固体レーザを用いればよい。また、エネルギー密度は、第1条件より30〜60mJ/cm2大きくなるようにする。このように、表面の酸化膜が除去された状態で第3条件のレーザ光を照射することにより、表面が平坦化された結晶質半導体膜17を形成される。
第2条件のレーザ光照射は、半導体(シリコン)膜表面に形成された酸化膜除去を目的として行っている。シリコン膜表面に形成された酸化膜の除去は、例えば希フッ酸に表面に酸化膜が形成された半導体膜を浸して、酸化膜を除去するというようにウエットのプロセスで行っていた。しかし、本発明を用いれば、半導体膜の結晶化もしくは結晶性の向上のための第1条件のレーザ光照射を行った領域に、同一の雰囲気の処理室において連続的に第2条件のレーザ光照射を行って酸化膜をアブレーションし、その後、同一の雰囲気の処理室で第2条件のレーザ光を照射して酸化膜がアブレーションされた領域に第3条件のレーザ光を照射して結晶質半導体膜表面を平坦化することができるため、雰囲気の入れ替えの必要もなく、作業時間を短縮することができる。
(実施形態2)
本実施形態では、結晶化を促進する元素(以下、触媒元素という)を用いて結晶質半導体膜を形成した後、結晶性をさらに向上させるために、本発明を用いる例について説明する。なお、本実施形態に示す触媒元素を用いる半導体膜の結晶化方法は、特願平7−130652号公報で開示された技術である。
ガラス基板100上に窒化酸化シリコン膜からなる下地絶縁膜101と非晶質半導体膜102を形成する。下地絶縁膜の膜厚は200nm、非晶質半導体膜の膜厚は200nmとし、大気解放せずに連続的に成膜することが可能である。連続的に成膜することにより、汚染を防ぐことができる。なお、石英基板を用いる場合は、下地絶縁膜の形成は省略することができる。
次いで、非晶質半導体膜102に触媒元素を添加する。本実施形態では、触媒元素としてニッケルを用い、ニッケルを含む水溶液(酢酸ニッケル水溶液)をスピンコート法で塗布し、触媒元素含有層103を形成する。本実施形態では、触媒元素としてニッケルを用いたが、触媒元素として使用可能な元素としては、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)といった元素がある。なお、添加方法は、スピンコート法以外に、スパッタ法や蒸着法など他の方法を用いてもよい。
次に、結晶化の工程に先立ち、400〜500℃で1時間程度の加熱処理を行い、水素を膜中から脱離させた後、500〜650℃で4〜12時間の加熱処理を行い、半導体膜の結晶化処理を行って結晶質半導体膜104を形成する。
次いで、結晶質半導体膜の表面に、酸化膜105を形成する。酸化膜を形成する方法としては、オゾン含有水溶液、硫酸、塩酸もしくは硝酸などと過酸化水素水を混合させた水溶液で処理したり、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成したりしてもよい。また、プラズマCVD法やスパッタ法や蒸着法などで酸化膜を堆積して酸化膜を形成しても良い。
ここで、実施形態1にしたがって、3条件のレーザ光照射処理を行い、半導体膜の結晶性を向上、酸化膜105の除去および半導体膜表面の平坦化を行い、表面が平坦化された結晶質半導体膜106を形成する(図2(C)〜図2(E))
結晶質半導体膜を平坦化した後、結晶質半導体膜106に残存する触媒元素の濃度を低減する工程を行う。結晶質半導体膜106には触媒元素が1×1019/cm3以上の濃度で含まれていると考えられる。触媒元素が残留したままの結晶質半導体膜106を用いてTFTを作製することは可能であるが、触媒元素が半導体層の欠陥に偏析してしまい、オフ電流値が突発的に上昇してしまうという問題があった。そこで、結晶質半導体膜106から触媒元素を除去し、1×1017/cm3以下、好ましくは1×1016/cm3以下の濃度にまで低減することを目的とした加熱処理を行う。
結晶質半導体膜106に残留する触媒元素の濃度を1×1017/cm3以下、好ましくは1×1016/cm3以下にまで低減させるために行う処理をゲッタリングという。ゲッタリングは、周期表の15族に属する元素(代表的にはリン)用いる方法を、希ガス元素を用いる方法のいずれでもよい。
ここでは、希ガスを添加したゲッタリングサイトに触媒元素を移動させる方法を説明する。
平坦化が終了したら、結晶質半導体膜106の表面に、バリア層107を形成する。バリア層107は、後にバリア層107上に設けるゲッタリングサイト108をエッチングにより除去する際に、結晶質半導体層106がエッチングされないように設けている層である。
バリア層107は、厚さ1〜10nm程度とし、簡便にはオゾン水で結晶質半導体膜を処理することにより形成されるケミカルオキサイドをバリア層とすればよい。他の例としては、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液をもちいても同様にケミカルオキサイドを形成することができる。また、他のバリア層の例として、酸化雰囲気中でのプラズマ処理や酸素含有雰囲気中で紫外線照射を行いオゾンを発生させて酸化処理を行い、バリア層を形成してもよい。さらに、別の例としてクリーンオーブンを用い、200〜350℃程度に加熱してから薄い酸化膜を形成してバリア層としてもよい。
次いで、バリア層107上にスパッタ法でゲッタリングサイト108を形成する。ゲッタリングサイト108としては、希ガスを1×1020/cm3以上の濃度で含む半導体膜、代表的には、非晶質シリコン膜を25〜250nmの厚さで形成する。ゲッタリングサイト108は、ゲッタリング工程終了後にエッチングにより除去するため、結晶質半導体膜106とのエッチングの選択比が大きくなるように密度の低い膜とするのが好ましい。
ゲッタリングサイト108は、Arを50sccm、成膜パワーを3kW、基板温度を150℃、成膜圧力を0.2〜1.0Paとしてスパッタ法により成膜する。このようにして、希ガス元素を1×1019〜1×1022/cm3の濃度で含むゲッタリングサイト108を形成することができる。なお、希ガス元素は半導体膜中では、不活性であるため結晶質半導体膜106に悪影響を及ぼすことはなく、ゲッタリングを行うことができる。
次いで、ゲッタリングを確実に成し遂げるための加熱処理を行う。加熱処理は、炉を用いる加熱処理方法や、熱源にランプまたは加熱された気体を用いるRTA法で行えばよい。炉を用いる場合には、窒素雰囲気中にて450〜600℃で0.5〜12時間の加熱処理をすればよい。RTA法を用いる場合には、半導体膜が瞬間的に600〜1000℃程度まで加熱されるようにすればよい。
このような加熱処理により、結晶質半導体膜106に残留している触媒元素がゲッタリングサイト108に移動し、結晶質半導体膜106の触媒元素の濃度は、1×1017/cm3以下、好ましくは1×1016/cm3以下にまで低減することができる。なお、ゲッタリングのための加熱処理の際に、ゲッタリングサイト108は結晶化することはない。これは、希ガス元素が加熱処理中も放出されずにゲッタリングサイトに残存しているためと思われる。
ゲッタリング処理が終了したら、ゲッタリングサイト108をエッチングにより除去する。エッチングはClF3によるプラズマを用いないドライエッチング、あるいはヒドラジンやテトラエチルアンモニウムハイドロオキサイド((CH34NOH)を含む水溶液などアルカリ溶液によるウェットエッチングを用いることができる。なお、このエッチング工程において、バリア層107は結晶質半導体膜106がエッチングされるのを妨げるエッチングストッパーとして機能する。また、ゲッタリングサイト108のエッチングによる除去が終わったら、バリア層107はフッ酸等で除去すればよい。
このように、本発明を用いて結晶質半導体膜の平坦化を行い、平坦化処理後に触媒元素のゲッタリングを行うことで、結晶性がよく、触媒元素濃度が低減された良好な結晶質半導体膜を得ることができる。これは、触媒元素を用いた結晶化処理後に結晶性を向上させるために行うレーザ光照射処理により、半導体膜表面に凸部が形成されてしまうという問題を本発明を用いて結晶質半導体膜を平坦化することにより、凸部に偏析してしまっていた分の触媒元素を十分にゲッタリングサイトに移動することができるためである。
本発明では、レーザ光照射処理工程において、第3の条件で半導体膜を平坦化しているため、半導体膜の凸部に偏析しやすい性質の触媒元素を除去しやすくなっている。
(実施形態3)
本実施形態では、実施形態2とは異なる触媒元素を用いる結晶化方法で結晶質半導体膜を形成した後、本発明を適応して結晶性をさらに向上する例について説明する。なお、本実施形態で開示する触媒元素を用いた半導体膜の結晶化方法は、特願平10−247735号で開示された技術である。
ガラス基板200上に、下地絶縁膜201および非晶質半導体膜202を形成する。なお、下地絶縁膜201および非晶質半導体膜202は、大気解放せずに連続的に形成することができる。また、石英基板を用いる場合には、下地絶縁膜201の形成を省略することができる。
次いで、非晶質半導体膜202上に絶縁膜からなるマスク203を形成する。
マスク203は、半導体膜の選択的な領域に触媒元素が添加できるように、1μm以上の開口部を有している。
次に重量換算で100ppmの触媒元素を含む水溶液(本実施形態ではニッケルを含む酢酸ニッケル水溶液)をスピンコート法で塗布し、触媒元素含有層204を形成する。触媒元素を添加する方法は、スピンコート法に限らず、蒸着法、スパッタ法などを用いてもかまわない。
また、触媒元素として使用可能な元素としては、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)といった元素がある。
次いで、結晶化の工程に先立ち、400〜500℃で1時間程度の加熱処理工程を行う。この加熱処理により、半導体膜中の水素を脱離させた後、500〜650℃で6〜16時間の加熱処理を行って半導体膜を結晶化させ、結晶質半導体膜205を形成する。
次いで、結晶質半導体膜205の表面に、酸化膜206を形成する。酸化膜206を形成する方法としては、オゾン含有水溶液、硫酸、塩酸もしくは硝酸などと過酸化水素水を混合させた水溶液で処理したり、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成したりしてもよい。また、プラズマCVD法やスパッタ法や蒸着法などで酸化膜を堆積して酸化膜を形成しても良い。
ここで、実施形態1にしたがって、3条件のレーザ光照射処理を行い、半導体膜の結晶性を向上、酸化膜206の除去および半導体膜表面の平坦化を行い、表面が平坦化された結晶質半導体膜207を形成する(図3(C)〜図3(E))
平坦化工程が終了したら、結晶質半導体膜207に残留している触媒元素の濃度を低減するための加熱処理(ゲッタリング)を行う。ゲッタリングの方法は、周期表の15族に属する元素(代表的にはリン)用いる方法、または希ガスを添加したゲッタリングサイトに触媒元素を移動させる方法のいずれを用いてもよい。
本実施形態では、リンを用いたゲッタリング方法について説明する。
ゲッタリングサイトとなる選択された領域にリンを添加するためにマスク208を形成し、結晶質半導体膜207にリンを添加してゲッタリングサイト209を形成する。次いで、触媒元素をゲッタリングサイト209に移動させるための加熱処理を行う。
触媒元素をゲッタリングサイト209に移動させるための加熱処理は、炉を用いる加熱処理方法や、熱源にランプまたは加熱された気体を用いるRTA法で行えばよい。炉を用いる場合には、窒素雰囲気中にて450〜600℃で0.5〜12時間の加熱処理をすればよい。RTA法を用いる場合には、半導体膜が瞬間的に600〜1000℃程度まで加熱されるようにすればよい。
このような加熱処理により、結晶質半導体膜207に残留している触媒元素がゲッタリングサイト208に移動し、結晶質半導体膜207の触媒元素の濃度は、1×1017/cm3以下、好ましくは1×1016/cm3以下にまで低減することができる。
ゲッタリング工程が終了したら、触媒元素の濃度が1×1017/cm3以下に低減された領域の結晶質半導体膜207を半導体層に用いるために、所望の形状にパターニングする。なお、触媒元素が高濃度で含まれたゲッタリングサイトは、半導体層形成のためのパターニング工程の際に除去すればよい。
このように、本発明を用いて結晶質半導体膜の平坦化を行い、平坦化処理後に触媒元素のゲッタリングを行うことで、結晶性がよく、触媒元素濃度が低減された良好な結晶質半導体膜を得ることができる。これは、触媒元素を用いた結晶化処理後に結晶性を向上させるために行うレーザ光照射処理により、半導体膜表面に凸部が形成されてしまうという問題を本発明を用いて結晶質半導体膜を平坦化することにより、凸部に偏析してしまっていた分の触媒元素を十分にゲッタリングサイトに移動することができるためである。
このように本発明を用いることにより、結晶質半導体膜中の触媒元素濃度を十分に低減することができ、特性のよい結晶質半導体膜を得ることができる。また、このような半導体膜を用いてTFTを作製することにより、オフ電流が低く信頼性の高いTFTを実現することができるようになる。
本発明の実施例を図4〜図6を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に説明する。
本実施例では、ガラス基板上に設ける下地絶縁膜301として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地絶縁膜301の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される第1酸化窒化シリコン膜(組成比Si=32%、O=27%、N=24%、H=17%)を膜厚50nmで形成する。次いで、下地絶縁膜301のニ層目としては、プラズマCVD法を用い、SiH4及びN2Oを反応ガスとして成膜される第2酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を膜厚100nmで形成する。
次いで、下地絶縁膜301上にプラズマCVD法を用いた非晶質シリコン膜を50nmの膜厚で形成する。次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
次いで、加熱処理を行い半導体膜を結晶化させて結晶質半導体膜を形成する。
この加熱処理は、電気炉の加熱処理または強光の照射を用いればよい。電気炉の加熱処理で行う場合は、500℃〜650℃で4〜24時間で行えばよい。ここでは脱水素化のための加熱処理(500℃、1時間)の後、結晶化のための加熱処理(550℃、4時間)を行って結晶質シリコン膜を得る。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。
次いで、連続で3条件のレーザ光の照射を窒素雰囲気において行う。第1条件のレーザ光照射は、結晶性を向上させるために結晶粒内に残される欠陥を補修する目的で行う。レーザ光にはエキシマレーザ光や、YAGレーザの第2高調波、第3高調波、第4高調波の光のいずれかを用いればよい。ここでは、第1条件として、XeClレーザ(波長308nm)を用い、繰り返し周波数30Hz、エネルギー密度400mJ/cm2、パルス幅30nsでレーザ光照射を行う。
次いで、第2条件のレーザ光照射を行う。第2条件のレーザ光照射は、第1条件のレーザ光照射処理前に半導体膜表面に形成した酸化膜を除去するために行う。第2条件のレーザ光には、第1条件のレーザ光より、波長、エネルギー密度およびパルス幅の小さいレーザを用いればよく、特に波長248nm以下、パルス幅5ns以下のレーザを用いるのが好ましい。ここでは、第2条件として、ArFレーザ(波長193nm)を用い、繰り返し周波数30Hz、エネルギー密度300mJ/cm2、パルス幅5nsでレーザ光照射を行う。
次いで、第3条件のレーザ光照射を行う。第3条件のレーザ光照射は、第1条件のレーザ光照射の際に形成された半導体膜表面の凸部を平坦化する目的で行う。レーザ光にはレーザ光にはエキシマレーザ光や、YAGレーザの第2高調波、第3高調波の光のいずれかを用いればよい。また、エキシマレーザ光に代えて紫外光ランプから発する光を用いてもよい。なお、第3条件のレーザ光のエネルギー密度は、第1条件のレーザ光のエネルギー密度より大きくし、好ましくは30〜60mJ/cm2大きくする。ここでは、XeClレーザ(波長308nm)を用い、繰り返し周波数30Hz、エネルギー密度430mJ/cm2、パルス幅30nsで第3のレーザ光の照射を行う。第3条件のレーザ光照射により、半導体膜表面における凹凸のP―V値は6nm以下となる。
このように半導体層の表面を平坦化することができるため、電界集中等の問題を解決することができ、さらに、膜厚が安定するため、オフ電流を低減することもできる。
次いで、得られた結晶質シリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して分離された第1乃至第4の半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
また、第1乃至第4の半導体層を形成した後、TFTのしきい値(Vth)を制御するためにp型あるいはn型を付与する不純物元素を添加してもよい。なお、半導体に対してp型を付与する不純物元素には、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)など周期律第13族元素が知られている。なお、半導体に対してn型を付与する不純物元素としては周期表15族に属する元素、典型的にはリン(P)または砒素(As)が知られている。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜306となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
本発明の3条件のレーザ光を順に照射して行う結晶化(または結晶性の向上)
〜平坦化までの処理により、半導体層の表面は平坦化されているため、半導体層とゲート絶縁膜との界面が安定し良好になり、これはTFTの信頼性の向上につながる。
次いで、図4(A)に示すように、ゲート絶縁膜306上に膜厚20〜100nmの第1の導電膜307と、膜厚100〜400nmの第2の導電膜308と、膜厚20〜100nmの第3の導電膜309を積層形成する。本実施例では、ゲート絶縁膜306上に膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとチタンの合金(Al−Ti)膜、膜厚30nmのチタン膜を順次積層した。
第1〜第3の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第1〜第3の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。例えば、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとチタンの合金(Al−Ti)膜に代えてアルミニウムとシリコンの合金(Al−Si)膜を用いてもよいし、第3の導電膜のチタン膜に代えて窒化チタン膜を用いてもよい。また、3層構造に限定されず、例えば、窒化タンタル膜とタングステン膜との2層構造であってもよい。
次に、図4(B)に示すように光露光工程によりレジストからなるマスク310〜314を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4、CCl4などを代表とする塩素系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用いることができる。
用いるエッチング用ガスに限定はないが、ここではBCl3とCl2とO2とを用いることが適している。それぞれのガス流量比を65sccm/10sccm/5sccmとし、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)
電力を投入してプラズマを生成して117秒のエッチングを行う。基板側(試料ステージ)にも300WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりAl膜及びTi膜をエッチングして第1の導電層の端部をテーパー形状とする。
この後、第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25sccm/25sccm/10sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではAl膜、Ti膜、及びW膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
この第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層、第2の導電層、及び第3の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層と第3の導電層とから成る第1の形状のゲート電極315〜319(第1の電極315a〜319a、第2の電極315b〜319bおよび第3の電極315c〜319c)を形成する。ゲート絶縁膜の第1の形状のゲート電極315〜319で覆われない領域は20〜50nm程度エッチングされ薄くなる。
次に、レジストからなるマスク310〜314を除去せずに図4(C)に示すように第2のエッチング処理を行う。エッチング用ガスにBCl3とCl2を用い、それぞれのガス流量比を20sccm/60sccmとし、1.2Paの圧力でコイル型の電極に600WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)には100WのRF(13.56MHz)電力を投入する。この第3のエッチング条件により第1の形状のゲート電極の第2の電極及び第3の電極をエッチングする。こうして、上記第3のエッチング条件によりチタンを微量に含むアルミニウム膜及びチタン膜を異方性エッチングして第2の形状のゲート電極320〜324(第1の電極320a〜324a、第2の電極320b〜324bおよび第3の電極320c〜324c)
を形成する。ゲート絶縁膜の第2の形状のゲート電極320〜324で覆われない領域は若干エッチングされ薄くなる。
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素(以下、n型不純物元素という)を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。n型不純物元素として、典型的にはリン(P)または砒素(As)を用いる。この場合、第2の形状のゲート電極320〜324がn型不純物元素に対するマスクとなり、自己整合的に第1の濃度のn型不純物領域325〜328が形成される。第1の濃度のn型不純物領域325〜328には1×1016〜1×1017/cm3の濃度範囲でn型不純物元素が添加される。
なお、本実施例ではレジストからなるマスクを除去せずに第1のドーピング処理を行ったが、レジストからなるマスクを除去した後、第1のドーピング処理を行ってもよい。
次いで、レジストからなるマスクを除去した後、図5(A)に示すようにレジストからなるマスク329、330を形成し第2のドーピング処理を行う。マスク335は駆動回路のnチャネル型TFTの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク330は画素部のTFTを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクである。
第2のドーピング処理は、第2の形状のゲート電極320〜324及びゲート絶縁膜の膜厚の差を利用して各半導体層に不純物領域を行う。勿論、マスク329、330で覆われた領域にはリン(P)は添加されない。こうして、第2の濃度のn型不純物領域335、336と第3の濃度のn型不純物領域331〜334が形成される。第3の濃度のn型不純物領域331〜334には1×1020〜1×1021/cm3の濃度範囲でn型不純物元素を添加されている。また、第2の濃度のn型不純物領域はゲート絶縁膜の膜厚差により第3の濃度のn型不純物領域よりも低濃度に形成され、1×1018〜1×1019/cm3の濃度範囲でn型不純物元素が添加されることになる。
次いで、レジストからなるマスク329、330を除去した後、新たにレジストからなるマスク337、338を形成して図5(B)に示すように第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTを形成する半導体層にp型の導電型を付与する不純物元素(以下、p型不純物元素という)が添加された第1の濃度のp型不純物領域341及び第2の濃度のp型不純物領域339、340を形成する。第1の濃度のp型不純物領域は第2の形状のゲート電極と重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でp型不純物元素が添加されるようにする。また、第2の濃度のp型不純物領域339、340には1×1020〜1×1021/cm3の濃度範囲でp型不純物元素が添加されるようにする。なお、第2の濃度のp型不純物領域339には先の工程でリン(P)が添加された領域であるが、p型不純物元素の濃度がその1.5〜3倍添加されていて導電型はp型となっている。
なお、第2の濃度のp型不純物領域342、343及び第1の濃度のp型不純物領域344は画素部において保持容量を形成する半導体層に形成される。
以上までの工程でそれぞれの半導体層にn型不純物領域またはp型不純物領域が形成される。第2の形状のゲート電極320〜322は各TFTのゲート電極となる。また、第2の形状の電極323は画素部において保持容量を形成する一方の電極となる。さらに、第2の形状の電極324は画素部においてソース配線を形成する。
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。不純物元素を活性化する工程は、ランプ光源もしくは加熱された気体を熱源に用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた加熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、活性化工程において第2の導電層が耐え得る加熱処理条件とすることが重要である。
上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む第3の濃度のn型不純物領域331〜333及び第2の濃度のp型不純物領域339、342にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。その結果、チャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。実施形態2または3に示した方法のように半導体膜の平坦化処理直後の工程で、1度目のゲッタリングが行われている場合は、リンによるゲッタリングは2度目のゲッタリングとなる。また、1度目のゲッタリングで十分ゲッタリングができている場合には、特に2度目のゲッタリングを行う必要はない。
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
次いで、窒化シリコン膜からなる第1の層間絶縁膜345を形成して加熱処理(300〜550℃で1〜12時間の加熱処理)を行い、半導体層を水素化する工程を行う。(図5(C))この工程は第1の層間絶縁膜345に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜(図示しない)の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第2の導電層が耐え得る加熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
次いで、第1の層間絶縁膜345上に有機絶縁物材料から成る第2の層間絶縁膜346を形成する。本実施例では膜厚1.6μmのアクリル樹脂膜を形成する。次いで、ソース配線324に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。
本実施例では第1の層間絶縁膜をエッチングストッパーとして第2の層間絶縁膜をエッチングした後、絶縁膜(図示しない)をエッチングストッパーとして第1の層間絶縁膜をエッチングしてから絶縁膜(図示しない)をエッチングした。
その後、Al、Ti、Mo、Wなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、配線347〜352、画素電極353が形成される。
以上の様にして、pチャネル型TFT401、nチャネル型TFT402を有する駆動回路405と、nチャネル型TFT403、保持容量404とを有する画素部406を同一基板上に形成することができる(図6)。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
駆動回路405のpチャネル型TFT401にはチャネル形成領域354、第2の形状のゲート電極320の第1の電極320aと一部が重なる第2の濃度のp型不純物領域341とソース領域またはドレイン領域として機能する第1の濃度のp型不純物領域339、340とを有している。nチャネル型TFT402にはチャネル形成領域355、第2の形状のゲート電極321の第1の電極321aと一部が重なる第2の濃度のn型不純物領域335とソース領域またはドレイン領域として機能する第3の濃度のn型不純物領域332とを有している。このようなnチャネル型TFT及びpチャネル型TFTによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、nチャネル型TFT402の構造が適している。
画素部406の画素TFT403(nチャネル型TFT)にはチャネル形成領域356、第2の形状のゲート電極322の第1の電極322aの外側に形成される第1の濃度のn型不純物領域327とソース領域またはドレイン領域として機能する第3の濃度のn型不純物領域333とを有している。また、保持容量404の一方の電極として機能する半導体層には第1の濃度のp型不純物領域344、第2の濃度のp型不純物領域342、343が形成されている。保持容量404は、絶縁膜(ゲート絶縁膜と同一膜)を誘電体として、第2の形状の導電層323と、半導体層305とで形成されている。
なお、画素部406の画素TFTにおいては、第3条件のレーザ光照射により半導体層が平坦化されているため、従来と比較して顕著にオフ電流の低減、およびバラツキの低減が実現されている。
また、画素電極を透明導電膜で形成すると、フォトマスクは1枚増えるものの、透過型の表示装置を形成することができる。
図7はアクティブマトリクス基板の回路構成の一例を示す回路ブロックである。TFTを組み込まれて形成される画素部601、データ信号線駆動回路602、走査信号線駆動回路606が形成されている。
データ信号線駆動回路602は、シフトレジスタ603、ラッチ604、605、その他バッファ回路などから構成される。シフトレジスタ603にはクロック信号、スタート信号が入力し、ラッチにはデジタルデータ信号やラッチ信号が入力する。また、走査信号線駆動回路606もシフトレジスタ、バッファ回路などから構成されている。画素部601の画素数は任意なものとするが、XGAならば1024×768個の画素が設けられる。
このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。本実施例では画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。こうして反射型の表示装置に対応したアクティブマトリクス基板を作製することができる。
本実施例では、ボトムゲート型TFTの作製工程に本発明を適応することも可能である。図8、9を用いてボトムゲート型TFTの作製工程について簡単に説明する。
基板50上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し(図示せず)、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングしてゲート電極51を得る。導電膜には、Ta、Ti、W、Mo、CrまたはAlから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい(図8(a))。
次いで、ゲート絶縁膜52を形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい(図8(b))。
次いで、非晶質半導体膜としてアモルファスシリコン膜53を熱CVD法、プラズマCVD法、減圧CVD法、蒸着法またはスパッタリング法により10〜1150nm厚に形成する。なお、ゲート絶縁膜52とアモルファスシリコン膜53とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するTFTの特性バラツキやしきい値電圧の変動を低減することができる。
次いで、アモルファスシリコン膜53を結晶化して、結晶質シリコン膜を形成する。結晶化方法は、レーザ光照射による方法、加熱による方法、実施形態2、3に示すような触媒元素を用いる方法のいずれを用いてもよい。
なお、本実施例では、レーザ光照射による結晶化方法を行う場合について説明する。まず、レーザ光の照射の前処理として非晶質半導体膜をオゾン水により洗浄し、非晶質半導体膜上に酸化膜54を形成する。続いて、窒素雰囲気において、非晶質半導体膜に第1条件のレーザ光(本実施例では、XeClレーザ(波長308nm)、エネルギー密度400mJ/cm2、パルス幅30ns)を照射し、結晶質半導体膜を形成する。この第1条件のレーザ光の照射により形成された結晶質半導体膜表面は凸部を有しており、その最高点と最低点との差は数nm〜数十nmである(図8(c))。
続いて、第2条件のレーザ光(本実施例では、ArFレーザ(波長193nm)、エネルギー密度300mJ/cm2、パルス幅5ns)の照射を行って、結晶質半導体膜上の酸化膜のアブレーションを行う。これにより、結晶質半導体膜上の酸化膜が除去される。
次いで、第3条件のレーザ光(本実施例では、XeClレーザ(波長308nm)、エネルギー密度が430mJ/cm2、パルス幅30ns)の照射を行って、結晶質半導体膜の表面の平坦化をする。このようにして得られた表面が平坦化された結晶質半導体56をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層として用いる(図8(d))。
次いで、後の不純物添加工程において結晶質シリコン膜(チャネル形成領域)
を保護する絶縁膜57を100〜400nm厚で形成する。この絶縁膜は、不純物元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さらに、微妙な濃度制御を可能にするために形成される。
次いで、レジストからなるマスク(図示せず)を用いて、後のnチャネル型TFTの活性層となる結晶質シリコン膜にn型を付与する不純物元素、後のpチャネル型TFTの活性層となる結晶質シリコン膜にp型不純物元素を添加して、ソース領域ドレイン領域58a、58cおよびLDD領域58bを形成する。
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。
続いて、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパターニングした後、層間絶縁膜59を形成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から500〜1500nm厚で形成する。 その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールを形成して、各TFTを電気的に接続するための配線60を形成する。
以上のように本発明は、TFTの形状に関わることなく適応することができる。
本実施例では、本発明に適応可能なレーザ光照射処理を行う装置の一例について図10を用いて説明する。
レーザ光照射処理装置は、第1条件のレーザ光を照射するためのレーザ701、第2条件のレーザ光を照射するためのレーザ702、第3条件のレーザ光を照射するためのレーザ703、それぞれの条件のレーザ光を発振するための光学系704、705、706、制御装置707などを含んでいる。
第1条件のレーザ光として、波長が400nm以下の光を発振するエキシマレーザなどの気体レーザ、Nd:YAGレーザ、YLFレーザなどの固体レーザを用いればよい。
第2条件のレーザ光として、第1条件のレーザ光より波長、エネルギー密度、およびパルス幅が小さいレーザ光として、紫外領域または真空紫外領域の波長の光を発振するレーザを用いる。例えば、ArFレーザ、KrFレーザなど短波長のエキシマレーザを用いればよい。また、YAGレーザの第4高調波の光を用いてもよい。
第3条件のレーザ光として、波長が400nm以下の光を発振するエキシマレーザなどの気体レーザ、Nd:YAGレーザ、YLFレーザなどの固体レーザを用いればよい。また、エネルギー密度は、第1条件より30〜60mJ/cm2大きくなるようにする。
なお、第1条件および第3条件は同一の波長を有するレーザ光を用いてもよいため、第1条件および第3条件のレーザ光は、同一のレーザ源から発せられるレーザ光を光学系によって分光することにより、第1条件と第3条件のエネルギー密度を有するレーザ光としてもよい。
また、第1条件および第3条件のレーザ光に同一の波長のレーザを用いる場合には、はじめに第1条件および第2条件のレーザ光照射を行って、第1条件のレーザ光を発するための光学系に第3条件のレーザ光を発することができるような光学系を付与してから、第3条件のレーザ光照射を行うようにしてもよい。3条件のレーザ光の照射方法としては、照射順序以外の条件は、実施者が適宜決定すればよい。
光学系704〜706は、レーザから放出されるレーザ光を集光および伸張して被照射面に断面形状が細い線状のレーザ光を照射するためのものである。光学系の一例として、シリンドリカルレンズアレイ708、シリンドリカルレンズ709、ミラー710、ダブレットシリンドリカルレンズ711などを用いて構成される光学系を図10に示している。レンズの大きさにもよるが、長手方向は100〜400mm程度、短手方向は100〜500μm程度の線状レーザ光を照射することが可能である。ただし、光学系は実施者が任意なものを用いればよい。
また、このレーザ光照射処理装置に備えられた他の手段は、素子基板上のゴミを除去するための気体を噴出するためのノズル712、前記気体を供給するための手段713、ステージ714、基板を保管するカセット718、カセットを保持する手段719処理基板を保持し、3条件のレーザ光を照射するために移動(走査)させる手段717等である。
素子基板上のゴミを除去するための気体を噴出するためのノズル712は、第2条件のレーザ光照射による酸化膜のアブレーションの際に飛び散る膜を除去する目的も有している。
また、ステージ714には、雰囲気を供給するための圧縮窒素を供給する気体供給手段715、716が接続されており、ステージ714の表面に設けられた細孔から気体を噴射して処理基板をステージに接触させることなく、フローティングした状態で保持することを可能にしている。また、このように気体を細孔から噴出させることで、湾曲しやすい基板も平坦に保持することができる。
さらに、フローティングした状態で保持することにより、基板の汚染を防止でき、基板の温度変化を小さくすることができて効果的である。
レーザ光照射処理を行うために基板を保持カセット718から取り出すのは、アームを備えた搬送手段717で行えばよく、アームで基板の端部を掴み一方向に走査させ、処理基板全面にレーザ光照射処理を行えばよい。なお、制御装置707により、レーザ光の発振と搬送手段との連動操作の制御を行う。
なお、1枚の基板に対して3条件のレーザ光照射処理は1度の走査でもよいが、複数回走査してもよい。
また、処理装置は、一辺が線状レーザ光の長手方向の長さより大きい(例えば、一辺が1000mmを超え、かつ厚さが1mm以下)大型基板を処理する場合には、一軸方向と直交する方向に基板を動かすことが可能になる搬送手段を設ければよい。互いに直交する方向に処理基板を走査することが可能な2つの搬送手段を有していれば、例えば、1200mm×1600mmや2000mm×2500mmであって、厚さが0.4〜0.7mmのガラス基板でも全面にレーザ光照射処理することが可能である。
また、ガラス基板の面積が大型化しその厚さが薄くなればなるほど、基板は湾曲しやすくなるが、本実施形態で用いる処理装置のような気体を用いて基板を保持するステージであれば、平坦な面を保ち、レーザ光照射処理することができる。
本実施形態で示す装置は、実施形態1〜3、実施例1〜2に用いることが可能である。
本発明を実施して形成されたCMOS回路や画素部はアクティブマトリクス型液晶ディスプレイ(液晶表示装置)に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。本発明を適応して作製された液晶表示装置を用いることにより、高精細な表示を行うことができ、さらに駆動回路を同一基板上に形成することができるため、その分大きな表示部とすることができる。
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図11、図12及び図13に示す。
図11(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。表示部2003に本発明を用いて作製された液晶表示装置を適応することができる。
図11(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。表示部2102に本発明を用いて作製された液晶表示装置を適応することができる。
図11(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。表示部2205に本発明を用いて作製された液晶表示装置を適応することができる。
図11(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。表示部2302に本発明を用いて作製された液晶表示装置を適応することができる。
図11(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
表示部2402に本発明を用いて作製された液晶表示装置を適応することができる。
図11(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。表示部2502に本発明を用いて作製された液晶表示装置を適応することができる。
図12(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。
図12(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。
なお、図12(C)は、図12(A)及び図12(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図12(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
また、図12(D)は、図12(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図12(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
ただし、図12に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
図13(A)は携帯電話であり、3001は表示部、3002は操作用パネルである。表示部3001と操作用パネル3002とは接続部3003において接続されている。接続部3003における、表示部3001の表示部3004が設けられている面と操作用パネル3002の操作キー3006が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部3005、操作キー3006、電源スイッチ3007、音声入力部3008を有している。表示部3001に、本発明を用いて作製された液晶表示装置を適応することができる。
図13(B)は携帯書籍(電子書籍)であり、本体3101、表示部3102、3103、記憶媒体3104、操作スイッチ3105、アンテナ3106等を含む。表示部3102に、本発明を用いて作製された液晶表示装置を適応することができる。
図13(C)はディスプレイであり、本体3201、支持台3202、表示部3203等を含む。本発明は特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。本発明を用いて作製された液晶表示装置は表示部3203に適応することができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は、実施形態1〜3および実施例1〜3のいずれかを組み合わせて実現することができる。
本発明の実施の形態を示す図。 本発明の実施の形態の一例を示す図。 本発明の実施の形態の一例を示す図。 本発明を用いてアクティブマトリクス基板を作製するプロセスの一例を示す図。 本発明を用いてアクティブマトリクス基板を作製するプロセスの一例を示す図。 本発明を用いてアクティブマトリクス基板を作製するプロセスの一例を示す図。 アクティブマトリクス基板の回路構成の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明で用いるレーザ光照射処理装置の例を示す図。 電気器具の一例を示す図。 電気器具の一例を示す図。 電気器具の一例を示す図。

Claims (8)

  1. 絶縁表面の上方に第1のレーザー光を照射することにより表面に酸化膜が形成された非晶質半導体膜を結晶化することで結晶質半導体膜を形成し、
    前記結晶質半導体膜の表面の前記酸化膜を第2のレーザー光を照射することにより除去し、
    前記酸化膜を除去した後、前記結晶質半導体膜に第3のレーザー光を照射して、前記結晶質半導体膜の表面を平坦化し、
    前記第1乃至第3のレーザー光の照射は、窒素または不活性気体から選ばれた一種の雰囲気または複数種の混合雰囲気において、同一の処理室で連続して行われることを特徴とする半導体装置の作製方法。
  2. 絶縁表面の上方に第1のレーザー光を照射することにより表面に酸化膜が形成された非晶質半導体膜を結晶化することで結晶質半導体膜を形成し、
    前記結晶質半導体膜の表面の前記酸化膜を第2のレーザー光を照射することにより除去し、
    前記酸化膜を除去した後、前記結晶質半導体膜に第3のレーザー光を照射して、前記結晶質半導体膜の表面における最高点と最低点との差を6nm以下にし、
    前記第1乃至第3のレーザー光の照射は、窒素または不活性気体から選ばれた一種の雰囲気または複数種の混合雰囲気において、同一の処理室で連続して行われることを特徴とする半導体装置の作製方法。
  3. 絶縁表面の上方に第1のレーザー光を照射することにより表面に酸化膜が形成された非晶質半導体膜を結晶化することで結晶質半導体膜を形成し、
    前記結晶質半導体膜の表面の前記酸化膜を第2のレーザー光を照射することにより除去し、
    前記酸化膜を除去した後、前記結晶質半導体膜に線状のレーザー光を照射して、前記結晶質半導体膜の表面を平坦化し、
    前記第1のレーザー光、前記第2のレーザー光、及び前記線状のレーザー光の照射は、窒素または不活性気体から選ばれた一種の雰囲気または複数種の混合雰囲気において、同一の処理室で連続して行われることを特徴とする半導体装置の作製方法。
  4. 絶縁表面の上方に第1のレーザー光を照射することにより表面に酸化膜が形成された非晶質半導体膜を結晶化することで結晶質半導体膜を形成し、
    前記結晶質半導体膜の表面の前記酸化膜を第2のレーザー光を照射することにより除去し、
    前記酸化膜を除去した後、前記結晶質半導体膜に線状のレーザー光を照射して、前記結晶質半導体膜の表面における最高点と最低点との差を6nm以下にし、
    前記第1のレーザー光、前記第2のレーザー光、及び前記線状のレーザー光の照射は、窒素または不活性気体から選ばれた一種の雰囲気または複数種の混合雰囲気において、同一の処理室で連続して行われることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至4のいずれか一において、
    前記絶縁表面は、ガラス基板上の単層または積層の絶縁膜の表面であることを特徴とする半導体装置の作製方法。
  6. 請求項5において、
    前記ガラス基板の厚さは、0.4〜0.7mmであることを特徴とする半導体装置の作製方法。
  7. 請求項5または請求項6において、
    前記ガラス基板のサイズは、1200mm×1600mmまたは2000mm×2500mmであることを特徴とする半導体装置の作製方法。
  8. 請求項1または2のいずれか一において、
    前記第3のレーザー光は、エキシマレーザー光またはYAGレーザー光であることを特徴とする半導体装置の作製方法。
JP2008155203A 2008-06-13 2008-06-13 半導体装置の作製方法 Expired - Fee Related JP5042133B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155203A JP5042133B2 (ja) 2008-06-13 2008-06-13 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155203A JP5042133B2 (ja) 2008-06-13 2008-06-13 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001133518A Division JP4854866B2 (ja) 2001-04-27 2001-04-27 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2008263218A JP2008263218A (ja) 2008-10-30
JP5042133B2 true JP5042133B2 (ja) 2012-10-03

Family

ID=39985421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155203A Expired - Fee Related JP5042133B2 (ja) 2008-06-13 2008-06-13 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5042133B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110114089A (ko) * 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
CN112236843A (zh) * 2018-06-06 2021-01-15 堺显示器制品株式会社 激光退火方法、激光退火装置及有源矩阵基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513279B2 (ja) * 1988-06-28 1996-07-03 日本電気株式会社 薄膜除去方法
JP3927634B2 (ja) * 1995-10-25 2007-06-13 株式会社半導体エネルギー研究所 レーザーアニール方法及び薄膜トランジスタの作製方法
JP4827276B2 (ja) * 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008263218A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
JP4854866B2 (ja) 半導体装置の作製方法
US7015083B2 (en) Method of manufacturing a semiconductor device
JP4394149B2 (ja) 半導体装置の作製方法
JP5106136B2 (ja) 半導体装置の作製方法
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
US6803296B2 (en) Method of manufacturing a semiconductor device with leveling of a surface of a semiconductor film through irradiation
JP4718700B2 (ja) 半導体装置の作製方法
JP2002324808A (ja) 半導体装置およびその作製方法
JP4230160B2 (ja) 半導体装置の作製方法
JP5042133B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4841740B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4689035B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法
JP2005327865A (ja) 半導体装置の作製方法
JP2007158311A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees