JP4394149B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4394149B2
JP4394149B2 JP2008017705A JP2008017705A JP4394149B2 JP 4394149 B2 JP4394149 B2 JP 4394149B2 JP 2008017705 A JP2008017705 A JP 2008017705A JP 2008017705 A JP2008017705 A JP 2008017705A JP 4394149 B2 JP4394149 B2 JP 4394149B2
Authority
JP
Japan
Prior art keywords
region
island
shaped semiconductor
semiconductor layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008017705A
Other languages
English (en)
Other versions
JP2008172259A (ja
Inventor
崇 浜田
智史 村上
舜平 山崎
理 中村
誠之 梶原
純一 肥塚
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008017705A priority Critical patent/JP4394149B2/ja
Publication of JP2008172259A publication Critical patent/JP2008172259A/ja
Application granted granted Critical
Publication of JP4394149B2 publication Critical patent/JP4394149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、基板上に形成された結晶構造を有する半導体膜（以下、結晶質半導体膜という）を用いた薄膜トランジスタ（Thin Film Transistor、以下ＴＦＴと記す）を用いた半導体装置及びその作製方法に関する。尚、本明細書において半導体装置とは、半導体特性を利用して機能する装置全般を指し、本発明により作製される半導体装置はＴＦＴを用いて構成される半導体集積回路（マイクロプロセッサ、信号処理回路または高周波回路等）を有する液晶表示装置等を範疇に含んでいる。
同一基板上にＴＦＴを用いて形成された駆動回路と画素部を有する液晶表示装置がさかんに形成されてきている。ＴＦＴの活性層として半導体膜が用いられ、なかでも、活性層に結晶質珪素膜を用いることで高い電界効果移動度を実現してきた。そして、その技術は一枚のガラス基板上に画素部を形成する画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを形成したモノシリック型の液晶表示装置を可能とした。
ＴＦＴの電気的特性を決める要素は、半導体膜の品質、特に電界効果移動度は結晶性に依存しており、電界効果移動度はＴＦＴの応答特性や、ＴＦＴを回路に用いて作製された液晶表示装置の表示能に直接関わってくる。
そこで、品質のよい結晶質半導体膜を形成するための方法がさかんに研究されている。例えば、一旦非晶質半導体膜を形成した後、レーザ光を照射して結晶化させる方法や、電熱炉を用いて加熱処理を行い結晶化させる方法が用いられている。しかし、このような方法で作製される半導体膜は多数の結晶粒から成り、その結晶方位は任意な方向に配向して制御することが出来ないでいる。そのために、単結晶の半導体と比較してキャリアの移動がスムーズに行われず、ＴＦＴの電気的特性を制限する要因となっている。
これに対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなどの金属元素を添加してシリコン半導体膜を結晶化させる技術であり、当該金属元がいわば触媒となり結晶化を促進し、また、それに必要とする温度を低下させる効果があることが知られている。さらに、そればかりでなく結晶方位の配向性を高めることも可能となっている。触媒作用のある元素としてはＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることが知られている。
しかし、触媒作用のある金属元素（ここでは全てを含めて触媒元素と呼ぶ）を添加する故に、半導体膜の膜中或いは膜表面には、当該金属元素が残存し、ＴＦＴの電気的特性をばらつかせるなどの問題がある。例えば、ＴＦＴのオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化に対し触媒作用のある金属元素は、一旦結晶質半導体膜が形成されてしまえば、かえって不要な存在となっている。
そこで、本出願人は、燐を用いたゲッタリング技術を適応して、結晶化の為に添加した金属元素を５００℃程度の加熱温度においても、半導体膜の特定の領域から除去する方法を開示した。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、素子形成領域から結晶化の為に添加した金属元素を容易に除去することが可能である。このような技術の一例は、特許第３０３２８０１号に開示されている。
また、上記したような高い結晶方位性を有する良質な半導体膜を用いることにより、同一基板上に駆動回路と画素部とを一体形成したアクティブマトリクス型液晶表示装置が開発されるようになった。
アクティブマトリクス型液晶表示装置の駆動回路は、高い駆動能力（オン電流、Ion）およびホットキャリア効果による劣化を防ぎ信頼性を向上させることが求められる一方で、画素部は低いオフ電流（Ioff）が求められている。
オフ電流値を低減するためのＴＦＴ構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped drain）構造が知られている。この構造は、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域あるいはドレイン領域との間に、低濃度に不純物元素を添加したＬＤＤ領域を設けたものである。また、ホットキャリアによるオン電流値の劣化を防ぐのに有効である構造の中に、ＬＤＤ領域の一部分がゲート電極と重なるＬＤＤ構造（以下、Gate-drain Overlapped LDDを省略してＧＯＬＤと呼ぶ）が知られている。
本出願人は、上記したように触媒元素を用いた低温結晶化プロセスを用いた後、触媒元素を半導体膜からゲッタリングする方法を開示している。例えば、ゲッタリング作用を有する周期表の１５族に属する元素（代表的にはリン）を高濃度にドーピングしたゲッタリングサイトを形成し、加熱処理を行って触媒元素をゲッタリング領域に移動させ、この加熱処理工程後にゲッタリングサイトを除去する方法や、後にソース領域またはドレイン領域となる領域に添加されたリンの活性化と同一の加熱処理工程で、半導体層中の触媒元素をソース領域またはドレイン領域にゲッタリングする（移動させる）方法などが考えられている。これらのゲッタリングは、５５０℃にて４時間程度の加熱処理を行うことで、結晶化の為に半導体膜に導入した金属元素を除去することを可能にしている。
しかし、ゲッタリング作用を得るために半導体膜に添加されるリンの濃度は１×１０20／ｃｍ3以上、好ましくは１×１０21／ｃｍ3であり、リンを半導体膜にドーピングするのに要する処理時間が問題となっていた。また、イオン注入法、あるいはイオンドープ法（本明細書では注入するイオンの質量分離を行わない方法のことを指して呼ぶ）による高濃度のリンの添加は、その後の半導体膜の再結晶化が困難になるといった第１の問題を有していた。
また、駆動回路一体形成型のアクティブマトリクス型液晶表示装置において、駆動回路と画素部とに要求される性能が異なるため、それぞれの要求にあわせてＴＦＴの構造を最適化しようとしたとき、例えばゲート電極を利用して自己整合的にＬＤＤ領域等の不純物元素を含む領域を形成する手法では、基板サイズの大型化に伴って、その加工精度がどうしても悪くなってしまい、フォトマスクを用いて形成しようとすると、製造工程が複雑となり必要なフォトマスクの数が必然的に増加してしまうという第２の問題を有している。
以上のように本発明は、触媒元素を用いて得られる結晶質半導体膜から触媒元素（金属元素）を除去する方法に関する第１の問題を解決する技術、画素部や駆動回路の駆動条件にみあったＴＦＴの構造を作り分けようとすると製造工程が複雑化するという第２の問題を解決する技術および第１、第２の問題を同時に解決する技術を提供することを目的としている。
本発明は、第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一基板上に備えた半導体装置であって、前記第１のｎチャネル型ＴＦＴの半導体層に形成される第１の不純物領域と第２の不純物領域とはゲート電極の外側に設けられ、前記第２のｎチャネル型ＴＦＴの半導体層に形成される第３の不純物領域はゲート電極と一部が重なるように設けられ、かつ、第３の不純物領域はゲート電極の外側に設けられ、前記ｐチャネル型ＴＦＴの半導体層に形成される第４の不純物領域はゲート電極と一部が重なるように設けられ、かつ、第５の不純物領域はゲート電極の外側に設けられていることを特徴としている。
また、本発明は、第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一基板上に備えた半導体装置であって、前記第１のｎチャネル型ＴＦＴの半導体層に形成され、ＬＤＤ領域となる第１の不純物領域と、ソースまたはドレイン領域となる第２の不純物領域とはゲート電極の外側に設けられ、前記第２のｎチャネル型ＴＦＴの半導体層に形成され、ＬＤＤ領域となる第３の不純物領域はゲート電極と一部が重なるように設けられ、かつ、ソースまたはドレイン領域となる第３の不純物領域はゲート電極の外側に設けられ、前記ｐチャネル型ＴＦＴの半導体層に形成され、ＬＤＤ領域となる第４の不純物領域はゲート電極と一部が重なるように設けられ、かつ、ソースまたはドレイン領域となる第５の不純物領域はゲート電極の外側に設けられていることを特徴としている。
また、本発明は、画素部に設けられる第１のｎチャネル型ＴＦＴと、駆動回路に設けられる第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一基板上に備えた半導体装置であって、前記第１のｎチャネル型ＴＦＴの半導体層に形成される第１の不純物領域と第２の不純物領域とはゲート電極の外側に設けられ、前記第２のｎチャネル型ＴＦＴの半導体層に形成される第３の不純物領域はゲート電極と一部が重なるように設けられ、かつ、第３の不純物領域はゲート電極の外側に設けられ、前記ｐチャネル型ＴＦＴの半導体層に形成される第４の不純物領域はゲート電極と一部が重なるように設けられ、かつ、第５の不純物領域はゲート電極の外側に設けられていることを特徴としている。
また、本発明は、画素部に設けられる第１のｎチャネル型ＴＦＴと、駆動回路に設けられる第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一基板上に備えた半導体装置であって、前記第１のｎチャネル型ＴＦＴの半導体層に形成され、ＬＤＤ領域となる第１の不純物領域と、ソースまたはドレイン領域となる第２の不純物領域とはゲート電極の外側に設けられ、前記第２のｎチャネル型ＴＦＴの半導体層に形成され、ＬＤＤ領域となる第３の不純物領域はゲート電極と一部が重なるように設けられ、かつ、ソースまたはドレイン領域となる第３の不純物領域はゲート電極の外側に設けられ、前記ｐチャネル型ＴＦＴの半導体層に形成され、ＬＤＤ領域となる第４の不純物領域はゲート電極と一部が重なるように設けられ、かつ、ソースまたはドレイン領域となる第５の不純物領域はゲート電極の外側に設けられていることを特徴としている。
また、上記発明は、前記第２のｎチャネル型ＴＦＴがバッファ回路に設けられていることを特徴としている。
また、本発明は、絶縁表面にシリコンを主成分とする非晶質半導体膜を形成する工程と、前記非晶質半導体膜に結晶化を促進する触媒元素を添加して、第１の加熱処理により結晶質半導体膜を形成する工程と、前記結晶質半導体膜上にバリア層を形成する工程と、前記バリア層上に希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度で含んだ半導体膜を成膜する工程と、第２の加熱処理により前記触媒元素を前記半導体膜に移動させる工程と、前記半導体膜を除去する工程と、を有することを特徴としている。
また、本発明は、絶縁表面にシリコンを主成分とする非晶質半導体膜を形成する工程と、前記非晶質半導体膜に結晶化を促進する触媒元素を添加して、第１の加熱処理により結晶質半導体膜を形成する工程と、前記結晶質半導体膜にレーザー光を照射する工程と、前記結晶質半導体膜上にバリア層を形成する工程と、前記バリア層上に希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度で含んだ半導体膜を成膜する工程と、第２の加熱処理により前記触媒元素を前記半導体膜に移動させる工程と、前記半導体膜を除去する工程と、を有することを特徴としている。
また、本発明は、絶縁表面にシリコンを主成分とする非晶質半導体膜を形成する工程と、前記非晶質半導体膜に結晶化を促進する触媒元素を添加して、第１の加熱処理により結晶質半導体膜を形成する工程と、前記結晶質半導体膜上にバリア層を形成する工程と、前記バリア層上に希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度で含んだ半導体膜を形成する工程と、第２の加熱処理により前記触媒元素を前記半導体膜に移動させる工程と、前記半導体膜を除去する工程と、前記結晶質半導体膜にレーザ光を照射する工程と、を有することを特徴としている。
また、本発明は、絶縁表面にシリコンを主成分とする非晶質半導体膜を形成する工程と、前記非晶質半導体膜に結晶化を促進する触媒元素を添加する工程と、前記非晶質半導体膜上にバリア層を形成する工程と、前記バリア層上に希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度で含んだ半導体膜を形成する工程と、加熱処理により、前記非晶質半導体膜を結晶化させ結晶質半導体膜を形成すると共に前記触媒元素を前記半導体膜に移動させる工程と、前記半導体膜を除去する工程と、前記結晶質半導体膜にレーザ光を照射する工程と、を有することを特徴としている。
また、本発明は、絶縁表面上に結晶化を促進する触媒元素を添加する工程と、前記絶縁表面にシリコンを主成分とする非晶質半導体膜を形成する工程と、前記非晶質半導体膜上にバリア層を形成する工程と、前記非晶質半導体膜上に希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度で含んだ半導体膜を形成する工程と、加熱処理により、前記非晶質半導体膜を結晶化させ結晶質半導体膜を形成すると共に前記触媒元素を前記半導体膜に移動させる工程と、前記半導体膜を除去する工程と、前記結晶質半導体膜にレーザ光を照射する工程とを有することを特徴としている。
また、本発明は、絶縁表面上に結晶化を促進する触媒元素を添加する工程と、前記絶縁表面にシリコンを主成分とする非晶質半導体膜を形成する工程と、前記非晶質半導体膜上にバリア層を形成する工程と、前記非晶質半導体膜上に希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度で含んだ半導体膜を形成する工程と、前記半導体膜に希ガス元素を添加する工程と、加熱処理により、前記非晶質半導体膜を結晶化させ結晶質半導体膜を形成すると共に前記触媒元素を前記半導体膜に移動させる工程と、前記半導体膜を除去する工程と、前記結晶質半導体膜にレーザ光を照射する工程とを有することを特徴としている。
また、上記発明において、前記バリア層はオゾン水により形成されたケミカルオキサイド膜であることを特徴としている。
また、上記発明において、前記バリア層はプラズマ処理により前記非晶質半導体膜の表面を酸化して形成されることを特徴としている。
また、上記発明において、前記バリア層は酸素を含む雰囲気中で紫外線を照射してオゾンを発生させ前記非晶質半導体膜の表面を酸化して形成されることを特徴としている。
また、上記発明において、前記バリア層は膜圧１〜１０ｎｍで形成され、多孔質膜であることを特徴としている。
また、上記発明において、前記希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴としている。
また、上記発明において、前記第１の加熱処理および前記第２の加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うことを特徴としている。
また、上記発明において、前記第１の加熱処理は、電熱炉を用いて行われることを特徴としている。
また、上記発明において、前記第２の加熱処理は、電熱炉を用いて行われることを特徴としている。
また、上記発明において、前記触媒元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。
また、本発明は、絶縁表面上に半導体層を形成する第１の工程と、前記半導体層上に絶縁膜を形成する第２の工程と、前記絶縁膜上に第１形状の導電層を形成する第３の工程と、前記第１形状の導電層から第２形状の導電層を形成する第４の工程と、前記第２形状の導電層をマスクとして前記半導体層に一導電型の不純物元素を添加して第１の不純物領域を形成する第５の工程と、前記第２形状の導電層をマスクとして前記半導体層の選択された領域に一導電型の不純物元素を添加して第２及び第３の不純物領域を形成する第６の工程と、前記第２形状の導電層をマスクとして前記半導体層の選択された領域に一導電型とは反対の不純物元素を添加して第４及び第５の不純物領域を形成する第５の工程とを有することを特徴としている。
また、本発明は、絶縁表面上に半導体層を形成する第１の工程と、前記半導体層上に絶縁膜を形成する第２の工程と、前記絶縁膜上に第１形状の導電層を形成する第３の工程と、前記第１形状の導電層から第２形状の導電層を形成する第４の工程と、前記第２形状の導電層をマスクとして前記半導体層に第１のドーズ量で一導電型の不純物元素を添加して第１の不純物領域を形成する第５の工程と、前記第２形状の導電層をマスクとして前記半導体層の選択された領域に第２のドーズ量で一導電型の不純物元素を添加して第２及び第３の不純物領域を形成する第６の工程と、前記第２形状の導電層をマスクとして前記半導体層の選択された領域に一導電型とは反対の不純物元素を添加して第４及び第５の不純物領域を形成する第５の工程と、を有することを特徴としている。
また、上記発明において、前記一導電型の不純物はｎ型を付与する不純物であることを特徴としている。
また、上記発明において、前記半導体層は、非晶質半導体膜に触媒元素を添加して第１の加熱処理をして作製された結晶質半導体膜からなり、前記結晶質半導体膜上にバリア層を形成する工程と、前記バリア層上に希ガス元素を１×１０19〜１×１０22／ｃｍ3の濃度で含む半導体膜を形成する工程と、第２の加熱処理により前記触媒元素を前記半導体膜に移動させる工程と、を有することを特徴としている。
また、上記発明において、前記希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴としている。
以上のように結晶化を促進する触媒元素を用いた低温での加熱処理により得られた結晶質半導体膜から触媒元素を除去する方法に関する第１の問題は、本発明の希ガス元素を用いたゲッタリング方法を用いることにより、効果的に触媒元素を半導体膜から除去または濃度の低減をすることができ、解決することができる。また、ゲッタリングに用いる希ガス元素は、半導体膜中において不活性であるため、ＴＦＴのしきい値電圧を変動させるなどの悪影響を及ぼすことがない。
また、画素部や駆動回路の駆動条件にみあったＴＦＴの構造を作り分けようとすると製造工程が複雑化するという第２の問題は、本発明によれば同一基板上にＬＤＤ構造の異なるｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを６枚のフォトマスクで形成することができるため、解決することができる。このようなアクティブマトリクス基板を用いて液晶表示装置や、同一基板上に発光層を有する表示装置を形成することができる。フォトマスク数の低減は生産性の向上をもたらすが、本発明はそればかりでなく、上述のようにｎチャネル型ＴＦＴのＬＤＤ構造を最適化することによりアクティブマトリクス基板の信頼性と動作特性を同時に向上させることができる。
さらに第１の問題を解決する第１の本発明および第２の問題を解決する第２の本発明を併せて適用すれば、第１の問題および第２の問題を同時に解決することができ、十分に触媒元素の濃度を低減した半導体膜を活性層に用いることでＴＦＴの特性が向上し、本発明で開示された方法でこのＴＦＴを作製することにより高い性能を有する半導体装置、液晶表示装置を実現することができる。
（実施形態１）
図１を用いて、非晶質半導体膜の全面に触媒作用のある金属元素を全面に添加して結晶化した後、希ガス元素（本実施形態においては、Ａｒ）を含む半導体膜を成膜し、この膜をゲッタリングサイトとして用いてゲッタリングを行う方法について説明する。
図１（Ａ）において、基板１００はその材質に特段の限定はないが、好ましくはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス、或いは石英などを用いることができる。基板１００の表面には、下地絶縁膜１０１として無機絶縁膜を１０〜２００ｎｍの厚さで形成する。好適な下地絶縁膜の一例は、プラズマＣＶＤ法で作製される酸化窒化シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１酸化窒化シリコン膜を５０ｎｍの厚さに形成し、ＳｉＨ4とＮ2Ｏから作製される第２酸化窒化シリコン膜を１００ｎｍの厚さに形成したものを適用する。下地絶縁膜１０１はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設けるものであり、石英を基板とする場合には省略することも可能である。
下地絶縁膜１０１の上に形成する非晶質半導体膜１０２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００ｎｍの厚さに形成する。良質な結晶を得るためには、非晶質半導体膜１０２に含まれる酸素、窒素などの不純物濃度を５×１０18／ｃｍ3以下に低減させておくと良い。これらの不純物は非晶質半導体の結晶化を妨害する要因となり、また結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
その後、非晶質半導体膜１０２の表面に、結晶化を促進する触媒作用のある金属元素を添加する（図１（ｂ））。半導体膜の結晶化を促進する触媒作用のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などであり、これらから選ばれた一種または複数種を用いることができる。代表的にはニッケルを用い、重量換算で１〜１００ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１０３を形成する。この場合、当該溶液の馴染みをよくするために、非晶質半導体膜１０２の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
勿論、触媒含有層１０３はこのような方法に限定されず、スパッタ法、蒸着法、プラズマ処理などにより形成しても良い。また、触媒元素含有層１０３は非晶質半導体膜１０２を形成する前、即ち下地絶縁膜１０１上に形成しておいても良い。
非晶質半導体膜１０２と触媒元素含有層１０３とを接触した状態を保持したまま結晶化のための加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いた瞬間熱アニール（Rapid Thermal Annealing）法（以下、ＲＴＡ法と記す）を採用する。生産性を考慮すると、ＲＴＡ法を採用することが好ましいと考えられる。
ＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。こうして、非晶質半導体膜を結晶化させ、図１（ｃ）に示す結晶質半導体膜１０４を得ることができるが、このような処理で結晶化できるのは触媒元素含有層を設けることによりはじめて達成できるものである。
その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質半導体膜１０２が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０〜６００℃、好ましくは５８０℃で４時間の加熱処理を行い非晶質半導体膜１０２を結晶化させる。こうして、図１（ｃ）に示す結晶質半導体膜１０４を形成する。
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、図１（ｄ）で示すように結晶質半導体膜１０４に対してレーザ光を照射することも有効である。レーザ光照射処理は、パルス発振型または連続発振型の気体レーザまたは固体レーザを用いてもよい。気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等があり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状、矩形状もしくは楕円形状に集光し半導体膜に照射すればよい。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００ｍＪ／ｃｍ2(代表的には２００〜７００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００ｍＪ／ｃｍ2(代表的には３５０〜８００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射すればよい。また、ＹＶＯ4レーザを用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換して、共振器の中にＹＶＯ4結晶と非線型光学素子を入れて、高調波を射出してもよい。このとき光学系により矩形状または楕円形状にして照射すればよく、エネルギー密度は、０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは、０．１〜１０ＭＷ／ｃｍ2）
が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。いずれにしても、上記したようなレーザを用い、当該レーザ光を光学系にて１００〜４００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率をもって結晶質半導体膜１０４に対するレーザ処理を行っても良い。
このようにして得られる結晶質半導体膜１０５には、触媒元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19／ｃｍ3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法でゲッタリングにより当該元素を除去する。
まず、図２（ａ）に示すように結晶質半導体膜１０５の表面に薄い層１０６を形成する。本明細書において、結晶質半導体膜１０５上に設けた薄い層１０６は、後にゲッタリングサイトを除去する際に、第１の半導体膜１０５がエッチングされないように設けた層で、バリア層１０６ということにする。
バリア層１０６の厚さは１〜１０ｎｍ程度とし、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドをバリア層としても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない（結晶性半導体膜１０５をエッチング液から保護する）膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を用いればよい。
次いで、バリア層１０６上にスパッタ法でゲッタリングサイト１０７として、膜中に希ガス元素を１×１０20／ｃｍ3以上の濃度で含む第２の半導体膜（代表的には、非晶質シリコン膜）を２５〜２５０ｎｍの厚さで形成する。後に除去されるゲッタリングサイト１０７は結晶質半導体膜１０５とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。
なお本実施形態では、成膜圧力を０．２〜１．２Ｐａまで０．２Ｐａ間隔でふって順に成膜し、成膜された膜中のＡｒの濃度を測定した結果を図９に示す。圧力以外の成膜条件は、ガス（Ａｒ）流量を５０ｓｃｃｍ、成膜パワーを３ｋＷ、基板温度を１５０℃としている。
図９より、成膜圧力が低ければ低いほど、膜中のＡｒ濃度が高くなりゲッタリングサイトとして好適な膜が成膜できることがわかる。この理由として、スパッタの成膜圧力が低い方が反応室内のＡｒガスと反跳原子（ターゲット表面で反射されるＡｒ原子）との衝突確率が小さくなるため、反跳原子が基板に入射しやすくなることがあげられる。従って、以上の実験結果より本実施形態の装置を用いた場合、成膜の圧力を０．２〜１．０Ｐａとし他の条件を表１に示した条件を採用すれば、希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20／ｃｍ3〜１×１０21／ｃｍ3、より好ましくは５×１０20／ｃｍ3の濃度で含み、ゲッタリング効果が得られる半導体膜をスパッタ法で成膜することができる。
なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶質半導体膜１０５に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリングサイトを形成するためにこれら希ガス元素をイオンソースとして用いること、またこれら元素が含まれた半導体膜を形成し、この膜をゲッタリングサイトとすることに特徴を有する。
ゲッタリングを確実に成し遂げるにはその後加熱処理をすることが必要となる。加熱処理はファーネスアニール法やＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
ゲッタリングは、被ゲッタリング領域（捕獲サイト）にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。本発明において、触媒元素がゲッタリングの際に移動する距離は図２（ｃ）において矢印で示すように、半導体膜の厚さ程度の距離であり、比較的短時間でゲッタリングを完遂することができる。
なお、この加熱処理によっても１×１０19／ｃｍ3〜１×１０21／ｃｍ3、好ましくは１×１０20／ｃｍ3〜１×１０21／ｃｍ3、より好ましくは５×１０20／ｃｍ3の濃度で希ガス元素を含む半導体膜１０７は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
希ガスを含む半導体膜（ゲッタリングサイト）１０７には、図１４で示すように、希ガス存在領域１０９として３パターンが考えられる。
図１４（ａ）は、ゲッタリングサイト１０７の膜圧途中まで希ガス元素が存在している様子を示している。この場合、ゲッタリングされた触媒元素は、結晶質半導体膜１０５から離れた希ガス存在領域１０９に移動させることができる。
図１４（ｂ）は、ゲッタリングサイト１０７膜中すべてに希ガス元素が存在している様子を示している。この場合、触媒元素の移動距離が短いため、短時間でゲッタリング処理を行うことができる。
図１４（ｃ）は、ゲッタリングサイト１０７からバリア層１０６を通過して、結晶質半導体膜１０５にまで希ガス存在が達している様子を示している。原子サイズが異なる希ガス元素の影響で、バリア層１０６が多孔質になると考えられる。このため、触媒元素がゲッタリングサイトに移動しやすくなると考えられる。
なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶質半導体膜１０５に悪影響を及ぼすことはない。
スパッタ法またはプラズマＣＶＤ法のどちらを用いても、成膜のパワーを変化させれば、図１４（ａ）〜（ｃ）の希ガス存在領域とすることができる。
ゲッタリング工程終了後、非晶質半導体１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１０６はエッチングストッパーとして機能する。また、バリア層１０６はその後フッ酸により除去すれば良い。
こうして図２（ｃ）に示すように触媒元素の濃度が１×１０17／ｃｍ3以下にまで低減された結晶質半導体膜１０８を得ることができる。こうして形成された結晶質半導体膜１０８は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。このような結晶質半導体膜１０８はＴＦＴの活性層のみでなく、フォトセンサや太陽電池の光電変換層にも適用することができる。
（実施形態２）
ゲッタリングサイトとして、希ガス元素を含む半導体膜を形成する方法として、プラズマＣＶＤ法を用いることもできる。
実施形態１に従い、バリア層１０６を形成した後、バリア層１０６上にプラズマＣＶＤ法で希ガス元素を含む半導体膜１０７を２５〜２５０ｎｍの厚さで形成する。
材料ガスをＡｒ：ＳｉＨ4＝５００：１００ｓｃｃｍ、成膜圧力を３３．３Ｐａ、パワーを３５Ｗ、基板温度を３００℃として、希ガス元素を含む半導体膜１０７を形成した後、加熱処理を行い、結晶質半導体膜１０５中の触媒元素をゲッタリングサイト（希ガスを含む半導体膜）１０７に移動させることができる。このようにして、ゲッタリングサイトの形成方法がプラズマＣＶＤ法によっても、触媒元素の濃度が１×１０17／ｃｍ3以下にまで低減された結晶質半導体膜１０８を得ることができる。
なお、図１７（ｃ）に示すように、希ガスを含む半導体膜１０７を形成した後、さらにイオンドープ法で希ガスを含む半導体膜１０７に対して希ガス元素（ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた元素一種または複数種）を添加してもよい。このように、希ガスを含む半導体膜１０７を成膜した後、さらに原子サイズが異なる希ガスを添加する工程を行うことで、バリア層１０６を多孔質にすることもできる。さらに、半導体膜１０７により大きな歪みを生じさせ、結晶性半導体膜１０５とのエッチングの選択比を大きくすることができる。
（実施形態３）
図７は本発明の一実施形態を説明する図であり、加熱処理により結晶構造を有する半導体膜を形成した後、ゲッタリングを行い、さらにレーザ光など強光の照射により結晶性を向上させる方法について説明する。尚、図７では実施形態１において説明に用いた図１、２と共通する符号を用いて説明する。
図７（ａ）及び図７（ｂ）は実施の形態１と同様の工程であり、基板１００上に下地絶縁膜１０１、非晶質半導体膜１０２、触媒元素含有層１０３を形成した後、加熱処理により結晶質半導体膜１０４を形成する。
その後、図７（ｃ）に示すように、結晶質半導体膜１０４の表面にバリア層１０６を形成し、さらに希ガス元素を含む半導体膜１０７を形成する。半導体膜１０７は、成膜時に希ガス元素が１×１０20〜２．５×１０22／ｃｍ3の濃度で含まれるようにスパッタ法またはプラズマＣＶＤ法を用いて成膜される。
そして、図７（ｄ）に示すように加熱処理をファーネスアニール法やＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。また、ＹＡＧレーザ、ＹＬＦレーザ、ＹＶＯ4レーザの第２高調波（波長５３２ｎｍ）を照射してもゲッタリングを行うことができる。ゲッタリングは、捕獲サイトにある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。図７（ｄ）において矢印で示すように、触媒元素が移動する方向は半導体膜の厚さ程度の距離であり、ゲッタリングは比較的短時間で完遂する。
なお、この加熱処理によっても、１×１０19／ｃｍ3〜１×１０22／ｃｍ3、好ましくは１×１０20／ｃｍ3〜１×１０21／ｃｍ3、より好ましくは５×１０20／ｃｍ3の濃度で希ガス元素を含む半導体膜１０７は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
その後、半導体膜１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１０６はエッチングストッパーとして機能する。また、バリア層１０６はその後フッ酸により除去すれば良い。
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、図７（ｅ）で示すように結晶構造を有する半導体膜１０４に対してレーザ光を照射することも有効である。レーザには波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜４００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率をもって照射し、結晶質半導体膜１０８を形成する。
（実施形態４）
図８は本発明の一実施形態を説明する図であり、非晶質半導体膜の全面に触媒作用のある金属元素を全面に添加し結晶化すると共にゲッタリングを同時に行う方法である。
まず、図８（Ａ）に示すように、下地絶縁膜３０１上に触媒元素含有層３０２を形成する。これは、触媒元素を含む水溶液またはアルコール液をスピナーで塗布しても良いし、スパッタ法、蒸着法、プラズマ処理などにより形成しても良い。
その後、図８（Ｂ）に示すように非晶質半導体膜３０３を、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００ｎｍの厚さに形成する。さらにバリア層３０４を形成する。これらの形成方法は実施形態１と同様にする。
図８（Ｃ）で示すように、その上に実施形態１で示したスパッタ法や実施形態２で示したプラズマＣＶＤ法で希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20〜１×１０21／ｃｍ3、より好ましくは５×１０20／ｃｍ3の濃度含んだ半導体膜３０５を２５〜２５０ｎｍの厚さで形成する。
代表的には非晶質シリコン膜を選択する。この半導体膜３０５は、後に除去するので、密度の低い膜としておくことが望ましい。
そして、図８（Ｄ）に示すように加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたＲＴＡ法で行う。
ＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。また、ファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質構造を有する半導体膜３０３が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０〜６００℃、好ましくは５８０℃で４時間の加熱処理を行い結晶化を行う。
この加熱処理により、触媒元素が非晶質構造を有する半導体膜３０３に染みだし、結晶化させるながら半導体膜３０５に向かって（図８（Ｄ）の矢印の方向）
拡散する。これにより１回の加熱処理で結晶化とゲッタリングが同時に行われる。
その後、半導体膜３０５を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層３０４はエッチングストッパーとして機能する。また、バリア層３０４はその後フッ酸により除去すれば良い。
こうして図８（Ｅ）に示すように触媒元素の濃度が１×１０17／ｃｍ3以下にまで減じられた結晶構造を有する半導体膜（第１の半導体膜）３０６を得ることができる。この結晶質半導体膜３０６の結晶性を高めるためには、実施形態１と同様にレーザ光を照射しても良い。
こうして形成される結晶質半導体膜３０６は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。このような結晶質半導体膜３０６はＴＦＴの活性層のみでなく、フォトセンサや太陽電池の光電変換層にも適用することができる。
本発明の実施例を図１〜図６を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
図１（ａ）において、基板１００はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
そして、図１（ａ）に示すように基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１０１を形成する。代表的な一例は下地絶縁膜１０１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜１０１ａを５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜１０１ｂを１００〜１５０ｎｍの厚さに積層形成する構造が採用される。
活性層とする半導体膜は、下地膜１０１上に形成した非晶質半導体膜を結晶化して得る。非晶質半導体膜は３０〜６０ｎｍの厚さで形成し、その後、非晶質半導体膜１０２の表面に、結晶化を促進する触媒作用のある金属元素（本実施例では、ニッケル）を重量換算で１〜１００ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１０３を形成する（図１（ｂ））。
非晶質半導体膜１０２と触媒元素含有層１０３とを接触した状態を保持したまま結晶化のための加熱処理を行う。本実施例では、ＲＴＡ法で加熱処理を行う。
加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。こうして、非晶質半導体膜を結晶化させ、図１（ｃ）に示す結晶質半導体膜１０４を得ることができる。
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、図１（ｄ）で示すように結晶質半導体膜１０４に対してレーザ光を照射する。レーザ光照射処理は、パルス発振型または連続発振型の気体レーザまたは固体レーザを用いてもよい。気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等があり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状、矩形状もしくは楕円形状に集光し半導体膜に照射すればよい。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００ｍＪ／ｃｍ2(代表的には２００〜７００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００ｍＪ／ｃｍ2(代表的には３５０〜８００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射すればよい。また、ＹＶＯ4レーザを用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換して、共振器の中にＹＶＯ4結晶と非線型光学素子を入れて、高調波を射出してもよい。このとき光学系により矩形状または楕円形状にして照射すればよく、エネルギー密度は、０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは、０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。いずれにしても、上記したようなレーザを用い、当該レーザ光を光学系にて１００〜４００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率をもって結晶質半導体膜１０４に対するレーザ処理を行っても良い。
次いで、結晶質半導体膜１０５中に含まれる触媒元素を除去するためにゲッタリング処理を行う。図２（ａ）に示すように結晶質半導体膜１０５上にバリア層１０６を形成する。バリア層１０６としては、触媒元素（ニッケル）をゲッタリングサイトに貫通させることができ、さらにゲッタリングサイトの除去工程において用いるエッチング液がしみこまない多孔質膜を形成する。例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜（ＳｉＯx）を用いればよい。本明細書中では、このような性質を有する膜を特に多孔質膜という。
次いで、ゲッタリングサイトとして希ガス元素を含む半導体膜１０７を形成する。本実施例では、Ａｒの流量を５０ｓｃｃｍ、成膜圧力を０．２Ｐａ、パワー３ｋＷ、基板温度１５０℃として希ガス元素を１×１０19〜１×１０22／ｃｍ3、好ましくは１×１０20〜１×１０21／ｃｍ3、より好ましくは５×１０20／ｃｍ3の濃度で含む半導体膜１０７を成膜する。
その後ＲＴＡ法を用いて加熱処理を行い、触媒元素をゲッタリングサイトに縦方向に移動させる。加熱条件としては、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
ゲッタリング工程終了後、非晶質半導体１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１０６はエッチングストッパーとして機能する。また、バリア層１０６はその後フッ酸により除去すれば良い。
結晶化を改善するために、結晶化工程後、レーザ光を照射してもよい。その後、得られた結晶質半導体膜を所望の形状にエッチング処理して島状に分離された半導体層１１０２〜１１０６を形成する。
また、半導体層１１０２〜１１０６を形成した後、ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。
半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素が知られている。
次いで、島状に分離された半導体層１１０２〜１１０６を覆うゲート絶縁膜１１０７を形成する。ゲート絶縁膜１１０７は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。
勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、形成後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
ゲート絶縁膜１１０７上には膜厚２０〜１００ｎｍの第１の導電膜として窒化タンタル（ＴａＮ）１１０８と、膜厚１００〜４００ｎｍの第２の導電膜としてタングステン（Ｗ）１１０９とを積層形成する。ゲート電極を形成するための導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
次に、図３（Ｂ）に示すように光露光工程によりレジストからなるマスク１１１０〜１１１５を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。用いるエッチング用ガスに限定はないが、ＷやＴａＮのエッチングにはＣＦ4とＣｌ2とＯ2とを用いることが適している。それぞれのガス流量比を２５：２５：１０ｓｃｃｍとし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
この後、第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０ｓｃｃｍとし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
この第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１１７〜１１２２（第１の導電層１１１７ａ〜１１２２ａと第２の導電層１１１７ｂ〜１１２２ｂ）を形成する。１１１６はゲート絶縁膜であり、第１の形状の導電層１１１７〜１１２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
次に、レジストからなるマスク１１１０〜１１１５を除去せずに図３（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０：２０：２０ｓｃｃｍとし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜をエッチングする。
こうして、上記第３のエッチング条件によりＷ膜を異方性エッチングして第２の形状の導電層１１２４〜１１２９（第１の導電層１１２４ａ〜１１２９ａと第２の導電層１１２４ｂ〜１１２９ｂ）を形成する。１１２３はゲート絶縁膜であり、第１の形状の導電層１１１７〜１１２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
Ｗ膜やＴａＮ膜に対するＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａＮ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａＮはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａＮはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａＮの表面が多少酸化される。ＴａＮの酸化物はフッ素や塩素と反応しないため、さらにＴａＮ膜のエッチング速度は低下する。従って、Ｗ膜とＴａＮ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａＮ膜よりも大きくすることが可能となる。
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ＫＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第２形状の導電層１１２４〜１１２８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１１３０〜１１３４が形成される。第１の不純物領域１１３０〜１１３４には１×１０16〜１×１０17／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
次いで、図４（Ａ）に示すようにレジストからなるマスク１１３５、１１３６を形成し第２のドーピング処理を行う。マスク１１３５は駆動回路のｐチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１１３６は画素部のＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクである。
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ＫＶとしてリン（Ｐ）をドーピングする。ここでは、第２形状の導電層１１２４〜１１２８及びゲート絶縁膜１１２３の膜厚の差を利用して各半導体層に不純物領域を行う。勿論、マスク１１３５、１１３６で覆われた領域にはリン（Ｐ）は添加されない。こうして、第２の不純物領域１１８０〜１１８２と第３の不純物領域１１３７〜１１４１が形成される。第３の不純物領域１１３７〜１１４１には１×１０20〜１×１０21／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加されている。また、第２の不純物領域はゲート絶縁膜の膜厚差により第３の不純物領域よりも低濃度に形成され、１×１０18〜１×１０19／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加されることになる。
次いで、新たにレジストからなるマスク１１４２〜１１４４を形成して図４（Ｂ）に示すように第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域１１４７及び第５の不純物領域１１４５、１１４６を形成する。第４の不純物領域は第２形状の導電層と重なる領域に形成されるものであり、１×１０18〜１×１０20／ｃｍ3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。また、第５の不純物領域１１４５、１１４６には１×１０20〜１×１０21／ｃｍ3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第５の不純物領域１１４６には先の工程でリン（Ｐ）が添加された領域であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。
なお、第５の不純物領域１１４８、１１４９及び第４の不純物領域１１５０は画素部において保持容量を形成する半導体層に形成される。
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。第２の形状の導電層１１２４〜１１２７はゲート電極となる。また、第２の形状の導電層１１２８は画素部において保持容量を形成する一方の電極となる。さらに、第２の形状の導電層１１２９は画素部においてソース配線を形成する。
次いで、ほぼ全面を覆う第１の層間絶縁膜１１５１を形成する。この第１の層間絶縁膜１１５１は、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンと水素を含む絶縁膜で形成する。その好適な一例は、プラズマＣＶＤ法により形成される膜厚１５０ｎｍの酸化窒化シリコン膜である。勿論、第１の層間絶縁膜１１５１は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
その後、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化はファーネスアニール炉またはクリーンオーブンを用いて加熱処理を行うことで実現する。加熱処理の温度は窒素雰囲気中で４００〜７００℃、代表的には４１０〜５００℃で行う。なお、この他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む第３の不純物領域１１３７、１１３９、１１４０、及び第５の不純物領域１１４６、１１４９ゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。その結果、チャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
次いで、図５に示すように、第１の層間絶縁膜１１５１上に有機絶縁物材料から成る第２の層間絶縁膜１１７４を形成する。次いで、ソース配線１１２７に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。例えば、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜を用いる。こうして、ソースまたはドレイン配線１１５３〜１１５８、ゲート配線１１６０、接続配線１１５９、画素電極１１６１が形成される。
以上の様にして、ｎチャネル型ＴＦＴ４０１、ｐチャネル型ＴＦＴ４０２、ｎチャネル型ＴＦＴ４０３を有する駆動回路４０６と、ｎチャネル型ＴＦＴ４０４、保持容量４０５とを有する画素部４０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。尚、画素部４０７のＴＦＴはｐチャネル型ＴＦＴであっても良い。
駆動回路４０６のｎチャネル型ＴＦＴ４０１（第２のｎチャネル型ＴＦＴ）はチャネル形成領域１１６２、ゲート電極を形成する第２の形状の導電層１１２４と一部が重なる第２の不純物領域１１６３とソース領域またはドレイン領域として機能する第３の不純物領域１１６４を有している。ｐチャネル型ＴＦＴ４０２にはチャネル形成領域１１６５、ゲート電極を形成する第２の形状の導電層１１２５と一部が重なる第４不純物領域１１６６とソース領域またはドレイン領域として機能する第５の不純物領域１１６７を有している。ｎチャネル型ＴＦＴ４０３（第２のｎチャネル型ＴＦＴ）にはチャネル形成領域１１６８、ゲート電極を形成する第２の形状の導電層１１２６と一部が重なる第２の不純物領域１１６９とソース領域またはドレイン領域として機能する第３の不純物領域１１７０を有している。このようなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ４０１または４０３の構造が適している。
画素部４０７の画素ＴＦＴ４０４（第１のｎチャネル型ＴＦＴ）にはチャネル形成領域１１７１、ゲート電極を形成する第２の形状の導電層１１２８の外側に形成される第１の不純物領域１１７２とソース領域またはドレイン領域として機能する第３の不純物領域１１７３を有している。また、保持容量４０５の一方の電極として機能する半導体層には第４の不純物領域１１７６、第５の不純物領域１１７７が形成されている。保持容量４０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、第２形状の電極１１２９と、半導体層１１０６とで形成されている。
このような画素部４０７の上面図を図６に示す。図６ではほぼ一画素分の上面図を示し、付与する符号は図５と共通なものとしている。また、Ａ−Ａ'及びＢ−Ｂ'線の断面構造が図５に対応している。図６の画素構造において、ゲート配線とゲート電極とを異なる層上に形成することにより、ゲート配線と半導体層を重畳させることが可能となり、ゲート配線に遮光膜としての機能が付加されている。また、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置され、遮光膜（ブラックマトリクス）の形成を省略できる構造としている。その結果、従来に比べ開口率を向上させることが可能となっている。
本発明は、画素部及び駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能及び信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ構造に変化をもたせている。上述のように、駆動回路のｎチャネル型ＴＦＴはゲート電極と一部が重なるＬＤＤ構造として、主にホットキャリア効果によるＴＦＴの劣化を防ぐ構造としている。また、画素部のｎチャネル型ＴＦＴはゲート電極と重ならないＬＤＤ構造として、主にオフ電流を低減することを重視した構造としている。本発明はこのような構造の異なるｎチャネル型ＴＦＴに加え、ｐチャネル型ＴＦＴを同一基板上に形成する技術を提供し、それを６枚のフォトマスクで作製可能にしている。また、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるものの、透過型の表示装置を形成することができる。
本実施例では、ボトムゲート型ＴＦＴの作製工程に本発明を適応することも可能である。図１５、１６を用いてボトムゲート型ＴＦＴの作製工程について簡単に説明する。
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングしてゲート電極５１を得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい（図１５（ａ））。
次いで、ゲート絶縁膜５２を形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい（図１５（ｂ））。
次いで、非晶質半導体膜としてアモルファスシリコン膜５３を熱ＣＶＤ法、プラズマＣＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタリング法により１０〜１１５０ｎｍ厚に形成する。なお、ゲート絶縁膜５２とアモルファスシリコン膜５３とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減することができる（図１５（ｃ））。
次いで、アモルファスシリコン膜５３に結晶化を促進する触媒元素を塗布して、触媒元素含有層５４を形成する。続いて、加熱処理を行い、結晶質シリコン膜５５を形成する。
結晶化工程が終わったら、結晶質シリコン膜５５上にバリア層５６を形成する。バリア層５６としては、実施形態１で示したような膜を用いればよい。なお、本実施例では、触媒元素（ニッケル）をゲッタリングサイトに貫通させることができ、さらにゲッタリングサイトの除去工程において用いるエッチング液がしみこまない多孔質膜、または、オゾン水で処理することにより形成されるケミカルオキサイド膜を形成する（図１５（ｄ））。
次いで、ゲッタリングサイトとして希ガス元素を含む半導体膜５７を形成する。本実施例では、Ａｒの流量を５０ｓｃｃｍ、成膜圧力を０．２Ｐａ、パワー３ｋＷ、基板温度１５０℃として希ガス元素を１×１０19〜１×１０22／ｃｍ3、好ましくは１×１０20〜１×１０21／ｃｍ3、より好ましくは５×１０20／ｃｍ3の濃度で含む半導体膜５７を成膜する。
次いで、結晶性半導体膜５５から触媒元素をゲッタリングサイト５７に移動させる（ゲッタリングする）ための加熱処理を行う。加熱処理は、ＲＴＡ法、ファーネスアニール法のいずれを用いてもよい。この加熱処理により、結晶質半導体膜５５の触媒元素濃度を１×１０17／ｃｍ3以下にまで減少させることができる。
ゲッタリング工程終了後、ゲッタリングサイト５７およびバリア層５６を除去する。
次いで、後の不純物添加工程において結晶質シリコン膜（チャネル形成領域）
を保護する絶縁膜５８を１００〜４００ｎｍ厚で形成する。この絶縁膜は、不純物元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さらに、微妙な濃度制御を可能にするために形成される。
次いで、レジストからなるマスクを用いて、後のｎチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｎ型を付与する不純物元素、後のｐチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元素を添加して、ソース領域、ドレイン領域、ＬＤＤ領域を形成する。
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。
続いて、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパターニングした後、層間絶縁膜５９を形成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から５００〜１５００ｎｍ厚で形成する。 その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、各ＴＦＴを電気的に接続するための配線６０を形成する。
以上のように本発明は、ＴＦＴの形状に関わることなく適応することができる。
図１０はアクティブマトリクス駆動方式の発光装置の構造を示す一例である。
ここで示す駆動回路部６５０のｎチャネル型ＴＦＴ６５２、ｐチャネル型ＴＦＴ６５３、及び画素部６５１のスイッチング用ＴＦＴ６５４、電流制御用ＴＦＴ６５５は、本発明を用いて、実施例１と同様にして作製されるものである。
ゲート電極６０８〜６１１の上層には、窒化シリコン、酸化窒化シリコンからなる第１の層間絶縁膜６１８が形成され、保護膜として用いている。さらに平坦化膜として、ポリイミドまたはアクリルなど有機樹脂材料から成る第２の層間絶縁膜６１９を形成している。
駆動回路部６５０の回路構成は、ゲート信号側駆動回路とデータ信号側駆動回路とで異なるがここでは省略する。ｎチャネル型ＴＦＴ６５２及びｐチャネル型ＴＦＴ６５３には配線６１２、６１３が接続し、これらのＴＦＴを用いてシフトレジスタやラッチ回路、バッファ回路などを形成している。
画素部６５１では、データ配線６１４がスイッチング用ＴＦＴ６５４のソース側に接続し、ドレイン側の配線６１５は電流制御用ＴＦＴ６５５のゲート電極６１１と接続している。また、電流制御用ＴＦＴ６５５のソース側は電源供給配線６１７と接続し、ドレイン側の電極６１６が発光素子の陽極と接続している。
これらの配線上には窒化シリコンなどの有機絶縁材料から成る第３の層間絶縁膜６２０を形成している。有機樹脂材料は吸湿性があり、Ｈ2Ｏを吸蔵する性質を持っている。そのＨ2Ｏが再放出されると有機化合物に酸素を供給し、有機発光素子を劣化させる原因となるので、Ｈ2Ｏの吸蔵及び再放出を防ぐために、第３の層間絶縁膜６２０の上に窒化シリコンまたは酸化窒化シリコンから成る第４絶縁膜６２１を形成する。或いは、第３の層間絶縁膜６２０を省略して、第４絶縁膜６２１の一層のみでこの層を形成することも可能である。
有機発光素子６２７は第４絶縁膜６２１上に形成し、ＩＴＯ（酸化インジウム・スズ）などの透明導電性材料で形成する陽極６２２、正孔注入層、正孔輸送層、発光層などを有する有機化合物層６２４、ＭｇＡｇやＬｉＦなどのアルカリ金属またはアルカリ土類金属などの材料を用いて形成する陰極６２５とから成っている。有機化合物層６２４の詳細な構造は任意なものとする。
有機化合物層６２４や陰極６２５はウエット処理（薬液によるエッチングや水洗などの処理）を行うことができないので、陽極６２２に合わせて、第４絶縁膜６２１上に感光性樹脂材料で形成される隔壁層６２３を設ける。隔壁層６２３は陽極６２２の端部を被覆するように形成する。具体的には、隔壁層６２３はネガ型のレジストを塗布し、ベーク後に１〜２μｍ程度の厚さとなるように形成する。その後、所定のパターンを設けたフォトマスクを用い紫外線を照射して露光する。透過率の悪いネガ型のレジスト材料を用いると、膜の厚さ方向で感光される割合が変化し、これを現像するとパターンの端部を逆テーパー型の形状とすることができる。勿論、このような隔壁層は、感光性のポリイミドなどを用いて形成することも可能である。
陰極６２５は、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さらにその上層には、窒化シリコンまたは、ＤＬＣ膜で第５絶縁膜６２６を２〜３０ｎｍ、好ましくは５〜１０ｎｍの厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法で形成可能であり、１００℃以下の温度で形成しても、被覆性良く隔壁層６２３の端部を覆って形成することができる。ＤＬＣ膜の内部応力は、酸素や窒素を微量に混入させることで緩和することが可能であり、保護膜として用いることが可能である。そして、ＤＬＣ膜は酸素をはじめ、ＣＯ、ＣＯ2、Ｈ2Ｏなどのガスバリア性が高いことが知られている。第５絶縁膜６２６は、陰極６２５を形成した後、大気解放しないで連続的に形成することが望ましい。陰極６２５と有機化合物層６２４との界面状態は有機発光素子の発光効率に大きく影響するからである。
このように、隔壁層６２３に接することなく有機化合物層６２４、陰極層６２５を形成し有機発光素子を形成することで熱応力によるクラックの発生を防ぐことが可能となる。また、有機化合物層６２４は酸素やＨ2Ｏを最も嫌うため、それをブロッキングするために窒化シリコンまたは酸化窒化シリコンまたはＤＬＣ膜６２６が形成されている。また、これらは有機化合物層６２４が有するアルカリ金属元素を外に出さないための機能も有している。
図１０ではスイッチング用ＴＦＴ６５４をマルチゲート構造とし、電流制御用ＴＦＴ６５５にはゲート電極とオーバーラップする低濃度ドレイン（ＬＤＤ）を設けている。多結晶シリコンを用いたＴＦＴは、高い動作速度を示すが故にホットキャリア注入などの劣化も起こりやすい。そのため、画素内において機能に応じて構造の異なるＴＦＴ（オフ電流の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴ）を形成することは、高い信頼性を有し、且つ、良好な画像表示が可能な（動作性能の高い）表示装置を作製する上で非常に有効である。
図１０で示すように、ＴＦＴ６５４、６５５を形成する半導体膜の下層側（基板６０１側）には、下地絶縁膜６０２が形成されている。その反対の上層側には第１の層間絶縁膜６１８が形成されている。一方、有機発光素子６２７の下層側には第４絶縁膜６２１が形成されている。上層側には第５絶縁膜６２６が形成される。ＴＦＴ６５４、６５５が最も嫌うナトリウムなどのアルカリ金属は、汚染源として基板６０１や有機発光素子６２７が考えられるが、下地絶縁膜６０２と第１の層間絶縁膜６１８で囲むことによりブロッキングしている。一方、有機発光素子６２７は酸素やＨ2Ｏを最も嫌うため、それをブロッキングするために第４絶縁膜６２１、第５絶縁膜６２６が形成されている。これらは有機発光素子６２７が有するアルカリ金属元素を外に出さないための機能も有している。
図１０で示すような構造の有機発光装置において、効率的な作製方法の一例は、第４絶縁膜６２１、ＩＴＯに代表される透明導電膜で作製される陽極６２２をスパッタ法により連続成膜する工程を採用できる。有機絶縁膜からなる第２の層間絶縁膜６１９の表面に著しいダメージを与えることなく、緻密な窒化シリコン膜または酸化窒化シリコン膜を形成するにはスパッタ法は適している。
以上のように、ＴＦＴと有機発光装置を組み合わせて画素部を形成し、発光装置を完成させることができる。このような発光装置はＴＦＴを用いて駆動回路を同一基板上に形成することもできる。ＴＦＴの主要構成要素である半導体膜、ゲート絶縁膜及びゲート電極は、その下層側及び上層側を窒化シリコンまたは酸化窒化シリコンから成るブロッキング層と保護膜により囲むことにより、アルカリ金属や有機物の汚染を防ぐ構造を有している。一方有機発光素子はアルカリ金属を一部に含み、窒化シリコンまたは酸化窒化シリコンから成る保護膜と、窒化シリコンまたは炭素を主成分とする絶縁膜から成るガスバリア層とで囲まれ、外部から酸素やＨ2Ｏが浸入することを防ぐ構造を有している。
このように、本発明のゲッタリング方法を適用することにより良好な結晶質半導体膜を形成することができ、このような半導体膜を用いてＴＦＴを作製することにより、特性のよいＴＦＴを作製することができる。また、本発明を適用して、駆動回路と画素部とで求められる特性の異なるＴＦＴを作りわけることができ、良好な表示ができる発光装置を完成させることができる。
本実施例では、実施例３と異なる発光装置の作製工程の一例について図１８を用いて説明する。
本発明を適応して実施例３のように、第１の層間絶縁膜６１８を形成する。続いて、第２の層間絶縁膜７０１を形成する。第２の層間絶縁膜としては、無機絶縁物材料を１．０〜２．０μｍの平均膜厚で形成すればよい。無機樹脂材料としては、酸化シリコン膜または酸化窒化シリコン膜を公知のスパッタ法またはプラズマＣＶＤ法を用いて形成すればよい。さらに窒化酸化シリコン膜を用いる場合は、プラズマＣＶＤ装置によって、原料ガスにＳｉＨ4とＮ2Ｏを用いて、成膜条件は、圧力０．３ｔｏｒｒ、基板温度４００℃、ＲＦ出力１００Ｗ、原料ガス流量はＳｉＨ4は４ｓｃｃｍ、Ｎ2Ｏは４００ｓｃｃｍで形成すればよい。また、第２の層間絶縁膜としてＳＯＧ膜を用いてもよい。さらに、第２の層間絶縁膜は、アクリル等の有機絶縁膜を用いて作製してもよい。
なお、第２の層間絶縁膜を無機絶縁膜を用いて作製した場合は、第２の層間絶縁膜の表面をＣＭＰ（Chemical Mechanical Polish：化学機械研磨）法と呼ばれる技術で層間絶縁膜を研磨し平坦化するのが好ましい。ＣＭＰ法は、被加工物の表面を基準にし、それにならって表面を化学的または機械的に平坦化する手法である。一般的に定盤（Platen or Polishing Plate）の上に研磨布または研磨パッド（本明細書では、以下総称してパッド（Pad）と呼ぶ）を貼り付け、被加工物とパッドとの間にスラリーを供給しながら定盤と被加工物とを各々回転または揺動させて被研磨物の表面を化学・機械の複合作用により被加工物の表面を研磨する方法である。なお、ＣＭＰ法による平坦化処理工程が終了した後に、第２の層間絶縁膜７０１の平均膜厚が１．０〜２．０μｍ程度になるようにする。
続いて、実施例３に従い、第３絶縁膜７０２、第４絶縁膜７０３を形成する。
窒化シリコンまたは酸化窒化シリコンから成る第４絶縁膜７０３は、有機化合物層７０６に含まれるアルカリ金属や有機物の汚染からＴＦＴの主要構成要素である半導体膜を保護する役割および、酸素や水分によって劣化する有機化合物層７０６を保護する役割を果たしている。
次いで、第４絶縁膜７０３上に透明性導電膜を８０〜１２０ｎｍの厚さで形成し、エッチングすることによって陽極７０４を形成する。なお、本実施形態では、透明電極として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
続いて、隔壁層７０５を形成するために、レジスト、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）、酸化珪素膜等の膜を形成する。隔壁層は絶縁性を有する物質であれば、有機物と無機物のどちらでも良い。なお、感光性アクリルを用いて隔壁層を形成する場合は、感光性アクリル膜をエッチングしてから１８０〜３５０℃で加熱処理を行うのが好ましい。また、非感光性アクリル膜を用いて形成する場合には、１８０〜３５０℃で加熱処理を行った後、エッチングして隔壁層７０５を形成するのが好ましい。また、酸化珪素膜を用いる場合には、ＣＶＤ法などによって成膜すればよい。
次いで、陽極７０４および隔壁層７０５上に有機化合物層７０６、陰極７０７を蒸着法により形成する。なお、本実施形態では発光素子の陰極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。なお、有機化合物層７０６は、発光層の他に正孔注入層、正孔輸送層、電子輸送層、電子注入層及びバッファー層といった複数の層を組み合わせて積層することにより形成されている。なお、有機化合物層７０６の詳細な構造は任意なものとする。
このようにして陽極７０４、有機化合物層７０６および陰極７０７からなる有機発光素子７０８が形成される。
続いて、実施例３に従い、第５絶縁膜７０９をＤＬＣ膜等の絶縁膜を形成する。このようにして、図１８に示すような、隔壁層がテーパー形状の発光装置を作製することができる。
以上のように、本発明のゲッタリング方法を適用することにより良好な結晶質半導体膜を形成することができ、このような半導体膜を用いてＴＦＴを作製することにより、特性のよいＴＦＴを作製することができる。また、本発明を適用して、駆動回路および画素部において、特性の異なるＴＦＴを作りわけることができ、良好な表示ができる発光装置を完成させることができる。
本実施例では、本発明を適用して作製されたＴＦＴの信頼性および電気特性を測定した結果を示す。
図１９（Ａ）は、ｎチャネル型ＴＦＴの信頼性を測定した結果である。
本出願人は、信頼性の評価を１０年保証電圧を調べることで評価している。なお、１０年保証電圧とはＴＦＴの移動度の最大値（μＦＥ(max)）が１０％変動するまでの時間を寿命としたとき、ストレス電圧の逆数を片対数グラフにプロットして、得られる直線的な関係より、寿命が１０年であるストレス電圧を推定して求めている。本発明を適用して作製されたＴＦＴ（駆動回路）に関して測定を行ったところ、図１９（Ａ）で示すように、１０年保証電圧はＬovの長さが１．０μｍの時に１７．７Ｖ、Ｌovの長さが１．７μｍの時に１９．０Ｖと高い信頼性を示した。
また、図１９（Ｂ）に本発明を適用して作製されたＴＦＴのＩd−Ｖg曲線を示す。測定は、ソース電圧（Ｖs）は０Ｖ、ドレイン電圧（Ｖd）は、１Ｖまたは１４Ｖとして行った。実測値は、画素ＴＦＴはチャネル長（Ｌ）が４．５×２μｍ、チャネル幅（Ｗ）が３μｍである。
画素ＴＦＴは、オフ電流（Ｉoff）が１pA以下に抑えられており、Ｖgが高い時のＩoffの跳ね上がりが抑えられていた。また、電界効果移動度も１００〜１３０（ｃｍ2／Ｖｓ）、Ｓ値０．１７４〜０．１８５（Ｖ／ｄｅｃ）という良好な特性を得ることができた。
以上の結果により、本発明を適用することにより、信頼性が高く、求められる性能が得られるＴＦＴを工程数を増やさずに作りわけることができることがわかる。
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶ディスプレイ（液晶表示装置）に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
図１１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
図１１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
図１１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
図１１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
図１１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
図１２（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。
図１２（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
ただし、図１２に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
図１３（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部３００５、操作キー３０１０、電源スイッチ３００７、音声入力部３００８、アンテナ３００９を有している。
図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。
図１３（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施形態１〜４、実施例１、２を組み合わせても実現することができる。
本発明の実施の形態の一例を示す図。 本発明の実施の形態の一例を示す図。 本発明の実施例を示す図。 本発明の実施例を示す図。 本発明の実施例を示す図。 本発明の実施例を示す図。 本発明の実施の形態の一例を示す図。 本発明の実施の形態の一例を示す図。 半導体膜中に含まれるＡｒの濃度を測定した結果を示す図。 本発明を適用して作製した発光装置の一例を示す図。 本発明を用いて作製された液晶表示装置を表示部に用いた電気器具の一例を示す図。 本発明を用いて作製された液晶表示装置を表示部に用いた電気器具の一例を示す図。 本発明を用いて作製された液晶表示装置を表示部に用いた電気器具の一例を示す図。 本発明の実施の形態の一例を示す図。 本発明の実施例を示す図。 本発明の実施例を示す図。 本発明の実施の形態の一例を示す図。 本発明を適用して作製された発光装置の一例を示す図。 本発明を適用して作製されたＴＦＴの信頼性および特性を測定した結果を示す図。
符号の説明
４０１ 第１のｎチャネル型ＴＦＴ
４０２ ｐチャネル型ＴＦＴ
４０３ 第２のｎチャネル型ＴＦＴ
１１６２、１１６５、１１６８ チャネル形成領域
１１６３、１１６９ 第２の不純物領域
１１６４、１１７０ 第３の不純物領域（ソース領域またはドレイン領域）
１１６６ 第４の不純物領域
１１６７ 第５の不純物領域

Claims (4)

  1. 画素ＴＦＴと保持容量とを有する画素部と、該画素部の周辺に設けられた、ｐチャネル型ＴＦＴおよび２つの第２のｎチャネル型ＴＦＴとを有する駆動回路と、を同一の基板上に有し、
    前記画素ＴＦＴは、マルチゲート構造の第１のｎチャネル型ＴＦＴであって、第１の島状半導体層、２つの第１のゲート電極、ゲート絶縁膜を有し、
    前記第１の島状半導体層は、２つの第１のチャネル形成領域、該２つの第１のチャネル形成領域のそれぞれに接して形成された４つの第１のＬＤＤ領域と、該４つの第１のＬＤＤ領域のそれぞれに接して形成された３つの第１のソース領域または第１のドレイン領域を有し、
    前記２つの第１のチャネル形成領域の間に接して、４つのうち２つの前記第１のＬＤＤ領域が形成され、該２つの第１のＬＤＤ領域の間に接して、３つのうち１つの前記第１のソース領域または前記第１のドレイン領域が形成され、
    前記４つの第１のＬＤＤ領域並びに前記３つの第１のソース領域または第１のドレイン領域は前記第１のゲート電極と重なっておらず、
    前記２つの第２のｎチャネル型ＴＦＴはそれぞれ、第２の島状半導体層、第２のゲート電極、ゲート絶縁膜を有し、
    前記第２の島状半導体層は、第２のチャネル形成領域と、該第２のチャネル形成領域に接して２つの第２のＬＤＤ領域と、該２つの第２のＬＤＤ領域に接して第２のソース領域または第２のドレイン領域を有し、
    前記２つの第２のＬＤＤ領域は前記第２のゲート電極と一部重なっており、前記第２のソース領域および前記第２のドレイン領域は前記第２のゲート電極と重なっておらず、
    前記ｐチャネル型ＴＦＴは第３の島状半導体層、第３のゲート電極、ゲート絶縁膜を有し、
    前記第３の島状半導体層は、第３のチャネル形成領域と、該第３のチャネル形成領域に接して２つの第３のＬＤＤ領域と、該２つの第３のＬＤＤ領域に接して第３のソース領域または第３のドレイン領域を有し、
    前記第３のソース領域および前記第３のドレイン領域は、それぞれ、前記第３のＬＤＤ領域に接する第３−１領域、および該第３−１領域に接する第３−２領域からなり、
    前記第３−１領域は、前記第３のＬＤＤ領域に含まれるｐ型不純物よりも高濃度のｐ型不純物を含み、前記第１のＬＤＤ領域に含まれるｎ型不純物と同濃度のｎ型不純物を含み、
    前記第３−２領域は、前記第３−１領域に含まれるｐ型不純物と同濃度のｐ型不純物を含み、前記第２のソース領域または前記第２のドレイン領域に含まれるｎ型不純物と同濃度のｎ型不純物を含み、
    前記２つの第３のＬＤＤ領域は前記第３のゲート電極と一部重なっており、前記第３のソース領域および前記第３のドレイン領域は前記第３のゲート電極と重なっておらず、
    前記保持容量は第４の島状半導体層、ゲート絶縁膜、容量電極を有し、
    前記第４の島状半導体層は、前記容量電極と一部重なる領域に２つの第１の不純物領域と、前記容量電極と重ならない領域に該２つの第１の不純物領域に接して２つの第２の不純物領域を有し、
    前記第１の不純物領域は前記第２のｎチャネル型ＴＦＴの前記第２のＬＤＤ領域と同濃度のｎ型不純物を含み、前記ｐチャネル型ＴＦＴの前記第３のＬＤＤ領域と同濃度のｐ型不純物を含み、
    前記第２の不純物領域は、前記第１の不純物領域に接する第２−１の不純物領域と、該第２−１の不純物領域に接する第２−２の不純物領域からなり、
    前記第２−１の不純物領域および前記第２−２の不純物領域は、それぞれ、前記第２のｎチャネル型ＴＦＴの前記第２のソース領域または前記第２のドレイン領域と同濃度のｎ型不純物を含み、前記ｐチャネル型ＴＦＴの前記第３のソース領域または前記第３のドレイン領域と同濃度のｐ型不純物を含む半導体装置の作製方法であって、
    前記基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質半導体膜を形成し、
    前記非晶質半導体膜の表面に、結晶化を促進する金属元素を添加し、
    加熱処理を行って結晶質半導体膜を形成し、
    前記結晶質半導体膜表面にバリア層を形成し、
    前記バリア層上に、前記金属元素のゲッタリングサイトとして希ガス元素を含む非晶質半導体膜を形成し、
    加熱処理を行って前記結晶質半導体膜中の前記金属元素を前記ゲッタリングサイト中にゲッタリングし、
    前記バリア層をエッチングストッパーとして前記ゲッタリングサイトを除去し、
    前記バリア層を除去し、
    第１のフォトマスクを用いて、前記結晶質半導体膜から前記第１〜第４の島状半導体層を形成し、
    前記第１〜第４の島状半導体層上に前記ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、第１の導電膜および該第１の導電膜上に第２の導電膜を積層形成し、
    第２のフォトマスクを用いて、前記第２の導電膜上にレジストマスクを形成し、
    第１のプラズマエッチング処理を行って前記第１の導電膜および前記第２の導電膜をエッチングすることにより、
    前記第１の島状半導体層上に、後に前記第１のゲート電極となる、
    前記第２の島状半導体層上に、後に前記第２のゲート電極となる、
    前記第３の島状半導体層上に、後に前記第３のゲート電極となる、
    並びに前記第４の島状半導体層上に、後に容量電極となる、端部がテーパー形状である第１の形状の導電層を、それぞれ形成し、
    前記第１の形状の導電層で覆われていないゲート絶縁膜はエッチングされ薄くなった領域が形成され、
    第２のプラズマエッチング処理を行って前記第１の形状の導電層中の前記第２の導電膜をエッチングして細くすることにより、
    前記第１の島状半導体層上に前記第１のゲート電極を、
    前記第２の島状半導体層上に前記第２のゲート電極を、
    前記第３の島状半導体層上に前記第３のゲート電極を、
    並びに前記第４の島状半導体層上に容量電極を、形成し、
    前記第１の形状の導電層で覆われていないゲート絶縁膜はさらにエッチングされ薄くなった領域が形成されて該ゲート絶縁膜に膜厚の差が形成され、
    前記レジストマスク、前記第１のゲート電極、前記第２のゲート電極、前記第３のゲート電極および容量電極をドーピングマスクとして、
    前記第１の島状半導体層中であって、前記第１のゲート電極と重なっていない部分に、
    前記第２の島状半導体層中であって、前記第２のゲート電極と重なっていない部分に、
    前記第３の島状半導体層中であって、前記第３のゲート電極と重なっていない部分に、
    並びに前記第４の島状半導体層中であって、前記容量電極と重なっていない部分に、低濃度のｎ型不純物を添加し、
    第３のフォトマスクを用いて、
    前記第１の島状半導体層上であって前記第１のゲート電極を覆い、
    前記第３の島状半導体層上であって、前記第３のゲート電極並びに前記第３の半導体層の、前記第３のチャネル形成領域、前記第３のＬＤＤ領域および前記３−１領域を覆うレジストマスクを形成し、該レジストマスク、前記第２のゲート電極、前記容量電極及び前記ゲート絶縁膜の膜厚の差を利用して、高濃度のｎ型不純物を添加して、
    前記第１の島状半導体層中に前記第１のチャネル形成領域、前記４つの第１のＬＤＤ領域と、前記３つの第１のソース領域または第１のドレイン領域を形成するとともに、
    前記第２の島状半導体層中に前記第２のチャネル形成領域、前記２つの第２のＬＤＤ領域と、前記第２のソース領域および前記第２のドレイン領域を形成し、
    前記第３の島状半導体層中に後に前記第３−２領域となる部分にｎ型不純物を添加し、
    第４のフォトマスクを用いて、
    前記第１の島状半導体層および前記第１のゲート電極並びに前記第２の島状半導体層および前記第２のゲート電極を覆ってレジストマスクを形成し、該レジストマスク、前記第３のゲート電極および前記容量電極をドーピングマスクとして、ｐ型不純物を添加して、
    前記第３の島状半導体層中に前記第３のチャネル形成領域、前記２つの第３のＬＤＤ領域を形成し、
    前記第３の島状半導体層中に、前記第３−１領域および前記第３−２領域を形成して前記第３のソース領域および前記第３のドレイン領域を形成するとともに、
    前記第４の島状半導体層中に前記２つの第１の不純物領域を形成し、
    前記第４の島状半導体層中に前記第２−１の不純物領域および前記第２−２の不純物領域を形成して前記２つの第２の不純物領域を形成し、
    前記第１〜第４の島状半導体層、前記ゲート絶縁膜、前記第１〜第３のゲート電極および前記容量電極を覆って、第１の層間絶縁膜を形成し、
    加熱処理を行って、
    前記第１〜第４の島状半導体層に添加された前記ｎ型不純物および前記ｐ型不純物を活性化し、
    前記金属元素を、前記第１のソース領域および前記第１のドレイン領域、前記第２のソース領域および前記第２のドレイン領域、前記第３−２領域並びに前記第２−２の不純物領域にゲッタリングし、
    前記第１の層間絶縁膜上に有機絶縁膜からなる第２の層間絶縁膜を形成し、
    第５のフォトマスクを用いて、前記第２の層間絶縁膜に、前記第１〜第３の島状半導体層の各ソース領域およびドレイン領域に達するコンタクトホール並びに前記第４の島状半導体層の第２の不純物領域に達するコンタクトホールを形成し、
    Ａｌ、Ｔｉ、ＭｏまたはＷを用いて金属膜を形成し、
    第６のフォトマスクを用いて、前記金属膜をエッチングして、前記第１〜第３の島状半導体層の各ソース領域またはドレイン領域と電気的に接続されるソース配線またはドレイン配線をそれぞれ形成するとともに、前記第１の島状半導体層の前記第１のソース領域または前記第１のドレイン領域並びに前記第４の島状半導体層の前記第２の不純物領域と電気的に接続される画素電極、かつ前記２つの第１のチャネル形成領域を遮光するゲート配線を形成し、
    前記第２のＬＤＤ領域は前記第２のゲート電極中の前記第１の導電膜とのみ一部重なっており、
    前記第３のＬＤＤ領域は前記第３のゲート電極中の前記第１の導電膜とのみ一部重なっており、
    前記第１の不純物領域は前記容量電極中の前記第１の導電膜とのみ一部重なっていることを特徴とする半導体装置の作製方法。
  2. 画素ＴＦＴと保持容量とを有する画素部と、該画素部の周辺に設けられた、ｐチャネル型ＴＦＴおよび２つの第２のｎチャネル型ＴＦＴとを有する駆動回路と、を同一の基板上に有し、
    前記画素ＴＦＴは、マルチゲート構造の第１のｎチャネル型ＴＦＴであって、第１の島状半導体層、２つの第１のゲート電極、ゲート絶縁膜を有し、
    前記第１の島状半導体層は、２つの第１のチャネル形成領域、該２つの第１のチャネル形成領域のそれぞれに接して形成された４つの第１のＬＤＤ領域と、該４つの第１のＬＤＤ領域のそれぞれに接して形成された３つの第１のソース領域または第１のドレイン領域を有し、
    前記２つの第１のチャネル形成領域の間に接して、４つのうち２つの前記第１のＬＤＤ領域が形成され、該２つの第１のＬＤＤ領域の間に接して、３つのうち１つの前記第１のソース領域または前記第１のドレイン領域が形成され、
    前記４つの第１のＬＤＤ領域並びに前記３つの第１のソース領域または第１のドレイン領域は前記第１のゲート電極と重なっておらず、
    前記２つの第２のｎチャネル型ＴＦＴはそれぞれ、第２の島状半導体層、第２のゲート電極、ゲート絶縁膜を有し、
    前記第２の島状半導体層は、第２のチャネル形成領域と、該第２のチャネル形成領域に接して２つの第２のＬＤＤ領域と、該２つの第２のＬＤＤ領域に接して第２のソース領域または第２のドレイン領域を有し、
    前記２つの第２のＬＤＤ領域は前記第２のゲート電極と一部重なっており、前記第２のソース領域および前記第２のドレイン領域は前記第２のゲート電極と重なっておらず、
    前記ｐチャネル型ＴＦＴは第３の島状半導体層、第３のゲート電極、ゲート絶縁膜を有し、
    前記第３の島状半導体層は、第３のチャネル形成領域と、該第３のチャネル形成領域に接して２つの第３のＬＤＤ領域と、該２つの第３のＬＤＤ領域に接して第３のソース領域または第３のドレイン領域を有し、
    前記第３のソース領域および前記第３のドレイン領域は、それぞれ、前記第３のＬＤＤ領域に接する第３−１領域、および該第３−１領域に接する第３−２領域からなり、
    前記第３−１領域は、前記第３のＬＤＤ領域に含まれるｐ型不純物よりも高濃度のｐ型不純物を含み、前記第１のＬＤＤ領域に含まれるｎ型不純物と同濃度のｎ型不純物を含み、
    前記第３−２領域は、前記第３−１領域に含まれるｐ型不純物と同濃度のｐ型不純物を含み、前記第２のソース領域または前記第２のドレイン領域に含まれるｎ型不純物と同濃度のｎ型不純物を含み、
    前記２つの第３のＬＤＤ領域は前記第３のゲート電極と一部重なっており、前記第３のソース領域および前記第３のドレイン領域は前記第３のゲート電極と重なっておらず、
    前記保持容量は第４の島状半導体層、ゲート絶縁膜、容量電極を有し、
    前記第４の島状半導体層は、前記容量電極と一部重なる領域に２つの第１の不純物領域と、前記容量電極と重ならない領域に該２つの第１の不純物領域に接して２つの第２の不純物領域を有し、
    前記第１の不純物領域は前記第２のｎチャネル型ＴＦＴの前記第２のＬＤＤ領域と同濃度のｎ型不純物を含み、前記ｐチャネル型ＴＦＴの前記第３のＬＤＤ領域と同濃度のｐ型不純物を含み、
    前記第２の不純物領域は、前記第１の不純物領域に接する第２−１の不純物領域と、該第２−１の不純物領域に接する第２−２の不純物領域からなり、
    前記第２−１の不純物領域および前記第２−２の不純物領域は、それぞれ、前記第２のｎチャネル型ＴＦＴの前記第２のソース領域または前記第２のドレイン領域と同濃度のｎ型不純物を含み、前記ｐチャネル型ＴＦＴの前記第３のソース領域または前記第３のドレイン領域と同濃度のｐ型不純物を含む半導体装置の作製方法であって、
    前記基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質半導体膜を形成し、
    前記非晶質半導体膜の表面に、結晶化を促進する金属元素を添加し、
    加熱処理を行って結晶質半導体膜を形成し、
    前記結晶質半導体膜表面にバリア層を形成し、
    前記バリア層上に、前記金属元素のゲッタリングサイトとして希ガス元素を含む非晶質半導体膜を形成し、
    加熱処理を行って前記結晶質半導体膜中の前記金属元素を前記ゲッタリングサイト中にゲッタリングし、
    前記バリア層をエッチングストッパーとして前記ゲッタリングサイトを除去し、
    前記バリア層を除去し、
    第１のフォトマスクを用いて、前記結晶質半導体膜から前記第１〜第４の島状半導体層を形成し、
    前記第１〜第４の島状半導体層上に前記ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、第１の導電膜および該第１の導電膜上に第２の導電膜を積層形成し、
    第２のフォトマスクを用いて、前記第２の導電膜上にレジストマスクを形成し、
    第１のプラズマエッチング処理を行って前記第１の導電膜および前記第２の導電膜をエッチングすることにより、
    前記第１の島状半導体層上に、後に前記第１のゲート電極となる、
    前記第２の島状半導体層上に、後に前記第２のゲート電極となる、
    前記第３の島状半導体層上に、後に前記第３のゲート電極となる、
    並びに前記第４の島状半導体層上に、後に容量電極となる、端部がテーパー形状である第１の形状の導電層を、それぞれ形成し、
    前記第１の形状の導電層で覆われていないゲート絶縁膜はエッチングされ薄くなった領域が形成され、
    第２のプラズマエッチング処理を行って前記第１の形状の導電層中の前記第２の導電膜をエッチングして細くすることにより、
    前記第１の島状半導体層上に前記第１のゲート電極を、
    前記第２の島状半導体層上に前記第２のゲート電極を、
    前記第３の島状半導体層上に前記第３のゲート電極を、
    並びに前記第４の島状半導体層上に容量電極を、形成し、
    前記第１の形状の導電層で覆われていないゲート絶縁膜はさらにエッチングされ薄くなった領域が形成されて該ゲート絶縁膜に膜厚の差が形成され、
    前記レジストマスク、前記第１のゲート電極、前記第２のゲート電極、前記第３のゲート電極および容量電極をドーピングマスクとして、
    前記第１の島状半導体層中であって、前記第１のゲート電極と重なっていない部分に、
    前記第２の島状半導体層中であって、前記第２のゲート電極と重なっていない部分に、
    前記第３の島状半導体層中であって、前記第３のゲート電極と重なっていない部分に、
    並びに前記第４の島状半導体層中であって、前記容量電極と重なっていない部分に、低濃度のｎ型不純物を添加し、
    第３のフォトマスクを用いて、
    前記第１の島状半導体層上であって前記第１のゲート電極を覆い、
    前記第３の島状半導体層上であって、前記第３のゲート電極並びに前記第３の半導体層の、前記第３のチャネル形成領域、前記第３のＬＤＤ領域および前記３−１領域を覆うレジストマスクを形成し、該レジストマスク、前記第２のゲート電極、前記容量電極及び前記ゲート絶縁膜の膜厚の差を利用して、高濃度のｎ型不純物を添加して、
    前記第１の島状半導体層中に前記第１のチャネル形成領域、前記４つの第１のＬＤＤ領域と、前記３つの第１のソース領域または第１のドレイン領域を形成するとともに、
    前記第２の島状半導体層中に前記第２のチャネル形成領域、前記２つの第２のＬＤＤ領域と、前記第２のソース領域および前記第２のドレイン領域を形成し、
    前記第３の島状半導体層中に後に前記第３−２領域となる部分にｎ型不純物を添加し、
    第４のフォトマスクを用いて、
    前記第１の島状半導体層および前記第１のゲート電極並びに前記第２の島状半導体層および前記第２のゲート電極を覆ってレジストマスクを形成し、該レジストマスク、前記第３のゲート電極および前記容量電極をドーピングマスクとして、ｐ型不純物を添加して、
    前記第３の島状半導体層中に前記第３のチャネル形成領域、前記２つの第３のＬＤＤ領域を形成し、
    前記第３の島状半導体層中に、前記第３−１領域および前記第３−２領域を形成して前記第３のソース領域および前記第３のドレイン領域を形成するとともに、
    前記第４の島状半導体層中に前記２つの第１の不純物領域を形成し、
    前記第４の島状半導体層中に前記第２−１の不純物領域および前記第２−２の不純物領域を形成して前記２つの第２の不純物領域を形成し、
    前記第１〜第４の島状半導体層、前記ゲート絶縁膜、前記第１〜第３のゲート電極および前記容量電極を覆って、第１の層間絶縁膜を形成し、
    加熱処理を行って、
    前記第１〜第４の島状半導体層に添加された前記ｎ型不純物および前記ｐ型不純物を活性化し、
    前記金属元素を、前記第１のソース領域および前記第１のドレイン領域、前記第２のソース領域および前記第２のドレイン領域、前記第３−２領域並びに前記第２−２の不純物領域にゲッタリングし、
    前記第１の層間絶縁膜上に有機絶縁膜からなる第２の層間絶縁膜を形成し、
    第５のフォトマスクを用いて、前記第２の層間絶縁膜に、前記第１〜第３の島状半導体層の各ソース領域およびドレイン領域に達するコンタクトホール並びに前記第４の島状半導体層の第２の不純物領域に達するコンタクトホールを形成し、
    Ａｌ、Ｔｉ、ＭｏまたはＷを用いて金属膜を形成し、
    第６のフォトマスクを用いて、前記金属膜をエッチングして、前記第１〜第３の島状半導体層の各ソース領域またはドレイン領域と電気的に接続されるソース配線またはドレイン配線をそれぞれ形成するとともに、前記２つの第１のチャネル形成領域を遮光するゲート配線を形成し、
    透明導電膜を形成し、
    第７のフォトマスクを用いて、前記透明導電膜をエッチングして、前記第１の島状半導体層の前記第１のソース領域または前記第１のドレイン領域および前記第４の島状半導体層の前記第２の不純物領域と電気的に接続される画素電極を形成し、
    前記第２のＬＤＤ領域は前記第２のゲート電極中の前記第１の導電膜とのみ一部重なっており、
    前記第３のＬＤＤ領域は前記第３のゲート電極中の前記第１の導電膜とのみ一部重なっており、
    前記第１の不純物領域は前記容量電極中の前記第１の導電膜とのみ一部重なっていることを特徴とする半導体装置の作製方法。
  3. 請求項１または２において、
    前記非晶質半導体膜は前記希ガス元素を１×１０１９／ｃｍ３〜１×１０２２／ｃｍ３の濃度で含むことを特徴とする半導体装置の作製方法。
  4. 請求項１または２において、
    前記第１の形状の導電層の端部のテーパーの角度は１５〜４５°であることを特徴とする半導体装置の作製方法。
JP2008017705A 2001-01-19 2008-01-29 半導体装置の作製方法 Expired - Fee Related JP4394149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008017705A JP4394149B2 (ja) 2001-01-19 2008-01-29 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001011085 2001-01-19
JP2001022062 2001-01-30
JP2008017705A JP4394149B2 (ja) 2001-01-19 2008-01-29 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002009440A Division JP2002324808A (ja) 2001-01-19 2002-01-18 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2008172259A JP2008172259A (ja) 2008-07-24
JP4394149B2 true JP4394149B2 (ja) 2010-01-06

Family

ID=26607946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008017705A Expired - Fee Related JP4394149B2 (ja) 2001-01-19 2008-01-29 半導体装置の作製方法

Country Status (4)

Country Link
US (3) US6913956B2 (ja)
JP (1) JP4394149B2 (ja)
CN (3) CN101202300B (ja)
TW (2) TW586141B (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP2003045874A (ja) * 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7453705B2 (en) * 2002-05-07 2008-11-18 Alien Technology Corporation Barrier, such as a hermetic barrier layer for O/PLED and other electronic devices on plastic
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7335255B2 (en) * 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
US20040227197A1 (en) * 2003-02-28 2004-11-18 Shinji Maekawa Composition of carbon nitride, thin film transistor with the composition of carbon nitride, display device with the thin film transistor, and manufacturing method thereof
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7902747B2 (en) * 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7365410B2 (en) * 2004-10-29 2008-04-29 Freescale, Semiconductor, Inc. Semiconductor structure having a metallic buffer layer and method for forming
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20070173040A1 (en) * 2006-01-09 2007-07-26 Freescale Semiconductor, Inc. Method of reducing an inter-atomic bond strength in a substance
JP4720547B2 (ja) * 2006-03-07 2011-07-13 株式会社日立製作所 画像表示装置
US20070262379A1 (en) * 2006-05-15 2007-11-15 Chin-Chuan Lai Metal structure of glass substrate and formation thereof
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100822216B1 (ko) * 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
SG182214A1 (en) * 2007-06-20 2012-07-30 Semiconductor Energy Lab Method of manufacturing semiconductor device
CN101743092B (zh) * 2007-06-25 2013-05-29 圣戈本陶瓷及塑料股份有限公司 对单晶体进行晶体再取向的方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
WO2009011084A1 (ja) * 2007-07-17 2009-01-22 Sharp Kabushiki Kaisha 薄膜トランジスタを備えた半導体装置およびその製造方法
CN102751295B (zh) 2009-07-18 2015-07-15 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
WO2011043217A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101944239B1 (ko) 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
CN103378003A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种应力记忆技术的cmos器件制作方法
JP6785848B2 (ja) * 2015-12-30 2020-11-18 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ミリ秒アニールシステムのためのガスフロー制御
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US10043674B1 (en) * 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
FR3074605B1 (fr) 2017-12-05 2020-01-17 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement eventuel d'un substrat d'un circuit integre par sa face arriere, et dispositif associe

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535775A (en) 1967-12-18 1970-10-27 Gen Electric Formation of small semiconductor structures
JPS5693367A (en) * 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4534820A (en) 1981-10-19 1985-08-13 Nippon Telegraph & Telephone Public Corporation Method for manufacturing crystalline film
US4477308A (en) 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5248630A (en) 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
SG47403A1 (en) * 1990-12-05 1998-04-17 At & T Corp Lithographic techniques
CN1016730B (zh) * 1991-01-21 1992-05-20 天津市电工合金厂 N型热电偶用补偿导线的合金丝
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
CN1560691B (zh) * 1992-08-27 2010-05-26 株式会社半导体能源研究所 半导体器件及其制造方法和有源矩阵显示器
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US6022458A (en) * 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW273574B (ja) 1993-12-10 1996-04-01 Tokyo Electron Co Ltd
TW272319B (ja) 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (ja) 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3190520B2 (ja) * 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3504336B2 (ja) 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (ja) 1994-07-15 1996-07-11 Sharp Kk
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6204101B1 (en) * 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
KR100500078B1 (ko) * 1996-02-26 2005-07-18 이데미쓰 고산 가부시키가이샤 유기 전자 발광 소자 및 그의 제조방법
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6015593A (en) * 1996-03-29 2000-01-18 3M Innovative Properties Company Method for drying a coating on a substrate and reducing mottle
JP3027941B2 (ja) 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JPH1012889A (ja) * 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10198312A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP3765902B2 (ja) 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
US5998838A (en) 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
US6016033A (en) * 1997-07-11 2000-01-18 Fed Corporation Electrode structure for high resolution organic light-emitting diode displays and method for making the same
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3754184B2 (ja) * 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3939399B2 (ja) * 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US5997286A (en) 1997-09-11 1999-12-07 Ford Motor Company Thermal treating apparatus and process
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH11212047A (ja) * 1998-01-21 1999-08-06 Semiconductor Energy Lab Co Ltd 電子機器
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3543170B2 (ja) * 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
EP1031873A3 (en) * 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4578609B2 (ja) * 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
US6399988B1 (en) * 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW490713B (en) * 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3320397B2 (ja) * 2000-03-09 2002-09-03 クラリアント ジャパン 株式会社 逆テーパー状レジストパターンの形成方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
DE60010531T2 (de) * 2000-09-06 2005-05-12 Osram Opto Semiconductors Gmbh Strukturierung von elektroden in oled-bauelementen
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
KR100715908B1 (ko) * 2000-12-29 2007-05-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US6376336B1 (en) * 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US7198992B2 (en) 2007-04-03
CN100373620C (zh) 2008-03-05
US20020098628A1 (en) 2002-07-25
CN1619772A (zh) 2005-05-25
CN1366341A (zh) 2002-08-28
TW586141B (en) 2004-05-01
US20070187761A1 (en) 2007-08-16
TW200305218A (en) 2003-10-16
CN101202300B (zh) 2010-06-23
JP2008172259A (ja) 2008-07-24
US7501671B2 (en) 2009-03-10
CN1320599C (zh) 2007-06-06
CN101202300A (zh) 2008-06-18
US6913956B2 (en) 2005-07-05
TWI221645B (en) 2004-10-01
US20040222425A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
JP4394149B2 (ja) 半導体装置の作製方法
JP4850858B2 (ja) 半導体装置の作製方法
JP5106136B2 (ja) 半導体装置の作製方法
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
JP4719260B2 (ja) 半導体装置の作製方法
JP4718700B2 (ja) 半導体装置の作製方法
US7202119B2 (en) Method of manufacturing semiconductor device
JP2002324808A (ja) 半導体装置およびその作製方法
JP4854866B2 (ja) 半導体装置の作製方法
JP4071005B2 (ja) 半導体装置の作製方法
JP4209638B2 (ja) 半導体装置の作製方法
JP4230160B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4176362B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4044360B2 (ja) 半導体装置およびその作製方法
JP5042133B2 (ja) 半導体装置の作製方法
JP5005881B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP4693257B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4176366B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees