JP4071005B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4071005B2 JP4071005B2 JP2002020801A JP2002020801A JP4071005B2 JP 4071005 B2 JP4071005 B2 JP 4071005B2 JP 2002020801 A JP2002020801 A JP 2002020801A JP 2002020801 A JP2002020801 A JP 2002020801A JP 4071005 B2 JP4071005 B2 JP 4071005B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- semiconductor
- barrier layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は結晶構造を有する半導体膜を用いた半導体装置及びその作製方法に関し、より具体的には薄膜トランジスタ（以下、ＴＦＴと記す）で代表される半導体装置及びその作製方法に関する。尚、本明細書において半導体装置とは半導体特性を利用して機能する装置全般を含むものとする。
【０００２】
【従来の技術】
ＴＦＴを用いて集積回路を形成するために、絶縁表面に結晶構造を有する半導体膜を形成する技術は重要視されている。半導体膜はＴＦＴの活性層（ここではチャネル形成領域やソース及びドレイン領域などを含めて言う）を形成するために用いられ、その品質そのものが直接的にＴＦＴの電気的特性を決める要素となるからである。
【０００３】
結晶構造を有する半導体膜を形成するための方法は、一旦非晶質半導体膜を形成した後、レーザー光を照射して結晶化させる方法や、電熱炉を用いて加熱処理を行い結晶化させる方法が用いられている。しかし、このような方法で作製される半導体膜は多数の結晶粒から成り、その結晶方位は任意な方向に配向して制御することが出来ないでいる。そのために、単結晶の半導体と比較してキャリアの移動がスムーズに行われず、ＴＦＴの電気的特性を制限する要因となっている。
【０００４】
これに対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなどの金属元素を添加してシリコン半導体膜を結晶化させる技術であり、当該金属元がいわば触媒となり結晶化を促進し、また、それに必要とする温度を低下させる効果があることが知られている。さらに、そればかりでなく結晶方位の配向性を高めることも可能となっている。触媒作用のある元素としてはＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることが知られている。
【０００５】
しかし、触媒作用のある金属元素（ここでは全てを含めて触媒元素と呼ぶ）を添加する故に、半導体膜の膜中或いは膜表面には、当該金属元素が残存し、ＴＦＴの電気的特性をばらつかせるなどの問題がある。例えば、ＴＦＴのオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化に対し触媒作用のある金属元素は、一旦結晶質半導体膜が形成されてしまえば、かえって不要な存在となっている。
【０００６】
燐を用いたゲッタリング技術は、結晶化の為に添加した金属元素を５００℃程度の加熱温度においても、半導体膜の特定の領域から除去することを可能としている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、素子形成領域から結晶化の為に添加した金属元素を容易に除去することが可能である。このような技術の一例は、特許第３０３２８０１号に開示されている。
【０００７】
ところで、ゲッタリング技術には、シリコンウエハーに外部から歪み場や化学的作用を与えてゲッタリング効果をもたせるエクストリンシックゲッタリングや、ウエハー内部に生成された酸素が関与する格子欠陥の歪み場を利用したイントリンシックゲッタリングが知られている。エクストリンシックゲッタリングには、シリコンウエハーの裏面（素子を形成する反対側の面）に機械的損傷を与える方法や、多結晶シリコン膜を形成する方法、及びリンを拡散する方法などが知られている。また、イオン注入により形成された二次的格子欠陥により歪み場を形成して行うゲッタリング技術も知られている。これらの技術は、単結晶シリコン基板を用いた大規模集積回路の製造技術として発展し、今日に至ったものであり、シリコンのウエハーの使用を前提として経験的な要素も含め開発されたものである。いずれにしても、ゲッタリングは半導体中に含まれる金属不純物等を、何らかのエネルギーで移動させ所定の領域（ゲッタリングサイト）に濃集させることで、素子形成領域（被ゲッタリング領域）の金属不純物濃度を低減させるものである。
【０００８】
【発明が解決しようとする課題】
燐はドナーとしてｎ型半導体領域を形成するために多くの半導体素子で使用され、ドーパントとして知られる元素である。従って、燐を用いたゲッタリングはＴＦＴの製造工程に比較的容易に組み入れることが可能である。燐を用いたゲッタリングは、５５０℃にて４時間程度の加熱処理で、シリコンの結晶化の為に半導体膜に導入した金属元素を除去することを可能としている。しかし、そのために半導体膜に添加しなければならない燐の濃度は１×１０20/cm3以上、好ましくは１×１０21/cm3であり、ドーピングに要する処理時間が増大してしまう問題点があった。さらに、イオン注入法、或いはイオンドープ法（本明細書では注入するイオンの質量分離を行わない方法を指していう）による燐の添加は、半導体膜の非晶質化をもたらし、高濃度の燐の添加はその後の再結晶化を困難にしていた。
【０００９】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化に対して触媒作用のある金属元素を用いて得られる半導体膜に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記問題を解決するために、本発明は非晶質構造を有する半導体膜の結晶化に用いた触媒元素を除去するために、希ガス元素を添加した領域又は半導体膜を形成し、そこに触媒元素を移動させ、ゲッタリングを完遂させることを特徴としている。
【００１１】
具体的には、本発明の半導体装置の作製方法は、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成する工程と、前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第２の半導体膜を成膜する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加して、第２の加熱処理によりゲッタリングを行い前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程とを含んでいる。
【００１２】
または、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成する工程と、前記結晶構造を有する第１の半導体膜レーザー光を照射する工程と、前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第２の半導体膜を成膜する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加して、第２の加熱処理によりゲッタリングを行い前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程とを含んでいる。
【００１３】
または、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成する工程と、前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第３の半導体膜を形成する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加して、第２の加熱処理によりゲッタリングを行い前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程と、前記結晶構造を有する第１の半導体膜にレーザー光を照射する工程とを含んでいる。
【００１４】
または、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記非晶質構造を有する第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加する工程と、前記非晶質構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第２の半導体膜を形成する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加する工程と、加熱処理により、前記非晶質構造を有する第１の半導体膜を結晶化させ結晶構造を有する第１の半導体膜を形成すると共に前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程と、前記結晶構造を有する第１の半導体膜にレーザー光を照射する工程とを含んでいる。
【００１５】
または、絶縁表面上にシリコンの結晶化を助長する触媒元素を添加する工程と、前記絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記非晶質構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記非晶質構造を有する第１の半導体膜上に第２の半導体膜を形成する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加する工程と、加熱処理により、前記非晶質構造を有する第１の半導体膜を結晶化させ結晶構造を有する第１の半導体膜を形成すると共に前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程と、前記結晶構造を有する第１の半導体膜にレーザー光を照射する工程とを含んでいる。
【００１６】
前記バリア層はケミカルオキサイドの如きオゾン水による酸化、或いはプラズマ処理により表面を酸化、或いは酸素を含む雰囲気中で紫外線を照射してオゾンを発生させ表面を酸化して形成すれば良い。また、酸化シリコン膜などをスパッタリング法やプラズマＣＶＤ法で形成しても良い。
【００１７】
ゲッタリングサイトを形成するために添加する希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いる。そして、これら希ガス元素は、イオン注入法又はイオンドープ法で添加するか、或いは前記第２の半導体膜を形成する時に同時に取り込まれるようにする。
【００１８】
また、結晶化を行うための第１の加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うＬＲＴＡ法、又は窒素やアルゴンなどの不活性気体を加熱媒質として用いるＧＲＴＡ法を採用するか、又は電熱炉を用いたファーネスアニール法を採用して行う。
【００１９】
また、ゲッタリングを行うための第１の加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うＬＲＴＡ法、又は窒素やアルゴンなどの不活性気体を加熱媒質として用いるＧＲＴＡ法を採用するか、又は電熱炉を用いたファーネスアニール法を採用して行う。
【００２０】
このような作製方法により得られる本発明の半導体装置は、絶縁表面上に結晶構造を有する半導体膜を有し、前記半導体膜に含まれる酸素の濃度は５×１０18/cm3以下であり、前記半導体膜の内部又は表面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２１】
また、他の構成は、絶縁表面上に結晶構造を有する半導体膜を有する半導体装置において、前記半導体膜は細い棒状又は細い扁平棒状結晶であり、前記半導体膜に含まれる酸素の濃度は５×１０18/cm3以下であり、前記半導体膜の内部又は表面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２２】
また、他の構成は、絶縁表面上に結晶構造を有する半導体膜と、ゲート絶縁膜と、ゲート電極とを有する半導体装置において、前記半導体膜は、前記ゲート電極と重なる領域において、酸素を５×１０18/cm3以下の濃度で含み、かつ、前記半導体膜の内部又は前記ゲート絶縁膜との界面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２３】
また、他の構成は、絶縁表面上に結晶構造を有する半導体膜と、ゲート絶縁膜と、ゲート電極とを有する半導体装置において、前記半導体膜は、細い棒状又は細い扁平棒状結晶であり、前記ゲート電極と重なる領域において、酸素を５×１０18/cm3以下の濃度で含み、かつ、前記半導体膜の内部又は前記ゲート絶縁膜との界面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２４】
【発明の実施の形態】
[実施の形態１]
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明の一実施形態を説明する図であり、非晶質構造を有する半導体膜の全面に触媒作用のある金属元素を全面に添加して結晶化した後、ゲッタリングを行う方法である。
【００２５】
図１（Ａ）において、基板１００はその材質に特段の限定はないが、好ましくはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス、或いは石英などを用いることができる。基板１００の表面には、ブロッキング層１０１として無機絶縁膜を１０〜２００nmの厚さで形成する。好適なブロッキング層の一例は、プラズマＣＶＤ法で作製される酸化窒化シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１酸化窒化シリコン膜を５０nmの厚さに形成し、ＳｉＨ4とＮ2Ｏから作製される第２酸化窒化シリコン膜を１００nmの厚さに形成したものを適用する。ブロッキング層１０１はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設けるものであり、石英を基板とする場合には省略することも可能である。
【００２６】
ブロッキング層１０１の上に形成する非晶質構造を有する半導体膜（第１の半導体膜）１０２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタリング法で１０〜１００nmの厚さに形成する。良質な結晶を得るためには、非晶質構造を有する半導体膜１０２に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3以下に低減させておくと良い。これらの不純物は非晶質半導体の結晶化を妨害する要因となり、また結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００２７】
その後、非晶質構造を有する半導体膜１０２の表面に、結晶化を促進する触媒作用のある金属元素を添加する。半導体膜の結晶化を促進する触媒作用のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などであり、これらから選ばれた一種または複数種を用いることができる。代表的にはニッケルを用い、重量換算で１〜１００ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１０３を形成する。この場合、当該溶液の馴染みをよくするために、非晶質構造を有する半導体膜１０２の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
【００２８】
勿論、触媒含有層１０３はこのような方法に限定されず、スパッタリング法、蒸着法、プラズマ処理などにより形成しても良い。また、触媒含有層１０３は非晶質構造を有する半導体膜１０２を形成する前、即ちブロッキング層１０１上に形成しておいても良い。
【００２９】
非晶質構造を有する半導体膜１０２と触媒含有層１０３とを接触した状態を保持したまま結晶化のための加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いた瞬間熱アニール（Rapid Thermal Annealing）法（ＬＲＴＡ法）を採用する。または、ガス加熱方式の瞬間熱アニール法（ＧＲＴＡ法）を採用する。生産性を考慮すると、ＬＲＴＡ法又はＧＲＴＡ法を採用することが好ましいと考えられる。
【００３０】
ＬＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。こうして、非晶質構造を有する半導体膜を結晶化させ、図１（Ｂ）に示す結晶構造を有する半導体膜（第１の半導体膜）１０４を得ることができるが、このような処理で結晶化できるのは触媒含有層を設けることによりはじめて達成できるものである。
【００３１】
その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質構造を有する半導体膜１０２が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０〜６００℃、好ましくは５８０℃で４時間の加熱処理を行い結晶化を行う。こうして、図１（Ｂ）に示す結晶構造を有する半導体膜（第１の半導体膜）１０４を形成する。
【００３２】
さらに結晶化率（膜の全体積又は面積当たりに占める結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、図１（Ｃ）で示すように結晶構造を有する半導体膜１０４に対して連続発振またはパルス発振のレーザー光を照射することも有効である。レーザーには波長４００nm以下のエキシマレーザー光や、固体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザーまたはＹＬＦレーザーの第２高調波、第３高調波を用いる。連続発振レーザー光は、上述の固体レーザーの第２高調波、第３高調波を線状又は楕円状に集光し照射する。
【００３３】
連続発振型のＹＶＯ4レーザーを用いる場合には、波長変換素子により第２高調波に変換し、１０Ｗのエネルギービームを１〜１００cm/secの速度で走査して結晶化させる。
【００３４】
パルス発振のエキシマレーザーを用いる場合には、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜４００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって結晶構造を有する半導体膜１０４に対するレーザー処理を行っても良い。
【００３５】
このようにして得られる結晶構造を有する半導体膜（第１の半導体膜）１０５には、触媒元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法でゲッタリングにより当該元素を除去する。
【００３６】
まず、図１（Ｄ）に示すように結晶構造を有する半導体膜１０５の表面に薄いバリア層１０６を形成する。バリア層の厚さは特に限定されないが、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドで代用しても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマＣＶＤ法やスパッタリング法、蒸着法などで１〜５nm程度の酸化膜を堆積してバリア層としても良い。
【００３７】
その上にプラズマＣＶＤ法や高周波スパッタリング法で半導体膜（第２の半導体膜）１０７を２５〜２５０nmの厚さで形成する。代表的には非晶質シリコン膜を選択する。この半導体膜１０７は後に除去するので、結晶構造を有する半導体膜１０５とエッチングの選択比を高くするため、密度の低い膜としておくことが望ましい。例えば、非晶質シリコン膜をプラズマＣＶＤ法で形成する場合には、基板温度を１００〜２００℃程度として、膜中に水素を２５〜４０原子％含ませておく。スパッタリング法を採用する場合も同様であり、基板温度を２００℃以下としてアルゴンと水素の混合ガスでスパッタすることにより水素を多量に膜中に含ませることができる。また、スパッタリング法やプラズマＣＶＤ法で成膜時に希ガス元素を添加させておくと、膜中に希ガス元素を同時に取り込ませることができる。こうして取り込まれる希ガス元素をもっても、ゲッタリングサイトを形成することができる。
【００３８】
その後、イオンドープ法又はイオン注入法により、半導体膜１０７に希ガス元素が１×１０20〜２．５×１０22/cm3の濃度で含まれるように添加する。加速電圧は任意なものとするが、希ガス元素であるため注入される希ガスのイオンが半導体膜１０７とバリア層１０６を通り抜け、一部が結晶構造を有する半導体膜１０５にまで達しても構わない。希ガス元素は半導体膜中でそれ自体は不活性であるため、半導体膜１０５の表面近傍において１×１０13〜１×１０20/cm3程度の濃度で含まれている領域があっても、素子特性にさほど影響はない。
【００３９】
希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリングサイトを形成するためにこれら希ガス元素をイオンソースとして用い、イオンドープ法或いはイオン注入法で半導体膜に注入することに特徴を有している。これら希ガス元素のイオンを注入する意味は二つある。一つは注入によりダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に当該イオンを注入することで歪みを与えることである。不活性気体のイオンを注入はこの両者を同時に満たすことができるが、特に後者はアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。
【００４０】
ゲッタリングを確実に成し遂げるにはその後加熱処理をすることが必要となる。加熱処理はファーネスアニール法やＬＲＴＡ法又はＧＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＬＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００４１】
ゲッタリングは、被ゲッタリング領域（捕獲サイト）にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。図１（Ｅ）において矢印で示すように、触媒元素が移動する方向は半導体膜の厚さ程度の距離であり、ゲッタリングは比較的短時間で完遂する。処理温度の上限は基板の耐熱性や、半導体膜１０７に含まれる希ガス元素が熱的に離脱しない温度を考慮する必要があり、ガラス基板を用いる場合には、ファーネスアニール法で行う場合には７００℃以下、ＬＲＴＡ法又はＧＲＴＡ法で行う場合には８００℃以下とすべきである。勿論、石英基板を用いる場合には、瞬間的に１０００℃まで加熱することもできる。
【００４２】
尚、この加熱処理によっても１×１０20/cm3以上の濃度で希ガス元素を含む半導体膜１０７は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
【００４３】
その後、非晶質半導体１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１０６はエッチングストッパーとして機能する。また、バリア層１０６はその後フッ酸により除去すれば良い。
【００４４】
こうして図１（Ｆ）に示すように触媒元素の濃度が１×１０17/cm3以下にまで減じられた結晶構造を有する半導体膜１０８を得ることができる。こうして形成された結晶構造を有する半導体膜１０８は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。このような結晶構造を有する半導体膜１０８はＴＦＴの活性層のみでなく、フォトセンサや太陽電池の光電変換層にも適用することができる。また、ＳＯＩ(Silicon on Insulator)構造の半導体層に対するゲッタリング処理に適用することもできる。
【００４５】
[実施の形態２]
図１１は本発明の一実施形態を説明する図であり、加熱処理により結晶構造を有する半導体膜を形成した後、ゲッタリングを行い、さらにレーザー光など強光の照射により結晶性を向上させる方法について説明する。尚、図１１では実施の形態１において説明に用いた図１と共通する符号を用いて説明する。
【００４６】
図１１（Ａ）及び図１１（Ｂ）は実施の形態１と同様の工程であり、基板１００上にブロッキング層１０１、非晶質構造を有する半導体膜１０２、触媒元素を含有する層１０３を形成した後、加熱処理により結晶構造を有する半導体膜１０４を形成する。
【００４７】
その後、図１１（Ｃ）に示すように、結晶構造を有する半導体膜（第１の半導体膜）１０４の表面にバリア層１０６を形成し、さらに半導体膜１０７を形成する。半導体膜１０７には希ガス元素をイオン注入法又はイオンドープ法で１×１０20〜２．５×１０22/cm3の濃度で含まれるように添加する。
【００４８】
そして、図１１（Ｄ）に示すように加熱処理をファーネスアニール法やＬＲＴＡ法又はＧＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＬＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。また、連続発振またはパルス発振のＹＡＧレーザー、ＹＬＦレーザー、ＹＶＯ4レーザーの第２高調波（波長５３２nm）を照射してもゲッタリングを行うことができる。ゲッタリングは、捕獲サイトにある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。図１１（Ｄ）において矢印で示すように、触媒元素が移動する方向は半導体膜の厚さ程度の距離であり、ゲッタリングは比較的短時間で完遂する。
【００４９】
尚、この加熱処理によっても、１×１０20/cm3以上の濃度で希ガス元素を含む半導体膜（第２の半導体膜）１０７は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
【００５０】
その後、半導体膜１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１０６はエッチングストッパーとして機能する。また、バリア層１０６はその後フッ酸により除去すれば良い。
【００５１】
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、図１１（Ｅ）で示すように結晶構造を有する半導体膜１０４に対してレーザー光を照射することも有効である。レーザーには波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜４００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、結晶構造を有する半導体膜１１１を形成する。
【００５２】
[実施の形態３]
図１４は本発明の一実施形態を説明する図であり、非晶質構造を有する半導体膜の全面に触媒作用のある金属元素を全面に添加し結晶化すると共にゲッタリングを同時に行う方法である。
【００５３】
まず、図１４（Ａ）に示すように、ブロッキング層３０１上に触媒元素含有層３０２を形成する。これは、触媒元素を含む水溶液またはアルコール液をスピナーで塗布しても良いし、スパッタリング法、蒸着法、プラズマ処理などにより形成しても良い。
【００５４】
その後、図１４（Ｂ）に示すように非晶質構造を有する半導体膜（第１の半導体膜）３０３を、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタリング法で１０〜１００nmの厚さに形成する。さらにバリア層３０４を形成する。これらの形成方法は実施の形態１と同様にする。
【００５５】
図１４（Ｃ）で示すように、その上にプラズマＣＶＤ法やスパッタリング法で半導体膜（第２の半導体膜）３０５を２５〜２５０nmの厚さで形成する。代表的には非晶質シリコン膜を選択する。この半導体膜３０５は、やはり後に除去するので、密度の低い膜としておくことが望ましい。
【００５６】
その後、イオンドープ法又はイオン注入法により、半導体膜３０５に希ガス元素が１×１０20〜２．５×１０22/cm3の濃度で含まれるように添加する。加速電圧は任意なものとするが、希ガス元素であるため注入される希ガスのイオンが半導体膜３０５とバリア層３０４を通り抜け、一部が非晶質構造を有する半導体膜３０３にまで達しても構わない。希ガス元素は半導体膜中でそれ自体は不活性であるため、当該半導体膜３０３の表面近傍において１×１０18〜１×１０20/cm3程度の濃度で含まれている領域があっても、素子特性にさほど影響はない。
【００５７】
そして、図１４（Ｄ）に示すように加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたＬＲＴＡ法で行う。又は、窒素、アルゴンなどを加熱媒質として用いるＧＲＴＡ法で行う。
【００５８】
ＬＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。また、ファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質構造を有する半導体膜３０３が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０〜６００℃、好ましくは５８０℃で４時間の加熱処理を行い結晶化を行う。
【００５９】
この加熱処理により、触媒元素が非晶質構造を有する半導体膜３０３に染みだし、結晶化させながら半導体膜３０５に向かって（図１４（Ｄ）の矢印３０７の方向）拡散する。これにより１回の加熱処理で結晶化とゲッタリングが同時に行われる。
【００６０】
その後、半導体膜３０５を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層３０４はエッチングストッパーとして機能する。また、バリア層３０４はその後フッ酸により除去すれば良い。
【００６１】
図１４（Ｅ）に示すように触媒元素の濃度が１×１０17/cm3以下にまで減じられた結晶構造を有する半導体膜（第１の半導体膜）３０６を得ることができる。この結晶構造を有する半導体膜３０６の結晶性を高めるためには、実施の形態１と同様にレーザー光を照射しても良い。
【００６２】
こうして形成される結晶構造を有する半導体膜３０６は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。このような結晶構造を有する半導体膜３０６はＴＦＴの活性層のみでなく、フォトセンサや太陽電池の光電変換層にも適用することができる。
【００６３】
[実施の形態４]
実施の形態１又は２において、基板１０１にブロッキング層、非晶質構造を有する半導体膜１０２を形成した後、図２に示すように、非晶質構造を有する半導体膜１０２の表面に薄いバリア層１０９を形成し、イオンドープ法またはイオン注入法により１×１０16〜１×１０18/cm3程度のアクセプタ又はドナーを添加しても良い。これは、非晶質構造を有する半導体膜１０２が結晶化した後の半導体膜の価電子制御を目的としたものであり、例えば、ＴＦＴのしきい値電圧を制御する場合に適用することができる。
【００６４】
その後は実施に形態１又は２と同様にして結晶構造を有する半導体膜を形成すれば良い。或いは、実施の形態３と同様にして図１４（Ｂ）以降の工程を行い、結晶構造を有する半導体膜を形成すれば良い。
【００６５】
[実施の形態５]
実施の形態１乃至３において、図３に示すように結晶構造を有する半導体膜を形成した後に、イオンドープ法またはイオン注入法により１×１０16〜１×１０18/cm3程度のアクセプタ又はドナーを添加しても良い。これは、結晶構造を有する半導体膜の価電子制御を目的としたものであり、実施の形態４と同様に、ＴＦＴのしきい値電圧を制御する場合に適用することができる。
【００６６】
ここで添加された一導電型の不純物元素は、４００〜６００℃に加熱処理により活性化し、アクセプタ又はドナーとして機能させることができる。
【００６７】
【実施例】
[実施例１]
本発明を用いて同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法の一例について図４乃至図８と図１０を用いて説明する。
【００６８】
図４（Ａ）において、基板２０１はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ガラス基板を用いる場合には、厚さが０．５〜１．１mmのものが採用されるが、軽量化を目的とすると厚さは薄くする必要がある。また、さらに軽量化を図るには比重が２．３７g/ccと小さいものを採用することが望ましい。
【００６９】
そして、図４（Ａ）に示すように基板２０１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成るブロッキング層２０２を形成する。代表的な一例はブロッキング層２０２として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜２０２ａを５０〜１００nm、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜２０２ｂを１００〜１５０nmの厚さに積層形成する構造が採用される。
【００７０】
活性層とする半導体膜は、実施の形態１乃至５のいずれかにより作製される結晶構造を有する半導体膜を用い、それを島状に分割して半導体膜２０３〜２０６を形成する。この半導体膜の厚さは２０〜１００nm、好ましくは３０〜６０nmとする。
【００７１】
次いで、島状に分離された半導体層２０３〜２０６を覆うゲート絶縁膜２０７を形成する。ゲート絶縁膜２０７は、プラズマＣＶＤ法やスパッタリング法で形成し、その厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、形成後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７２】
ゲート絶縁膜２０７上には膜厚２０〜１００nmの第１の導電膜として窒化タンタル（ＴａＮ）２０８と、膜厚１００〜４００nmの第２の導電膜としてタングステン（Ｗ）２０９とを積層形成する。ゲート電極を形成するための導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７３】
次に、図４（Ｂ）に示すように光露光工程によりレジストからなるマスク２１０を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。用いるエッチング用ガスに限定はないが、ＷやＴａＮのエッチングにはＣＦ4とＣｌ2とＯ2とを用いることが適している。それぞれのガス流量比を２５/２５/１０(SCCM)とし、１Ｐａの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７４】
この後、第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０(SCCM)とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７５】
この第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。この第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層２１１〜２１５（第１の導電層２１１ａ〜２１５ａと第２の導電層２１１ｂ〜２１５ｂ）を形成する。ゲート絶縁膜は、第１の形状の導電層２１１〜２１５で覆われない領域が２０〜５０nm程度エッチングされ薄くなる。
【００７６】
そして、第１形状の導電層をマスクとして第１のｎ型半導体領域を形成する。これを形成するための第１のドーピング処理におけるイオンドープ法の条件は、ドーズ量を５×１０14〜５×１０15/cm2（代表的には１×１０15/cm2）とし、加速電圧を６０〜１００keVとして燐をドーピングする。ここでは、第１形状の導電層２１１〜２１５及びゲート絶縁膜の膜厚の差を利用して各半導体層に不純物領域を行う。こうして、第１のｎ型半導体領域２１６〜２１９を形成する。この第１のｎ型半導体領域には１×１０20〜１×１０21/cm3の濃度範囲で燐が添加されている。
【００７７】
次に、レジストからなるマスク２１０を除去せずに図５（Ａ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０/２０/２０(SCCM)とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜をエッチングする。こうして、Ｗ膜を異方性エッチングして第２の形状の導電層２２０〜２２４（第１の導電層２２０ａ〜２２４ａと第２の導電層２２０ｂ〜２２４ｂ）を形成する。第２の形状の導電層２２０〜２２４で覆われないゲート絶縁膜はさらに２０〜５０nm程度エッチングされ薄くなる。
【００７８】
そして、レジストからなるマスクを除去せずに第２のドーピング処理を行い、半導体層にドナーとなる燐を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。この場合、第２形状の導電層２２０ｂ〜２２３ｂが燐に対するマスクとなり、自己整合的に第２のｎ型半導体領域２２５〜２２８が形成される。この領域には１×１０16〜１×１０18/cm3の濃度範囲で燐など周期表１５属の不純物元素を添加する。
【００７９】
その後、マスク２２９を形成し、第３のエッチング処理を行う。エッチング用ガスにＳＦ6とＣｌ2とを用い、それぞれのガス流量比を５０／１０(SCCM)とし、１．３Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒のエッチングを行う。基板側（試料ステージ）には１０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして、前記第３のエッチング条件により第２形状の導電層２２０ａ及び２２２ａ〜２２４ａをエッチングして第３の形状の導電層２３０〜２３３（第１の導電層２３０ａ〜２３３ａと第２の導電層２３０ｂ〜２３３ｂ）を形成する。
【００８０】
次いで、新たにレジストからなるマスク２５０を形成して図５（Ｃ）に示すように第３のドーピング処理を行う。この第３のドーピング処理により、第１のｐ型半導体領域２３４、２３５が形成される。ｐ型半導体領域を形成するために添加されたボロンの濃度は１×１０20〜５×１０21/cm3であり先の工程で添加された燐濃度よりも１．５〜３倍高い濃度とする。
【００８１】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の半導体領域が形成される。第２の形状の導電層２２１及び、第３の形状の導電層２３０、２３１はゲート電極となる。また、第２の形状の導電層２３２は画素部において保持容量を形成する一方の電極となる。さらに、第３の形状の導電層２３３は画素部においてデータ線を形成する。
【００８２】
次いで、ほぼ全面を覆う第１の層間絶縁膜２３７を形成する。この第１の層間絶縁膜２３７は、プラズマＣＶＤ法またはスパッタリング法を用い、厚さを１００〜２００nmとして形成する。その好適な一例は、プラズマＣＶＤ法により形成される膜厚１５０nmの酸化窒化シリコン膜である。勿論、第１の層間絶縁膜２３７は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００８３】
その後、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化はファーネスアニール法やＬＲＴＡ法又ＧＲＴＡ法、レーザー光の照射しより行うことができる。ファーネスアニール法では電熱炉を用い、窒素雰囲気中で４００〜７００℃、代表的には５００℃にて４時間の加熱処理を行う。レーザー光の照射により活性化を行うには、ＹＡＧレーザーの第２高調波（５３２nm）を用い、基板側から照射する。これは、第２形状の導電層２２１と重なる第２のｎ型半導体領域を十分活性化させるためである。勿論、これはランプ光源を用いるＬＲＴＡ法でも同様であり、基板の両面又は基板側からランプ光源の輻射により半導体膜を加熱する。
【００８４】
その後、図６（Ｂ）に示すように、プラズマＣＶＤ法で窒化シリコンから成る第２の層間絶縁膜２３８を形成し、クリーンオーブンを用いて４１０℃の熱処理を行い、窒化シリコン膜から放出される水素で半導体膜の水素化を行う。
【００８５】
次いで、図７（Ａ）に示すように、第２の層間絶縁膜２３８上に有機絶縁物材料から成る第３の層間絶縁膜２３９を形成する。次いで、データ線２２４に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。例えば、膜厚５０〜２５０nmのＴｉ膜と、膜厚３００〜５００nmの合金膜（ＡｌとＴｉとの合金膜）との積層膜を用いる。こうして、ソースまたはドレイン配線２４０、２４１、ゲート配線２４３、接続配線２４２、画素電極２２４が形成される。
【００８６】
以上のようにして、同一基板上にｐチャネル型ＴＦＴ３０３、ｎチャネル型ＴＦＴ３０４から成る駆動回路３０１と、ｎチャネル型ＴＦＴ３０５から成る画素部３０２を形成することができる。ｎチャネル型ＴＦＴ３０５はマルチゲート構造を有している。また、画素部３０２には半導体膜２０６、ゲート絶縁膜２３６と同層で形成される絶縁膜、第３形状の導電層２３２からなる補助容量３０６が形成されている。
【００８７】
駆動回路３０１のｐチャネル型ＴＦＴ３０３にはチャネル形成領域２４５、ゲート電極を形成する第３の形状の導電層２３０の外側に第１のｐ型半導体領域２３４（ソース領域またはドレイン領域として機能する領域）が形成されたいわゆるシングルドレイン構造を有している。ｎチャネル型ＴＦＴ３０４はチャネル形成領域２４６、第２の形状の導電層２２１と一部が重なる第２のｎ型半導体領域２２６（ＬＤＤ領域）と、ソース領域またはドレイン領域として機能する第１のｎ型半導体領域２１７を有している。このようなＬＤＤ領域の構成は、主にホットキャリア効果によるＴＦＴの劣化を防ぐことを目的としている。このようなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ３０４の構造が適している。
【００８８】
画素部３０２のｎチャネル型ＴＦＴ３０５にはチャネル形成領域２４７、第３の形状の導電層２３１の外側に形成される第２のｎ型半導体領域２２７と、ソース領域またはドレイン領域として機能する第１のｎ型半導体領域２１８を有している。また、補助容量３０６の一方の電極として機能する半導体層２０６には第１のｐ型半導体領域２３５が形成されている。
【００８９】
画素部において、２４４は画素電極であり、２４２はデータ線２２４と半導体膜２０５の第１のｎ型半導体領域とを接続する接続電極である。また、２４３はゲート配線であり、図中には示されていないが、ゲート電極として機能する第３形状の導電層２３１と接続している。
【００９０】
補助容量３０６の構成は、図７（Ｂ）で示すように半導体膜２０６、ゲート絶縁膜２３６、容量電極（第３形状の導電層）２３２で形成され、隣接する画素のゲート配線２４９と接続されている。
【００９１】
このような画素部３０２の上面図を図８に示す。図８ではほぼ一画素分の上面図を示し、付与する符号は図７（Ａ）と共通なものとしている。また、Ａ−Ａ'及びＢ−Ｂ'線の断面構造が図７（Ａ）及び図７（Ｂ）に対応している。図８の画素構造において、ゲート配線とゲート電極とを異なる層上に形成することにより、ゲート配線２４３と半導体層２０５を重畳させることが可能となり、ゲート配線に遮光膜としての機能が付加されている。また、画素電極間の隙間が遮光されるように、画素電極２４４の端部をデータ線２３３と重なるように配置され、遮光膜（ブラックマトリクス）の形成を省略できる構造としている。その結果、従来に比べ開口率を向上させることが可能となっている。
【００９２】
本実施例で形成される駆動回路３０１、画素部３０２を備えた基板を便宜上アクティブマトリクス基板と呼ぶ。このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。ここでは画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。図１０はＴＦＴによって駆動回路と画素部が形成されているアクティブマトリクス基板の外観を説明する図である。基板５０１上には画素部５０６、駆動回路５０４、５０５が形成されている。また、基板の一方の端部には入力端子５０２が形成され、各駆動回路に接続する配線５０３が引き回されている。
【００９３】
[実施例２]
本実施例では透過型の表示装置を形成するためのアクティブマトリクス基板の構成について図９を用いて説明する。図９では実施例１で形成されるアクティブマトリクス基板の画素部３０２の構成を示している。ｎチャネル型ＴＦＴ３０５や補助容量３０６は実施例１と同様にして形成される。
【００９４】
透過型に対応したアクティブマトリクス基板を形成するには、透光性の画素電極を形成する必要がある。実施例１において、第３の層間絶縁膜２３９にコンタクトホールを形成した後、ＩＴＯなどを用いて透光性の画素電極２５０を形成する。その後、接続電極２４２やゲート線２４３、及びｎチャネル型ＴＦＴ３０５の第１のｎ型半導体領域と画素電極２５０と接続する接続配線２５１、補助容量３０６の一方の電極を形成する半導体膜２０６と画素電極２５０を接続する接続配線２５２を形成する。このような構成により透過型の表示装置に対応したアクティブマトリクス基板を形成することができる。
【００９５】
[実施例３]
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス駆動の液晶表示装置を作製する工程を以下に説明する。説明には図１２を用いる。
【００９６】
まず、実施例１に従い、図７（Ａ）の状態のアクティブマトリクス基板を得た後、そのアクティブマトリクス基板上に配向膜６０４を形成しラビング処理を行う。なお、図示しないが、配向膜６０４を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成しておいても良い。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００９７】
次いで、対向基板６０１上に対向電極６０２を形成し、対向基板６０１の全面に配向膜６０３を形成しラビング処理を施す。対向電極６０２はＩＴＯで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤（図示せず）で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料６０５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１２に示すアクティブマトリクス駆動の液晶表示装置が完成する。
【００９８】
[実施例４]
図１３はアクティブマトリクス駆動方式の発光装置の構造を示す一例である。ここで示す駆動回路部６５０のｎチャネル型ＴＦＴ６５２、ｐチャネル型ＴＦＴ６５３、及び画素部６５１のスイッチング用ＴＦＴ６５４、電流制御用ＴＦＴ６５５は実施例１と同様にして作製されるものである。
【００９９】
ゲート電極６０８〜６１１の上層には、窒化シリコン、酸化窒化シリコンからなる第１の層間絶縁膜６１８が形成され、保護膜として用いている。さらに平坦化膜として、ポリイミドまたはアクリルなど有機樹脂材料から成る第２の層間絶縁膜６１９を形成している。
【０１００】
駆動回路部６５０の回路構成は、ゲート信号側駆動回路とデータ信号側駆動回路とで異なるがここでは省略する。ｎチャネル型ＴＦＴ６５２及びｐチャネル型ＴＦＴ６５３には配線６１２、６１３が接続し、これらのＴＦＴを用いてシフトレジスタやラッチ回路、バッファ回路などを形成している。
【０１０１】
画素部６５１では、データ配線６１４がスイッチング用ＴＦＴ６５４のソース側に接続し、ドレイン側の配線６１５は電流制御用ＴＦＴ６５５のゲート電極６１１と接続している。また、電流制御用ＴＦＴ６５５のソース側は電源供給配線６１７と接続し、ドレイン側の電極６１６が発光素子の陽極と接続している。
【０１０２】
これらの配線上には窒化シリコンなどの有機絶縁材料から成る第２の層間絶縁膜６２７を形成している。有機樹脂材料は吸湿性があり、Ｈ2Ｏを吸蔵する性質を持っている。そのＨ2Ｏが再放出されると有機化合物に酸素を供給し、有機発光素子を劣化させる原因となるので、Ｈ2Ｏの吸蔵及び再放出を防ぐために、第２の層間絶縁膜６２７の上に窒化シリコンまたは酸化窒化シリコンから成る第３絶縁膜６２０を形成する。或いは、第２の層間絶縁膜６２７を省略して、第３絶縁膜６２０の一層のみでこの層を形成することも可能である。
【０１０３】
有機発光素子６５６は第３絶縁膜６２０上に形成し、ＩＴＯ（酸化インジウム・スズ）などの透明導電性材料で形成する陽極６２１、正孔注入層、正孔輸送層、発光層などを有する有機化合物層６２３、ＭｇＡｇやＬｉＦなどのアルカリ金属またはアルカリ土類金属などの材料を用いて形成する陰極６２４とから成っている。有機化合物層６２３の詳細な構造は任意なものとするが、その一例は実施の形態２において図５で示されている。
【０１０４】
有機化合物層６２３や陰極６２４はウエット処理（薬液によるエッチングや水洗などの処理）を行うことができないので、陽極６２１に合わせて、有機絶縁膜６１９上に感光性樹脂材料で形成される隔壁層６２２を設ける。隔壁層６２２は陽極６２２の端部を被覆するように形成する。具体的には、隔壁層６２２はネガ型のレジストを塗布し、ベーク後に１〜２μm程度の厚さとなるように形成する。その後、所定のパターンを設けたフォトマスクを用い紫外線を照射して露光する。透過率の悪いネガ型のレジスト材料を用いると、膜の厚さ方向で感光される割合が変化し、これを現像すると隔壁層の形態は、上部が基板表面と平行な方向に突出する形状（いわゆるオーバーハング形状）とすることができる。勿論、このような隔壁層は、感光性のポリイミドなどを用いて形成することも可能である。
【０１０５】
陰極６２４は、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さらにその上層には、窒化シリコンまたは、ＤＬＣ膜で第４絶縁膜６２５を２〜３０nm、好ましくは５〜１０nmの厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法で形成可能であり、１００℃以下の温度で形成しても、被覆性良く隔壁層６２２の端部を覆って形成することができる。ＤＬＣ膜の内部応力は、酸素や窒素を微量に混入させることで緩和することが可能であり、保護膜として用いることが可能である。そして、ＤＬＣ膜は酸素をはじめ、ＣＯ、ＣＯ2、Ｈ2Ｏなどのガスバリア性が高いことが知られている。第４絶縁膜６２５は、陰極６２４を形成した後、大気解放しないで連続的に形成することが望ましい。陰極６２４と有機化合物層６２３との界面状態は有機発光素子の発光効率に大きく影響するからである。
【０１０６】
このように、隔壁層６２２に接することなく有機化合物層６２３、陰極層６２４を形成し有機発光素子を形成することで熱応力によるクラックの発生を防ぐことが可能となる。また、有機発光素子６５６は酸素やＨ2Ｏを最も嫌うため、それをブロッキングするために窒化シリコンまたは酸化窒化シリコン及びＤＬＣ膜６２５が形成されている。また、これらは有機発光素子６５６が有するアルカリ金属元素を外に出さないための機能も有している。
【０１０７】
図１３ではスイッチング用ＴＦＴ６５４をマルチゲート構造とし、電流制御用ＴＦＴ６５５にはゲート電極とオーバーラップする低濃度ドレイン（ＬＤＤ）を設けている。多結晶シリコンを用いたＴＦＴは、高い動作速度を示すが故にホットキャリア注入などの劣化も起こりやすい。そのため、図６のように、画素内において機能に応じて構造の異なるＴＦＴ（オフ電流の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴ）を形成することは、高い信頼性を有し、且つ、良好な画像表示が可能な（動作性能の高い）表示装置を作製する上で非常に有効である。
【０１０８】
図１３で示すように、ＴＦＴ６５４、６５５を形成する半導体膜の下層側（基板６０１側）には、第１絶縁膜６０２が形成されている。その反対の上層側には第２絶縁膜６１８が形成されている。一方、有機発光素子６５６の下層側には第３絶縁膜６２０が形成されている。上層側には第４絶縁膜６２５が形成される。そして、その両者の間には有機絶縁膜６１９が形成され、一体化されている。ＴＦＴ６５４、６５５が最も嫌うナトリウムなどのアルカリ金属は、汚染源として基板６０１や有機発光素子６５６が考えられるが、第１絶縁膜６０２と第２絶縁膜６１８で囲むことによりブロッキングしている。一方、有機発光素子６５６は酸素やＨ2Ｏを最も嫌うため、それをブロッキングするために第３絶縁膜６２０、第４絶縁膜６２５が形成されている。これらは有機発光素子６５６が有するアルカリ金属元素を外に出さないための機能も有している。
【０１０９】
図１３で示すような構造の有機発光装置において、効率的な作製方法の一例は、第３絶縁膜６２０、ＩＴＯに代表される透明導電膜で作製される陽極６２１をスパッタリング法により連続成膜する工程を採用できる。有機絶縁膜６１９の表面に著しいダメージを与えることなく、緻密な窒化シリコン膜または酸化窒化シリコン膜を形成するにはスパッタリング法は適している。
【０１１０】
以上のように、ＴＦＴと有機発光装置を組み合わせて画素部を形成し、発光装置を完成させることができる。このような発光装置はＴＦＴを用いて駆動回路を同一基板上に形成することもできる。図１３で示すように、ＴＦＴの主要構成要素である半導体膜、ゲート絶縁膜及びゲート電極は、その下層側及び上層側を窒化シリコンまたは酸化窒化シリコンから成るブロッキング層と保護膜により囲むことにより、アルカリ金属や有機物の汚染を防ぐ構造を有している。一方有機発光素子はアルカリ金属を一部に含み、窒化シリコンまたは酸化窒化シリコンから成る保護膜と、窒化シリコンまたは炭素を主成分とする絶縁膜から成るガスバリア層とで囲まれ、外部から酸素やＨ2Ｏが浸入することを防ぐ構造を有している。
【０１１１】
このように、本発明は不純物に対する特性の異なる素子を組合せ、お互いが干渉することなく発光装置を完成させることができる。さらに応力による影響を排除して信頼性を向上させることができる。
【０１１２】
[実施例５]
触媒作用のある金属元素を結晶化後の半導体膜から除去する能力は、ゲッタリングの加熱温度や時間の他に、当該半導体膜の結晶化率（被膜の体積又は面積当たりに占める結晶化領域の割合）に依存する。
【０１１３】
非晶質シリコン膜にニッケルを添加して加熱時間を変化させて結晶化率が異なる試料を作製した。具体的には、ＧＲＴＡ法により加熱処理温度を６５０℃（昇温時間３分３０秒）として、加熱時間を変えて作製した試料の結晶化率の一例を図１７と図１８に示す。図１７は非晶質領域と結晶化領域とで光透過率が異なることを利用して光学顕微鏡で観察し、その面積比率を結晶化率としてプロットした結果を示している。図１８はラマン分光スペクトルから求めたＴＯ（ａ−Ｓｉ：４８０cm-1）とＴＯ（ｃ−Ｓｉ：５２０cm-1付近）のピーク強度比を熱処理時間に対しプロットした結果である。結晶化率はおよそ９５〜９９．９％の範囲で変化している。
【０１１４】
ゲッタリングはレーザー光（ＸｅＣｌエキシマレーザー、４８０mJ/cm2）を照射した後に行った。レーザー光の照射により結晶化率はほぼ１００％となっている。この状態で、６２５℃と６５０℃（各昇温時間３分３０秒）で３分間のゲッタリング処理をした場合の残留ニッケル濃度について調べた。ニッケル濃度はＴＸＲＦ（Total Reflection X-Ray Fluorescence:全反射蛍光Ｘ線分光）により測定した。図１９は６２５℃でゲッタリングした結果であり、結晶化率が高いと残留ニッケル濃度はバラツキが大きくしかも高くなっている。一方、図２０に示すように６５０℃でゲッタリングした場合には相関は見られない。
【０１１５】
レーザー光の照射前の結晶化率に依存して、その値が非常に高い場合において残留ニッケル濃度が増加するのは、結晶粒界にシリサイド化したニッケルが析出しその析出量が増加してニッケル又はニッケルシリサイドの析出物が大きくなる為であると考えられる。ゲッタリング時の温度が低下するとゲッタリングサイトにニッケルが移動しにくくなることを示している。従って、ゲッタリングにおける処理条件の許容範囲を広げるという観点からは、結晶化率を規定することが望ましく、９５〜９９％程度とすると良いことが解る。
【０１１６】
[実施例６]
触媒作用のある金属元素を結晶化後のシリコン膜から除去できる度合いは、ゲッタリングの加熱温度や時間の他に、当該半導体膜の結晶化率（被膜の体積又は面積当たりに占める結晶化領域の割合）に依存する。本実施例ではゲッタリング特性に関し、レーザー照射条件依存性についての一例を示す。
【０１１７】
図２１は、結晶化を促進する金属元素として添加したニッケルの濃度分布を、二次イオン質量分析法により測定した結果を示している。試料であるシリコン膜は、ニッケルを添加して加熱処理により結晶化させた後、レーザー光のエネルギー密度を変えて照射したものである。レーザー光はパルス発振ＸｅＣｌエキシマレーザー（波長３０８nm）を光源とし、繰り返し周波数３０Hzで、同じ領域を１２回繰り返し照射処理してある。エネルギー密度は、標準条件である４８０mJ/cm2に対し、３８０mJ/cm2と５５０mJ/cm2の場合について比較してある。
【０１１８】
図２１では結晶化したシリコン膜におけるニッケルの深さ方向分布について示している。ニッケルはレーザー光のエネルギー密度が増加するに従い、当該シリコン膜の表面に偏析することが分かる。これはレーザー光の照射によりシリコン膜が溶融し、下地側（基板側）から凝固し、固液界面が表面に向かって移動するためである。即ち、固溶度が高い液体中にニッケルが偏析するため、最後に凝固する表面においてその濃度が高くなると理解することができる。図２２は、レーザー光のエネルギー密度を２４０〜５５０mJ/cm2まで変化させて、結晶化したシリコン膜の表面におけるニッケル濃度をＴＸＲＦにて測定した結果を示している。図２２において、表面におけるニッケル濃度が増加するのは３６０mJ/cm2以上である。
【０１１９】
このように、エネルギー密度３６０mJ/cm2が臨界点となっているが、図２３で示すようにラマン分光スペクトルにおける結晶シリコンのラマンシフトが急激に減少する点でもある。図２２と図２３のデータは、エネルギー密度３６０mJ/cm2以上でシリコン膜が溶融状態を経て結晶化していることを示している。
【０１２０】
結晶粒界付近の高分解能透過電子顕微鏡写真を図２４に、電子線回折像を図２５に示す。これは４８０mJ/cm2のレーザー光を照射した後の試料である。図２４においてはニッケルシリサイドの格子像を確認することができる。図２５の電子線回折像から得られた結晶の面間距離を表１に示す。表１によれば粒界に観測されるニッケルシリサイドはＮｉＳｉ2ではなくＮｉ3Ｓｉ2若しくはＮｉ2Ｓｉであると考えられる。レーザー光の照射により溶融したニッケルは過冷却により、Ｎｉ3Ｓｉ2やＮｉ2Ｓｉの状態で粒界に凍結したとみることができる。これは粒界に存在していたＮｉＳｉ2がレーザーのエネルギーによりＮｉ3Ｓｉ2やＮｉ2Ｓｉに変化したものと推定される。Ｎｉ3Ｓｉ2やＮｉ2Ｓｉは熱的に安定な温度が低いので、これらのシリサイドからはニッケルが放出されやすいと考えることができる。
【０１２１】
【表１】
【０１２２】
[実施例７]
本発明を用いることにより様々な半導体装置を製造することができる。その様な半導体装置として、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置などが挙げられる。それら半導体装置の具体例を図１５および図１６に示す。
【０１２３】
図１５（Ａ）はディスクトップ型パーソナルコンピュータなどのモニターであり、筐体３３０１、支持台３３０２、表示部３３０３などから成っている。本発明を用いることにより、表示部３３０３やその他集積回路を製造することができる。
【０１２４】
図１５（Ｂ）はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明を用いることにより、表示部３３１２やその他集積回路を製造することができる。
【０１２５】
図１５（Ｃ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、投影部３３２４、光学系３３２５、表示部３３２６等を含む。本発明を用いることにより、表示部３３２６やその他集積回路を製造することができる。
【０１２６】
図１５（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３３３１、記録媒体（ＤＶＤ等）３３３２、操作スイッチ３３３３、表示部（ａ）３３３４、表示部（ｂ）３３３５などから成っている。表示部（ａ）３３３４は主として画像情報を表示し、表示部（ｂ）３３３５は主として文字情報を表示するが、本発明を用いることにより、表示部（ａ）３３３４、表示部（ｂ）３３３５やその他集積回路を製造することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１２７】
図１５（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明を用いることにより、表示部３３４２やその他集積回路を製造することができる。
【０１２８】
図１５（Ｆ）はノート型パーソナルコンピュータであり、本体３３５１、筐体３３５２、表示部３３５３、キーボード３３５４等を含む。本発明を用いることにより、表示部３３５３やその他集積回路を製造することができる。
【０１２９】
図１６（Ａ）は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明を用いることにより、表示部３４０４やその他集積回路を製造することができる。
【０１３０】
図１６（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体３４１１、表示部３４１２、操作スイッチ３４１３、３４１４を含む。本発明の発光装置は表示部３４１２にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。
【０１３１】
図１６（Ｃ）はデジタルカメラであり、本体３５０１、表示部（Ａ）３５０２、接眼部３５０３、操作スイッチ３５０４、表示部（Ｂ）３５０５、バッテリー３５０６を含む。本発明を用いることにより、表示部（Ａ）３５０２表示部（Ｂ）３５０５やその他集積回路を製造することができる。
【０１３２】
以上の様に、本発明の適用範囲は極めて広く、様々な電子装置に適用することが可能である。また、本実施例の電子装置は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【０１３３】
【発明の効果】
本発明を用いることで、結晶化を助長する触媒元素を用いて得た結晶構造を有する半導体膜から、触媒元素を効率的に除去または低減することができる。また、この処理はガラス基板が歪んで変形してしまう温度以下で行うことができるという特徴を有している。
【０１３４】
また、ゲッタリングを行うために半導体膜に添加する希ガス元素は、半導体膜中で不活性であるため、例えばＴＦＴのしきい値電圧を変動させるなどの悪影響がない。また、イオン注入法またはイオンドープ法で添加する希ガス元素は、高純度で何らバランスガスを含まない状態で供給可能であるので、ドーピングに要する時間が少なくて済み、半導体装置の生産性の向上を向上させることができる。
【０１３５】
さらに、本発明により作製される結晶構造を有する半導体膜は、触媒元素の効果により結晶性に優れ、かつ、ゲッタリングによりその触媒元素が除去又は低減されている。そのために、半導体装置の活性層として用いた場合、優れた電気的特性と高い信頼性を兼ね備えた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の作製工程を説明する断面図。
【図２】 本発明の半導体装置の作製工程を説明する断面図。
【図３】 本発明の半導体装置の作製工程を説明する断面図。
【図４】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図５】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図６】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図７】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図８】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の画素部の構成を説明する上面図。
【図９】 本発明を用いて作製される透過型表示装置に対応するアクティブマトリクス基板の画素部の構成を説明する断面図。
【図１０】 アクティブマトリクス基板の外観を説明する上面図。
【図１１】 本発明の半導体装置の作製工程を説明する断面図。
【図１２】 本発明を用いて作製される液晶表示装置の構成を説明する断面図。
【図１３】 本発明を用いて作製される発光装置の構成を説明する断面図。
【図１４】 本発明の半導体装置の作製工程を説明する断面図。
【図１５】 半導体装置の一例を示す図。
【図１６】 半導体装置の一例を示す図。
【図１７】 ＧＲＴＡ法による熱処理時間と結晶化率の関係を示すグラフ。
【図１８】 ラマン分光スペクトルから求めたＴＯ（ａ−Ｓｉ：４８０cm-1）とＴＯ（ｃ−Ｓｉ：５２０cm-1付近）のピーク強度比の熱処理時間依存性を示すグラフ。
【図１９】 結晶化率とゲッタリング後の残留ニッケル濃度の関係を示すグラフ（ゲッタリング時の温度６２５℃）。
【図２０】 結晶化率とゲッタリング後の残留ニッケル濃度の関係を示すグラフ（ゲッタリング時の温度６５０℃）。
【図２１】 二次イオン質量分析法による半導体膜中のニッケル濃度の分布を示すグラフであり、レーザー光の照射前後の分布を示している。
【図２２】 半導体膜表面のニッケル濃度分布を示し、レーザー光の照射エネルギー依存性を示すグラフ。
【図２３】 半導体膜のラマンシフトを示し、レーザー光の照射エネルギー依存性を示すグラフ。
【図２４】 結晶粒界付近の高分解能透過電子顕微鏡写真。
【図２５】 結晶粒界付近の特定点における電子線回折像。
【発明の属する技術分野】
本発明は結晶構造を有する半導体膜を用いた半導体装置及びその作製方法に関し、より具体的には薄膜トランジスタ（以下、ＴＦＴと記す）で代表される半導体装置及びその作製方法に関する。尚、本明細書において半導体装置とは半導体特性を利用して機能する装置全般を含むものとする。
【０００２】
【従来の技術】
ＴＦＴを用いて集積回路を形成するために、絶縁表面に結晶構造を有する半導体膜を形成する技術は重要視されている。半導体膜はＴＦＴの活性層（ここではチャネル形成領域やソース及びドレイン領域などを含めて言う）を形成するために用いられ、その品質そのものが直接的にＴＦＴの電気的特性を決める要素となるからである。
【０００３】
結晶構造を有する半導体膜を形成するための方法は、一旦非晶質半導体膜を形成した後、レーザー光を照射して結晶化させる方法や、電熱炉を用いて加熱処理を行い結晶化させる方法が用いられている。しかし、このような方法で作製される半導体膜は多数の結晶粒から成り、その結晶方位は任意な方向に配向して制御することが出来ないでいる。そのために、単結晶の半導体と比較してキャリアの移動がスムーズに行われず、ＴＦＴの電気的特性を制限する要因となっている。
【０００４】
これに対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなどの金属元素を添加してシリコン半導体膜を結晶化させる技術であり、当該金属元がいわば触媒となり結晶化を促進し、また、それに必要とする温度を低下させる効果があることが知られている。さらに、そればかりでなく結晶方位の配向性を高めることも可能となっている。触媒作用のある元素としてはＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることが知られている。
【０００５】
しかし、触媒作用のある金属元素（ここでは全てを含めて触媒元素と呼ぶ）を添加する故に、半導体膜の膜中或いは膜表面には、当該金属元素が残存し、ＴＦＴの電気的特性をばらつかせるなどの問題がある。例えば、ＴＦＴのオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化に対し触媒作用のある金属元素は、一旦結晶質半導体膜が形成されてしまえば、かえって不要な存在となっている。
【０００６】
燐を用いたゲッタリング技術は、結晶化の為に添加した金属元素を５００℃程度の加熱温度においても、半導体膜の特定の領域から除去することを可能としている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、素子形成領域から結晶化の為に添加した金属元素を容易に除去することが可能である。このような技術の一例は、特許第３０３２８０１号に開示されている。
【０００７】
ところで、ゲッタリング技術には、シリコンウエハーに外部から歪み場や化学的作用を与えてゲッタリング効果をもたせるエクストリンシックゲッタリングや、ウエハー内部に生成された酸素が関与する格子欠陥の歪み場を利用したイントリンシックゲッタリングが知られている。エクストリンシックゲッタリングには、シリコンウエハーの裏面（素子を形成する反対側の面）に機械的損傷を与える方法や、多結晶シリコン膜を形成する方法、及びリンを拡散する方法などが知られている。また、イオン注入により形成された二次的格子欠陥により歪み場を形成して行うゲッタリング技術も知られている。これらの技術は、単結晶シリコン基板を用いた大規模集積回路の製造技術として発展し、今日に至ったものであり、シリコンのウエハーの使用を前提として経験的な要素も含め開発されたものである。いずれにしても、ゲッタリングは半導体中に含まれる金属不純物等を、何らかのエネルギーで移動させ所定の領域（ゲッタリングサイト）に濃集させることで、素子形成領域（被ゲッタリング領域）の金属不純物濃度を低減させるものである。
【０００８】
【発明が解決しようとする課題】
燐はドナーとしてｎ型半導体領域を形成するために多くの半導体素子で使用され、ドーパントとして知られる元素である。従って、燐を用いたゲッタリングはＴＦＴの製造工程に比較的容易に組み入れることが可能である。燐を用いたゲッタリングは、５５０℃にて４時間程度の加熱処理で、シリコンの結晶化の為に半導体膜に導入した金属元素を除去することを可能としている。しかし、そのために半導体膜に添加しなければならない燐の濃度は１×１０20/cm3以上、好ましくは１×１０21/cm3であり、ドーピングに要する処理時間が増大してしまう問題点があった。さらに、イオン注入法、或いはイオンドープ法（本明細書では注入するイオンの質量分離を行わない方法を指していう）による燐の添加は、半導体膜の非晶質化をもたらし、高濃度の燐の添加はその後の再結晶化を困難にしていた。
【０００９】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化に対して触媒作用のある金属元素を用いて得られる半導体膜に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記問題を解決するために、本発明は非晶質構造を有する半導体膜の結晶化に用いた触媒元素を除去するために、希ガス元素を添加した領域又は半導体膜を形成し、そこに触媒元素を移動させ、ゲッタリングを完遂させることを特徴としている。
【００１１】
具体的には、本発明の半導体装置の作製方法は、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成する工程と、前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第２の半導体膜を成膜する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加して、第２の加熱処理によりゲッタリングを行い前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程とを含んでいる。
【００１２】
または、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成する工程と、前記結晶構造を有する第１の半導体膜レーザー光を照射する工程と、前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第２の半導体膜を成膜する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加して、第２の加熱処理によりゲッタリングを行い前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程とを含んでいる。
【００１３】
または、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成する工程と、前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第３の半導体膜を形成する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加して、第２の加熱処理によりゲッタリングを行い前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程と、前記結晶構造を有する第１の半導体膜にレーザー光を照射する工程とを含んでいる。
【００１４】
または、絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記非晶質構造を有する第１の半導体膜にシリコンの結晶化を助長する触媒元素を添加する工程と、前記非晶質構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記バリア層上に第２の半導体膜を形成する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加する工程と、加熱処理により、前記非晶質構造を有する第１の半導体膜を結晶化させ結晶構造を有する第１の半導体膜を形成すると共に前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程と、前記結晶構造を有する第１の半導体膜にレーザー光を照射する工程とを含んでいる。
【００１５】
または、絶縁表面上にシリコンの結晶化を助長する触媒元素を添加する工程と、前記絶縁表面を有する基板にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成する工程と、前記非晶質構造を有する第１の半導体膜の表面にバリア層を形成する工程と、前記非晶質構造を有する第１の半導体膜上に第２の半導体膜を形成する工程と、前記第２の半導体膜に希ガス元素を前記成膜と同時又はその後に添加する工程と、加熱処理により、前記非晶質構造を有する第１の半導体膜を結晶化させ結晶構造を有する第１の半導体膜を形成すると共に前記触媒元素を前記第２の半導体膜に移動させる工程と、前記第２の半導体膜を除去する工程と、前記バリア層を除去する工程と、前記結晶構造を有する第１の半導体膜にレーザー光を照射する工程とを含んでいる。
【００１６】
前記バリア層はケミカルオキサイドの如きオゾン水による酸化、或いはプラズマ処理により表面を酸化、或いは酸素を含む雰囲気中で紫外線を照射してオゾンを発生させ表面を酸化して形成すれば良い。また、酸化シリコン膜などをスパッタリング法やプラズマＣＶＤ法で形成しても良い。
【００１７】
ゲッタリングサイトを形成するために添加する希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いる。そして、これら希ガス元素は、イオン注入法又はイオンドープ法で添加するか、或いは前記第２の半導体膜を形成する時に同時に取り込まれるようにする。
【００１８】
また、結晶化を行うための第１の加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うＬＲＴＡ法、又は窒素やアルゴンなどの不活性気体を加熱媒質として用いるＧＲＴＡ法を採用するか、又は電熱炉を用いたファーネスアニール法を採用して行う。
【００１９】
また、ゲッタリングを行うための第１の加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うＬＲＴＡ法、又は窒素やアルゴンなどの不活性気体を加熱媒質として用いるＧＲＴＡ法を採用するか、又は電熱炉を用いたファーネスアニール法を採用して行う。
【００２０】
このような作製方法により得られる本発明の半導体装置は、絶縁表面上に結晶構造を有する半導体膜を有し、前記半導体膜に含まれる酸素の濃度は５×１０18/cm3以下であり、前記半導体膜の内部又は表面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２１】
また、他の構成は、絶縁表面上に結晶構造を有する半導体膜を有する半導体装置において、前記半導体膜は細い棒状又は細い扁平棒状結晶であり、前記半導体膜に含まれる酸素の濃度は５×１０18/cm3以下であり、前記半導体膜の内部又は表面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２２】
また、他の構成は、絶縁表面上に結晶構造を有する半導体膜と、ゲート絶縁膜と、ゲート電極とを有する半導体装置において、前記半導体膜は、前記ゲート電極と重なる領域において、酸素を５×１０18/cm3以下の濃度で含み、かつ、前記半導体膜の内部又は前記ゲート絶縁膜との界面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２３】
また、他の構成は、絶縁表面上に結晶構造を有する半導体膜と、ゲート絶縁膜と、ゲート電極とを有する半導体装置において、前記半導体膜は、細い棒状又は細い扁平棒状結晶であり、前記ゲート電極と重なる領域において、酸素を５×１０18/cm3以下の濃度で含み、かつ、前記半導体膜の内部又は前記ゲート絶縁膜との界面近傍において、希ガス元素が１×１０13〜１×１０20/cm3の濃度で含まれている領域を有することを特徴としている。
【００２４】
【発明の実施の形態】
[実施の形態１]
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明の一実施形態を説明する図であり、非晶質構造を有する半導体膜の全面に触媒作用のある金属元素を全面に添加して結晶化した後、ゲッタリングを行う方法である。
【００２５】
図１（Ａ）において、基板１００はその材質に特段の限定はないが、好ましくはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス、或いは石英などを用いることができる。基板１００の表面には、ブロッキング層１０１として無機絶縁膜を１０〜２００nmの厚さで形成する。好適なブロッキング層の一例は、プラズマＣＶＤ法で作製される酸化窒化シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１酸化窒化シリコン膜を５０nmの厚さに形成し、ＳｉＨ4とＮ2Ｏから作製される第２酸化窒化シリコン膜を１００nmの厚さに形成したものを適用する。ブロッキング層１０１はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設けるものであり、石英を基板とする場合には省略することも可能である。
【００２６】
ブロッキング層１０１の上に形成する非晶質構造を有する半導体膜（第１の半導体膜）１０２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタリング法で１０〜１００nmの厚さに形成する。良質な結晶を得るためには、非晶質構造を有する半導体膜１０２に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3以下に低減させておくと良い。これらの不純物は非晶質半導体の結晶化を妨害する要因となり、また結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００２７】
その後、非晶質構造を有する半導体膜１０２の表面に、結晶化を促進する触媒作用のある金属元素を添加する。半導体膜の結晶化を促進する触媒作用のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などであり、これらから選ばれた一種または複数種を用いることができる。代表的にはニッケルを用い、重量換算で１〜１００ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１０３を形成する。この場合、当該溶液の馴染みをよくするために、非晶質構造を有する半導体膜１０２の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
【００２８】
勿論、触媒含有層１０３はこのような方法に限定されず、スパッタリング法、蒸着法、プラズマ処理などにより形成しても良い。また、触媒含有層１０３は非晶質構造を有する半導体膜１０２を形成する前、即ちブロッキング層１０１上に形成しておいても良い。
【００２９】
非晶質構造を有する半導体膜１０２と触媒含有層１０３とを接触した状態を保持したまま結晶化のための加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いた瞬間熱アニール（Rapid Thermal Annealing）法（ＬＲＴＡ法）を採用する。または、ガス加熱方式の瞬間熱アニール法（ＧＲＴＡ法）を採用する。生産性を考慮すると、ＬＲＴＡ法又はＧＲＴＡ法を採用することが好ましいと考えられる。
【００３０】
ＬＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。こうして、非晶質構造を有する半導体膜を結晶化させ、図１（Ｂ）に示す結晶構造を有する半導体膜（第１の半導体膜）１０４を得ることができるが、このような処理で結晶化できるのは触媒含有層を設けることによりはじめて達成できるものである。
【００３１】
その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質構造を有する半導体膜１０２が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０〜６００℃、好ましくは５８０℃で４時間の加熱処理を行い結晶化を行う。こうして、図１（Ｂ）に示す結晶構造を有する半導体膜（第１の半導体膜）１０４を形成する。
【００３２】
さらに結晶化率（膜の全体積又は面積当たりに占める結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、図１（Ｃ）で示すように結晶構造を有する半導体膜１０４に対して連続発振またはパルス発振のレーザー光を照射することも有効である。レーザーには波長４００nm以下のエキシマレーザー光や、固体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザーまたはＹＬＦレーザーの第２高調波、第３高調波を用いる。連続発振レーザー光は、上述の固体レーザーの第２高調波、第３高調波を線状又は楕円状に集光し照射する。
【００３３】
連続発振型のＹＶＯ4レーザーを用いる場合には、波長変換素子により第２高調波に変換し、１０Ｗのエネルギービームを１〜１００cm/secの速度で走査して結晶化させる。
【００３４】
パルス発振のエキシマレーザーを用いる場合には、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜４００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって結晶構造を有する半導体膜１０４に対するレーザー処理を行っても良い。
【００３５】
このようにして得られる結晶構造を有する半導体膜（第１の半導体膜）１０５には、触媒元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法でゲッタリングにより当該元素を除去する。
【００３６】
まず、図１（Ｄ）に示すように結晶構造を有する半導体膜１０５の表面に薄いバリア層１０６を形成する。バリア層の厚さは特に限定されないが、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドで代用しても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマＣＶＤ法やスパッタリング法、蒸着法などで１〜５nm程度の酸化膜を堆積してバリア層としても良い。
【００３７】
その上にプラズマＣＶＤ法や高周波スパッタリング法で半導体膜（第２の半導体膜）１０７を２５〜２５０nmの厚さで形成する。代表的には非晶質シリコン膜を選択する。この半導体膜１０７は後に除去するので、結晶構造を有する半導体膜１０５とエッチングの選択比を高くするため、密度の低い膜としておくことが望ましい。例えば、非晶質シリコン膜をプラズマＣＶＤ法で形成する場合には、基板温度を１００〜２００℃程度として、膜中に水素を２５〜４０原子％含ませておく。スパッタリング法を採用する場合も同様であり、基板温度を２００℃以下としてアルゴンと水素の混合ガスでスパッタすることにより水素を多量に膜中に含ませることができる。また、スパッタリング法やプラズマＣＶＤ法で成膜時に希ガス元素を添加させておくと、膜中に希ガス元素を同時に取り込ませることができる。こうして取り込まれる希ガス元素をもっても、ゲッタリングサイトを形成することができる。
【００３８】
その後、イオンドープ法又はイオン注入法により、半導体膜１０７に希ガス元素が１×１０20〜２．５×１０22/cm3の濃度で含まれるように添加する。加速電圧は任意なものとするが、希ガス元素であるため注入される希ガスのイオンが半導体膜１０７とバリア層１０６を通り抜け、一部が結晶構造を有する半導体膜１０５にまで達しても構わない。希ガス元素は半導体膜中でそれ自体は不活性であるため、半導体膜１０５の表面近傍において１×１０13〜１×１０20/cm3程度の濃度で含まれている領域があっても、素子特性にさほど影響はない。
【００３９】
希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリングサイトを形成するためにこれら希ガス元素をイオンソースとして用い、イオンドープ法或いはイオン注入法で半導体膜に注入することに特徴を有している。これら希ガス元素のイオンを注入する意味は二つある。一つは注入によりダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に当該イオンを注入することで歪みを与えることである。不活性気体のイオンを注入はこの両者を同時に満たすことができるが、特に後者はアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。
【００４０】
ゲッタリングを確実に成し遂げるにはその後加熱処理をすることが必要となる。加熱処理はファーネスアニール法やＬＲＴＡ法又はＧＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＬＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００４１】
ゲッタリングは、被ゲッタリング領域（捕獲サイト）にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。図１（Ｅ）において矢印で示すように、触媒元素が移動する方向は半導体膜の厚さ程度の距離であり、ゲッタリングは比較的短時間で完遂する。処理温度の上限は基板の耐熱性や、半導体膜１０７に含まれる希ガス元素が熱的に離脱しない温度を考慮する必要があり、ガラス基板を用いる場合には、ファーネスアニール法で行う場合には７００℃以下、ＬＲＴＡ法又はＧＲＴＡ法で行う場合には８００℃以下とすべきである。勿論、石英基板を用いる場合には、瞬間的に１０００℃まで加熱することもできる。
【００４２】
尚、この加熱処理によっても１×１０20/cm3以上の濃度で希ガス元素を含む半導体膜１０７は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
【００４３】
その後、非晶質半導体１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１０６はエッチングストッパーとして機能する。また、バリア層１０６はその後フッ酸により除去すれば良い。
【００４４】
こうして図１（Ｆ）に示すように触媒元素の濃度が１×１０17/cm3以下にまで減じられた結晶構造を有する半導体膜１０８を得ることができる。こうして形成された結晶構造を有する半導体膜１０８は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。このような結晶構造を有する半導体膜１０８はＴＦＴの活性層のみでなく、フォトセンサや太陽電池の光電変換層にも適用することができる。また、ＳＯＩ(Silicon on Insulator)構造の半導体層に対するゲッタリング処理に適用することもできる。
【００４５】
[実施の形態２]
図１１は本発明の一実施形態を説明する図であり、加熱処理により結晶構造を有する半導体膜を形成した後、ゲッタリングを行い、さらにレーザー光など強光の照射により結晶性を向上させる方法について説明する。尚、図１１では実施の形態１において説明に用いた図１と共通する符号を用いて説明する。
【００４６】
図１１（Ａ）及び図１１（Ｂ）は実施の形態１と同様の工程であり、基板１００上にブロッキング層１０１、非晶質構造を有する半導体膜１０２、触媒元素を含有する層１０３を形成した後、加熱処理により結晶構造を有する半導体膜１０４を形成する。
【００４７】
その後、図１１（Ｃ）に示すように、結晶構造を有する半導体膜（第１の半導体膜）１０４の表面にバリア層１０６を形成し、さらに半導体膜１０７を形成する。半導体膜１０７には希ガス元素をイオン注入法又はイオンドープ法で１×１０20〜２．５×１０22/cm3の濃度で含まれるように添加する。
【００４８】
そして、図１１（Ｄ）に示すように加熱処理をファーネスアニール法やＬＲＴＡ法又はＧＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＬＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。また、連続発振またはパルス発振のＹＡＧレーザー、ＹＬＦレーザー、ＹＶＯ4レーザーの第２高調波（波長５３２nm）を照射してもゲッタリングを行うことができる。ゲッタリングは、捕獲サイトにある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。図１１（Ｄ）において矢印で示すように、触媒元素が移動する方向は半導体膜の厚さ程度の距離であり、ゲッタリングは比較的短時間で完遂する。
【００４９】
尚、この加熱処理によっても、１×１０20/cm3以上の濃度で希ガス元素を含む半導体膜（第２の半導体膜）１０７は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
【００５０】
その後、半導体膜１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１０６はエッチングストッパーとして機能する。また、バリア層１０６はその後フッ酸により除去すれば良い。
【００５１】
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、図１１（Ｅ）で示すように結晶構造を有する半導体膜１０４に対してレーザー光を照射することも有効である。レーザーには波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜４００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、結晶構造を有する半導体膜１１１を形成する。
【００５２】
[実施の形態３]
図１４は本発明の一実施形態を説明する図であり、非晶質構造を有する半導体膜の全面に触媒作用のある金属元素を全面に添加し結晶化すると共にゲッタリングを同時に行う方法である。
【００５３】
まず、図１４（Ａ）に示すように、ブロッキング層３０１上に触媒元素含有層３０２を形成する。これは、触媒元素を含む水溶液またはアルコール液をスピナーで塗布しても良いし、スパッタリング法、蒸着法、プラズマ処理などにより形成しても良い。
【００５４】
その後、図１４（Ｂ）に示すように非晶質構造を有する半導体膜（第１の半導体膜）３０３を、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタリング法で１０〜１００nmの厚さに形成する。さらにバリア層３０４を形成する。これらの形成方法は実施の形態１と同様にする。
【００５５】
図１４（Ｃ）で示すように、その上にプラズマＣＶＤ法やスパッタリング法で半導体膜（第２の半導体膜）３０５を２５〜２５０nmの厚さで形成する。代表的には非晶質シリコン膜を選択する。この半導体膜３０５は、やはり後に除去するので、密度の低い膜としておくことが望ましい。
【００５６】
その後、イオンドープ法又はイオン注入法により、半導体膜３０５に希ガス元素が１×１０20〜２．５×１０22/cm3の濃度で含まれるように添加する。加速電圧は任意なものとするが、希ガス元素であるため注入される希ガスのイオンが半導体膜３０５とバリア層３０４を通り抜け、一部が非晶質構造を有する半導体膜３０３にまで達しても構わない。希ガス元素は半導体膜中でそれ自体は不活性であるため、当該半導体膜３０３の表面近傍において１×１０18〜１×１０20/cm3程度の濃度で含まれている領域があっても、素子特性にさほど影響はない。
【００５７】
そして、図１４（Ｄ）に示すように加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたＬＲＴＡ法で行う。又は、窒素、アルゴンなどを加熱媒質として用いるＧＲＴＡ法で行う。
【００５８】
ＬＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。また、ファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質構造を有する半導体膜３０３が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０〜６００℃、好ましくは５８０℃で４時間の加熱処理を行い結晶化を行う。
【００５９】
この加熱処理により、触媒元素が非晶質構造を有する半導体膜３０３に染みだし、結晶化させながら半導体膜３０５に向かって（図１４（Ｄ）の矢印３０７の方向）拡散する。これにより１回の加熱処理で結晶化とゲッタリングが同時に行われる。
【００６０】
その後、半導体膜３０５を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層３０４はエッチングストッパーとして機能する。また、バリア層３０４はその後フッ酸により除去すれば良い。
【００６１】
図１４（Ｅ）に示すように触媒元素の濃度が１×１０17/cm3以下にまで減じられた結晶構造を有する半導体膜（第１の半導体膜）３０６を得ることができる。この結晶構造を有する半導体膜３０６の結晶性を高めるためには、実施の形態１と同様にレーザー光を照射しても良い。
【００６２】
こうして形成される結晶構造を有する半導体膜３０６は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。このような結晶構造を有する半導体膜３０６はＴＦＴの活性層のみでなく、フォトセンサや太陽電池の光電変換層にも適用することができる。
【００６３】
[実施の形態４]
実施の形態１又は２において、基板１０１にブロッキング層、非晶質構造を有する半導体膜１０２を形成した後、図２に示すように、非晶質構造を有する半導体膜１０２の表面に薄いバリア層１０９を形成し、イオンドープ法またはイオン注入法により１×１０16〜１×１０18/cm3程度のアクセプタ又はドナーを添加しても良い。これは、非晶質構造を有する半導体膜１０２が結晶化した後の半導体膜の価電子制御を目的としたものであり、例えば、ＴＦＴのしきい値電圧を制御する場合に適用することができる。
【００６４】
その後は実施に形態１又は２と同様にして結晶構造を有する半導体膜を形成すれば良い。或いは、実施の形態３と同様にして図１４（Ｂ）以降の工程を行い、結晶構造を有する半導体膜を形成すれば良い。
【００６５】
[実施の形態５]
実施の形態１乃至３において、図３に示すように結晶構造を有する半導体膜を形成した後に、イオンドープ法またはイオン注入法により１×１０16〜１×１０18/cm3程度のアクセプタ又はドナーを添加しても良い。これは、結晶構造を有する半導体膜の価電子制御を目的としたものであり、実施の形態４と同様に、ＴＦＴのしきい値電圧を制御する場合に適用することができる。
【００６６】
ここで添加された一導電型の不純物元素は、４００〜６００℃に加熱処理により活性化し、アクセプタ又はドナーとして機能させることができる。
【００６７】
【実施例】
[実施例１]
本発明を用いて同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法の一例について図４乃至図８と図１０を用いて説明する。
【００６８】
図４（Ａ）において、基板２０１はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ガラス基板を用いる場合には、厚さが０．５〜１．１mmのものが採用されるが、軽量化を目的とすると厚さは薄くする必要がある。また、さらに軽量化を図るには比重が２．３７g/ccと小さいものを採用することが望ましい。
【００６９】
そして、図４（Ａ）に示すように基板２０１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成るブロッキング層２０２を形成する。代表的な一例はブロッキング層２０２として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜２０２ａを５０〜１００nm、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜２０２ｂを１００〜１５０nmの厚さに積層形成する構造が採用される。
【００７０】
活性層とする半導体膜は、実施の形態１乃至５のいずれかにより作製される結晶構造を有する半導体膜を用い、それを島状に分割して半導体膜２０３〜２０６を形成する。この半導体膜の厚さは２０〜１００nm、好ましくは３０〜６０nmとする。
【００７１】
次いで、島状に分離された半導体層２０３〜２０６を覆うゲート絶縁膜２０７を形成する。ゲート絶縁膜２０７は、プラズマＣＶＤ法やスパッタリング法で形成し、その厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、形成後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７２】
ゲート絶縁膜２０７上には膜厚２０〜１００nmの第１の導電膜として窒化タンタル（ＴａＮ）２０８と、膜厚１００〜４００nmの第２の導電膜としてタングステン（Ｗ）２０９とを積層形成する。ゲート電極を形成するための導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７３】
次に、図４（Ｂ）に示すように光露光工程によりレジストからなるマスク２１０を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。用いるエッチング用ガスに限定はないが、ＷやＴａＮのエッチングにはＣＦ4とＣｌ2とＯ2とを用いることが適している。それぞれのガス流量比を２５/２５/１０(SCCM)とし、１Ｐａの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７４】
この後、第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０(SCCM)とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７５】
この第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。この第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層２１１〜２１５（第１の導電層２１１ａ〜２１５ａと第２の導電層２１１ｂ〜２１５ｂ）を形成する。ゲート絶縁膜は、第１の形状の導電層２１１〜２１５で覆われない領域が２０〜５０nm程度エッチングされ薄くなる。
【００７６】
そして、第１形状の導電層をマスクとして第１のｎ型半導体領域を形成する。これを形成するための第１のドーピング処理におけるイオンドープ法の条件は、ドーズ量を５×１０14〜５×１０15/cm2（代表的には１×１０15/cm2）とし、加速電圧を６０〜１００keVとして燐をドーピングする。ここでは、第１形状の導電層２１１〜２１５及びゲート絶縁膜の膜厚の差を利用して各半導体層に不純物領域を行う。こうして、第１のｎ型半導体領域２１６〜２１９を形成する。この第１のｎ型半導体領域には１×１０20〜１×１０21/cm3の濃度範囲で燐が添加されている。
【００７７】
次に、レジストからなるマスク２１０を除去せずに図５（Ａ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０/２０/２０(SCCM)とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜をエッチングする。こうして、Ｗ膜を異方性エッチングして第２の形状の導電層２２０〜２２４（第１の導電層２２０ａ〜２２４ａと第２の導電層２２０ｂ〜２２４ｂ）を形成する。第２の形状の導電層２２０〜２２４で覆われないゲート絶縁膜はさらに２０〜５０nm程度エッチングされ薄くなる。
【００７８】
そして、レジストからなるマスクを除去せずに第２のドーピング処理を行い、半導体層にドナーとなる燐を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。この場合、第２形状の導電層２２０ｂ〜２２３ｂが燐に対するマスクとなり、自己整合的に第２のｎ型半導体領域２２５〜２２８が形成される。この領域には１×１０16〜１×１０18/cm3の濃度範囲で燐など周期表１５属の不純物元素を添加する。
【００７９】
その後、マスク２２９を形成し、第３のエッチング処理を行う。エッチング用ガスにＳＦ6とＣｌ2とを用い、それぞれのガス流量比を５０／１０(SCCM)とし、１．３Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒のエッチングを行う。基板側（試料ステージ）には１０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして、前記第３のエッチング条件により第２形状の導電層２２０ａ及び２２２ａ〜２２４ａをエッチングして第３の形状の導電層２３０〜２３３（第１の導電層２３０ａ〜２３３ａと第２の導電層２３０ｂ〜２３３ｂ）を形成する。
【００８０】
次いで、新たにレジストからなるマスク２５０を形成して図５（Ｃ）に示すように第３のドーピング処理を行う。この第３のドーピング処理により、第１のｐ型半導体領域２３４、２３５が形成される。ｐ型半導体領域を形成するために添加されたボロンの濃度は１×１０20〜５×１０21/cm3であり先の工程で添加された燐濃度よりも１．５〜３倍高い濃度とする。
【００８１】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の半導体領域が形成される。第２の形状の導電層２２１及び、第３の形状の導電層２３０、２３１はゲート電極となる。また、第２の形状の導電層２３２は画素部において保持容量を形成する一方の電極となる。さらに、第３の形状の導電層２３３は画素部においてデータ線を形成する。
【００８２】
次いで、ほぼ全面を覆う第１の層間絶縁膜２３７を形成する。この第１の層間絶縁膜２３７は、プラズマＣＶＤ法またはスパッタリング法を用い、厚さを１００〜２００nmとして形成する。その好適な一例は、プラズマＣＶＤ法により形成される膜厚１５０nmの酸化窒化シリコン膜である。勿論、第１の層間絶縁膜２３７は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００８３】
その後、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化はファーネスアニール法やＬＲＴＡ法又ＧＲＴＡ法、レーザー光の照射しより行うことができる。ファーネスアニール法では電熱炉を用い、窒素雰囲気中で４００〜７００℃、代表的には５００℃にて４時間の加熱処理を行う。レーザー光の照射により活性化を行うには、ＹＡＧレーザーの第２高調波（５３２nm）を用い、基板側から照射する。これは、第２形状の導電層２２１と重なる第２のｎ型半導体領域を十分活性化させるためである。勿論、これはランプ光源を用いるＬＲＴＡ法でも同様であり、基板の両面又は基板側からランプ光源の輻射により半導体膜を加熱する。
【００８４】
その後、図６（Ｂ）に示すように、プラズマＣＶＤ法で窒化シリコンから成る第２の層間絶縁膜２３８を形成し、クリーンオーブンを用いて４１０℃の熱処理を行い、窒化シリコン膜から放出される水素で半導体膜の水素化を行う。
【００８５】
次いで、図７（Ａ）に示すように、第２の層間絶縁膜２３８上に有機絶縁物材料から成る第３の層間絶縁膜２３９を形成する。次いで、データ線２２４に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。例えば、膜厚５０〜２５０nmのＴｉ膜と、膜厚３００〜５００nmの合金膜（ＡｌとＴｉとの合金膜）との積層膜を用いる。こうして、ソースまたはドレイン配線２４０、２４１、ゲート配線２４３、接続配線２４２、画素電極２２４が形成される。
【００８６】
以上のようにして、同一基板上にｐチャネル型ＴＦＴ３０３、ｎチャネル型ＴＦＴ３０４から成る駆動回路３０１と、ｎチャネル型ＴＦＴ３０５から成る画素部３０２を形成することができる。ｎチャネル型ＴＦＴ３０５はマルチゲート構造を有している。また、画素部３０２には半導体膜２０６、ゲート絶縁膜２３６と同層で形成される絶縁膜、第３形状の導電層２３２からなる補助容量３０６が形成されている。
【００８７】
駆動回路３０１のｐチャネル型ＴＦＴ３０３にはチャネル形成領域２４５、ゲート電極を形成する第３の形状の導電層２３０の外側に第１のｐ型半導体領域２３４（ソース領域またはドレイン領域として機能する領域）が形成されたいわゆるシングルドレイン構造を有している。ｎチャネル型ＴＦＴ３０４はチャネル形成領域２４６、第２の形状の導電層２２１と一部が重なる第２のｎ型半導体領域２２６（ＬＤＤ領域）と、ソース領域またはドレイン領域として機能する第１のｎ型半導体領域２１７を有している。このようなＬＤＤ領域の構成は、主にホットキャリア効果によるＴＦＴの劣化を防ぐことを目的としている。このようなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ３０４の構造が適している。
【００８８】
画素部３０２のｎチャネル型ＴＦＴ３０５にはチャネル形成領域２４７、第３の形状の導電層２３１の外側に形成される第２のｎ型半導体領域２２７と、ソース領域またはドレイン領域として機能する第１のｎ型半導体領域２１８を有している。また、補助容量３０６の一方の電極として機能する半導体層２０６には第１のｐ型半導体領域２３５が形成されている。
【００８９】
画素部において、２４４は画素電極であり、２４２はデータ線２２４と半導体膜２０５の第１のｎ型半導体領域とを接続する接続電極である。また、２４３はゲート配線であり、図中には示されていないが、ゲート電極として機能する第３形状の導電層２３１と接続している。
【００９０】
補助容量３０６の構成は、図７（Ｂ）で示すように半導体膜２０６、ゲート絶縁膜２３６、容量電極（第３形状の導電層）２３２で形成され、隣接する画素のゲート配線２４９と接続されている。
【００９１】
このような画素部３０２の上面図を図８に示す。図８ではほぼ一画素分の上面図を示し、付与する符号は図７（Ａ）と共通なものとしている。また、Ａ−Ａ'及びＢ−Ｂ'線の断面構造が図７（Ａ）及び図７（Ｂ）に対応している。図８の画素構造において、ゲート配線とゲート電極とを異なる層上に形成することにより、ゲート配線２４３と半導体層２０５を重畳させることが可能となり、ゲート配線に遮光膜としての機能が付加されている。また、画素電極間の隙間が遮光されるように、画素電極２４４の端部をデータ線２３３と重なるように配置され、遮光膜（ブラックマトリクス）の形成を省略できる構造としている。その結果、従来に比べ開口率を向上させることが可能となっている。
【００９２】
本実施例で形成される駆動回路３０１、画素部３０２を備えた基板を便宜上アクティブマトリクス基板と呼ぶ。このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。ここでは画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。図１０はＴＦＴによって駆動回路と画素部が形成されているアクティブマトリクス基板の外観を説明する図である。基板５０１上には画素部５０６、駆動回路５０４、５０５が形成されている。また、基板の一方の端部には入力端子５０２が形成され、各駆動回路に接続する配線５０３が引き回されている。
【００９３】
[実施例２]
本実施例では透過型の表示装置を形成するためのアクティブマトリクス基板の構成について図９を用いて説明する。図９では実施例１で形成されるアクティブマトリクス基板の画素部３０２の構成を示している。ｎチャネル型ＴＦＴ３０５や補助容量３０６は実施例１と同様にして形成される。
【００９４】
透過型に対応したアクティブマトリクス基板を形成するには、透光性の画素電極を形成する必要がある。実施例１において、第３の層間絶縁膜２３９にコンタクトホールを形成した後、ＩＴＯなどを用いて透光性の画素電極２５０を形成する。その後、接続電極２４２やゲート線２４３、及びｎチャネル型ＴＦＴ３０５の第１のｎ型半導体領域と画素電極２５０と接続する接続配線２５１、補助容量３０６の一方の電極を形成する半導体膜２０６と画素電極２５０を接続する接続配線２５２を形成する。このような構成により透過型の表示装置に対応したアクティブマトリクス基板を形成することができる。
【００９５】
[実施例３]
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス駆動の液晶表示装置を作製する工程を以下に説明する。説明には図１２を用いる。
【００９６】
まず、実施例１に従い、図７（Ａ）の状態のアクティブマトリクス基板を得た後、そのアクティブマトリクス基板上に配向膜６０４を形成しラビング処理を行う。なお、図示しないが、配向膜６０４を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成しておいても良い。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００９７】
次いで、対向基板６０１上に対向電極６０２を形成し、対向基板６０１の全面に配向膜６０３を形成しラビング処理を施す。対向電極６０２はＩＴＯで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤（図示せず）で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料６０５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１２に示すアクティブマトリクス駆動の液晶表示装置が完成する。
【００９８】
[実施例４]
図１３はアクティブマトリクス駆動方式の発光装置の構造を示す一例である。ここで示す駆動回路部６５０のｎチャネル型ＴＦＴ６５２、ｐチャネル型ＴＦＴ６５３、及び画素部６５１のスイッチング用ＴＦＴ６５４、電流制御用ＴＦＴ６５５は実施例１と同様にして作製されるものである。
【００９９】
ゲート電極６０８〜６１１の上層には、窒化シリコン、酸化窒化シリコンからなる第１の層間絶縁膜６１８が形成され、保護膜として用いている。さらに平坦化膜として、ポリイミドまたはアクリルなど有機樹脂材料から成る第２の層間絶縁膜６１９を形成している。
【０１００】
駆動回路部６５０の回路構成は、ゲート信号側駆動回路とデータ信号側駆動回路とで異なるがここでは省略する。ｎチャネル型ＴＦＴ６５２及びｐチャネル型ＴＦＴ６５３には配線６１２、６１３が接続し、これらのＴＦＴを用いてシフトレジスタやラッチ回路、バッファ回路などを形成している。
【０１０１】
画素部６５１では、データ配線６１４がスイッチング用ＴＦＴ６５４のソース側に接続し、ドレイン側の配線６１５は電流制御用ＴＦＴ６５５のゲート電極６１１と接続している。また、電流制御用ＴＦＴ６５５のソース側は電源供給配線６１７と接続し、ドレイン側の電極６１６が発光素子の陽極と接続している。
【０１０２】
これらの配線上には窒化シリコンなどの有機絶縁材料から成る第２の層間絶縁膜６２７を形成している。有機樹脂材料は吸湿性があり、Ｈ2Ｏを吸蔵する性質を持っている。そのＨ2Ｏが再放出されると有機化合物に酸素を供給し、有機発光素子を劣化させる原因となるので、Ｈ2Ｏの吸蔵及び再放出を防ぐために、第２の層間絶縁膜６２７の上に窒化シリコンまたは酸化窒化シリコンから成る第３絶縁膜６２０を形成する。或いは、第２の層間絶縁膜６２７を省略して、第３絶縁膜６２０の一層のみでこの層を形成することも可能である。
【０１０３】
有機発光素子６５６は第３絶縁膜６２０上に形成し、ＩＴＯ（酸化インジウム・スズ）などの透明導電性材料で形成する陽極６２１、正孔注入層、正孔輸送層、発光層などを有する有機化合物層６２３、ＭｇＡｇやＬｉＦなどのアルカリ金属またはアルカリ土類金属などの材料を用いて形成する陰極６２４とから成っている。有機化合物層６２３の詳細な構造は任意なものとするが、その一例は実施の形態２において図５で示されている。
【０１０４】
有機化合物層６２３や陰極６２４はウエット処理（薬液によるエッチングや水洗などの処理）を行うことができないので、陽極６２１に合わせて、有機絶縁膜６１９上に感光性樹脂材料で形成される隔壁層６２２を設ける。隔壁層６２２は陽極６２２の端部を被覆するように形成する。具体的には、隔壁層６２２はネガ型のレジストを塗布し、ベーク後に１〜２μm程度の厚さとなるように形成する。その後、所定のパターンを設けたフォトマスクを用い紫外線を照射して露光する。透過率の悪いネガ型のレジスト材料を用いると、膜の厚さ方向で感光される割合が変化し、これを現像すると隔壁層の形態は、上部が基板表面と平行な方向に突出する形状（いわゆるオーバーハング形状）とすることができる。勿論、このような隔壁層は、感光性のポリイミドなどを用いて形成することも可能である。
【０１０５】
陰極６２４は、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さらにその上層には、窒化シリコンまたは、ＤＬＣ膜で第４絶縁膜６２５を２〜３０nm、好ましくは５〜１０nmの厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法で形成可能であり、１００℃以下の温度で形成しても、被覆性良く隔壁層６２２の端部を覆って形成することができる。ＤＬＣ膜の内部応力は、酸素や窒素を微量に混入させることで緩和することが可能であり、保護膜として用いることが可能である。そして、ＤＬＣ膜は酸素をはじめ、ＣＯ、ＣＯ2、Ｈ2Ｏなどのガスバリア性が高いことが知られている。第４絶縁膜６２５は、陰極６２４を形成した後、大気解放しないで連続的に形成することが望ましい。陰極６２４と有機化合物層６２３との界面状態は有機発光素子の発光効率に大きく影響するからである。
【０１０６】
このように、隔壁層６２２に接することなく有機化合物層６２３、陰極層６２４を形成し有機発光素子を形成することで熱応力によるクラックの発生を防ぐことが可能となる。また、有機発光素子６５６は酸素やＨ2Ｏを最も嫌うため、それをブロッキングするために窒化シリコンまたは酸化窒化シリコン及びＤＬＣ膜６２５が形成されている。また、これらは有機発光素子６５６が有するアルカリ金属元素を外に出さないための機能も有している。
【０１０７】
図１３ではスイッチング用ＴＦＴ６５４をマルチゲート構造とし、電流制御用ＴＦＴ６５５にはゲート電極とオーバーラップする低濃度ドレイン（ＬＤＤ）を設けている。多結晶シリコンを用いたＴＦＴは、高い動作速度を示すが故にホットキャリア注入などの劣化も起こりやすい。そのため、図６のように、画素内において機能に応じて構造の異なるＴＦＴ（オフ電流の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴ）を形成することは、高い信頼性を有し、且つ、良好な画像表示が可能な（動作性能の高い）表示装置を作製する上で非常に有効である。
【０１０８】
図１３で示すように、ＴＦＴ６５４、６５５を形成する半導体膜の下層側（基板６０１側）には、第１絶縁膜６０２が形成されている。その反対の上層側には第２絶縁膜６１８が形成されている。一方、有機発光素子６５６の下層側には第３絶縁膜６２０が形成されている。上層側には第４絶縁膜６２５が形成される。そして、その両者の間には有機絶縁膜６１９が形成され、一体化されている。ＴＦＴ６５４、６５５が最も嫌うナトリウムなどのアルカリ金属は、汚染源として基板６０１や有機発光素子６５６が考えられるが、第１絶縁膜６０２と第２絶縁膜６１８で囲むことによりブロッキングしている。一方、有機発光素子６５６は酸素やＨ2Ｏを最も嫌うため、それをブロッキングするために第３絶縁膜６２０、第４絶縁膜６２５が形成されている。これらは有機発光素子６５６が有するアルカリ金属元素を外に出さないための機能も有している。
【０１０９】
図１３で示すような構造の有機発光装置において、効率的な作製方法の一例は、第３絶縁膜６２０、ＩＴＯに代表される透明導電膜で作製される陽極６２１をスパッタリング法により連続成膜する工程を採用できる。有機絶縁膜６１９の表面に著しいダメージを与えることなく、緻密な窒化シリコン膜または酸化窒化シリコン膜を形成するにはスパッタリング法は適している。
【０１１０】
以上のように、ＴＦＴと有機発光装置を組み合わせて画素部を形成し、発光装置を完成させることができる。このような発光装置はＴＦＴを用いて駆動回路を同一基板上に形成することもできる。図１３で示すように、ＴＦＴの主要構成要素である半導体膜、ゲート絶縁膜及びゲート電極は、その下層側及び上層側を窒化シリコンまたは酸化窒化シリコンから成るブロッキング層と保護膜により囲むことにより、アルカリ金属や有機物の汚染を防ぐ構造を有している。一方有機発光素子はアルカリ金属を一部に含み、窒化シリコンまたは酸化窒化シリコンから成る保護膜と、窒化シリコンまたは炭素を主成分とする絶縁膜から成るガスバリア層とで囲まれ、外部から酸素やＨ2Ｏが浸入することを防ぐ構造を有している。
【０１１１】
このように、本発明は不純物に対する特性の異なる素子を組合せ、お互いが干渉することなく発光装置を完成させることができる。さらに応力による影響を排除して信頼性を向上させることができる。
【０１１２】
[実施例５]
触媒作用のある金属元素を結晶化後の半導体膜から除去する能力は、ゲッタリングの加熱温度や時間の他に、当該半導体膜の結晶化率（被膜の体積又は面積当たりに占める結晶化領域の割合）に依存する。
【０１１３】
非晶質シリコン膜にニッケルを添加して加熱時間を変化させて結晶化率が異なる試料を作製した。具体的には、ＧＲＴＡ法により加熱処理温度を６５０℃（昇温時間３分３０秒）として、加熱時間を変えて作製した試料の結晶化率の一例を図１７と図１８に示す。図１７は非晶質領域と結晶化領域とで光透過率が異なることを利用して光学顕微鏡で観察し、その面積比率を結晶化率としてプロットした結果を示している。図１８はラマン分光スペクトルから求めたＴＯ（ａ−Ｓｉ：４８０cm-1）とＴＯ（ｃ−Ｓｉ：５２０cm-1付近）のピーク強度比を熱処理時間に対しプロットした結果である。結晶化率はおよそ９５〜９９．９％の範囲で変化している。
【０１１４】
ゲッタリングはレーザー光（ＸｅＣｌエキシマレーザー、４８０mJ/cm2）を照射した後に行った。レーザー光の照射により結晶化率はほぼ１００％となっている。この状態で、６２５℃と６５０℃（各昇温時間３分３０秒）で３分間のゲッタリング処理をした場合の残留ニッケル濃度について調べた。ニッケル濃度はＴＸＲＦ（Total Reflection X-Ray Fluorescence:全反射蛍光Ｘ線分光）により測定した。図１９は６２５℃でゲッタリングした結果であり、結晶化率が高いと残留ニッケル濃度はバラツキが大きくしかも高くなっている。一方、図２０に示すように６５０℃でゲッタリングした場合には相関は見られない。
【０１１５】
レーザー光の照射前の結晶化率に依存して、その値が非常に高い場合において残留ニッケル濃度が増加するのは、結晶粒界にシリサイド化したニッケルが析出しその析出量が増加してニッケル又はニッケルシリサイドの析出物が大きくなる為であると考えられる。ゲッタリング時の温度が低下するとゲッタリングサイトにニッケルが移動しにくくなることを示している。従って、ゲッタリングにおける処理条件の許容範囲を広げるという観点からは、結晶化率を規定することが望ましく、９５〜９９％程度とすると良いことが解る。
【０１１６】
[実施例６]
触媒作用のある金属元素を結晶化後のシリコン膜から除去できる度合いは、ゲッタリングの加熱温度や時間の他に、当該半導体膜の結晶化率（被膜の体積又は面積当たりに占める結晶化領域の割合）に依存する。本実施例ではゲッタリング特性に関し、レーザー照射条件依存性についての一例を示す。
【０１１７】
図２１は、結晶化を促進する金属元素として添加したニッケルの濃度分布を、二次イオン質量分析法により測定した結果を示している。試料であるシリコン膜は、ニッケルを添加して加熱処理により結晶化させた後、レーザー光のエネルギー密度を変えて照射したものである。レーザー光はパルス発振ＸｅＣｌエキシマレーザー（波長３０８nm）を光源とし、繰り返し周波数３０Hzで、同じ領域を１２回繰り返し照射処理してある。エネルギー密度は、標準条件である４８０mJ/cm2に対し、３８０mJ/cm2と５５０mJ/cm2の場合について比較してある。
【０１１８】
図２１では結晶化したシリコン膜におけるニッケルの深さ方向分布について示している。ニッケルはレーザー光のエネルギー密度が増加するに従い、当該シリコン膜の表面に偏析することが分かる。これはレーザー光の照射によりシリコン膜が溶融し、下地側（基板側）から凝固し、固液界面が表面に向かって移動するためである。即ち、固溶度が高い液体中にニッケルが偏析するため、最後に凝固する表面においてその濃度が高くなると理解することができる。図２２は、レーザー光のエネルギー密度を２４０〜５５０mJ/cm2まで変化させて、結晶化したシリコン膜の表面におけるニッケル濃度をＴＸＲＦにて測定した結果を示している。図２２において、表面におけるニッケル濃度が増加するのは３６０mJ/cm2以上である。
【０１１９】
このように、エネルギー密度３６０mJ/cm2が臨界点となっているが、図２３で示すようにラマン分光スペクトルにおける結晶シリコンのラマンシフトが急激に減少する点でもある。図２２と図２３のデータは、エネルギー密度３６０mJ/cm2以上でシリコン膜が溶融状態を経て結晶化していることを示している。
【０１２０】
結晶粒界付近の高分解能透過電子顕微鏡写真を図２４に、電子線回折像を図２５に示す。これは４８０mJ/cm2のレーザー光を照射した後の試料である。図２４においてはニッケルシリサイドの格子像を確認することができる。図２５の電子線回折像から得られた結晶の面間距離を表１に示す。表１によれば粒界に観測されるニッケルシリサイドはＮｉＳｉ2ではなくＮｉ3Ｓｉ2若しくはＮｉ2Ｓｉであると考えられる。レーザー光の照射により溶融したニッケルは過冷却により、Ｎｉ3Ｓｉ2やＮｉ2Ｓｉの状態で粒界に凍結したとみることができる。これは粒界に存在していたＮｉＳｉ2がレーザーのエネルギーによりＮｉ3Ｓｉ2やＮｉ2Ｓｉに変化したものと推定される。Ｎｉ3Ｓｉ2やＮｉ2Ｓｉは熱的に安定な温度が低いので、これらのシリサイドからはニッケルが放出されやすいと考えることができる。
【０１２１】
【表１】
[実施例７]
本発明を用いることにより様々な半導体装置を製造することができる。その様な半導体装置として、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置などが挙げられる。それら半導体装置の具体例を図１５および図１６に示す。
【０１２３】
図１５（Ａ）はディスクトップ型パーソナルコンピュータなどのモニターであり、筐体３３０１、支持台３３０２、表示部３３０３などから成っている。本発明を用いることにより、表示部３３０３やその他集積回路を製造することができる。
【０１２４】
図１５（Ｂ）はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明を用いることにより、表示部３３１２やその他集積回路を製造することができる。
【０１２５】
図１５（Ｃ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、投影部３３２４、光学系３３２５、表示部３３２６等を含む。本発明を用いることにより、表示部３３２６やその他集積回路を製造することができる。
【０１２６】
図１５（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３３３１、記録媒体（ＤＶＤ等）３３３２、操作スイッチ３３３３、表示部（ａ）３３３４、表示部（ｂ）３３３５などから成っている。表示部（ａ）３３３４は主として画像情報を表示し、表示部（ｂ）３３３５は主として文字情報を表示するが、本発明を用いることにより、表示部（ａ）３３３４、表示部（ｂ）３３３５やその他集積回路を製造することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１２７】
図１５（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明を用いることにより、表示部３３４２やその他集積回路を製造することができる。
【０１２８】
図１５（Ｆ）はノート型パーソナルコンピュータであり、本体３３５１、筐体３３５２、表示部３３５３、キーボード３３５４等を含む。本発明を用いることにより、表示部３３５３やその他集積回路を製造することができる。
【０１２９】
図１６（Ａ）は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明を用いることにより、表示部３４０４やその他集積回路を製造することができる。
【０１３０】
図１６（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体３４１１、表示部３４１２、操作スイッチ３４１３、３４１４を含む。本発明の発光装置は表示部３４１２にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。
【０１３１】
図１６（Ｃ）はデジタルカメラであり、本体３５０１、表示部（Ａ）３５０２、接眼部３５０３、操作スイッチ３５０４、表示部（Ｂ）３５０５、バッテリー３５０６を含む。本発明を用いることにより、表示部（Ａ）３５０２表示部（Ｂ）３５０５やその他集積回路を製造することができる。
【０１３２】
以上の様に、本発明の適用範囲は極めて広く、様々な電子装置に適用することが可能である。また、本実施例の電子装置は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【０１３３】
【発明の効果】
本発明を用いることで、結晶化を助長する触媒元素を用いて得た結晶構造を有する半導体膜から、触媒元素を効率的に除去または低減することができる。また、この処理はガラス基板が歪んで変形してしまう温度以下で行うことができるという特徴を有している。
【０１３４】
また、ゲッタリングを行うために半導体膜に添加する希ガス元素は、半導体膜中で不活性であるため、例えばＴＦＴのしきい値電圧を変動させるなどの悪影響がない。また、イオン注入法またはイオンドープ法で添加する希ガス元素は、高純度で何らバランスガスを含まない状態で供給可能であるので、ドーピングに要する時間が少なくて済み、半導体装置の生産性の向上を向上させることができる。
【０１３５】
さらに、本発明により作製される結晶構造を有する半導体膜は、触媒元素の効果により結晶性に優れ、かつ、ゲッタリングによりその触媒元素が除去又は低減されている。そのために、半導体装置の活性層として用いた場合、優れた電気的特性と高い信頼性を兼ね備えた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の作製工程を説明する断面図。
【図２】 本発明の半導体装置の作製工程を説明する断面図。
【図３】 本発明の半導体装置の作製工程を説明する断面図。
【図４】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図５】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図６】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図７】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の作製工程を説明する断面図。
【図８】 本発明を用いて作製される反射型表示装置に対応するアクティブマトリクス基板の画素部の構成を説明する上面図。
【図９】 本発明を用いて作製される透過型表示装置に対応するアクティブマトリクス基板の画素部の構成を説明する断面図。
【図１０】 アクティブマトリクス基板の外観を説明する上面図。
【図１１】 本発明の半導体装置の作製工程を説明する断面図。
【図１２】 本発明を用いて作製される液晶表示装置の構成を説明する断面図。
【図１３】 本発明を用いて作製される発光装置の構成を説明する断面図。
【図１４】 本発明の半導体装置の作製工程を説明する断面図。
【図１５】 半導体装置の一例を示す図。
【図１６】 半導体装置の一例を示す図。
【図１７】 ＧＲＴＡ法による熱処理時間と結晶化率の関係を示すグラフ。
【図１８】 ラマン分光スペクトルから求めたＴＯ（ａ−Ｓｉ：４８０cm-1）とＴＯ（ｃ−Ｓｉ：５２０cm-1付近）のピーク強度比の熱処理時間依存性を示すグラフ。
【図１９】 結晶化率とゲッタリング後の残留ニッケル濃度の関係を示すグラフ（ゲッタリング時の温度６２５℃）。
【図２０】 結晶化率とゲッタリング後の残留ニッケル濃度の関係を示すグラフ（ゲッタリング時の温度６５０℃）。
【図２１】 二次イオン質量分析法による半導体膜中のニッケル濃度の分布を示すグラフであり、レーザー光の照射前後の分布を示している。
【図２２】 半導体膜表面のニッケル濃度分布を示し、レーザー光の照射エネルギー依存性を示すグラフ。
【図２３】 半導体膜のラマンシフトを示し、レーザー光の照射エネルギー依存性を示すグラフ。
【図２４】 結晶粒界付近の高分解能透過電子顕微鏡写真。
【図２５】 結晶粒界付近の特定点における電子線回折像。
Claims (16)
- 絶縁表面を有する基板上にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成し、
前記第１の半導体膜にニッケル元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成し、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成し、
前記バリア層上に第２の半導体膜を成膜し、
前記第２の半導体膜に希ガス元素を前記成膜と同時又は前記成膜後に添加して、第２の加熱処理によりゲッタリングを行い、前記ニッケル元素を前記第２の半導体膜に移動させ、
前記第２の半導体膜を除去し、
前記バリア層を除去することを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成し、
前記第１の半導体膜にニッケル元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成し、
前記結晶構造を有する第１の半導体膜にレーザー光を照射し、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成し、
前記バリア層上に第２の半導体膜を成膜し、
前記第２の半導体膜に希ガス元素を前記成膜と同時又は前記成膜後に添加して、第２の加熱処理によりゲッタリングを行い、前記ニッケル元素を前記第２の半導体膜に移動させ、
前記第２の半導体膜を除去し、
前記バリア層を除去することを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成し、
前記第１の半導体膜にニッケル元素を添加して、第１の加熱処理により結晶構造を有する第１の半導体膜を形成し、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成し、
前記バリア層上に第２の半導体膜を成膜し、
前記第２の半導体膜に希ガス元素を前記成膜と同時又は前記成膜後に添加して、第２の加熱処理によりゲッタリングを行い、前記ニッケル元素を前記第２の半導体膜に移動させ、
前記第２の半導体膜を除去し、
前記バリア層を除去し、
前記結晶構造を有する第１の半導体膜にレーザー光を照射することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項３のいずれか一において、前記第１の加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うことを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項３のいずれか一において、前記第１の加熱処理は、電熱炉を用いたファーネスアニール法により行うことを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項３のいずれか一において、前記第２の加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うことを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項３のいずれか一において、前記第２の加熱処理は、電熱炉を用いたファーネスアニール法により行うことを特徴とする半導体装置の作製方法。
- 絶縁表面を有する基板上にニッケル元素を含む層を形成し、
前記ニッケル元素を含む層上にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成し、
前記非晶質構造を有する第１の半導体膜の表面にバリア層を形成し、
前記バリア層上に第２の半導体膜を成膜し、
前記第２の半導体膜に希ガス元素を前記成膜と同時又は前記成膜後に添加し、
加熱処理により、前記非晶質構造を有する第１の半導体膜を結晶化させ結晶構造を有する第１の半導体膜を形成すると共に前記ニッケル元素を前記第２の半導体膜に移動させ、
前記第２の半導体膜を除去し、
前記バリア層を除去することを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上にニッケル元素を含む層を形成し、
前記ニッケル元素を含む層上にシリコンを主成分とし非晶質構造を有する第１の半導体膜を形成し、
前記非晶質構造を有する第１の半導体膜の表面にバリア層を形成し、
前記バリア層上に第２の半導体膜を成膜し、
前記第２の半導体膜に希ガス元素を前記成膜と同時又は前記成膜後に添加し、
加熱処理により、前記非晶質構造を有する第１の半導体膜を結晶化させ結晶構造を有する第１の半導体膜を形成すると共に前記ニッケル元素を前記第２の半導体膜に移動させ、
前記第２の半導体膜を除去し、
前記バリア層を除去し、
前記結晶構造を有する第１の半導体膜にレーザー光を照射することを特徴とする半導体装置の作製方法。 - 請求項８又は請求項９において、前記加熱処理は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うことを特徴とする半導体装置の作製方法。
- 請求項８又は請求項９において、前記加熱処理は、電熱炉を用いたファーネスアニール法により行うことを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項１１のいずれか一において、前記バリア層はオゾン水により前記第１の半導体膜の表面を酸化して形成することを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項１１のいずれか一において、前記バリア層はプラズマ処理により前記第１の半導体膜の表面を酸化して形成することを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項１１のいずれか一において、前記バリア層は酸素を含む雰囲気中で紫外線を照射してオゾンを発生させ、前記第１の半導体膜の表面を酸化して形成することを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項１４のいずれか一において、前記希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項１５のいずれか一において、前記希ガス元素はイオン注入法又はイオンドープ法で添加することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002020801A JP4071005B2 (ja) | 2001-01-29 | 2002-01-29 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-19367 | 2001-01-29 | ||
| JP2001019367 | 2001-01-29 | ||
| JP2002020801A JP4071005B2 (ja) | 2001-01-29 | 2002-01-29 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002313811A JP2002313811A (ja) | 2002-10-25 |
| JP2002313811A5 JP2002313811A5 (ja) | 2005-08-11 |
| JP4071005B2 true JP4071005B2 (ja) | 2008-04-02 |
Family
ID=26608397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002020801A Expired - Fee Related JP4071005B2 (ja) | 2001-01-29 | 2002-01-29 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4071005B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593686B (zh) * | 2008-05-30 | 2011-10-05 | 中芯国际集成电路制造(北京)有限公司 | 金属栅极形成方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003204067A (ja) | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
| EP1326273B1 (en) | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6933527B2 (en) | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| TW200302511A (en) | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| TWI261358B (en) | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7749818B2 (en) | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100979926B1 (ko) | 2002-03-05 | 2010-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체소자 및 그것을 사용한 반도체장치 |
| US6847050B2 (en) | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
| JP4115252B2 (ja) * | 2002-11-08 | 2008-07-09 | シャープ株式会社 | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 |
| JP5046464B2 (ja) * | 2002-12-18 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体記憶素子の作製方法 |
| US7015496B2 (en) * | 2002-12-27 | 2006-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Field emission device and manufacturing method thereof |
| US20060202269A1 (en) | 2005-03-08 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic appliance having the same |
| KR101221131B1 (ko) * | 2006-11-30 | 2013-01-18 | 엘지디스플레이 주식회사 | 폴리실리콘 반도체 소자의 제조 방법 |
| US7791172B2 (en) * | 2007-03-19 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
-
2002
- 2002-01-29 JP JP2002020801A patent/JP4071005B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593686B (zh) * | 2008-05-30 | 2011-10-05 | 中芯国际集成电路制造(北京)有限公司 | 金属栅极形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002313811A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7534670B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP4394149B2 (ja) | 半導体装置の作製方法 | |
| JP5106136B2 (ja) | 半導体装置の作製方法 | |
| JP4718700B2 (ja) | 半導体装置の作製方法 | |
| JP4850858B2 (ja) | 半導体装置の作製方法 | |
| JP4071005B2 (ja) | 半導体装置の作製方法 | |
| US7202119B2 (en) | Method of manufacturing semiconductor device | |
| JP2003100636A (ja) | 半導体装置の作製方法 | |
| JP2002324808A (ja) | 半導体装置およびその作製方法 | |
| JP4209638B2 (ja) | 半導体装置の作製方法 | |
| JP4860055B2 (ja) | 半導体装置の作製方法 | |
| JP4176362B2 (ja) | 半導体装置の作製方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP4326734B2 (ja) | 半導体装置の作製方法 | |
| JP2004022900A (ja) | 半導体装置の作製方法 | |
| JP5005881B2 (ja) | 半導体装置の作製方法 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 | |
| JP4342843B2 (ja) | 半導体装置の作製方法 | |
| JP4693257B2 (ja) | 半導体装置の作製方法 | |
| JP4267253B2 (ja) | 半導体装置の作製方法 | |
| JP4176366B2 (ja) | 半導体装置の作製方法 | |
| JP4357811B2 (ja) | 半導体装置の作製方法 | |
| JP2003031589A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |